TWI299971B - Process for manufacturing a wiring substrate - Google Patents
Process for manufacturing a wiring substrate Download PDFInfo
- Publication number
- TWI299971B TWI299971B TW093135344A TW93135344A TWI299971B TW I299971 B TWI299971 B TW I299971B TW 093135344 A TW093135344 A TW 093135344A TW 93135344 A TW93135344 A TW 93135344A TW I299971 B TWI299971 B TW I299971B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wiring pattern
- plating
- etching
- wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/18—Acidic compositions for etching copper or alloys thereof
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
1299971 九、發明說明: 【發明所屬之技術領域】 本發明爲關於一種佈線基板製造方法,其能夠容易地以 細間距來形成一佈線圖案層(或一組合(built_up)佈線層)。 【先前技術】 依據近幾年之針對高效能及高信號處理速率的趨勢,已 提高對較小之佈線基板的尺寸以及較細之佈線圖案層之間 距的需求。 例如:在兩個相鄰佈線圖案層間之一絕緣樹脂層通常受 制於25微米χ25微米之長X寬面積的實際限制,然而,已 有需要長度及寬度分別等於或小於20微米。 爲了滿足這些需求,不僅需要在形狀及尺寸上精確地形 成該佈線圖案層’而且需要使飽刻容許差(etching allowance) 變小及均勻,以粗化表面。 然而,至目前爲止,在任何所揭露之技術中,將藉由粗 化處理以粗化銅電鍍所形成之佈線圖案層的表面之蝕刻容 許差例如平均抑制成約1微米或更少。特別地,至此所實 施之粗化處理係要粗化該佈線圖案層之表面成爲約幾個微 米深度之連續粗糙,以達成對絕緣樹脂層之附著(例如:日 本專利早期公開第2000-25 84 3 0號(JP-A- 2000- 25 8430)第1 至1 2頁所提及)。 結果,雖然可維持此附著,但是粗化處理很難使該佈線 圖案層具有較細之間距。 【發明內容】 本發明意欲解決在該背景技藝中所提之問題,以及其目 1299971 的係要提供一種佈線基板製造方法,用以使蝕刻容許差變 小及均勻,以粗化表面。 · 爲了達成上述目的’本發明係藉由指定用於粗化處理之 鈾刻液的使用條件以及藉由淺地蝕刻用以電鍍形成佈線圖 案層之銅的晶粒及深地蝕刻其結晶邊界之附近所構想出。 特別地,依據本發明,提供一種製造佈線基板之方法, 其包括:藉由使用銅之無電電鍍在絕緣樹脂層之表面上形 成薄銅膜層之步驟;在該薄銅膜層上方形成具有一預定圖 案之防電鍍層的步驟;藉由使用銅之電解電鍍在該防電鍍 φ 層之間距等中形成佈線圖案層之步驟;去除該防電鍍層及 該防電鍍層正下方之薄銅膜層的步驟;蝕刻該佈線圖案層 之表面以從該佈線圖案層除去約1微米或更小厚度的步驟; 以及在該絕緣樹脂層及該已蝕刻之佈線圖案層上方形成複 數個新的絕緣樹脂層之步驟。 依據此方法,藉由上述蝕刻以從該佈線圖案層之表面去 除約1微米或更小’厚度之佈線圖案層,以便提高該已蝕刻 佈線圖案層之形狀及尺寸的精確度以及使相鄰佈線圖案層 ^ 之間距變窄。結果,形成具有窄間距之新的絕緣樹脂層。 因此,可容易地及可靠地製造這樣一具有細間距之佈線圖 案層的佈線基板。在此,藉由使用熟知微影 (photolithography)技術將一包含有30-50%重量比(重量百 分比)之無機塡料的絕緣膜圖案化成爲一預定圖案來製造 該上述防電鍍層。 依據本發明,’亦提供一種作爲一較佳實施例之佈線基板 製造方法,其中蝕刻該佈線圖案層之表面的步驟係從除該 1299971 電解銅電鍍之結晶邊界的附近外之佈線圖案層蝕刻去除1 微米或更小厚度以及從位於該結晶邊界之附近的佈線圖案 層蝕刻去除1微米或更大厚度。 依據此方法’以裂縫形狀將該結晶邊界之附近鈾刻成具 有比1微米深之深度,然而在該附近所包圍之晶粒的表面 所蝕刻之厚度爲1微米或更小,其中在該結晶邊界之附近 中聚集有銅電鍍之雜質。因此,可以可靠地保持該佈線圖 案層之形狀及尺寸的精確度。 依據本發明,進一步提供一種作爲一較佳實施例之佈線 基板製造方法,其中該防電鍍層之一窄的防電鍍層具有小 於2 0微米之寬度,以及其中該已蝕刻佈線圖案層中之一窄 的佈線具有小於2 0微米之寬度。依據此方法,可以可靠地 提供一種具有細間距之佈線圖案層的佈線基板。 【實施方式】 以下將描述用以實施本發明之最佳模式。 第1圖爲一切面圖係顯示由一具有約0.7毫米厚度之BT 樹脂(b i s m a 1 e i m i d e t r i a z i n e r e s i η)所製成的核心基板1。在 此核心基板1之表面2及背面3上分別覆蓋有厚度約70微 米之銅箔4 a及5 a。未顯示之光感/絕緣乾膜係形成於該銅 箱4a及5a上方及經歷一預定圖案之曝光及顯影。在此之 後,(依據已熟知之移除法)使用一剝離液來去除所獲得之 蝕刻光阻。 在此,可以使用一具有複數個核心基板1之多面板,以 便個別核心基板1可經歷相似處理步驟(如在以下之個別步 驟中)。 1299971 結果’如第2圖所示,該銅箔4 a及5 a成爲具有上述圖 案之佈線層4及5。 接下來’如第3圖所示,該核心基板1之表面2及該佈 線層4以及該核心基板1之背面3及該佈線層5分別以一 由包含有無機塡料之環氧樹脂所製成的絕緣膜所覆蓋,以 形成絕緣樹脂層1 2及丨3。這些絕緣樹脂層1 2及1 3具有一 約4 0微米之厚度及包含有3 〇 %至5 〇 %重量比之一般球形二 氧化砂所製成的無機塡料。在此,該無機塡料具有等於或 大於1 · 0微米並與等於或小於1 〇. 〇微米之平均顆粒直徑。 接下來’使用未顯示之雷射(例如:在此實施例中爲一氧 化碳氣體雷射)在預定位置上及沿著厚度方向照射該絕緣 樹脂層12及13之表面。結果,如第4圖所示,通常形成 延伸穿過該絕緣樹脂層1 2及1 3之圓錐形介層孔1 2 a及 1 3 a,以便使該佈線圖案層4及5之底面暴露。 再者,如第4圖所示,使用一鑽孔機在預定位置上對該 核心基板1及該絕緣樹脂層1 2及1 3鑽孔,以形成一具有 約200微米之內徑的穿孔6。接下來,將一包含鈀(Pd)等之 電鍍催化劑施加於該絕緣樹脂層12及13包括該介層孔12a 及1 3 a之整體表面上,以及使用銅對該電鍍催化劑實施無 電電鍍或電性電鍍。 結果,如第5圖所示,銅電鍍膜8 a及8 b形成於該絕緣 樹脂層12及13之表面上方,以及一具有約40微米厚度之 一般圓柱形穿孔導體形成於該穿孔6中。同時,額外地使 用銅來電鍍該介層孔12a及13a,以形成塡充介層導體14 及15。 1299971 接下來,使用一包含有像前述之無機塡料的塡料樹脂9 來塡充該穿孔導體7之內部。在此’該塡料樹脂9可以是 一包含有金屬粉末之導電樹脂或一非導電樹脂。 此外,如第6圖所示,使用銅來電性電鍍該銅電鍍膜8 a 及8 b之上表面及該塡料樹脂9之兩個端面,以形成銅電鍍 膜1 Ob及1 1 b。同時以此方法,覆蓋電鍍該塡料樹脂9之兩 個端面1 Oa及1 1 a。在此,該銅電鍍膜8 a及1 Ob以及該銅 電鍍膜8b及1 1 b分別具有約1 5微米之厚度。 接下來,未顯示之光感/絕緣乾膜形成於該銅電鍍膜8a 及l〇b以及該銅電鍍膜8b及1 lb上方及經歷一預定圖案之 曝光及顯影。在此之後,使用一熟知剝離液來去除所獲得 之蝕刻光阻及其正下方之銅電鍍膜8a、10b、8b及1 lb。 結果,如第7圖所示,在該絕緣樹脂層12及13之表面 上形成具有上述圖案之佈線層1 〇及1 1。 接下來,該絕緣樹脂層1 2及該佈線層1 0以及該絕緣樹 脂層1 3及該佈線層1 1分別以一像前述之絕緣膜來覆蓋, 以形成絕緣樹脂層1 6及1 7。 再者,如第 8圖所示,使用像前述之(未顯示)雷射在預 定位置上及沿著厚度方向照射該絕緣樹脂層1 6及1 7之表 面,以通常形成延伸穿過該絕緣樹脂層1 6及1 7之圓錐形 介層孔1 8及1 9,以便使該佈線圖案層1 0及1 1之底面暴 露。 如第8圖中之虛線所示,將一像前述之電鍍催化劑事先 塗抹於該絕緣樹脂層1 6及1 7之整體表面包括上述介層孔 1 8及1 9之內面上,以及使用銅對該電鍍催化劑實施無電電 1299971 鍍,以形成具有約0·5微米厚度之薄銅膜層20及21。 接下來,如第9圖所示,使用由環氧樹脂所製成之具有 約25微米厚度的光感/絕緣膜(或乾膜)22及23來覆蓋該薄 銅膜層20及21之整體表面。這些絕緣膜22及23經歷一 預定圖案之曝光及顯影’以及然後使用一剝離液來去除暴 露或未暴露部分。 結果,如第1 0圖所示,在該薄銅膜層20及21之表面上 形成具有上述圖案之防電鍍層22a、2 2 b、23a及23b。其中’ 具有延伸長方形剖面之窄的防電鍍層22b及23b具有小於 2〇微米之寬度(例如:在此實施例爲1 8微米),以及上述防 電鍍層22b及23b與上述防電鍍層22a及23a間之間距24a 及25a具有小於20微米之寬度(例如:在此實施例爲18微 米)。 同時,在橫向相鄰於該介層孔1 8及1 9之薄銅膜層20及 21的表面上形成寬的間距24及25。 使用銅對位於該間距24及25以及該間距24a及25a之 底面上之薄銅膜層20及2 1實施電解電鍍。 結果,如第1 1圖所示,在該介層孔1 8及1 9中分別形成 塡充介層導體26及27,以及在該間距24及25中分別形成 佈線圖案層(或積聚佈線)28及29,其中該佈線圖案層28 及29與該介層導體26及27整合成一體。同時以此方式, 在該個別間距24a及25a中形成具有小於20微米(例如:在 此實施例爲1 8微米)寬度X約2 5微米長度的延伸長方形剖 面之窄的佈線28a及29a。 再者,如第1 2圖中所示範,使用一剝離液去除該防電鍍 -10- 1299971 層22a及22b(以及23a及23b)以及其正下方之薄銅膜層 20(及 21)。 接下來,如第1 3及1 5圖所示範,粗略蝕刻該佈線圖案 層2 8 (29)及該複數個窄佈線28a及28a(29a及29a)。實施此 倉虫刻處理,以便藉由例如一在一蝕刻槽中之浸漬方法或一 噴灑方法使一包含有甲酸(HCOOH)及氯化銅(CuCl2)之腐蝕 液接觸上述佈線層2 8 (29)等之表面。較佳地,該腐蝕液包 含 15%重量比或更小之110〇〇11以及 5 %重量比或更小之 C u C12,以及更佳地是包含約1 0 %重量比之H C〇〇Η及1 %重 量比或更小之CuCl2。然而,在本發明中HC〇〇H及CuCl2 之量並非局限於上述較佳範圍中。 結果,去除該佈線圖案層2 8 (2 9)之整體表面約有1微米 或更小厚度,以及在底面上形成有約2-3微米深度之細微 裂縫c。這些裂縫係沿著用以電鍍形成該佈線圖案層28(29) 之銅的結晶邊界之附近來形成。特別地,上述腐蝕液微弱 地蝕刻該電解銅電度之大部分晶粒以及強裂地蝕刻該結晶 邊界之附近,其中該結晶邊界中聚結有相對多的雜質。 同時,如第1 6圖所示,像上述一樣亦蝕刻該複數個窄佈 線2 8 a及2 8 a,以便去除該複數個窄佈線2 8 a及2 8 a之整個 表面有約1微米或更小厚度,以及在其底面上形成有約2-3微米深度之之_微裂縫c。如所示,在該相鄰佈線2 8 a及 2 8 a間形成具有相似於該佈線之剖面形狀及尺寸的間距s。 如先前所述,藉由半加成方法(semi-additive method)精確 地形成該佈線圖案層28(29)及包含於其中之複數個窄佈線 28a及28 a(29 a及29 a),以及大致上鈾刻它們的表面,以便 1299971 去除約1微米或更小之極小厚度,以致於它們可以細間距 來形成。 再者,如第1 7圖所示,以細間距在該核心基板1之背面 3側的絕緣樹脂層1 7之表面上形成像前述之佈線圖案層29 及該複數個窄佈線29a。 此外,如第17圖所示,在形成有上述佈線圖案層28及 2 8 a之絕緣樹脂層1 6的表面上形成一像先前之絕緣樹脂層 (或一新絕緣樹脂層)30。在形成有上述佈線圖案層29及29a 之絕緣樹脂層1 7的表面上形成一像先前之絕緣樹脂層(或 一新絕緣樹脂層)3 1。然後,在預定位置上形成像前述之複 數個介層孔(未顯示)。在此之後,粗化它們的表面。 接下來,如第17圖所示,在該絕緣樹脂層3 0及3 1之表 面上及在上述介層孔中分別形成像先前之薄銅膜層,以及 分別在其上形成像先前之絕緣膜。使這些絕緣膜經歷像先 前之曝光及顯影,以形成具有預定圖案之防電鍍層,以及 使用像先前之銅來電解電鍍位於該防電鍍層間之薄銅膜 層。 結果,在該絕緣樹脂層3 0及3 1之表面上形成佈線圖案 層34、34a、35及35a,以及像先前一樣以細間距來設置該 佈線圖案層3 4、3 4 a、3 5及3 5 a。這些佈線圖案層包含有複 數個窄佈線3 4 a及3 5 a。 同時以此方式,在上述介層孔中形成塡充介層導體(未顯 示),以連接該佈線圖案層2 8及3 4以及該該佈線圖案層2 9 及3 5。結果,如第17圖所示,在核心基板1之表面2及背 面3上方形成積聚層BU1及BU2。在此,像先前一樣將上 1299971 述防電鍍層及其正下方之薄銅膜層剝離。 再者,如第17圖所示,在形成有該佈線圖案層34及34a 之絕緣樹脂層3 0之表面上方形成一由如先前之樹脂所製 成且具有約2 5微米厚度之防焊層(或一絕緣層)3 2。在形成 有該佈線圖案層3 5及3 5 a之絕緣樹脂層3 1之表面上方形 成一如先前之防焊層(或一絕緣層)3 3。 如第1 7圖所示,使用一雷射在預定位置上對該防焊層3 2 及3 3鑽深的洞,以便到達該佈線圖案層3 4及3 5,藉此形 成一面對一第一主面32a之陸塊(land)36及一面對一第二 主面33a之開口 39。 在該陸塊36上形成一突出高於該第一主'面32a之焊料凸 塊38,以便可將電子零件如未顯示i 1C晶片經由焊料安裝 在該焊料凸塊3 8上。在此,該焊料凸塊3 8係由一低熔點 之合金(例如:錫-銅、錫·銀或錫-鋅)所製成。 再者,如第1 7圖所示,雖然未顯示,但是是使用鎳或金 來電鍍從該佈線圖案層3 5延伸及位於一開口 3 3 b之底面上 的一佈線3 7之表面,以提供要與一印刷基板(例如:未顯示 之主機板)連接之連接端。 如第1 7圖所示,經由至目前爲止所述之個別步驟,可提 供一佈線基板K,其包括在該核心基板1之表面2及背面3 上方之積聚層BU1及積聚層BU2。該積聚層BU1包括以細 間距來佈線之佈線圖案層2 8、2 8 a、3 4及3 4 a,以及該積聚 層BU2包括佈線圖案層29、29a、35及35a。 在此,該佈線基板K亦可單獨地將該積聚層BU1形成於 該核心基板1之表面2上方。在此模式中,在該背面3之 -13- 1299971 側上只形成該佈線層1 1及該防焊層3 3。 依據至目前爲止所述之用以製造本發明之佈線基板K的 方法,使藉由半加成方法所形成之窄防電鍍層22b的寬度 小於2 0微米’以便能可罪地使具有小於2 0微米寬度之窄 佈線28形成於該相鄰防電鍍層22b及22b間之間距24a 中,以及以便可以小於20微米之間距來佈線該相鄰佈線 2 8 a及2 8 a等。再者,蝕刻該佈線圖案層2 8及2 8 a,以便使 所有表面最多去除1微米或更小之厚度,以便保持其剖面 形成及尺寸之精確度。使該佈線圖案層2 8 a及2 8 a間之間 距S亦能形成有像先前之剖面,以便亦能精確地形成該新 絕緣樹脂層3 0。 本發明不應局限於至此所述之實施例的模式。 上述方法之個別步驟亦可使用一具有複數個核心基板1 或核心單元之大尺寸多面板來實施。 再者,該核心基板之材料不應局限於上述BT樹脂,然而 可以環氧樹脂或聚醯亞胺樹脂來作爲範例。另一情況,亦 可使用一複合材料,該複合材料係藉由使玻璃纖維包含於 一具有三度空間網結構之氟樹脂(例如:具有連續細孔之鐵 弗龍(PTFE))中來製備。 另一情況,上述核心基板之材料可以是陶瓷。此陶瓷可 以是氧化鋁、砂酸、玻璃陶瓷或氮化鋁,以及亦可以一低 溫燒結基板來作爲範例,其中該基板能在相對低之溫度如 大約1,000°C下燒結。再者,可以使用由包含42 %重量比之 鐵的銅合金或鎳合金所製成之一金屬核心基板,以及以一 絕緣材料來覆蓋該金屬核心基板之整個表面。 -14- 1299971 再者,亦可將該模式修改成一不具有核心基板之無核心 基板。在此修改中’例如,上述絕緣樹脂層1 2及1 3作爲 本發明之絕緣基板。 此外,上述佈線層1 0等之材料不僅可以是上述銅,而且 亦可以是銀、鎳或鎳-金。另一情況,該佈線層1 〇不使用 金屬電鍍層,然而亦可藉由塗抹一導電樹脂之方法來形 成。 再者,如果包含上述無機塡料,則不但可藉由上述主要 由環氧樹脂所構成之樹脂,而且亦可藉由具有相似熱阻及 圖案形成特性之一聚醯亞胺樹脂'一 BT樹脂或一PPE樹 脂或者藉由以一例如環氧樹脂之樹脂注入一具有三度空間 網結構之氟樹脂如具有連續細孔之PTEF所製備之一樹脂· 樹脂複合材料,來作爲上述絕緣樹脂層丨6及1 7等之範例。 此外’該介層導體沒有必要是上述塡充介層導體26,然 而可以是一沒有完全塡滿導體之倒圓錐形相似介層導體。 另一情況,該介層導體可採用交錯形狀,其中堆疊該介層 導體’ IrJ時以軸向地移位該介層導體,或者採用一可中途 插入一朝平面方向延伸之佈線層的形狀。 本申請案係依據2003年11月18日所提出之日本專利申 請案第J P 2 0 0 3 - 3 8 8 4 9 8號,在此以提及方式倂入相同於以 上所詳述之日本專利申請案的整個內容。 【圖式簡單說明】 第1圖係顯示依據本發明之一製造佈線基板的方法的一 步驟之示意剖面圖; 桌2圖係藏不桌1圖之後的一製程之示意剖面圖; -15- 1299971 第3圖係顯示第2圖之後的一製程之示意剖面圖; 第4圖係顯示第3圖之後的一製程之示意剖面圖; 第5圖係顯示第4圖之後的一製程之示意剖面圖; 第6圖係顯示第5圖之後的一製程之示意剖面圖; 第7圖係顯示第6圖之後的一製程之示意剖面圖; 第8圖係顯示第7圖之後的一製程之示意剖面圖; 第9圖係顯示第8圖之後的一製程之示意剖面圖; 第1 0圖係顯示第9圖之後的一製程之示意剖面圖; 第1 1圖係顯示第1 0圖之後的一製程之示意剖面圖; 第1 2圖係顯示第1 1圖之後的一製程之示意剖面圖; 第1 3圖係第1 2圖之一部分的放大剖面圖; 第1 4圖係顯示第1 3圖之後的一蝕刻步驟之示意剖面圖 第1 5圖係第1 2圖之一不同部分的放大剖面圖; 第1 6圖係顯示第1 5圖之後的一蝕刻步驟之示意剖面圖 以及 第1 7圖係顯示第1 4及1 6圖之後的製造步驟及一所獲得 之佈線基板的示意剖面圖。 【主要元件符號說明】 1 核心基板 2 表面 3 背面 4 佈線層 4 a 銅范 5 佈線層 5a 銅箔 -16- 1299971 6 穿 孔 7 穿 孔 導 體 8 a 銅 電 鍍 膜 8b 銅 電 鍍 膜 9 塡 料 樹 脂 10 佈 線 層 10a 丄山 m 面 10b 銅 電 鍍 膜 11 佈 線 層 11a 端 面 lib 銅 電 鍍 膜 12 絕 緣 樹 脂 層 12a 介 層 孔 13 絕 緣 樹 脂 層 13a 介 層 孔 14 塡 充 介 層 導體 15 塡 充 介 層 導體 16 絕 緣 樹 脂 層 17 絕 緣 樹 脂 層 18 介 層 孔 19 介 層 孔 20 薄 銅 膜 層 21 薄 銅 膜 層 22 光 感 /絕緣膜 22a 防 電 鍍 層
-17- 1299971 22b 防 電 鍍 層 23 光 感 Λ絕緣膜 23a 防 電 鍍 層 23b 防 電 鍍 層 24 間 距 24a 間 距 25 間 距 25a 間 距 26 塡 充 介 層 導體 27 塡 充 介 層 導體 28 佈 線 圖 案 層 28a 佈 線 29 佈 線 圖 案 層 29a 佈 線 30 絕 緣 樹 脂 層 3 1 絕 緣 樹 脂 層 32 防 焊 層 32a 第 一 主 面 33 防 焊 層 33a 第 二 主 面 33b 開 □ 34 佈 線 圖 案 層 34a 佈 線 35 佈 線 圖 案 層 35a 佈 線
-18- 1299971
36 陸塊 37 佈線 38 焊料凸塊 39 開口 c 裂縫 BUI 積聚層 BU2 積聚層 K 佈線基板 s 間距
Claims (1)
1299971 十、申請專利範圍: 1 . 一種用以製造佈線基板之方法,包括: 藉由使用銅之無電電鍍在絕緣樹脂層之表面上形成薄 銅膜層之步驟; 在該薄銅膜層上方形成防電鍍層之步驟; 藉由使用銅之電解電鍍在該防電鍍層之間距中形成佈 線圖案層之步驟; 去除該防電鍍層及該防電鍍層正下方之薄銅膜層之步 驟; 蝕刻該佈線圖案層之表面以從該佈線圖案層除去約1 微米或更小厚度之步驟;以及 在該絕緣樹脂層及已蝕刻之該佈線圖案層上方形成另 外的絕緣樹脂層之步驟。 2. 如申請專利範圍第1項之方法,其中該蝕刻步驟係一蝕 刻該佈線圖案層之表面以從除該電解銅電鍍之結晶邊界 之附近外的佈線圖案層除去1微米或更小厚度,以及從 位於該結晶邊界之附近的佈線圖案層除去1微米或更大 厚度之步驟。 3. 如申請專利範圍第1項之方法,其中該防電鍍層之一具 有小於20微米之寬度,以及在該已蝕刻佈線圖案層中之 佈線之一具有小於20微米之寬度。 4. 如申請專利範圍第1項之方法,其中蝕刻步驟藉使用包 含甲酸(HC〇〇H)及氯化銅(CuCl2)之腐蝕液被實施。 5. 如申請專利範圍第1項之方法,其中蝕刻步驟係藉在一 蝕刻槽中之一浸漬方法或一噴灑方法使一含有甲酸 (HCOOl·!)及氯化銅(CuCl2)之腐蝕液接觸該佈線圖案層之 表面被實施。 -20-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003388498A JP2005150554A (ja) | 2003-11-18 | 2003-11-18 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200522834A TW200522834A (en) | 2005-07-01 |
| TWI299971B true TWI299971B (en) | 2008-08-11 |
Family
ID=34567484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093135344A TWI299971B (en) | 2003-11-18 | 2004-11-18 | Process for manufacturing a wiring substrate |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050102830A1 (zh) |
| JP (1) | JP2005150554A (zh) |
| CN (1) | CN100525590C (zh) |
| TW (1) | TWI299971B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100797719B1 (ko) * | 2006-05-10 | 2008-01-23 | 삼성전기주식회사 | 빌드업 인쇄회로기판의 제조공정 |
| US20140027163A1 (en) * | 2012-07-30 | 2014-01-30 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
| US9368439B2 (en) * | 2012-11-05 | 2016-06-14 | Nvidia Corporation | Substrate build up layer to achieve both finer design rule and better package coplanarity |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2923524B2 (ja) * | 1995-08-01 | 1999-07-26 | メック株式会社 | 銅および銅合金のマイクロエッチング剤並びにマイクロエッチング方法 |
| US6506314B1 (en) * | 2000-07-27 | 2003-01-14 | Atotech Deutschland Gmbh | Adhesion of polymeric materials to metal surfaces |
| JP4048019B2 (ja) * | 2000-08-31 | 2008-02-13 | 富士通株式会社 | 多層配線基板及びその製造方法 |
-
2003
- 2003-11-18 JP JP2003388498A patent/JP2005150554A/ja active Pending
-
2004
- 2004-11-17 US US10/989,411 patent/US20050102830A1/en not_active Abandoned
- 2004-11-18 CN CNB2004100947987A patent/CN100525590C/zh not_active Expired - Fee Related
- 2004-11-18 TW TW093135344A patent/TWI299971B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20050102830A1 (en) | 2005-05-19 |
| CN100525590C (zh) | 2009-08-05 |
| TW200522834A (en) | 2005-07-01 |
| JP2005150554A (ja) | 2005-06-09 |
| CN1620231A (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295932B1 (ko) | 인쇄회로기판제조방법및이에의해형성된인쇄회로기판 | |
| US6902660B2 (en) | Method of manufacturing printed circuit board and multi-layered PCB | |
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| US20060014327A1 (en) | Method of fabricating PCB including embedded passive chip | |
| KR100990618B1 (ko) | 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법 | |
| KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
| KR20090104142A (ko) | 다층 프린트 배선판 | |
| EP0433996B1 (en) | Process for producing an anisotropic conductive film | |
| US6563057B2 (en) | Printed circuit board and method for manufacturing same | |
| TWI299968B (en) | Wiring substrate and manufacturing process of the same | |
| TWI299645B (en) | Circuitized substrate and method of making same | |
| KR20050093595A (ko) | 선택도금에 의한 양면연성 인쇄회로기판의 제조방법 | |
| TWI327452B (en) | Process for manufacturing a wiring substrate | |
| TWI294263B (en) | Process for manufacturing a wiring substrate | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| KR101162523B1 (ko) | 다층 프린트 배선판 | |
| TWI299971B (en) | Process for manufacturing a wiring substrate | |
| JP2009146926A (ja) | 多層配線板及びその製造方法 | |
| US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
| KR100462835B1 (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JP2005217052A (ja) | 配線基板及びその製造方法 | |
| KR20140029241A (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPS63260198A (ja) | 多層回路板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |