CN1601698A - 对准标记的形成方法 - Google Patents
对准标记的形成方法 Download PDFInfo
- Publication number
- CN1601698A CN1601698A CNA2004100752813A CN200410075281A CN1601698A CN 1601698 A CN1601698 A CN 1601698A CN A2004100752813 A CNA2004100752813 A CN A2004100752813A CN 200410075281 A CN200410075281 A CN 200410075281A CN 1601698 A CN1601698 A CN 1601698A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- insulating layer
- forming
- groove
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H10W46/00—
-
- H10W46/301—
-
- H10W46/501—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供的对准标记形成方法能抑制对准标记占有区域的增加、同时能减小由于检测到形成在下层的对准标记而引起的影响。该方法中,第一工序形成槽沟(31)、构成对准标记。第二工序形成槽沟(32)、将金属埋入到槽沟(31、32)中。在对标记的位置进行检测时、由于埋入金属的槽沟(32)的影响而使槽沟(31)的位置没被检测到。第三工序形成与槽沟(31)形状相同的槽沟(33)。第四工序形成槽沟(34),将金属埋入到槽沟(33、34)中。在检测标记时,由于埋入金属的槽沟(34)的影响而使槽沟(32)的位置没被检测到。此后,随着叠层数增加、反复进行第三、第四工序。
Description
技术领域
本发明涉及对准标记的形成方法,譬如能在平版印刷工序中、用于对图形进行曝光时的对准。
背景技术
至今,在与半导体装置的制造相关的平版印刷工序中,为了将图形的位置对准而形成对准标记。而为了抑制对准标记占有区域的增加,对准标记的形成要与标板上已经形成的对准标记一致地进行。例如、参照专利文献1。
在专利文献2中公开了一种技术,其中的光致抗蚀图形的标记是采用上层的尺寸比下层大的形状。
【专利文献1】特开2002-25888号公报
【专利文献2】特开平10-150085号公报
但是,使形状相同的对准标记完全一致、这点要求在精度上是困难的,会产生位置偏移。而且,在对露出在表面上的对准标记的位置进行检测时,是通过绝缘层或抗蚀剂层而将形成在下层的对准标记的位置一起检测的。因此,就很难正确地确定露出在表面上的对准标记的位置。
发明内容
本发明是为了克服上述现有技术存在的问题而作出的,其目的是提供一种对准标记的形成方法,它能抑制对准标记占有区域的增加、并能减少由形成在下层的对准标记的检测所引起的影响。
本发明的对准标记的形成方法包括以下工序:(a)在绝缘层中形成第1对准标记的工序,(b)在上述工序(a)之后、在上述绝缘层中、以与形成于上述绝缘层中的第1布线相同的材料来并行地形成第2对准标记的工序;上述第2对准标记在上述绝缘层中覆盖上述第1对准标记,以妨碍上述第一对准标记的检测。
根据本发明的对准标记的形成方法,则能抑制用于形成对准标记的区域的增加,同时在检测第二对准标记时、能减小第一对准标记的影响。
附图说明
图1是说明实施方式1的概念的剖视图、俯视图和波形图。
图2是说明实施方式1的概念的剖视图、俯视图和波形图。
图3是说明实施方式1的概念的剖视图、俯视图和波形图。
图4是说明实施方式1的概念的剖视图、俯视图和波形图。
图5是说明实施方式2的概念的剖视图、俯视图和波形图。
图6是说明实施方式2的概念的剖视图、俯视图和波形图。
图7是说明实施方式3的概念的剖视图和俯视图。
图8是说明实施方式3的概念的剖视图和俯视图。
图9是说明实施方式3的概念的剖视图和俯视图。
图10是说明实施方式3的概念的剖视图和俯视图。
具体实施方式
实施方式1
本实施方式的对准标记的形成方法是关于形成插头和布线时所用的镶嵌方法中的双重镶嵌方法而作的。其中,使用的对准标记是将矩形的图形平行而且等间隔地排列而构成。图1~图4是按照顺序地表示布线的制造工序,各个工序都包含用于表示被形成的对准标记的概念的剖视图(a)、俯视图(b)和表示在用图象处理对对准标记进行检测时的一次波形的概念图(c)。
第一工序是在基板100上形成绝缘层11。然后用平版印刷工序和蚀刻工序、向形成对准标记区域111形成能产生对准标记功能的槽沟31。槽沟31的形成是与槽沟51的形成并行地进行的。槽沟51是形成在绝缘层11中的通孔,用于形成与下述的第一布线相连接的第一插头(图1(a))。这时,可将第一插头和第一布线理解成任意一种图形,即使在以下的说明中,也可以将插头和布线理解为任意一种图形。
接着、用图象处理装置,从与基板100相反的一侧、即从绝缘层11的表面11a侧、对槽沟31的位置进行检测。图1(c)是表示用扫描线L检测出的波形。波形的峰值位置91a、91a是对应于构成槽沟31呈现在表面11a上的矩形且与扫描线L相交的直线91、92的位置(图1(b))。
第二工序是以峰值位置91a、92a为基准,设定用于下一个平版印刷工序的掩模图形的位置。然后,进行用该掩模图形的曝光和蚀刻,由此在绝缘层11中、在表面11a侧形成对准标记用的槽沟32。直线93、94构成了使槽沟32呈现在表面11a上的矩形。这时,将与扫描线L相交的直线93、94的位置设定成不是位于构成上述的槽沟31的直线91、92之间、不与这些直线重叠。槽沟32的形成与形成第一布线所用的槽沟52的形成是并行地进行的(图2(a)、(b))。借助下述的埋入金属的工艺,直线93、94就在表面11a上、构成对准标记2呈现的矩形。
然后,为了形成第一插头和第一布线,将金属102埋入到槽沟51、52中。与此并行地还将金属101埋入到槽沟31、31中。这样,由金属101埋入的槽沟32将成为对准标记2而露出到表面11a上。
接着,从表面11a侧、对对准标记2的位置进行检测。图2(c)是表示用扫描线检测的波形。由于金属101的埋入,在检测对准标记2位置时由于被具有金属101的对准标记2本身挡住而检测不到槽沟31。即、只检测到对准标记2的位置。由此,只检测到作为波形的峰值位置93a、94a的直线93、94的位置。
第三工序是在绝缘层11上形成绝缘层12。而且、以峰值位置93a、94a为基准,设定下一个平版印刷工序用的掩模图形的位置。此后,通过使用该掩模图形的曝光和蚀刻,在绝缘层12中、在对准标记2上的位置、形成具有对准标记功能的槽沟33。直线95、96构成了槽沟33呈现在绝缘层12的表面12a上的矩形。这时,与扫描线L相交的直线95、96的位置被设定成处于构成上述的槽沟32的直线93、94之间、与这些直线不重叠。槽沟33的尺寸,譬如可以与槽沟31的尺寸相同。而且槽沟33的形成与槽沟53的形成是并行地进行的。槽沟53是形成在绝缘层12中的通孔,用于形成连接下述的第二布线和上述第一布线的插头(图3(a)、(b))。
接着,从表面12a侧对槽沟33的位置进行检测。这时,还经由绝缘层12、一并对形成在下层的对准标记2的位置进行检测。图3(c)是表示用扫描线L检测出的波形。强度大的峰值位置95a、96a对应于与扫描线L相交的直线95、96的位置。而强度小的峰值位置93a、94a对应于构成对准标记2的直线93、94。
第四工序是以峰值位置95a、96a为基准,设定在下一个平版印刷工序中所用的掩模图形的位置。此后,进行用该掩模图形的曝光和蚀刻,由此在绝缘层12中、在表面12a侧、形成对准标记用的槽沟34。直线97、98构成了槽沟34呈现在表面12a上的矩形。这时,将与扫描线L相交的直线97、98的位置设定成不是位于构成上述的槽沟32的直线93、94之间、不与这些直线重叠。槽沟34的形成与形成第二布线所用的槽沟54的形成是并行地进行的(图4(a)、(b))。借助下述的埋入金属的工艺,直线97、98就构成使对准标记4呈现在表面12a上的矩形。
然后,为了形成第二插头和第二布线,将金属104埋入到槽沟53、54中。与此并行地还将金属103也埋入到槽沟33、34中。由金属103埋入的槽沟34就成为对准标记4而露出在表面12a上。
接着,从表面12a侧、对对准标记4的位置进行检测。图4(c)是表示用扫描线L检测出的波形。由于金属103的埋入,在对对准标记4的位置进行检测时、对对准标记2和槽沟33的检测由于被具有金属103的对准标记4自身挡住而检测不到。由此,只检测到作为波形的峰值位置97a、98a的直线97、98的位置。
此后,反复进行第三、第四工序,由此就能与插头和布线的形成并行地形成对准标记。
采用上述对准标记的形成方法、能不取决于绝缘层的叠层数、将对准标记形成的区域限定在某个特定的区域。而且在检测与布线的形成并行地形成的对准标记的位置时,不能检测到形成在下层的对准标记的位置。
另外,即使是在检测第三工序所说明的下层的对准标记的位置时,由于预先明确了下层的对准标记的位置和要检测的对准标记的位置之间的关系,因而能减小前者的影响。
本实施方式的发明也能适用于单一的镶嵌方法。即、在每一层上都形成布线和插头、与此并行地形成对准标记。这时,也检测到如图1(c)、图2(c)、图3(c)、图4(c)所示的波形。
实施方式2
本实施方式是说明在实施方式1的第三(图3)、第四(图4)的工序中、与实施方式1不同的对准标记的形成方法。图5、6是按照顺序表示第二插头和第二布线的制造工序,每个工序都有表示被形成的对准标记的概念的剖视图(a)、俯视图(b)和用图象处理对对准标记的位置进行检测时的一次波形的概念图(c)。
第三工序是在绝缘层11上形成绝缘层12、以图2(c)所示的峰值位置93a、94a为基准、设定掩模图形的位置。此后,进行用该掩模图形的曝光和蚀刻,由此在绝缘层12中、在对准标记2上的部位、形成具有对准标记功能的槽沟35。直线81、82构成了槽沟35呈现在绝缘层12的表面12a上的矩形。这时,将与扫描线L相交的直线81、82设定成不位于构成上述的槽沟32的直线93、94之间、不与这些直线重叠。而且槽沟35的形成与槽沟55的形成是并行地进行的。槽沟55是形成在绝缘层12中的通孔,用于形成连接下述的第二布线和用槽沟52形成的第一布线的第二插头(图5(a)、(b))。
接着,从表面12a侧、对槽沟35的位置进行检测。这时,对准标记2露出在作为槽沟35底面的表面11a上,因此也一并检测其位置。图5(c)是表示用扫描线L检测出的波形。强度大的峰值位置81a、82a对应于与扫描线L相交的直线81、82的位置。而强度小的峰值位置93a、94a对应于构成对准标记2的直线93、94的位置。
第四工序是以峰值位置81a、82a为基准,设定掩模图形的位置。此后,进行用该掩模图形的曝光和蚀刻,由此在绝缘层12中、在表面12a侧、形成对准标记用的槽沟36。直线83、84构成了槽沟36呈现在表面12a上的矩形。这时,将与扫描线L相交的直线83、84的位置设定成不是位于构成上述的槽沟35的直线81、82之间、不与这些直线重叠。槽沟36的形成与形成第二布线所用的槽沟56的形成是并行地进行的(图6(a)、(b))。借助下述的埋入金属的工艺,直线83、84就构成使对准标记6呈现在表面12a上的矩形。
然后,为了形成第二插头和第二布线,将金属106埋入到槽沟55、56中。与此并行地还将金属105也埋入到槽沟35、36中。这样,由金属105埋入的槽沟36则成为对准标记6而露出在表面12a上。
接着,从表面12a侧、对对准标记6的位置进行检测。图6(c)是表示用扫描线L检测出的波形。由于金属105的埋入,在检测对准标记6的位置时,对对准标记2和槽沟35的检测由于被具有金属105的对准标记6自身挡住而检测不到。由此,只检测到作为波形的峰值位置83a、84a的直线83、84的位置。
此后,通过与插头和布线的形成并行地反复进行本实施方式记载的第三、第四工序,可形成对准标记。而且该方法也能适用于单一的镶嵌方法。
由本实施方式所示的对准标记的形成方法能取得与实施方式1同样的效果。这样,在实施方式1、2中、只要在每次形成成对的插头和布线的工序中、对有助于构成对准标记的槽沟尺寸的大小关系进行设定就可以,就形成不同的成对的插头和布线的工序而言、对有助于构成对准标记的槽沟尺寸的大小关系是不过问。上述的布线是指相对于插头、从基板相反侧与其连接的布线。
实施方式3
本实施方式是将形成对准标记的区域区分开的对准标记的形成方法。它是将与插头用通孔的形成并行地形成对准标记用的区域、和与布线用槽沟的形成并行地形成对准标记用的区域区分开的。图7~图10是表示本实施方式的对准标记的形成方法的概念图,在各个附图中、(a)表示剖视图、(b)表示俯视图。
第一工序是在基板100上形成绝缘层11。用平版印刷工序和蚀刻工序向形成对准标记的区域112形成能产生对准标记功能的槽沟37。槽沟37的形成是与槽沟57的形成并行地进行的。槽沟57是形成在绝缘层11中的通孔,用于形成与下述的第一布线相连接的第一插头(图7(a))。而且槽沟37的位置是从表面11a侧、沿着扫描线L进行检测的(图7(b))。
第二工序是以槽沟37的位置为基准、设定掩模图形的位置。此后,用该掩模图形的曝光和蚀刻,向绝缘层11的对准标记用的区域113、形成对准标记用的槽沟38。区域113是和区域112不同的区域。槽沟38的形成是与槽沟58的形成并行地进行的,槽沟58是用于形成第一布线的(图8(a))。
然后,为了形成第一插头和第一布线,向槽沟57、58中埋入金属108。还与此并行地也向槽沟37、38中埋入金属107。由此,被金属107埋入的槽沟38就成为对准标记8而露出在表面11a上。对准标记8的位置是从表面11a、沿着扫描线L检测的(图8(b))。
第三工序是在绝缘层11上形成绝缘层12。然后以对准标记8的位置为基准、设定掩模图形的位置。此后,进行用该掩模图形的曝光和蚀刻,向绝缘层12的对准标记用的区域114、形成能产生对准标记功能的槽沟39。区域114是和区域112、113不同的区域。槽沟39的形成是与槽沟59的形成并行地进行的。槽沟59是形成在绝缘层12中的通孔,用于形成使下述的第二布线和上述的第一布线相连接的第二插头(图9(a))。槽沟39的位置是从表面12a侧、沿着扫描线L检测的(图9(b))。
第四工序是以槽沟39的位置为基准、设定掩模图形的位置。此后,进行用该掩模图形的曝光和蚀刻,由此向对准标记8上的绝缘层12的区域113、形成对准标记用的槽沟40。直线87、88构成了槽沟40呈现在表面12a上的矩形。而且,将与扫描线L相交的直线87、88的位置设定成不是位于形成上述的对准标记8的直线85、86(图9)之间、不与这些直线重叠。槽沟40的形成与用于形成第二布线的槽沟60的形成是并行地进行的(图10(a))。
这样,在形成对准标记用的槽沟40时所用的掩模图形是以处于区域114中的槽沟39的位置为基准而进行位置对合的。在对槽沟39的位置进行检测时,即使还检测到槽沟37的位置,也只是在区域112被检测到,不呈现在区域114中,不成问题。
然后,为了形成第二插头和第二布线,将金属110埋入到槽沟59、60中。与此并行地、还将金属109埋入到槽沟39、40中。由此被金属109埋入的槽沟40就成为对准标记9而露出在表面12a上。对准标记9的位置是从表面12a、沿着扫描线L检测的(图10(b))。
另外,可以将绝缘层11、12这两者认为是相互结合在一起而构成一个绝缘层10。即、可以认为绝缘层12是覆盖着绝缘层11和对准标记8、与绝缘层11一起构成绝缘层10、并且对准标记8是形成在绝缘层10中的。
采用上述的对准标记的形成方法、能与构成布线的槽沟的形成并行地、将对准标记的重叠区域限定在区域113。而且在区域113中、从表面12a侧、对对准标记9进行检测时,能防止检测到形成在下层的绝缘层11上的对准标记8的位置。即使在从第一到第三工序中,也不会检测到下部的对准标记的位置,只能检测到呈现在表面上的矩形的位置。
而且,对有助于构成对准标记的槽沟尺寸,只要对区域113上形成的对准标记8、9的大小关系进行设定就可以,对区域112、114上形成的槽沟37、39的大小关系是不过问的。而且、即使关于槽沟37、39,由于它们的形成区域不同,因而它们的大小关系也是不过问的。
本实施方式还能适用于这种场合,即、在上述第一、第三工序将槽沟37、39形成在相同区域上的场合。这时,最好能对槽沟37、39进行大小关系的设定。但是、对槽沟37、39和槽沟38、40的大小关系是不过问的。
Claims (15)
1.一种对准标记的形成方法,其特征在于,
包括以下工序:(a)在绝缘层中并行地形成第1图形和第1对准标记的工序,(b)在上述工序(a)之后、在上述绝缘层中并行地形成第2图形和第2对准标记的工序;
上述第2对准标记在上述绝缘层中于第1规定的位置上覆盖上述第1对准标记。
2.如权利要求1所述的对准标记的形成方法,其特征在于,上述第2对准标记在上述第1规定的位置上被检测出。
3.如权利要求1或2所述的对准标记的形成方法,其特征在于,上述第1图形是布线。
4.如权利要求1或2所述的对准标记的形成方法,其特征在于,上述第2图形是插头。
5.如权利要求1或2所述的对准标记的形成方法,其特征在于,
上述绝缘层具有第1绝缘层和层叠在上述第1绝缘层上的第2绝缘层;
上述对准标记的形成方法包括以下工序:
(A)对上述第1绝缘层进行上述工序(a)和上述工序(b)的工序,
(B)覆盖上述第1绝缘层和上述第2对准标记而形成上述第2绝缘层的工序,
(C)在上述第2绝缘层中并行地形成第3图形和第3对准标记的工序;
上述第3对准标记于第2规定的位置上覆盖上述第2对准标记的。
6.如权利要求5所述的对准标记的形成方法,其特征在于,上述第3对准标记在上述第2规定的位置上被检测出。
7.如权利要求5所述的对准标记的形成方法,其特征在于,上述第3图形是布线。
8.如权利要求1或2所述的对准标记的形成方法,其特征在于,
上述绝缘层具有第1绝缘层和层叠在上述第1绝缘层上的第2绝缘层;
上述对准标记的形成方法包括以下工序:
(A)对上述第1绝缘层进行上述工序(a)和上述工序(b)的工序,
(B)覆盖上述第1绝缘层和上述第2对准标记而形成上述第2绝缘层的工序,
(C)在上述第2绝缘层中并行地形成第3图形和第3对准标记的工序;
在第2规定的位置上、上述第3对准标记位于上述第2对准标记的内侧。
9.如权利要求8所述的对准标记的形成方法,其特征在于,上述第3对准标记在上述第2规定的位置上被检测出。
10.如权利要求8所述的对准标记的形成方法,其特征在于,上述第3图形是布线。
11.如权利要求1或2所述的对准标记的形成方法,其特征在于,
上述绝缘层具有第1绝缘层和层叠在上述第1绝缘层上的第2绝缘层;
上述工序(a)包括以下工序:
(a-1)在第1绝缘层中形成上述第1图形和上述第1对准标记的工序,
(a-2)覆盖上述第1绝缘层和上述第1对准标记而形成上述第2绝缘层的工序;
在上述工序(b)中,在上述第2绝缘层中形成上述第2图形和上述第2对准标记。
12.一种对准标记的形成方法,其特征在于,
包括以下工序:
(a)在上述第1绝缘层中并行地形成第1图形和第1对准标记的工序,
(b)覆盖上述第1绝缘层和上述第1对准标记而形成上述第2绝缘层的工序,
(c)在上述第2绝缘层中并行地形成第2图形和第2对准标记的工序;
在规定的位置上、上述第2对准标记位于上述第1对准标记内侧。
13.如权利要求12所述的对准标记的形成方法,其特征在于,上述第2对准标记在上述规定的位置上被检测出。
14.如权利要求12或13所述的对准标记的形成方法,其特征在于,上述第1图形是布线。
15.如权利要求12或13所述的对准标记的形成方法,其特征在于,上述第2图形是插头。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP331283/2003 | 2003-09-24 | ||
| JP2003331283A JP2005101150A (ja) | 2003-09-24 | 2003-09-24 | アライメントマークの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1601698A true CN1601698A (zh) | 2005-03-30 |
Family
ID=34308931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004100752813A Pending CN1601698A (zh) | 2003-09-24 | 2004-09-24 | 对准标记的形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050064676A1 (zh) |
| JP (1) | JP2005101150A (zh) |
| KR (1) | KR20050030100A (zh) |
| CN (1) | CN1601698A (zh) |
| TW (1) | TWI253106B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI883661B (zh) * | 2023-11-24 | 2025-05-11 | 力晶積成電子製造股份有限公司 | 半導體結構及其製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586032B1 (ko) * | 2004-07-26 | 2006-06-01 | 삼성전자주식회사 | 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치 |
| JP4680624B2 (ja) * | 2005-02-15 | 2011-05-11 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7994639B2 (en) * | 2007-07-31 | 2011-08-09 | International Business Machines Corporation | Microelectronic structure including dual damascene structure and high contrast alignment mark |
| JP2009146919A (ja) * | 2007-12-11 | 2009-07-02 | Oki Semiconductor Co Ltd | 露光位置決定方法 |
| NL1036336A1 (nl) * | 2007-12-27 | 2009-06-30 | Asml Netherlands Bv | Method of creating an alignment mark on a substrate and substrate. |
| JP2009238801A (ja) * | 2008-03-26 | 2009-10-15 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造 |
| JP5685811B2 (ja) * | 2009-12-25 | 2015-03-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8736084B2 (en) * | 2011-12-08 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for E-beam in-chip overlay mark |
| CN104062783B (zh) * | 2014-06-18 | 2017-10-17 | 深圳市华星光电技术有限公司 | 基板检测用定位图形及其制造方法 |
| US9423247B2 (en) | 2014-06-18 | 2016-08-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Positioning graphic component for substrate detection and method of manufacturing the same |
| KR102726471B1 (ko) * | 2016-09-30 | 2024-11-06 | 삼성전자주식회사 | 정렬 키를 포함하는 반도체 소자 |
| JP7366531B2 (ja) * | 2018-10-29 | 2023-10-23 | キヤノン株式会社 | 光電変換装置および機器 |
| US10635007B1 (en) * | 2018-11-13 | 2020-04-28 | Globalfoundries Inc. | Apparatus and method for aligning integrated circuit layers using multiple grating materials |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112021A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| US6251745B1 (en) * | 1999-08-18 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits |
| US6489068B1 (en) * | 2001-02-21 | 2002-12-03 | Advanced Micro Devices, Inc. | Process for observing overlay errors on lithographic masks |
-
2003
- 2003-09-24 JP JP2003331283A patent/JP2005101150A/ja active Pending
-
2004
- 2004-08-09 TW TW093123794A patent/TWI253106B/zh not_active IP Right Cessation
- 2004-08-11 KR KR1020040063086A patent/KR20050030100A/ko not_active Ceased
- 2004-09-21 US US10/944,781 patent/US20050064676A1/en not_active Abandoned
- 2004-09-24 CN CNA2004100752813A patent/CN1601698A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI883661B (zh) * | 2023-11-24 | 2025-05-11 | 力晶積成電子製造股份有限公司 | 半導體結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI253106B (en) | 2006-04-11 |
| JP2005101150A (ja) | 2005-04-14 |
| KR20050030100A (ko) | 2005-03-29 |
| TW200512806A (en) | 2005-04-01 |
| US20050064676A1 (en) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1601698A (zh) | 对准标记的形成方法 | |
| CN1279329C (zh) | 集成电路图形检验装置和检验方法 | |
| CN1753153A (zh) | 半导体装置的制造方法 | |
| CN1318206A (zh) | 从半导体晶片切割芯片的方法及切割区中设置的槽的结构 | |
| CN102456550B (zh) | 利用单图案化隔离件技术的双图案化技术 | |
| CN1713354A (zh) | 半导体晶片和半导体器件的制造工艺 | |
| CN1404134A (zh) | 设计布线连接部分的方法和半导体器件 | |
| CN1211813A (zh) | 曝光图形掩模及其制造方法 | |
| CN1207631C (zh) | 光掩模的修正方法和半导体器件的制造方法 | |
| CN101047165A (zh) | 降低叠置偏移的遮罩叠置结构 | |
| CN1682358A (zh) | 具有虚设图形的半导体器件 | |
| CN1293605C (zh) | 半导体器件的制造方法 | |
| CN1694237A (zh) | 制造具有凹槽沟道区域的半导体装置的方法 | |
| CN1226077A (zh) | 半导体器件的制造方法 | |
| CN1259698C (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1622282A (zh) | 半导体器件的校准图形形成方法 | |
| CN1405865A (zh) | 薄膜晶体管平面显示器的制造方法 | |
| CN1523657A (zh) | 半导体装置的制造方法 | |
| CN1630062A (zh) | 半导体集成电路的制备方法 | |
| CN1198006A (zh) | 用于验证通孔开通的检验图形结构 | |
| CN113707540B (zh) | 晶圆对准曝光方法及半导体器件 | |
| CN1471133A (zh) | 图形转印用光掩模的图形布局方法及图形转印用光掩模 | |
| CN1378266A (zh) | 产生金属层虚拟图案的方法 | |
| CN1469429A (zh) | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 | |
| JP2021504734A (ja) | 半導体デザインの完全性を確実にするための方法および半導体構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |