CN1465073A - 用于增加写入选择性的mram结构 - Google Patents
用于增加写入选择性的mram结构 Download PDFInfo
- Publication number
- CN1465073A CN1465073A CN01813052A CN01813052A CN1465073A CN 1465073 A CN1465073 A CN 1465073A CN 01813052 A CN01813052 A CN 01813052A CN 01813052 A CN01813052 A CN 01813052A CN 1465073 A CN1465073 A CN 1465073A
- Authority
- CN
- China
- Prior art keywords
- elongated
- magnetoresistive
- axis
- word line
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种MRAM结构,这种MRAM结构可增加写入边界和写入选择性,但又不会明显减小存储器的存储密度。磁阻位(100a、100b、100c、等)的长轴(122)相对于数字线(110a、110b、等)的轴是偏斜的,因此可以从沿磁阻位(100a、100b、100c、等)的长轴(122)延伸的数字线电流(132a、132b、等)产生一个磁场分量(124)。
Description
技术领域
本发明涉及一种非易失性存储器,具体来说涉及使用一个或多个字线或一个或多个数字线来选择和写入各个存储位的大磁阻(GMR)存储器。
在计算机和计算机系统部件、数字式处理系统和类似领域中都广泛使用各种类型的数字存储器。这样一些存储器是根据数字位的存储量形成的,这样作的好处是很明显的,其中所谓的数字位即是每个存储单元(一般是薄膜材料)中的磁性材料的交替变化的磁化状态。这些薄膜可以是磁阻膜,其中具有根据在这些膜中发生的磁化方向存储的信息。所述的信息一般情况下或是通过用于确定磁化状态的感应读出获得,或是通过每个磁化状态的磁阻读出获得。
这样一些薄膜磁阻存储器可以很方便地设在单片集成电路的表面上,从而可以在位于单片集成电路上的存储单元和存储器操作电路之间很容易地进行电连接。当这样设置时,希望减小薄膜磁阻存储单元的大小并增加它的存储密度,以便实现存储的数字位的有效密度。
许多薄膜磁阻存储器都包括一系列平行的字线,这些字线和一系列平行的数字线相互交叉。在每个字线和每个数字线的交叉点上设置一个磁阻薄膜。像这样,把薄膜磁阻存储单元配置成具有多个行以及多个列的一个阵列结构。
图1是一个示意图,表示一个常规的薄膜磁随机存取存储器(MRAM)结构。在垂直方向设置平行的字线12、14、16、18、20,在水平方向设置平行的数字线22、24。在所示的图中,只表示出MRAM阵列的一部分。在每个字线和数字线的交叉点上设置一个薄膜磁阻存储单元。现在具体参照附图1,在数字线22和字线12、14、16、18、20的交叉点上,分别提供薄膜磁阻存储单元28a、28b、28c、28d、28e。类似地,在数字线24和字线12、14、16、18、20的交叉点上,分别提供薄膜磁阻存储单元30a、30b、30c、30d、30e。
在一般情况下,用一个长条结构来连接每一行中的薄膜磁阻存储单元,以形成一个相应的读出线。例如,用一个长条结构来连接对应于行32中的薄膜磁阻存储单元28a、28b、28c、28d、28e,以形成一个相应的读出线34。读出线34一般情况下包括多个非磁性连接段34a、34b、34c、34d、34e,用来连接薄膜磁阻存储单元的每一端部和相邻薄膜磁阻存储单元的端部。非磁性连接段34a、34b、34c、34d、34e一般情况下是利用常规的金属互连层形成的。使用读出线向特定行的薄膜磁阻存储单元提供电流,并且最终读出所选的一个薄膜磁阻存储单元的电阻。
为了向所选的存储单元写入一个值(即0或1),要向在所选的的存储单元附近延伸的字线提供一个字线电流。类似地,要向在所选的存储单元附近延伸的数字线提供一个数字线电流。在某些情况下,还要向包括所选的的存储单元在内的读出线提供读出线电流。
在一般情况下,字线电流的极性确定了写入所选的存储单元的值。为了进一步说明这种情况,在图1中表示出由字线电流40、数字线电流42、和读出电流44在存储单元30a产生的磁场,其中假定数字线46和字线12在存储单元40的上方延伸。如果相应的字线或数字线在存储单元的下面延伸,则各个电流的极性就会发生改变。
由字线电流40产生的磁场HWL48向右延伸,并且如图所示沿着存储单元40的长轴。由数字线电流42产生的磁场HDL50向上延伸,并且沿着存储单元40的短轴。最后,由读出线电流44产生的磁场HSL52向上延伸,并且沿着存储单元40的短轴。
由字线电流40产生的磁场HWL48提供向右变换所选的存储单元的磁化矢量的纵向作用力,这个纵向作用力在图中所示的实例中对应于准备写入的期望值。由数字线电流42和由读出线电流44产生的磁场HDL50和HSL52分别提供为启动所选的存储单元的磁化矢量的变换所必须的横向张力。
图2是一个曲线图,表示一个MRAM存储单元的典型写边界曲线(writemargin curve)。曲线的X轴代表在存储单元30a长轴的下面延伸的磁场分量HWL48,一般情况下是由字线电流提供的。曲线的Y轴代表穿过存储单元30a短轴延伸的磁场分量HDL50,一般情况下是由数字线电流(以及在提供时的读出线电流)提供的。由曲线56表示要求写入存储单元30a的HWL48和HDL50的各种组合。
为了提供某个写入边界(write margin),HWL48和HDL50之和(它们产生矢量58)必须延伸到曲线56的右边。HWL48和HDL50之和距曲线56越近,存在的写入边界越少。随着写入边界的减少,可靠地写入一个选定的存储单元将变得越发地困难。而且,防止非选定的存储单元偶然地写入也将变得越发地困难。为了克服这些限制,通常的作法是,制定极其严格的过程要求,以便对于存储单元中的位的大小、边缘的粗糙度、和位端的干扰(contamination)电平进行控制。当存储单元的大小需要减小以提高存储密度时,这些过程要求可能会变为沉重的负担。
磁阻存储单元通常是GMR型存储单元。GMR型单元通常包括多个由一系列非磁性矫顽层分开的磁性层。相当有益的是,在GMR型单元的一层或所有的层中的磁化矢量通常能够极其迅速地进行切换,只要加上超过一定阈值的一个磁场,就能够从一个方向切换到相反的方向。一般情况下,只要经过读出线在存储单元中流过一个读出电流,并且在一个或两个磁化矢量切换时读出磁阻之间的差(GMR比),就能读出在GMR型单元中存储的状态。
许多GMR型单元存在的问题是,切换磁化矢量所需的磁场可能是相当高的,这就意味着需要相当大的切换电流。电流的增加,或者说磁场的增加可能导致相当大的操作功率,尤其是在大的存储阵列中更是如此。当要减小GMR单元的大小以适应较高密度的应用时,所需的切换磁场也要增大。在这些情况下希望在字线和/或数字线中的电流密度变得非常高,即使对于Cu金属化的情况亦是如此。
图5中表示的是增加这样一种器件的写入边界减小电流密度要求的一种办法,见文章“0.2微米宽多层GMR存储单元的实验和分析特性“,Pohm等人,IEEE磁学学报,第32卷,第5期。1996年9月。Pohm等人的文章中的图5表示出一条数字线,它相对于存储单元的长轴成一定的角度横过存储单元,并且成三角形图形分布。参照图3,这样一种安排可以产生一个磁场HDL70,磁场HDL70有两个分量:一个分量沿存储单元的短轴,一个分量沿存储单元的长轴。当这个磁场与字线的磁场HWL48组合时,最终的磁化矢量72可能会进一步超过如图所示的曲线56,相对于图1所示的MRAM,导致写入边界74的增加和写入选择性的增加。
Pohm等人的限制在于,数字线的三角形图形分布可能显著减小存储器的存储密度,至少相对于使用基本上平直的平行数字线和字线的存储器是这种情况。如从Pohm等人的文章中的图5可以看出,在数字线之间的最小间距是0.25微米,这个间距是由所用的过程的特定设计规则经推测指定的。假定数字线以30度的角度横过存储单元,在Y方向的数字线之间的有效间距是0.29微米(0.25微米/cos30°),这表示存储密度减小了16%。
Pohm等人的另一个限制在于,图5所示的数字线结构沿着存储单元的长轴只产生一个有限的磁场分量。对于某些MRAM的应用,可能希望使存储单元长轴下面的磁场分量变为最大。因此,可能期望的是有这样一种MRAM结构,它能产生增加的写入边界和写入选择性,同时又不会明显减小存储器的存储密度。还希望有一种MRAM结构,它能使沿存储单元的长轴方向的磁场分量最大。
发明内容
本发明通过提供能产生增加的写入边界和写入选择性但又不会明显减小存储器的存储密度的MRAM结构来克服与现有技术有关的许多缺点。本发明还提供一种MRAM结构,它能使沿存储单元的长轴方向的磁场分量最大。
在本发明的第一说明性实施例中,提供一种磁阻存储元件,它在细长字线和细长数字线的交叉点上包括一个细长的磁阻位。细长数字线基本上是平直的,并且基本上重直于细长字线延伸。但与现有技术相比,细长的磁阻位的轴相对于细长数字线的轴和细长字线的轴是偏斜的,从而使细长的磁阻位不平行于细长数字线的轴,并且不重直于细长数字线的轴。
最好在由类似的细长的磁阻位构成的一个阵列中提供以上所述的细长的磁阻存储元件,以形成磁阻(MRAM)存储器。最好对磁阻存储位的阵列进行安排,使其具有多个行和多个列。提供多个细长字线,以使它们基本上相互平行地延伸,并且只靠近对应的列中的那些磁阻位。还要提供多个细长数字线,以使它们基本上相互平行地延伸,并且只靠近对应的行中的那些磁阻位。最好将每一磁阻位行中的磁阻位电连接成长条形结构,以形成相应的读出线。
每一细长的磁阻位的长轴最好相对于细长数字线的轴以及细长数字线的轴是偏斜的,从而使它们不平行于细长数字线的轴,并且也不重直于细长字线的轴。因为磁阻位的长轴相对于数字线是偏斜的,所以由数字线在磁阻位处产生的磁场HDL包括有沿磁阻位的长轴的一个分量。如以上所述,这可能有助于增加存储器的写入边界和写入选择性。
在本发明的另一个说明性的实施例中,磁阻位相对于数字线的相对取向与以上所述的相同。但是,在本实施例中,字线的轴不重直于数字线的轴。而是,字线的轴基本上重直于磁阻位的长轴。和前一个实施例类似,并且因为磁阻位的长轴相对于数字线的轴是偏斜的,由数字线电流在磁阻位处产生的磁场HDL包括沿磁阻位的长轴的一个分量。如以上所述,这有助于增加存储器的写入边界和写入选择性。
然而,和前一个实施例不同,字线的轴基本上垂直于磁阻位的长轴。这有助于保持由字线电流产生的整个磁场HWL与磁阻位的长轴对齐,这可能会进一步有助于增加存储器的写入边界和写入选择性。
在本发明的另一个说明性的实施例中,提供一种MRAM存储器,它可以使沿存储单元的长轴的磁场分量最大。这可以改进存储器的总写入边界和写入选择性,同时又可以减小写入线和/或数字线的电流要求。在此实施例中,提供两个或多个细长的磁阻位,每个细长的磁阻位都有一个细长字线和一个细长数字线靠近所说的细长的磁阻位延伸。
每个细长的磁阻位的轴最好都基本上垂直于一个对应的细长字线的轴。这有助于保持由字线电流产生的整个磁场HWL与磁阻位的长轴对齐。然而,除此之外,每个细长数字线的轴基本上平行于细长字线的轴延伸,至少在每个磁阻位的区域内是这样的。这例如可以通过Z字形曲折形状的数字线来实现。
在此结构中,并且因为细长数字线基本上平行于细长字线的轴(并且垂直于细长的磁阻位的轴)延伸,所以由数字线电流产生的整个磁场HDL基本上与磁阻位的长轴对齐。对于某些应用,这可能会明显改善存储器的总写入边界和写入选择性,同时又减小了写入线和/或数字线的电流要求。在必要时,可以使用由读出线电流产生的磁场HSL来提供横向张力以初始转动磁阻位的磁场矢量。
附图说明
当结合附图考虑下面的详细描述时,将会很容易地深入了解本发明的的其它目的和许多相应的优点,在整个附图中类似的标号代表类似的部分,其中:
图1是表示常规的现有技术MRAM结构的示意图;
图2是表示MRAM存储器件的典型写入边界曲线的曲线图;
图3是按照本发明的第一说明性MRAM结构的示意图;
图4是按照本发明的另一个说明性MRAM结构的示意图;
图5是按照本发明的下一个说明性MRAM结构的示意图。
具体实施方式
图3是按照本发明的第一说明性MRAM结构的示意图。在这个实施例中,提供一个由细长的磁阻位100a、100b、100c、100d、100e、102a、102b、102c、102d、102e构成的阵列。所述的磁阻位阵列包括多个列104a、104b、104c、104d、104e以及多个行
106a、106b。为清楚起见,图中只表示出一个典型的MRAM阵列的一部分。
靠近磁阻位阵列的相应的列,还提供多个平行延伸的字线108a、108b、108c、108d、108e。例如,字线108a靠近磁阻位100a和102a延伸,字线108b靠近磁阻位100b和102b延伸,字线108c靠近磁阻位100c和102c延伸,字线108d靠近磁阻位100d和102d延伸,字线108e靠近磁阻位100e和102e延伸。可以设想,字线108a、108b、108c、108d、108e可以在对应的磁阻位的上方或下方延伸。
靠近磁阻位阵列的相应的行,还提供多个平行的数字线110a、110b。每个数字线对应于磁阻位的一个对应的行,并且靠近所述的对应的行中唯一的那些磁阻位延伸。例如,数字线110a靠近磁阻位100a、100b、100c、100d、100e延伸,数字线110b靠近磁阻位102a、102b、102c、102d、102e延伸。可以设想,数字线110a、110b可以在磁阻位的上方或下方延伸。在此结构中,在一条字线和一条数字线的交叉点上提供每一个磁阻位。
优选地,每一个数字线110a和110b基本上都是平直的,并且平行于所有的其它的数字线。类似地,每一个字线108a、108b、108c、108d、108e基本上都是平直的,并且平行于所有的其它的字线。这可能产生存储器的最佳存储密度。
最好将磁阻位的每一行中的磁阻位都连接成长条形结构,以形成一条对应的读出线。例如,图中所示的磁阻位100a、100b、100c、100d、100e电连接成长条形结构,形成读出线120a。类似地,图中所示的磁阻位102a、102b、102c、102d、102e电连接成长条形结构,形成读出线120b。在一个优选实施例中,通过使用一个非磁性连接段(如非磁性连接段127)电连接每个磁阻位到相邻的磁阻位,形成这些读出线。
存储器还可以包括多个电流发生器和一个控制模块。每个读出线120a和120b都分别有一个对应的读出电流发生器电路130a和130b。类似地,每个数字线110a和110b都分别有一个对应的数字线电流发生器电路132a和132b。最后,每个字线108a、108b、108c、108d、108e都分别有一个对应的写入线电流发生器电路134a、134b、134c、134d、134e。
每一个读出电流发生电路130a和130b选择性地向对应的读出线提供读出电流。每一个字线电流发生电路134a、134b、134c、134d、134e选择性地向对应的字线提供字线电流。每一个数字线电流发生电路132a和132b选择性地向对应的数字线提供数字线电流。
由字线电流发生电路134a、134b、134c、134d、134e以及在某些情况下由数字线发生电路132a和132b产生的电流的极性确定了写入所选的磁阻位的状态。例如,为了向磁阻位102a写入第一状态,字线电流发生电路134a可以提供向上方向的电流,并且数字线发生电路132b可以提供向右方向的电流。与此相反,为了向磁阻位102a写入第二相对状态,字线电流发生电路134a可以提供向下方向的电流,并且数字线发生电路132b可以提供向左方向的电流。
控制器140控制读出电流发生电路130a和130b,数字线发生电路132a和132b,和字线电流发生电路134a、134b、134c、134d、134e。在一个说明性的实施例中,控制器140通过使对应的数字线电流发生电路132a和132b向靠近包括所选的磁阻位在内的行延伸的数字线提供数字线电流,向所选的磁阻位启动一次写入操作。控制器140使对应的字线电流发生电路134a、134b、134c、134d、134e向靠近包括所选的磁阻位在内的列延伸的字线提供字线电流。在某些实施例中,控制器140还可能使对应的读出电流发生电路130a和130b向包括所选的磁阻位在内的读出线提供读出电流。控制器最好接收唯一识别对应于所选的磁阻位的特定数字线、字线、和读出线的地址,并且对所述的地址进行译码。
每个磁阻位最好具有沿其长度方向的一个长轴和沿其宽度方向的一个短轴。每个细长的磁阻位的长轴最好平行于所有的其它细长的磁阻位的长轴。在图3所示的说明性的实施例中,每个细长的磁阻位的长轴相对于细长数字线的轴以及细长字线的轴是偏斜的,因此不平行于细长数字线的轴,并且不垂直于细长字线的轴。例如,磁阻位100a的长轴122不平行于细长数字线110的轴,并且不垂直于细长字线108a的轴。因为磁阻位的长轴相对于数字线的轴是偏斜的,因此由数字线电流在磁阻位处产生的磁场HDL包括沿磁阻位的长轴的一个分量。例如,并且参磁阻位102a,由数字线电流126产生的磁场HDL124包括沿磁阻位102a的长轴的一个分量。如以上参照附图2所示的,这可能有助于增加存储器的写入边界和写入选择性。
图4是按照本发明的另一个说明性MRAM结构的示意图。在这个说明性的实施例中,磁阻位相对于数字线的相对取向和以下参照附图3所述的相同。但是在这个实施例中,字线150a、150b、150c、150d、150e的轴不垂直于数字线154的轴。而是,字线150a、150b、150c、150d、150e的轴基本上垂直于磁阻位152a、152b、152c、152d、152e的长轴。和前一个实施例类似,并且因为磁阻位的长轴相对于数字线154的轴是偏斜的,所以由数字线电流在磁阻位处产生的磁场HDL156包括沿磁阻位的长轴的一个分量。如以上所述,这可能有助于增加存储器的写入边界和写入选择性。
然而,与前一个实施例不同的是,字线150a、150b、150c、150d、150e的轴基本上垂直于磁阻位152a、152b、152c、152d、152e的长轴。这有助于保持由字线电流产生的整个磁场HWL158与磁阻位和长轴对齐,这可能进一步增加存储器的写入边界和写入选择性。
图5是按照本发明的下一个说明性MRAM结构的示意图。这个实施例使得沿存储单元的长轴的磁场分量最大。这可能有助于改善总写入边界和写入选择性,同时可降低写入线和/或数字线的电流要求。
和图3所示的实施例类似,每个细长的磁阻位160a、160b、160c、160d、160e的轴最好基本上分别垂直于对应的细长字线162a、162b、162c、162d、162e的轴。如以上所述,这有助于保持由字线电流产生的磁场HWL164与磁阻位的长轴对齐。然而,除此之外,每个细长的细长数字线166的轴基本上分别平行于细长字线的轴,至少在磁阻位160a、160b、160c、160d、160e的区域内是这样的。这例如通过提供Z形曲折形状的数字线就可以实现。
对于说明性的Z形曲折形状的数字线,数字线166有多个垂直片段172a、172b、172c、172d、172e,它们分别在磁阻位160a、160b、160c、160d、160e的附近延伸。数字线166进一步还有多个水平片段170a、170b、170c、170d,这些水平片段在磁阻位160a、160b、160c、160d之间与垂直片段相互连接。在这个结构中,并且因为细长数字线166基本上平行于细长字线162a、162b、162c、162d、162e的轴,而且垂直于细长的磁阻位160a、160b、160c、160d、160e的长轴,所以由数字线电流产生的整个磁场HDL180可能基本上与磁阻位160a、160b、160c、160d、160e的长轴对齐。对于某些应用,这可能显著改善存储器的总写入边界和写入选择性,同时减小写入线和/或数字线的电流要求。在必要时,由读出线电流184产生的磁场HSL182可能用于提供横向张力,以初始旋转磁阻位160a、160b、160c、160d、160e的磁场矢量。
显然,为了对齐由数字线电流产生的磁场HDL180和由字线电流产生的磁场HWL164,必须使字线电流的极性与数字线电流的极性在同一方向。于是,并且参照附图5,提供给相邻字线的字线电流必须具有相反的极性。因此,字线电流190沿向下的方向穿过字线162a延伸,和数字线电流192的方向相同。对于相邻的字线162a,字线电流194沿向上的方向穿过字线162b延伸,和数字线电流196的方向相同。以类似的方式提供其余的字线电流200、202、204。这样,至少在磁阻位的区域内,就产生了方向相同的字线磁场(如HWL164)和数字线磁场(如HDL180)。
因为已经描述了本发明的优选实施例,所以本领域的普通技术人员容易理解:在这里所附的权利要求书的范围内,可以将这里给出的教导可以应用到其它的实施例。
Claims (20)
1.一种磁组存储元件,包括:
细长的磁阻位,具有沿其长度方向的一个轴;
细长字线,在磁阻位的附近延伸,细长字线沿其长度方向具有一个轴;
细长数字线,在磁阻位的附近延伸,细长字线沿其长度方向具有一个轴;
细长的磁阻位的轴基本上垂直于细长字线的轴延伸;
细长的磁阻位的轴相对于细长数字线的轴以及细长字线的轴是偏斜的,从而使磁阻位的轴不平行于细长数字线的轴并且不垂直于细长字线的轴。
2.根据权利要求1所述的磁组存储元件,进一步包括:
读出电流发生装置,用于沿磁阻位的轴选择性地提供读出电流;字线
电流发生装置,用于沿字线的轴选择性地提供字线电流;
数字线电流发生装置,用于沿数字线的轴选择性地提供数字线电流;
控制器,用于控制读出电流发生装置、字线电流发生装置、和数字线电流发生装置。
3.根据权利要求2所述的磁组存储元件,其中读出电流发生装置电
连接到磁阻位的至少一端。
4.一种磁阻存储器,包括:
安排成行和列的一个细长的磁阻位阵列,每个细长的磁阻位沿其长度方向都具有一个轴;
基本上相互平行地延伸的多个细长字线,每个细长字线沿其长度方向都具有一个轴,并且所说的字线在一个相应的列内在磁阻位的附近延伸;
基本上相互平行地延伸的多个细长数字线,每个细长数字线沿其长度方向都具有一个轴,并且所说的数字线在一个相应的行内在磁阻位的附近延伸;
每个细长的磁阻位的轴相对于细长数字线的轴以及细长字线的轴是偏斜的,从而使每个磁阻位的轴不平行于细长数字线的轴并且不垂直于细长字线的轴。
5.根据权利要求4所述的磁组存储器,其中磁阻位的轴大体上相互平行。
6.根据权利要求5所述的磁组存储器,其中在每一磁阻位行中的磁阻位都电连接成长条形结构以形成对应的读出线。
7.根据权利要求6所述的磁组存储器,进一步包括:
读出电流发生装置,用于向所选的一个读出线选择性地提供读出电流;
字线电流发生装置,用于向所选的一条字线选择性地提供字线电流;
数字线电流发生装置,用于向所选的一条数字线选择性地提供数字线电流;
控制器,用于控制读出电流发生装置、字线电流发生装置、和数字线电流发生装置。
8.根据权利要求7所述的磁组存储器,其中所说的控制器具有用于在磁阻位阵列中向一个所选的磁阻位启动一次写入的装置,所述的装置包括:
用于使所述的读出电流发生装置向包括所选的磁阻位在内的读出线提供读出电流的装置;
用于使数字线电流发生装置向在包括所选的磁阻位在内的行的附近延伸的数字线提供数字线电流的装置;
用于使字线电流发生装置向在包括所选的磁阻位在内的列的附近延伸的字线提供字线电流的装置。
9.一种磁阻存储器,包括:
两个或多个细长的磁阻位,每个磁阻位都具有沿其长度方向的一个轴;
两个或多个细长字线,它们基本上相互平行地延伸,每个细长字线沿其长度方向具有一个轴,并且在相应的一个磁阻位的附近延伸;
一个细长数字线,在每个磁阻位的附近延伸,所说的细长字线沿一个轴延伸;
细长的数字线的轴相对于细长字线的轴是偏斜的,因此细长的数字线的轴不垂直于细长字线的轴;
每个细长的磁阻位的轴基本上垂直于对应的细长字线的轴。
10.根据权利要求9所述的磁组存储器,其中磁阻位电连接成长条形结构以形成读出线。
11.根据权利要求10所述的磁组存储器,进一步包括:
读出电流发生装置,用于经读出线向磁阻位选择性地提供读出电流;
字线电流发生装置,用于向所选的字线选择性地提供字线电流;
数字线电流发生装置,用于向数字线选择性地提供数字线电流;
控制器,用于控制读出电流发生装置、字线电流发生装置、和数字线电流发生装置。
12.根据权利要求11所述的磁组存储器,其中所说的控制器具有用于向一个所选的磁阻位启动一次写入的装置,所述的装置包括:
用于使所述的读出电流发生装置向读出线提供读出电流的装置;
用于使数字线电流发生装置向数字线提供数字线电流的装置;
用于使字线电流发生装置向在所选的磁阻位附近延伸的字线提供字线电流的装置。
13.一种磁阻存储器,包括:
两个或多个细长的磁阻位,每个磁阻位都具有沿其长度方向的一个轴;
两个或多个细长字线,每个细长字线沿其长度方向具有一个轴,并且在相应的一个磁阻位的附近延伸;
一个细长数字线,在两个或多个磁阻位中的每一个的附近延伸;
每个细长的磁阻位的轴大体上垂直于相应的细长字线的轴;
细长数字线至少在每个磁阻位的区域内大体上平行于每个细长的字线的轴延伸。
14.根据权利要求13所述的磁组存储器,其中所说的细长数字线在每个磁阻位之间的一个区域内基本上垂直于每个细长字线的轴延伸。
15.根据权利要求13所述的磁组存储器,其中所说的细长数字线从第一方向接近第一磁阻位并且从第二方向接近第二磁阻位。
16.根据权利要求15所述的磁组存储器,其中所说的第一磁阻位和所说的第二磁阻位在物理上相互靠近。
17.根据权利要求16所述的磁组存储器,其中所说的细长数字线采取Z字形曲折的图形分布。
18.根据权利要求13所述的磁组存储器,其中所说的磁阻位电连接成一个长条形结构以形成读出线。
19.根据权利要求18所述的磁组存储器,进一步包括:
读出电流发生装置,用于经读出线向磁阻位选择性地提供读出电流;
字线电流发生装置,用于向所选的字线选择性地提供字线电流;
数字线电流发生装置,用于向数字线选择性地提供数字线电流;
控制器,用于控制读出电流发生装置、字线电流发生装置、和数字线电流发生装置。
20.根据权利要求19所述的磁组存储器,其中所说的控制器具有
用于向一个所选的磁阻位启动一次写入的装置,所述的装置包括:
用于使所述的读出电流发生装置向读出线提供读出电流的装置;
用于使数字线电流发生装置向数字线提供数字线电流的装置;
用于使字线电流发生装置向在所选的磁阻位附近延伸的字线提供字线电流的装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/618,504 US6424561B1 (en) | 2000-07-18 | 2000-07-18 | MRAM architecture using offset bits for increased write selectivity |
| US09/618,504 | 2000-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1465073A true CN1465073A (zh) | 2003-12-31 |
| CN100416698C CN100416698C (zh) | 2008-09-03 |
Family
ID=24477985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018130526A Expired - Lifetime CN100416698C (zh) | 2000-07-18 | 2001-07-12 | 用于增加写入选择性的mram结构 |
Country Status (10)
| Country | Link |
|---|---|
| US (6) | US6424561B1 (zh) |
| EP (1) | EP1301928B1 (zh) |
| JP (1) | JP2004504715A (zh) |
| KR (1) | KR100514338B1 (zh) |
| CN (1) | CN100416698C (zh) |
| AT (1) | ATE285111T1 (zh) |
| AU (1) | AU2001273395A1 (zh) |
| DE (1) | DE60107853T2 (zh) |
| IL (2) | IL153657A0 (zh) |
| WO (1) | WO2002007166A2 (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098206B2 (en) * | 1998-01-21 | 2006-08-29 | Smithkline Beecham Corporation | Pharmaceutically active morpholinol |
| US6424561B1 (en) * | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
| JP5147972B2 (ja) * | 2001-08-02 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP3879518B2 (ja) * | 2002-01-21 | 2007-02-14 | ソニー株式会社 | 磁気記憶装置およびその製造方法 |
| US6891193B1 (en) * | 2002-06-28 | 2005-05-10 | Silicon Magnetic Systems | MRAM field-inducing layer configuration |
| JP2004079632A (ja) * | 2002-08-12 | 2004-03-11 | Toshiba Corp | 半導体集積回路装置 |
| US6771533B2 (en) * | 2002-08-27 | 2004-08-03 | Micron Technology, Inc. | Magnetic non-volatile memory coil layout architecture and process integration scheme |
| KR100536592B1 (ko) * | 2002-11-01 | 2005-12-14 | 삼성전자주식회사 | 자기 메모리 및 그 제조 방법 |
| US6836429B2 (en) * | 2002-12-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | MRAM having two write conductors |
| KR100506932B1 (ko) * | 2002-12-10 | 2005-08-09 | 삼성전자주식회사 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
| US6791868B2 (en) * | 2003-01-02 | 2004-09-14 | International Business Machines Corporation | Ferromagnetic resonance switching for magnetic random access memory |
| US6917087B2 (en) | 2003-02-21 | 2005-07-12 | Micron Technology, Inc. | Tilted array geometry for improved MRAM switching |
| US6775195B1 (en) | 2003-02-28 | 2004-08-10 | Union Semiconductor Technology Center | Apparatus and method for accessing a magnetoresistive random access memory array |
| US6765835B1 (en) * | 2003-03-21 | 2004-07-20 | Wayne Theel | Stabilizing and reducing noise apparatus and methods in MRAM sensing operations |
| US6816403B1 (en) * | 2003-05-14 | 2004-11-09 | International Business Machines Corporation | Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices |
| US6862211B2 (en) * | 2003-07-07 | 2005-03-01 | Hewlett-Packard Development Company | Magneto-resistive memory device |
| CN100429721C (zh) * | 2004-04-01 | 2008-10-29 | 中国科学院物理研究所 | 一种基于垂直电流写入的磁随机存取存储器及其控制方法 |
| US20070279971A1 (en) * | 2004-06-04 | 2007-12-06 | Micron Technology, Inc. | Modified pseudo-spin valve (psv) for memory applications |
| US7173841B2 (en) * | 2004-12-03 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic memory array |
| US7170775B2 (en) * | 2005-01-06 | 2007-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell with reduced write current |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7858458B2 (en) * | 2005-06-14 | 2010-12-28 | Micron Technology, Inc. | CMOS fabrication |
| US7541632B2 (en) * | 2005-06-14 | 2009-06-02 | Micron Technology, Inc. | Relaxed-pitch method of aligning active area to digit line |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7416943B2 (en) * | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7471539B2 (en) * | 2005-12-20 | 2008-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | High current interconnect structure for IC memory device programming |
| FR2899588B1 (fr) * | 2006-04-07 | 2009-02-27 | Oreal | Utilisation de compose c-glycoside derive de galactose comme agent activateur et regulateur de l'immunite cutanee |
| DE102006038510A1 (de) * | 2006-08-17 | 2008-02-21 | Johann Wolfgang Goethe-Universität Frankfurt am Main | MRAM-Zelle und Verfahren zum Einspeichern einer Information in eine MRAM-Zelle |
| US20080080226A1 (en) * | 2006-09-25 | 2008-04-03 | Thomas Mikolajick | Memory system and method of operating the memory system |
| WO2008088870A1 (en) * | 2007-01-19 | 2008-07-24 | Progressive Gaming International Corporation | Table monitoring identification system, wager tagging and felt coordinate mapping |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5110406B2 (ja) | 2010-03-01 | 2012-12-26 | 横河電機株式会社 | フィールド通信管理装置 |
| US9817087B2 (en) | 2012-03-14 | 2017-11-14 | Analog Devices, Inc. | Sensor with magnetroesitive and/or thin film element abutting shorting bars and a method of manufacture thereof |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3120665A1 (de) | 1981-05-23 | 1982-12-16 | Hoechst Ag, 6000 Frankfurt | Neue chloracetanilide, verfahren zu ihrer herstellung und sie enthaltende herbizide mittel |
| US5420819A (en) | 1992-09-24 | 1995-05-30 | Nonvolatile Electronics, Incorporated | Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage |
| US5841611A (en) * | 1994-05-02 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same |
| US5496759A (en) | 1994-12-29 | 1996-03-05 | Honeywell Inc. | Highly producible magnetoresistive RAM process |
| JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
| JP3350311B2 (ja) * | 1995-09-22 | 2002-11-25 | ティーディーケイ株式会社 | 磁性薄膜メモリ素子及び磁性薄膜メモリ |
| TW307060B (en) * | 1996-02-15 | 1997-06-01 | Advanced Micro Devices Inc | CMOS current mirror |
| US5861328A (en) | 1996-10-07 | 1999-01-19 | Motorola, Inc. | Method of fabricating GMR devices |
| US5734606A (en) * | 1996-12-13 | 1998-03-31 | Motorola, Inc. | Multi-piece cell and a MRAM array including the cell |
| US5748519A (en) | 1996-12-13 | 1998-05-05 | Motorola, Inc. | Method of selecting a memory cell in a magnetic random access memory device |
| US5804458A (en) | 1996-12-16 | 1998-09-08 | Motorola, Inc. | Method of fabricating spaced apart submicron magnetic memory cells |
| US5917749A (en) | 1997-05-23 | 1999-06-29 | Motorola, Inc. | MRAM cell requiring low switching field |
| US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| US5946228A (en) * | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
| JPH11306750A (ja) * | 1998-04-20 | 1999-11-05 | Univ Kyoto | 磁気型半導体集積記憶装置 |
| US6005800A (en) | 1998-11-23 | 1999-12-21 | International Business Machines Corporation | Magnetic memory array with paired asymmetric memory cells for improved write margin |
| JP3589346B2 (ja) | 1999-06-17 | 2004-11-17 | 松下電器産業株式会社 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
| US6134139A (en) * | 1999-07-28 | 2000-10-17 | Hewlett-Packard | Magnetic memory structure with improved half-select margin |
| JP2001084756A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 磁化駆動方法、磁気機能素子および磁気装置 |
| US6424561B1 (en) * | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
| US6236590B1 (en) * | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
| US6590803B2 (en) * | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6809958B2 (en) * | 2002-09-13 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | MRAM parallel conductor orientation for improved write performance |
-
2000
- 2000-07-18 US US09/618,504 patent/US6424561B1/en not_active Expired - Lifetime
-
2001
- 2001-07-12 IL IL15365701A patent/IL153657A0/xx active IP Right Review Request
- 2001-07-12 AT AT01952666T patent/ATE285111T1/de not_active IP Right Cessation
- 2001-07-12 KR KR10-2002-7018050A patent/KR100514338B1/ko not_active Expired - Lifetime
- 2001-07-12 DE DE60107853T patent/DE60107853T2/de not_active Expired - Lifetime
- 2001-07-12 WO PCT/US2001/021962 patent/WO2002007166A2/en not_active Ceased
- 2001-07-12 CN CNB018130526A patent/CN100416698C/zh not_active Expired - Lifetime
- 2001-07-12 EP EP01952666A patent/EP1301928B1/en not_active Expired - Lifetime
- 2001-07-12 AU AU2001273395A patent/AU2001273395A1/en not_active Abandoned
- 2001-07-12 JP JP2002512982A patent/JP2004504715A/ja active Pending
- 2001-09-25 US US09/964,218 patent/US6522574B2/en not_active Expired - Lifetime
- 2001-09-26 US US09/964,217 patent/US6424564B2/en not_active Expired - Lifetime
-
2002
- 2002-12-20 US US10/327,581 patent/US6791856B2/en not_active Expired - Lifetime
- 2002-12-25 IL IL153657A patent/IL153657A/en unknown
-
2003
- 2003-07-07 US US10/614,622 patent/US6756240B2/en not_active Expired - Lifetime
- 2003-07-07 US US10/614,709 patent/US6992918B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004504715A (ja) | 2004-02-12 |
| CN100416698C (zh) | 2008-09-03 |
| KR100514338B1 (ko) | 2005-09-13 |
| KR20030041873A (ko) | 2003-05-27 |
| IL153657A0 (en) | 2003-07-06 |
| US20020012269A1 (en) | 2002-01-31 |
| IL153657A (en) | 2006-10-31 |
| US6756240B2 (en) | 2004-06-29 |
| WO2002007166A2 (en) | 2002-01-24 |
| US6522574B2 (en) | 2003-02-18 |
| DE60107853D1 (de) | 2005-01-20 |
| WO2002007166A3 (en) | 2002-07-18 |
| US6424561B1 (en) | 2002-07-23 |
| US6992918B2 (en) | 2006-01-31 |
| EP1301928B1 (en) | 2004-12-15 |
| US20030086321A1 (en) | 2003-05-08 |
| DE60107853T2 (de) | 2006-01-19 |
| US20020012268A1 (en) | 2002-01-31 |
| ATE285111T1 (de) | 2005-01-15 |
| US6424564B2 (en) | 2002-07-23 |
| US20040082082A1 (en) | 2004-04-29 |
| US20040004878A1 (en) | 2004-01-08 |
| US6791856B2 (en) | 2004-09-14 |
| EP1301928A2 (en) | 2003-04-16 |
| AU2001273395A1 (en) | 2002-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100416698C (zh) | 用于增加写入选择性的mram结构 | |
| CN1172312C (zh) | 磁随机存取存储器中改进性能的最佳写入导体布局 | |
| US6111783A (en) | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes | |
| US7369428B2 (en) | Methods of operating a magnetic random access memory device and related devices and structures | |
| KR20010034057A (ko) | 기준 메모리 어레이를 갖는 자기 임의 접근 메모리 | |
| CN1365117A (zh) | 磁随机存取存储装置的热辅助切换 | |
| JP3905084B2 (ja) | セグメント化された書き込み線構造 | |
| KR100870320B1 (ko) | 비트 수율을 증가시키기 위한 비대칭 엠램 셀과 비트 설계 | |
| CN1388533A (zh) | 低功率mram存储器阵列 | |
| US7095648B2 (en) | Magnetoresistive memory cell array and MRAM memory comprising such array | |
| CN1930628A (zh) | 用于磁隧道结的独立写入和读取访问构造 | |
| JPH10247382A (ja) | マルチピースセルおよびそのセルを含む磁気ランダムアクセスメモリアレイ | |
| US7274591B2 (en) | Write current shunting compensation | |
| EP1568040A2 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
| CN1229807C (zh) | 具有短读出时间的存储设备 | |
| EP1568039A2 (en) | Magnetic memory architecture with shared current line | |
| US7061795B2 (en) | Magnetic random access memory device | |
| US6809958B2 (en) | MRAM parallel conductor orientation for improved write performance | |
| EP4191591B1 (en) | Storage unit and related device | |
| US20040066667A1 (en) | Write current shunting compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080903 |
|
| CX01 | Expiry of patent term |