[go: up one dir, main page]

CN1172312C - 磁随机存取存储器中改进性能的最佳写入导体布局 - Google Patents

磁随机存取存储器中改进性能的最佳写入导体布局 Download PDF

Info

Publication number
CN1172312C
CN1172312C CNB011230657A CN01123065A CN1172312C CN 1172312 C CN1172312 C CN 1172312C CN B011230657 A CNB011230657 A CN B011230657A CN 01123065 A CN01123065 A CN 01123065A CN 1172312 C CN1172312 C CN 1172312C
Authority
CN
China
Prior art keywords
width
conductor
layer
write
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011230657A
Other languages
English (en)
Other versions
CN1338755A (zh
Inventor
M
M·巴塔查里亚
T·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1338755A publication Critical patent/CN1338755A/zh
Application granted granted Critical
Publication of CN1172312C publication Critical patent/CN1172312C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种改进MRAM性能的最佳写入导体布局结构。用于磁存储单元的写入导体布局结构10包括第一方向V上具有第一层宽度WD1和第二方向H上具有第二层宽度WD2的数据存储层20。数据存储层20放置于在第一方向V上具有第一宽度WC1的第一导体30和在第二方向H上具有第二宽度WC2的第二导体32。第一和第二导体分别以第一和第二方向穿过数据存储层20。WC1小于WD1，以使第一层宽度WD1覆盖整个第一宽度WC1。WC2小于WD2，以使第二层宽度WD2覆盖整个第二宽度WC2。第一和第二导体的窄宽度消除导体与数据存储层20间的不对准现象，减少了第一和第二导体上的电流所产生的写入磁场的漏泄，并可用较小的电流产生写入磁场，从而降低存储单元中的功耗。

Description

磁随机存取存储器中改进性能的最佳写入导体布局
发明背景
本发明一般涉及磁随机存取存储器(MRAM)中最佳写入导体布局。更具体地说，本发明涉及一种写入导体布局，其中，写入导体的宽度制作得小于数据存储层的宽度，并且写入导体的宽度完全包含在数据存储层的宽度中。
背景技术
典型的MRAM装置包括一个存储单元阵列。字线沿存储单元的行进行排列，并且位线沿存储单元的列进行排列。在位于字线和位线的相交处，每个存储单元存储作为磁化方向的一位数据。各个存储单元的磁化方向在任何给定的时间均采取两种稳定方向的其中之一。这两种稳定的方向，即平行和反平行，表示逻辑值“1”和“0”。所选存储单元的磁化方向可以通过向穿过所选存储单元的字线或位线施加电流来改变。这些电流建立磁场，这些磁场组合时可以将所选存储单元的磁化方向从平行转换为反平行，或从反平行转换为平行。因为字线和位线组合操作来转换所选存储单元的磁化方向(即写入存储单元)，字线和位线可以统称为写线。此外，写线也可以用来读取存储在存储单元中的逻辑值。
图1说明简化的先有技术MRAM阵列100的俯视图。阵列100包括字线130、位线132以及存储单元120。存储单元120位于字线130与位线132的各个相交处。在许多MRAM的设计中，写线(130，132)均制作成与存储单元120等宽，如图中位线132的宽度dx和字线130的宽度dy所示。因此，存储单元120便具有矩形尺寸dx和dy，这是由写线(130，132)的宽度所定义的。通常，写线(130，132)设置为彼此垂直，并且存储单元120位于写线(130，132)之间，如图1b所示。例如，位线132可以位于存储单元120的上面，而字线130可以位于存储单元120的下面。
图2a至2c说明单个存储单元120中一位数据的存储情况。在图2a中，存储单元120包括活动磁数据膜(active magnetic data film)122和固定磁膜(pinned magnetic film)124，它们被电介质区126分隔。活动磁数据膜122中的磁化方向是非固定的且可以采取两种稳定方向，如图中箭头M1所示。另一方面，固定磁膜124具有固定的磁化方向，如图中箭头M2所示。活动磁数据膜122对存储单元120进行写操作时施加到写线(130和132，未示出)上的电流作出反应来改变其磁化方向。如图2b所示，当M1和M2互相平行时，表示存储在存储单元120中的数据位的第一逻辑状态。例如，当M1和M2平行时，逻辑“1”状态存储在存储单元120中。相反，如图2c所示，当M1和M2彼此反平行时，表示第二逻辑状态。同样，当M1和M2反平行时，逻辑“0”状态存储在存储单元120中。在图2b和2c中，电介质区126被省略。尽管图2a至2c说明活动磁数据膜122位于固定磁膜124上面的情况，然而固定磁膜124可以位于活动磁数据膜122的上面。
存储单元120的电阻根据M1和M2的方向不同而有所不同。当M1和M2反平行时，即逻辑“0”状态时，存储单元120的电阻为最高。另一方面，当M1和M2的方向平行时，即逻辑“1”状态时，存储单元120的电阻为最小。因此，存储在存储单元120中的数据位的逻辑状态可以通过测量存储单元120的电阻来确定。存储单元120的电阻由对施加到写线(130，132)上的读出电压作出反应而流过的感应电流123(参见图2a)的大小来反映。
在图3中，存储单元120位于写线(130，132)之间。活动磁膜(activemagnetic film)(122)及固定磁膜(pinned magnetic film)(124)在图3中未示出。活动磁数据膜122的磁化方向对产生磁场HY的电流IX及产生磁场HX的电流IY作出反应而改变。磁场HX和HY组合作用来改变存储单元120的磁化方向。如图3所示，写线(130，132)与存储单元120等宽(dx和dy)，正如前面在图1a和1b中所述的那样。
理论上，两个写线(130，132)的宽度(dx和dy)都应该与存储单元中其相应的宽度(dx和dy)相等。因此，位线132在垂直方向Y上的宽度WCV在宽度上应该等于存储单元120垂直方向Y上的宽度WDV，如图4a所示。同样，字线130在水平方向X上的宽度WCH在宽度上应该等于存储单元120水平方向X上的宽度WDH，如图5a所示。
但是，由于写线(130，132)与阵列100(参见图1a和1b)的存储单元120之间未对准，字线130和位线132可能会偏离存储单元120。这种未对准现象会由用于制作MRAM装置的光刻(lithographic)处理固有的光刻对准误差而引起。在图4b中，位线132偏离存储单元120的偏移量为δ。同样，在图5b中，字线130偏离存储单元120的偏移量为δ。δ的值将取决于用于制作MRAM装置的光刻处理。例如，先有技术水平的δ值可能是0.05μm左右。δ的值对于次微米大小的存储单元可能是相当重要的。
偏移量δ的一个缺点就是在存储单元120未被写线(130，132)所覆盖的那些部分中减少的磁场，所述部分如虚线141和145所示，虚线141和145分别绕行图4b和5b中存储单元120未被覆盖的边缘。结果，写线(130，132)的组合磁场就不可能在选择存储单元120的写操作期间将磁化方向M1从平行方向转换为反平行方向或从反平行方向转换为平行方向。
偏移量δ的另一个缺点就是写线(130，132)的一部分位于存储单元120的宽度之外，分别如图4b和5b中交叉影线区143和147所示的那样。因此，由这些部分产生的磁场主要是浪费了，并对改变磁化方向M1没有帮助。此外，在极端情况下，交叉影线区143和147形成的磁场部分可以干扰邻近存储单元(未示出)的未选取的位，从而引起邻近存储单元中已写入信息的数据破坏。
此外，分别产生磁场HY和HX的电流IX和IY的大小不足以来写入存储单元120，因为磁场HY和HX的一部分被浪费。在极高密度的MRAM设计中，电流和磁场都是非常宝贵的对象，必须进行各种尝试来有效地使用写入电流IX和IY，以便降低功耗，并将磁场HY和HX与活动磁数据膜122有效地耦合。
因此，就需要一种用于MRAM存储器中载流导体(current carringconductor)的布局结构，它可以消除MRAM存储单元的数据存储层和穿过数据存储层的写线之间的未对准现象。
还需要包含在数据存储层的宽度内的写线，以便写线产生的磁场不会被浪费并与数据存储层有效地耦合。
此外，还有需要通过减少在对存储单元进行写操作期间改变数据存储层磁化方向所需的写入电流大小来降低MRAM存储单元中的功耗。例如，降低的功率可以引起结合有MRAM存储器的电子装置所产生的废热。此外，对于便携式装置，所希望的就是降低功耗以延长电池使用寿命。
发明概述
本发明的写入导体布局结构满足了上述的需要。通过将写线宽度制作得比写线所穿过的数据存储层的宽度更窄来处理写线(即字线或位线)与数据存储层之间的未对准现象。此外，写线被适当放置，使其宽度完全包含在数据存储层的宽度之内。通过变窄的写线宽度以及包含在数据存储层宽度之内的写线位置，与磁场漏泄、浪费的磁场以及磁场与数据存储层降低的耦合等有关的问题均可以得到解决。另外，变窄的写线宽度对一定的电流可以产生更大强度的磁场，或者改变数据存储层磁化方向所需的磁场强度可以通过大小减少的电流来产生，从而降低功耗。
概括地说，本发明具体表现在用于磁存储单元的写入导体布局结构，它包括在第一方向上具有第一层宽度以及在第二方向上具有第二层宽度的数据存储层。数据存储层位于第一导体和第二导体之间，其中第一导体在第一方向上具有第一宽度，第二导体在第二方向上具有第二宽度。第一和第二导体分别在第一和第二方向穿过数据存储层。第一导体的第一宽度小于数据存储层的第一层宽度，并且第一导体的第一宽度被适当放置，使第一层宽度覆盖第一导体的整个第一宽度。同样，第二导体的第二宽度小于数据存储层的第二层宽度，并且第二导体的第二宽度被适当放置，使第二层宽度覆盖第二导体的整个第二宽度。此外，第一导体、第二导体或者是第一和第二导体两者的宽度均可以制作得小于其各自的第一和第二层宽度。
在本发明的一个实施例中，第一和第二宽度可以选择为比其各自的第一和第二层宽度小一个处理对准偏差。处理对准偏差可以基于用于制作MRAM装置的光刻处理的对准容差。
在发明的另一个实施例中，第一和第二导体其中的任何一个均可以在其相应的层宽度中处于中央位置、在其相应的层宽度中左移或在其相应的层宽度中右移。
在发明的一个实施例中，第一和第二导体均可以为MRAM装置的字线或位线(写线)。
在本发明的另一个实施例中，由施加到第一导体上的电流所产生的写入磁场的第一部分的强度大于第一宽度至少等于第一层宽度时的强度。
在本发明的一个实施例中，由施加到第二导体上的电流所产生的写入磁场的第二部分的强度大于第二宽度至少等于第二层宽度时的强度。
在本发明的另一个实施例中，第一宽度的位置使写入磁场的第一部分与数据存储层耦合，使施加到第一导体上的电流大小小于第一宽度至少等于第一层宽度时的大小。
在本发明的另一个实施例中，第二宽度的位置使写入磁场的第二部分与数据存储层耦合，使施加到第二导体上的电流大小小于第二宽度至少等于第二层宽度时的大小。
通过以下结合附图及本发明原理的示例的详细说明，本发明的其它方面和其它优点将会变得更加明显。
附图概述
图1a和1b是先有技术MRAM阵列的俯视图和外观图。
图2a至2c是先有技术MRAM存储单元的外观图和侧视图，说明活动(active)和(reference)基准磁膜的磁化方向。
图3是先有技术存储单元、其写线以及由通过写线的电流所产生的磁场的外观图。
图4a和4b是俯视图，分别表示垂直方向理想的先有技术写入导体和存储单元布局以及未对准的先有技术写入导体和存储单元布局。
图5a和5b是俯视图，分别表示水平方向理想的先有技术写入导体和存储单元布局以及未对准的先有技术写入导体和存储单元布局。
图6和7是根据本发明的写入导体布局结构的俯视图。
图8a至8c是俯视图，说明根据本发明的居中、左移以及右移的垂直写入导体布局结构。
图9a至9c是俯视图，说明根据本发明的居中、上移以及下移的水平写入导体布局结构。
图10a至10c是俯视图和横断面视图，表示根据本发明的比数据存储层狭窄的第一和第二导体。
图11是根据本发明的结合有写入导体布局结构的MRAM存储阵列一部分的俯视图。
图12是先有技术的电流开关曲线以及本发明的写入导体布局结构的电流开关曲线，说明根据本发明的由使得写入导体宽度变窄而引起导体电流减小的情况。
图13a至13c是根据本发明的分别具有多边形和弯曲形、并被写入导体穿过的数据存储层的俯视图。
详细说明
在以下详细说明及多个附图中，相同的组件用相同的标号来标识。
如用于说明的附图所示，本发明具体表现为磁存储单元的写入导体布局结构。写入导体布局结构包括具有第一宽度的第一导体和具有第二宽度的第二导体。数据存储层位于第一和第二导体之间，并且数据存储层包括在第一方向上的第一层宽度和在第二方向上的第二层宽度。第一和第二导体分别大体上以第一和第二方向穿过数据存储层。第一导体的第一宽度预选为小于第一层宽度，第一宽度相对第一层宽度放置，使第一层宽度覆盖整个第一宽度。第二导体的第二宽度预选为小于第二层宽度，第二宽度相对第二层宽度放置，使第二层宽度覆盖整个第二宽度。
第一和第二宽度分别小于第一和第二层宽度的优点包括以下方面但并不限于这这些方面：写入磁场与数据存储层之间改进的耦合使写入磁场不会由于数据存储层与第一和/或第二导体之间的未对准而造成浪费或减少；第一和/或第二宽度包含在各自的层宽度中，使上述未对准现象得到消除；通过将第一和第二宽度位于其各自的层宽度内，可以减少或消除可能干扰邻近存储单元的漏磁场；第一和/或第二导体变窄的宽度对给定的电流可以产生较大强度的磁场；以及第一和/或第二导体变窄的宽度能够以减小的电流大小来产生改变数据存储层磁化方向所需的磁场，从而降低功率消耗。
在图6和图7中，磁存储单元的写入导体布局结构10包括具有第一宽度WC1的第一导体30(参见图6)以及具有第二宽度WC2的第二导体32(参见图7)。数据存储层20设置在第一导体30和第二导体32之间(未示出)，使第一和第二导体(30，32)两者所产生的写入磁场(未示出)引起数据存储层20的活动层磁化方向(未示出)的改变。施加在第一和第二导体(30，32)上的电流在写入操作中产生写入磁场。数据存储层20包括虚线箭头V所指示的第一方向上的第一层宽度WD1和虚线箭头H所指示的第二方向上的第二层宽度WD2。第一和第二导体(30，32)分别大体上以第一和第二方向(V，H)穿过数据存储层20。
第一导体30的第一宽度WC1预选为小于第一层宽度WD1，并且第二导体32的第二宽度WC2预选为小于第二层宽度WD2。第一宽度WC1相对第一层宽度WD1放置，使第一层宽度WD1覆盖整个第一宽度WC1，如图6所示。第二宽度WC2相对第二层宽度WD2放置，使第二层宽度WD2覆盖整个第二宽度WC2，如图7所示。
为了说明起见，第一导体30位于数据存储层20的上面(参见图6)，并且第二导体32位于数据存储层20的下面(参见图7)。但是，第一和第二导体(30，32)的位置可以互相调换。另外，为了清楚起见，对第一和第二导体(30，32)相对于数据存储层20的位置分别在图6和7中进行说明；但是，穿过数据存储层20的第一和第二导体(30，32)将在后面结合图10a至10c进行说明。
尽管图6和7用垂直方向的第一方向V来说明第一导体30以及用水平方向的第二方向H来说明第二导体32，如果上述垂直和水平方向互相调换，也就是说，第一导体30可以为水平方向而第二导体32可以为垂直方向，本发明的写入导体布局结构的上述优点也依然适用。此外，本发明的写入导体布局结构10没有被限制在水平和垂直的导体方向，而不同于水平和垂直方向的其它方向也包含在本发明的原理中。
数据存储层20可以是一种磁电装置，它包括自旋相关隧道装置(spin dependent tunneling device)、自旋阀装置(spin valve device)以及大磁阻装置(giant magnetoresistive device)，但它并不限于这些装置。尽管此处所示的数据存储层20为矩形形状，但它也可为其它形状，包括矩形、弯曲形以及多边形，但它并不限于这些形状。
图13a和13b分别说明多边形数据存储层21和弯曲形数据存储层22。应当指出，在图13a和13b中，第一和第二导体(30，32)分别以第一和第二方向(V，H)穿过其各自的数据存储层，并且第一层宽度WD1和第二层宽度WD2分别是在第一和第二方向(V，H)上的数据存储层的最大宽度。例如，在图13a中，第一层宽度WD1是在第一方向V上的数据存储层21的最大宽度，并且第一宽度WC1相对第一层宽度WD1放置，使第一层宽度WD1覆盖整个第一宽度WC1。同样，第二层宽度WD2是在第二方向H上的数据存储层21的最大宽度，并且第二宽度WC2相对第二层宽度WD2放置，使第二层宽度WD2覆盖整个第二宽度WC2。
在本发明的一个实施例中，如图8a至8c所示，第一导体30的第一宽度WC1预选为比第一方向V上的数据存储层20的第一层宽度WD1小第一处理对准偏差Δ1。第一处理对准偏差Δ1可以是某个值，该值由用于制作含有写入导体布局结构10的MRAM装置的光刻处理的对准容差来确定。例如，如果对准容差为0.05μm，则第一宽度WC1可以比第一层宽度WD1小Δ1＝0.05μm，或者小Δ1的某个分数值或百分比。例如，如果Δ1＝0.05μm，则第一宽度WC1可以比第一层宽度WD1小Δ1的80％(0.8*0.05μm＝0.04μm)；  因此，第一宽度WC1的宽度比第一层宽度WD1小0.04μm。另一方面，如果Δ1＝0.05μm，则第一宽度WC1可以比第一层宽度WD1小Δ1的11/4(即1.25)(1.25*0.05μm＝0.06275m)；因此，第一宽度WC1的宽度比第一层宽度WD1小0.06275μm。在上述的任何一种情况下，第一宽度WC1比第一层宽度WD1要窄，并且第一层宽度WD1完全覆盖第一宽度WC1。上述示例也适用于Δ2、第二层宽度WD2以及第二宽度WC2。
第一宽度WC1可以在第一层宽度WD1中具有大体居中的位置，如图8a所示。在图8a中，第一导体30位于第一层宽度WD1中，第一导体30相对的两条边33与第一层宽度WD1相对的两条边的距离分别为第一处理对准偏差Δ1÷2，使第一宽度WC1在第一层宽度WD1中具有大体居中的位置，并且第一层宽度WD1覆盖整个第一宽度WC1。在图8b中，第一宽度WC1在第一层宽度WD1中的位置左移了等于第一处理对准偏差Δ1的距离；但是，第一层宽度WD1覆盖整个第一宽度WC1。同样，在图8c中，第一宽度WC1在第一层宽度WD1中的位置右移了等于第一处理对准偏差Δ1的距离；但是，第一层宽度WD1覆盖整个第一宽度WC1。第一宽度WC1可以左移或右移第一处理对准偏差Δ1的某个分数值或百分比。
在本发明的另一个实施例中，如图9a至9c所示，第二导体32的第二宽度WC2预选为比第二方向H上的数据存储层20的第二层宽度WD2小第二处理对准偏差Δ2。第二处理对准偏差Δ2可以是某个值，该值由用于制作含有写入导体布局结构10的MRAM装置的光刻处理的对准容差来确定。例如，如果对准容差为0.07μm，则第二宽度WC2可以比第二层宽度WD2小Δ2＝0.07μm，或者小Δ2的某个分数值或百分比。第二宽度WC2可以在第二层宽度WD2中具有大体居中的位置，如图9a所示。在图9a中，第二导体32位于第二层宽度WD2中，第二导体32相对的两条边35与第二层宽度WD2相对的两条边的距离分别为第二处理对准偏差Δ2÷2，使第二宽度WC2在第二层宽度WD2中具有大体居中的位置，并且第二层宽度WD2覆盖整个第二宽度WC2。在图9b中，第二宽度WC2在第二层宽度WD2中的位置左移了(此处表示为上移)等于第二处理对准偏差Δ2的距离；但是，第二层宽度WD2覆盖整个第二宽度WC2。同样，在图9c中，第二宽度WC2在第二层宽度WD2中的位置右移了(此处表示为下移)等于第二处理对准偏差Δ2的距离；但是，第二层宽度WD2覆盖整个第二宽度WC2。第二宽度WC2可以左移或右移第二处理对准偏差Δ2的某个分数值或百分比。
在本发明的一个实施例中，第一处理对准偏差Δ1和第二处理对准偏差Δ2的范围约为0.01μm至0.08μm。在本发明的另一个实施例中，第一处理对准偏差Δ1和第二处理对准偏差Δ2彼此相等(Δ1＝Δ2)。
另一方面，第一处理对准偏差Δ1和第二处理对准偏差Δ2不需要根据光刻处理的对准容差来确定。第一处理对准偏差Δ1和第二处理对准偏差Δ2可以分别是基于第一方向V上的第一层宽度WD1和第二方向H上的第二层宽度WD2的预定值。
在本发明的一个实施例中，如图10a所示，第一导体30位于数据存储层20之上，而第二导体32位于数据存储层20之下。第一方向V和第二方向H可以大体上彼此垂直，使第一导体30和第二导体32大体上相互垂直地穿过数据存储层20。此外，如上所述，第一导体30的第一宽度WC1可以在第一层宽度WD1中以C为中心、左移L或右移R，第二导体32的第二宽度WC2可以在第二层宽度WD2中以C为中心、左移U或右移D。
在本发明的另一个实施例中，第一方向V或第二方向H与数据存储层20的易磁化轴E(即长轴)是共线的。在图10a中，第二方向H与数据存储层20的易磁化轴E是共线的。
尽管第一和第二导体(30，32)是作为导体的分离部分来进行说明的，但是MRAM阵列常常包括附加的数据存储层20，并且第一和第二导体(30，32)沿第一方向V和第二方向H延伸，穿过那些附加的数据存储层20，这将在下面结合图11来进行说明。
图10b是图10a中写入导体布局结构10在第一方向V上的横断面视图，对位于数据存储层20的第一层宽度WD1中并被其完全覆盖的第一宽度WC1进行说明。图10c是图10a中写入导体布局结构10在第二方向H上的横断面视图，对位于数据存储层20的第二层宽度WD2中并被其完全覆盖的第二宽度WC2进行说明。
为清楚起见，图10b和10c还对数据存储层20在第一方向V具有第一层宽度WD1并在第二方向H具有第二层宽度WD2的意义进行了说明。图10b中，第一方向V用+(十字)来表示。+表示进入页面的第一方向V。因此，第一层宽度WD1按第一方向V来测量，它与第一方向V垂直(参见图10a)，如图13b的横断面视图所示。此外，第一导体30的第一宽度WC1被第一层宽度WD1完全覆盖，并且第一导体30以第一方向V穿过数据存储层20(参见图10a)。
同样，图10c中，第二方向H用·(点)来表示。·表示出离页面的第二方向H。因此，第二层宽度WD2按第二方向H来测量，它与第二方向H垂直(参见图10a)，如图13c的横断面视图所示。此外，第二导体32的第二宽度WC2被第二层宽度WD2完全覆盖，并且第二导体32以第二方向H穿过数据存储层20(参见图10a)。
在本发明的一个实施例中，也象图8a至8c已说明的一样，写入导体布局结构10包括具有第一宽度WC1的第一导体30以及具有大体上等于第二层宽度WD2的第二宽度WC2(WC2＝WD2)的第二导体32(未示出)。第一和第二导体(30，32)分别大体上以第一和第二方向(V，H)穿过数据存储层20，并且数据存储层20设置在第一和第二导体(30，32)之间。第一导体30的第一宽度WC1预选为小于数据存储层20的第一层宽度WD1，并且第一宽度WC1相对第一层宽度WD1放置，使第一层宽度WD1覆盖整个第一宽度WC1。
如上所述，第一导体30的第一宽度WC1可以预选为比第一方向V上的数据存储层20的第一层宽度WD1小第一处理对准偏差Δ1。第一处理对准偏差Δ1的范围可以约为0.01μm至0.08μm。第一宽度WC1在第一层宽度WD1中的位置可以是大体居中、左移以及右移(参见图8a、8b以及8c)。
在本发明的另一个实施例中，第一导体30可以是磁存储单元的载流位线或载流字线。如果第一导体30是位线，则第二导体32可以是字线，反之亦然。尽管图8a至8c对在第一方向V具有垂直方向的第一导体30以及在第二方向H具有水平方向的第二导体32(未示出)进行了说明，但是，第一导体30可以为水平方向，而第二导体32可以为垂直方向。
数据存储层20适合于存储作为磁化方向的一位数据。该位的逻辑值(即逻辑“0”或逻辑“1”)是通过将磁化方向从一个稳定状态改变为另一个稳定状态来写入的。磁化方向对施加到穿过数据存储层20的第一和第二导体(30，32)上的电流所产生的写入磁场作出反应而改变。第一导体30对施加到第一导体30上的电流作出反应而产生写入磁场的第一部分。同样，第二导体32对施加到第二导体32上的电流作出反应而产生写入磁场的第二部分。写入磁场的第一和第二部分结合操作来改变磁化方向。
在图11中，多个数据存储层20被许多第一和第二导体(30，32)穿过而形成MRAM阵列50。具体地说，数据存储层20S已被选择用于写入操作，其中，它的磁化方向将会被写入磁场的第一部分HY和写入磁场的第二部分HY所改变。写入磁场的第一部分HX是由施加到穿过数据存储层20S的第一导体30上的电流IY而产生的，写入磁场的第二部分HY是由施加到穿过数据存储层20S的第二导体32上的电流IX而产生的。写入磁场的第一和第二部分(HX，HY)的矢量由右手法则来确定。电流IY和IX可由阵列50外部的与第一和第二导体(30，32)有电气通信的电子电路来提供。尽管写入磁场的第一和第二部分(HX，HY)是沿第一和第二导体(30，32)的整个长度而产生的，但在第一和第二导体(30，32)与数据存储层20S的相交处写入磁场第一和第二部分(HX，HY)的组合效果才会可操作改变数据存储层20S的磁化方向。
在本发明的一个实施例中，只有第一导体30的第一宽度WC1预选为小于第一方向V上的数据存储层20S的第一层宽度WD1，而且第二导体32的第二宽度WC2则至少与第二方向H上的第二层宽度WD2一样宽。如上所述，第一宽度WC1被适当放置，使其在第一层宽度WD1之内，而且第一层宽度WD1覆盖整个第一宽度WC1。第一宽度WC1的位置使写入磁场的第一部分HX与数据存储层20S藕合。施加到第一导体30的电流IY的大小可以小于第一宽度WC1至少等于第一层宽度WD1(WC1＝WD1)时的大小。大体上来说，对于相同的施加电流IY，将第一宽度WC1变窄会使写入磁场的第一部分HX大小变大，并且HX的大小超过改变磁化方向所需的最小磁场强度。因此，IY可以被减少，HX的强度将足以改变磁化方向。因为IY被减少，所以对数据存储层20S进行写入操作所消耗的功率也会降低。功耗的降低也适用于阵列50中被选择用于写操作的其它数据存储层。如上所述，在要节约电池电源的移动应用中和在要减少废热的应用中，降低的功耗是合乎需要的。
在本发明的另一个实施例中，当第二导体32的第二宽度WC2预选为小于第二方向H上的数据存储层20S的第二层宽度WD2(即第一和第二导体30、32均变窄)时，可以实现功耗的进一步降低。第二宽度WC2被适当放置，使其在第二层宽度WD2之内，并且第二层宽度WD2覆盖整个第二宽度WC2。第二宽度WC2的位置使写入磁场的第二部分HY与数据存储层20S耦合。由于与上述第一导体30相同的原因，施加到第二导体32的电流IX的大小可以小于第二宽度WC2至少等于第二层宽度WD2(WC2＝WD2)时的大小。功耗的进一步降低也适用于阵列50中被选择用于写操作的其它数据存储层20。
图12是先有技术磁存储单元布局的电流开关曲线SC1的曲线图，正如前面结合图4b和5b所进行的说明那样，其中，字线宽度Wc和位线宽度Wb相等(Wc＝Wb)。字线Wc和位线Wb均穿过磁存储单元。此外，字线Wc偏移磁存储单元0.05μm来模拟存储单元电流开关特性上导体未对准的效果。这个偏移量在图4b和5b中表示为δ。开关曲线SC1表示曲线图的Y轴上位线电流IX的大小值以及曲线图的X轴上字线电流IY的大小值，这些值均足以改变磁化方向M1以便在对存储单元的写入操作中写入一位。位线电流IX产生磁场HY，字线电流IY产生磁场HX。对于开关曲线SC1上的点1，约为1.75mA的位线电流IX和约为3.60mA的字线电流IY是改变磁化方向所必需的。
图12还说明了本发明的磁存储单元布局10的电流开关曲线SC2的曲线图。对于开关曲线SC2，位线的宽度与位线穿过数据存储层的方向上的数据存储层的宽度(未示出)相同。但是，字线的宽度比字线穿过数据存储层的方向上的数据存储层的宽度小0.05μm。此外，字线被居中位于数据存储层的宽度之内，并且数据存储层覆盖整个字线宽度(参见图9a)。因此，对于开关曲线SC2上的点2，约为1.75mA的位线电流IX和约为3.00mA的字线电流IY是改变磁化方向所必需的。因此，对于同样的位线电流IX＝1.75mA，本发明的磁存储单元布局10需要比先有技术磁存储单元布局少大约20％的字线电流IY(即3.00mA与3.60相比)。结果就是本发明的磁存储单元布局10的功耗降低。此外，通过将字线变窄而得到的改进也同样可以用于位线，从而使功耗更为降低。
在本发明的一个实施例中，只有第一导体30的第一宽度WC1预选为小于第一方向V上的数据存储层20的第一层宽度WD1。第二导体32的第二宽度WC2至少与第二方向H上的第二层宽度WD2一样宽。第一宽度WC1被适当放置，使其在第一层宽度WD1之内，而且第一层宽度WD1覆盖整个第一宽度WC1。第一宽度WC1的位置使写入磁场的第一部分HX与数据存储层20S耦合。施加到第一导体30的电流IY使写入磁场的第一部分HX的强度比第一宽度WC1至少等于第一层宽度WD1(WC1＝WD1)时的强度要大。大体上来说，对于相同的施加电流IY，将第一宽度WC1变窄会使写入磁场的第一部分HX的强度变大。因此，改变数据存储层的磁化方向所需的写入磁场的强度由于写入磁场的第一部分HX的作用而增加。
在本发明的另一个实施例中，当第二导体32的第二宽度WC2预选为小于在第二方向H上的数据存储层20的第二层宽度WD2时，写入磁场的强度被进一步增加。第二宽度WC2被适当放置，使其在第二层宽度WD2之内，并且第二层宽度WD2覆盖整个第二宽度WC2。第二宽度WC2的位置使写入磁场的第二部分HY与数据存储层20S耦合。由于与上述第一导体30相同的原因，施加到第二导体32的电流IX使写入磁场的第二部分HY的强度比第二宽度WC2至少等于第二层宽度WD2(WC2＝WD2)时的强度要大。
在上述实施例中，第一导体30的第一宽度WC1可以预选为比第一方向V上的数据存储层20的第一层宽度WD1小第一处理对准偏差Δ1。此外，第二导体32的第二宽度WC2预选为比第二方向H上的数据存储层20的第二层宽度WD2小第二处理对准偏差Δ2。第一和第二处理对准偏差Δ1和Δ2的范围可以是约0.01μm至约0.08μm。
对于这里说明的实施例，数据存储层20的结构和材料可以被本发明相关领域的技术人员很好地理解。但是，用于数据存储层20的活动层(能够自由改变其磁化方向)和基准层(磁化方向被固定且不能自由改变)的合适材料包括镍铁(NiFe)、钴(Co)、Fe3O4、CrO2、合金或包括这些材料的组合物、铁磁材料以及亚铁磁材料的一些层。活动层和基准层可以由包括氧化铝(Al2O3)、氮化铝(AlN)、二氧化硅(SiO2)以及氮化硅(Si3N4)等电介质材料组成的一层或多层所隔离。第一和第二导体(30，32)可以用例如铜或铝之类的电导体材料来制成。
本发明的写入导体布局结构10已关于它与磁存储单元的使用进行了讨论；但是，本发明的原理并不限于MRAM。写入导体布局结构10还适用于工作中产生局部磁场来转换磁性材料中磁化方向的载流导体。
尽管已经公开并说明了本发明的几个实施例，但本发明并不限于所述及所示部分的特定形式或配置。本发明仅受权利要求书的限制。

Claims (24)

1.一种用于磁存储单元的写入导体布局结构(10)，它包括：
具有第一宽度(WC1)的第一导体(30)；
具有第二宽度(WC2)的第二导体(32)；以及
数据存储层(20)，它设置在所述第一和第二导体(30，32)之间，并具有第一方向(V)上的第一层宽度(WD1)和第二方向(H)上的第二层宽度(WD2)，所述第一和第二导体(30，32)分别以所述第一和第二方向(V，H)穿过所述数据存储层(20)，
所述第一宽度(WC1)预选为小于所述第一层宽度(WD1)，
所述第二宽度(WC2)预选为小于所述第二层宽度(WD2)，
其中，所述第一宽度(WC1)相对所述第一层宽度(WD1)放置，使所述第一层宽度(WD1)覆盖整个所述第一宽度(WC1)，以及
所述第二宽度(WC2)相对所述第二层宽度(WD2)放置，使所述第二层宽度(WD2)覆盖整个所述第二宽度(WC2)。
2.根据权利要求1的写入导体布局结构(10)，其特征在于：所述第一宽度(WC1)基于第一处理对准偏差(Δ1)预选为小于所述第一层宽度(WD1)，并且所述第二宽度(WC2)基于第二处理对准偏差(Δ2)预选为小于所述第二层宽度(WD2)。
3.根据权利要求2的写入导体布局结构(10)，其特征在于：所述第一处理对准偏差(Δ1)和所述第二处理对准偏差(Δ2)的范围是0.01微米至0.08微米。
4.根据权利要求2的写入导体布局结构(10)，其特征在于所述第一处理对准偏差(Δ1)和所述第二处理对准偏差(Δ2)彼此相等。
5.根据权利要求2的写入导体布局结构(10)，其特征在于所述第一和第二处理对准偏差(Δ1，Δ2)由光刻处理的对准容差来确定。
6.根据权利要求1的写入导体布局结构(10)，其特征在于：所述第一和第二方向(V，H)相互垂直，使所述第一导体(30)和所述第二导体(32)相互垂直地穿过所述数据存储层(20)。
7.根据权利要求1的写入导体布局结构(10)，其特征在于：所选的所述第一方向(V)或所述第二方向(H)与所述数据存储层(20)的易磁化轴(E)是共线的。
8.根据权利要求1的写入导体布局结构(10)，其特征在于：该数据存储层是一种磁电装置，它选自包括自旋相关隧道装置、自旋阀装置以及大磁致电阻装置的组别中。
9.根据权利要求1的写入导体布局结构(10)，其特征在于：该数据存储层具有一种选自包括矩形、弯曲形以及多边形的组别中的形状。
10.根据权利要求1的写入导体布局结构(10)，其特征在于：第一导体设置在数据存储层的上方，第二导体则设置在数据存储层的下方。
11.根据权利要求1的写入导体布局结构(10)，其特征在于：第一和第二宽度其中所选的任何一个其在相应的层宽度内的位置选自以下的组别，该组别包括中央位置、左移位置、以及右移位置。
12.一种用于磁存储单元的写入导体布局结构(10)，它包括：
具有第一宽度(WC1)的第一导体(30)；
具有第二宽度(WC2)的第二导体(32)；以及
数据存储层(20)，它设置在所述第一和第二导体(30，32)之间，并在第一方向(V)上具有第一层宽度(WD1)以及在第二方向(H)上具有第二层宽度(WD2)，所述第一和第二导体(30，32)分别以所述第一和第二方向(V，H)穿过所述数据存储层(20)，
所述第一宽度(WC1)预选为小于所述第一层宽度(WD1)，
所述第二宽度(WC2)等于所述第二层宽度(WD2)，以及
其中，所述第一宽度(WC1)相对所述第一层宽度(WD1)放置，使所述第一层宽度(WD1)覆盖整个所述第一宽度(WC1)。
13.根据权利要求12的写入导体布局结构(10)，其特征在于：所述第一宽度(WC1)基于第一处理对准偏差(Δ1)被预选为小于所述第一层宽度(WD1)。
14.根据权利要求13的写入导体布局结构(10)，其特征在于：所述第一处理对准偏差(Δ1)的范围为0.01微米至0.08微米。
15.根据权利要求12的写入导体布局结构(10)，其特征在于：所述第一导体(30)是从字线和位线组成的组中所选择的载流线。
16.根据权利要求12的写入导体布局结构(10)，其特征在于：第一宽度在第一层宽度内的位置选自以下的组别，该组别包括中央位置、左移位置、以及右移位置。
17.一种用于低功率磁存储单元的写入导体布局结构(10)，它包括：
数据存储层(20)，它在第一方向(V)上具有第一层宽度(WD1)以及在第二方向(H)上具有第二层宽度(WD2)；
第一导体(30)，用于对施加到所述第一导体(30)上的电流(IY)作出响应来产生写入磁场的第一部分(HX)，所述第一导体(30)具有第一宽度(WC1)，该第一宽度(WC1)预选为小于所述第一层宽度(WD1)并相对所述第一层宽度(WD1)放置，使所述第一层宽度(WD1)覆盖整个所述第一宽度(WC1)；以及
第二导体(32)，用于对施加到所述第二导体(32)上的电流(IX)作出响应来产生写入磁场的第二部分(HY)，所述第二导体(32)具有至少等于所述第二层宽度(WD2)的第二宽度(WC2)，
所述数据存储层(20)设置在所述第一和第二导体(30，32)之间，并且所述第一和第二导体(30，32)分别以所述第一和第二方向(V，H)穿过所述数据存储层(20)，
所述数据存储层(20)适用于存储作为所述磁化方向的一位数据，并对所述写入磁场的所述第一和第二部分(HX，HY)作出响应来旋转所述磁化方向，以及
其中，所述第一宽度(WC1)的所述位置使所述写入磁场的所述第一部分(HX)与所述数据存储层(20)耦合，使施加到所述第一导体(30)的所述电流(IY)的大小小于所述第一宽度(WC1)至少等于所述第一层宽度(WD1)时的大小。
18.根据权利要求17的写入导体布局结构(10)，其特征在于：所述第一宽度(WC1)基于第一处理对准偏差(Δ1)被预选为小于所述第一层宽度(WD1)。
19.根据权利要求17的写入导体布局结构(10)，其特征在于：所述第二宽度(WC2)预选为小于所述第二层宽度(WD2)，并相对所述第二层宽度(WD2)放置，使所述第二层宽度(WD2)覆盖整个所述第二宽度(WC2)，以及
其中，所述第二宽度(WC2)的所述位置使所述写入磁场的所述第二部分(HY)与所述数据存储层(20)耦合，使施加到所述第二导体(32)的所述电流(IX)的大小小于所述第二宽度(WC2)至少等于所述第二层宽度(WD2)时的大小。
20.根据权利要求19的写入导体布局结构(10)，其特征在于：所述第二宽度(WC2)基于第二处理对准偏差(Δ2)被预选为小于所述第二层宽度(WD2)。
21.一种用于增加磁存储单元中的写入磁场的写入导体布局结构(10)，它包括：
数据存储层(20)，它在第一方向(V)上具有第一层宽度(WD1)，并且在第二方向(H)上具有第二层宽度(WD2)；
第一导体(30)，用于对施加到所述第一导体(30)上的电流(IY)作出响应来产生写入磁场的第一部分(HX)，所述第一导体(30)具有第一宽度(WC1)，该第一宽度(WC1)预选为小于所述第一层宽度(WD1)并相对所述第一层宽度(WD1)放置，使所述第一层宽度(WD1)覆盖整个所述第一宽度(WC1)；以及
第二导体(32)，用于对施加到所述第二导体(32)上的电流(IX)作出响应来产生写入磁场的第二部分(HY)，所述第二导体(32)具有至少等于所述第二层宽度(WD2)的第二宽度(WC2)，
所述数据存储层(20)有效地设置在所述第一和第二导体(30，32)之间，并且所述第一和第二导体(30，32)分别以所述第一和第二方向(V，H)穿过所述数据存储层(20)，
所述数据存储层(20)适合于存储作为磁化方向的一位数据，并对所述写入磁场的所述第一和第二部分(HX，HY)作出响应来旋转所述磁化方向，以及
其中，由施加到所述第一导体(30)上的电流(IY)所产生的所述写入磁场的第一部分(HX)的强度大于所述第一宽度(WC1)至少等于所述第一层宽度(WD1)时的强度。
22.根据权利要求21的写入导体布局结构(10)，其特征在于：所述第一宽度(WC1)基于第一处理对准偏差(Δ1)被预选为小于所述第一层宽度(WD1)。
23.根据权利要求21的写入导体布局结构(10)，其特征在于：所述第二宽度(WC2)预选为小于所述第二层宽度(WD2)并相对所述第二层宽度(WD2)放置，使所述第二层宽度(WD2)覆盖整个所述第二宽度(WC2)，以及
其中，由施加到所述第二导体(32)上的电流(IX)所产生的所述写入磁场的第二部分(HY)的强度大于所述第二宽度(WC2)至少等于所述第二层宽度(WD2)时的强度。
24.根据权利要求23的写入导体布局结构(10)，其特征在于：所述第二宽度(WC2)基于第二处理对准偏差(Δ2)被预选为小于所述第二层宽度(WD2)。
CNB011230657A 2000-07-21 2001-07-20 磁随机存取存储器中改进性能的最佳写入导体布局 Expired - Lifetime CN1172312C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/624,134 US6236590B1 (en) 2000-07-21 2000-07-21 Optimal write conductors layout for improved performance in MRAM
US09/624134 2000-07-21

Publications (2)

Publication Number Publication Date
CN1338755A CN1338755A (zh) 2002-03-06
CN1172312C true CN1172312C (zh) 2004-10-20

Family

ID=24500780

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011230657A Expired - Lifetime CN1172312C (zh) 2000-07-21 2001-07-20 磁随机存取存储器中改进性能的最佳写入导体布局

Country Status (6)

Country Link
US (1) US6236590B1 (zh)
EP (1) EP1174925A3 (zh)
JP (1) JP5100935B2 (zh)
KR (1) KR100832843B1 (zh)
CN (1) CN1172312C (zh)
TW (1) TW525162B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424561B1 (en) 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
US7242922B2 (en) * 2000-12-29 2007-07-10 Vesta Corporation Toll free calling account recharge system and method
DE10104265B4 (de) * 2001-01-31 2008-09-25 Qimonda Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
JP3677455B2 (ja) * 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
US6549447B1 (en) * 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6466475B1 (en) * 2001-10-31 2002-10-15 Hewlett-Packard Company Uniform magnetic environment for cells in an MRAM array
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP3778100B2 (ja) 2002-02-08 2006-05-24 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
US6567300B1 (en) * 2002-02-22 2003-05-20 Infineon Technologies, Ag Narrow contact design for magnetic random access memory (MRAM) arrays
US6597049B1 (en) * 2002-04-25 2003-07-22 Hewlett-Packard Development Company, L.P. Conductor structure for a magnetic memory
JP3808802B2 (ja) * 2002-06-20 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
US6707087B2 (en) 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
US6816402B2 (en) * 2002-06-21 2004-11-09 Micron Technology, Inc. Row and column line geometries for improving MRAM write operations
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
US6988825B2 (en) * 2002-07-03 2006-01-24 Bio/Data Corporation Method and apparatus for using vertical magnetic stirring to produce turbulent and chaotic mixing in various states, without compromising components
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6906939B2 (en) * 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
JP4596229B2 (ja) * 2002-09-27 2010-12-08 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor
ES2406304T3 (es) * 2002-11-28 2013-06-06 Crocus Technology, Inc. Procedimiento y dispositivo para la generación mejorada de campos magnéticos durante una operación de escritura de un dispositivo de memoria magnetorresistente
US6917087B2 (en) 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
JP4534441B2 (ja) * 2003-07-25 2010-09-01 Ｔｄｋ株式会社 磁気記憶セル及びこれを用いた磁気メモリデバイス
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US6751147B1 (en) 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US6826086B1 (en) 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US6990012B2 (en) * 2003-10-07 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetic memory device
JP4533701B2 (ja) * 2004-08-25 2010-09-01 株式会社東芝 磁気メモリ
US7105879B2 (en) * 2004-04-20 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Write line design in MRAM
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
JP4936701B2 (ja) * 2005-09-29 2012-05-23 株式会社東芝 磁気メモリ
JP4521354B2 (ja) * 2005-11-15 2010-08-11 株式会社東芝 磁気ランダムアクセスメモリ
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2010232475A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 磁気記憶装置およびその製造方法
JP5527649B2 (ja) * 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107154458B (zh) * 2016-03-04 2019-07-26 华邦电子股份有限公司 电阻式随机存取存储器结构及其制造方法
US9984736B2 (en) * 2016-08-19 2018-05-29 Toshiba Memory Corporation Magnetic storage device and memory system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731757A (en) * 1986-06-27 1988-03-15 Honeywell Inc. Magnetoresistive memory including thin film storage cells having tapered ends
US5949707A (en) * 1996-09-06 1999-09-07 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
JP3345549B2 (ja) * 1996-04-26 2002-11-18 ティーディーケイ株式会社 磁気抵抗効果メモリ
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5982658A (en) 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US5946228A (en) * 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
JP3839958B2 (ja) * 1998-06-01 2006-11-01 株式会社東芝 磁気記憶装置
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US6081445A (en) * 1998-07-27 2000-06-27 Motorola, Inc. Method to write/read MRAM arrays
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6072717A (en) 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin

Also Published As

Publication number Publication date
US6236590B1 (en) 2001-05-22
JP2002118239A (ja) 2002-04-19
EP1174925A3 (en) 2003-08-13
CN1338755A (zh) 2002-03-06
JP5100935B2 (ja) 2012-12-19
KR100832843B1 (ko) 2008-05-28
TW525162B (en) 2003-03-21
EP1174925A2 (en) 2002-01-23
KR20020009428A (ko) 2002-02-01

Similar Documents

Publication Publication Date Title
CN1172312C (zh) 磁随机存取存储器中改进性能的最佳写入导体布局
CN100350495C (zh) 具有软基准层的磁阻器件
KR100579686B1 (ko) 자기 메모리 디바이스
US8080471B2 (en) MRAM cell structure
JP3831353B2 (ja) 磁気ランダムアクセスメモリ
US8269295B2 (en) Magnetic memory device having a recording layer
US20080180991A1 (en) Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN1480946A (zh) 多位磁性存储器
CN1527319A (zh) 具有不对称包覆导体的磁随机存取存储器
CN1187824C (zh) 半导体存储装置及其制造方法
US6661688B2 (en) Method and article for concentrating fields at sense layers
US11171175B2 (en) Magnetic device and memory device
US6927468B2 (en) Magnetic random access memory
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
CN1516187A (zh) 电阻交叉点阵列中多比特存储单元的读操作
CN1455463A (zh) 具有磁场衰减层的磁控电阻存储器件
CN1605106A (zh) 区段写入线结构
US6934184B2 (en) Magnetic memory
CN1612263A (zh) 加热磁随机存取存储单元以易于状态转换
KR101473516B1 (ko) 스핀 밸브 소자 및 기억 장치
CN1734662A (zh) 磁性隧道结结构、磁性随机存取存储单元、及光掩模
EP3353789B1 (en) Spinram
CN119497566A (zh) 磁存储器及其阵列
US20070013015A1 (en) Magnetoresistive effect element and magnetic memory

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co.,Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20041020