CN1328764C - 使半导体沉积层平整的方法 - Google Patents
使半导体沉积层平整的方法 Download PDFInfo
- Publication number
- CN1328764C CN1328764C CNB031484018A CN03148401A CN1328764C CN 1328764 C CN1328764 C CN 1328764C CN B031484018 A CNB031484018 A CN B031484018A CN 03148401 A CN03148401 A CN 03148401A CN 1328764 C CN1328764 C CN 1328764C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- layer
- semiconductor deposition
- semiconductor
- deposition layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 78
- 230000008021 deposition Effects 0.000 claims abstract description 78
- 239000000126 substance Substances 0.000 claims abstract description 24
- 238000000992 sputter etching Methods 0.000 claims abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims 2
- 238000002294 plasma sputter deposition Methods 0.000 claims 2
- 150000003376 silicon Chemical class 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000005498 polishing Methods 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 238000009499 grossing Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种使半导体沉积层平整的方法，首先，提供一基材；接着，用高密度等离子化学气相沉积法在基材上形成一半导体沉积层；然后，用溅射蚀刻法处理上述半导体沉积层表面；接着，用化学机械研磨法使上述半导体沉积层表面平整。本方法用溅射蚀刻处理半导体沉积层表面，可以提高化学机械研磨机研磨上述半导体沉积层的研磨效率。
Description
技术领域
本发明涉及一种使半导体沉积层平整的方法，尤其涉及一种依序用溅射蚀刻法(sputter etching)及化学机械研磨法(chemical mechanical polishing，CMP)处理半导体沉积层表面的方法。
背景技术
在科技日新月异发展的现代社会中，各式各样号称为高科技的电子产品相继地融入现代人的生活中，使得现代人借助于这些电子产品来达到便利生活的目的。所以，电子产品成为现代人日常生活中不可或缺部分。其中，各种电子产品皆配置有不同的相应的集成电路(integrated circuit，IC)，而IC是通过半导体制造工艺将晶体管、二极管、电阻器及电容器等电路元件聚集于晶片(Die)上，形成完整的逻辑电路，以实现控制、计算或记忆等功能，从而使电子产品发挥其功能并处理现代人的各种事务。这给人们的生活带来极大的方便。
请参照图1A～1E，这些图是传统的半导体制造工艺中使半导体沉积层平整的方法流程剖面图。首先，在图1A中，提供一基材12，基材12例如是一晶片(wafer)，并在基材12上形成一氮氧化硅(SiON)层14。接着，在氮氧化硅层14上形成一氮化硅(SiN)层16，并在氮化硅层16上对光致抗蚀剂层18构图，如图1B所示。然后，去除暴露的部分的氮化硅层16及其下方的部分氮氧化硅层14，接着去除部分基材12，以在基材12中形成多条浅沟道(shallow trench)，如图1C所示。
已构图的光致抗蚀剂层18被去除后，用高密度等离子化学气相沉积法(high density plasma chemical vapor deposition，HDP CVD)在基材12上形成一半导体沉积层22，如图1D所示。半导体沉积层22覆盖氮化硅层16，并填满上述浅沟道20，半导体沉积层22例如是二氧化硅(SiO2)层。在图1D中，半导体沉积层22上设有多个突起的尖锐三角形，这些三角形结构与下方的氮化硅层16相对应。各三角形结构具有一最高点A及一最低点B，最高点A及最低点B之间具有一高度差(step height)。接着，用化学机械研磨法(chemical mechanical polishing，CMP)使半导体沉积层22的表面平整，即使用化学机械研磨机研磨半导体沉积层22的表面，使得半导体沉积层22的表面更加平整，如图1E所示。
需要注意的是，由于图1D的半导体沉积层22上设有多个突起的尖锐三角形，加上最高点A及最低点B的高度差通常很大，造成半导体沉积层22的表面很不平整。因此，用化学机械研磨机研磨半导体沉积层22的速率将降低，故而用化学机械研磨机研磨半导体沉积层22的研磨时间将延长，这对半导体制造工艺的影响很大。所以，提高用化学机械研磨机研磨半导体沉积层的速率及减少研磨时间是一个刻不容缓且急需解决的技术课题。
发明内容
据此，本发明要解决的技术问题是提供一种使半导体沉积层平整的方法，该方法用溅射蚀刻法处理半导体沉积层的表面，可以提高后续的化学机械研磨机研磨此半导体沉积层的效率。
为了解决上述问题，在本发明提出的使半导体沉积层平整的方法中，首先提供一基材，接着，用高密度等离子化学气相沉积法(high density plasmachemical vapor deposition，HDP CVD)在上述基材上形成一半导体沉积层。然后，以一溅射蚀刻法(sputter etching)处理上述半导体沉积层表面，其中，以一氧化二氮等离子溅射该半导体沉积层表面。接着，用化学机械研磨法(chemical mechanical polishing，CMP)使半导体沉积层的表面平整。
在本发明提出的另一种使半导体沉积层平整的方法中，首先提供一晶片；再在该晶片上形成一氮氧化硅层；然后，在氮氧化硅层上形成一氮化硅层；接着，在氮化硅层上形成一已构图的光致抗蚀剂层；再去除暴露的部分的氮化硅层及氮氧化硅层；然后，在晶片中形成多条浅沟道；接着，去除已构图的光致抗蚀剂层；之后，用高密度等离子化学气相沉积法在基材上形成一半导体沉积层，该半导体沉积层覆盖部分氮化硅层，并填满上述浅沟道；接着，用溅射蚀刻法处理半导体沉积层表面，其中，以一氧化二氮等离子溅射该半导体沉积层表面。然后，用化学机械研磨法使半导体沉积层表面平整。
附图说明
为使本发明的上述目的、特征、和优点能更明显易懂，下面将举一优选实施方式并结合附图作详细说明：
图1A～1E为传统的半导体制造工艺中使半导体沉积层平整的方法流程剖面图；
图2为依照本发明的优选实施方式的使半导体沉积层平整的方法流程图；
图3A～3F为依照本发明的优选实施方式的使半导体沉积层平整的方法流程剖面图；
图4为研磨速率与表面处理状况的关系曲线。
附图标号说明
12、112：基材
14、114：氮氧化硅层
16、116：氮化硅层
18、118：已构图的光致抗蚀剂层
20、120：浅沟道
22、122：半导体沉积层
具体实施方式
本发明提出的使半导体沉积层平整的方法，采用溅射蚀刻法处理半导体沉积层表面的步骤，可以提高后续的化学机械研磨机研磨上述半导体沉积层的速率。
请参照图2及图3A～3F，其中，图2为依照本发明的优选实施方式的使半导体沉积层平整的方法流程图，而图3A～3F为依照本发明的优选实施方式的使半导体沉积层平整的方法流程剖面图。首先，在步骤202中，提供一基材112，基材112例如是一晶片(wafer)，并在基材112上形成一氮氧化硅(SiON)层114，如图3A所示。接着，进行步骤204，用高密度等离子化学气相沉积法(high density plasma chemical vapor deposition，HDP CVD)在基材112上形成一半导体沉积层。
在用高密度等离子化学气相沉积法在基材112上形成一半导体沉积层的步骤中，还可包括多个子步骤：首先，在氮氧化硅层114上形成一氮化硅(SiN)层116，并在氮化硅层116上形成一已构图的光致抗蚀剂层118，如图3B所示。接着，去除暴露的部分的氮化硅层116及其下方的部分的氮氧化硅层114，并去除部分基材112，以在基材112中形成多条浅沟道(shallowtrench)120，如图3C所示。然后，去除已构图的光致抗蚀剂层118，并用高密度等离子化学气相沉积法在基材112之上形成一半导体沉积层122，该半导体沉积层122覆盖氮化硅层116，并填满上述浅沟道120，如图3D所示。其中，上述半导体沉积层122例如是二氧化硅(SiO2)层。在图3D中，半导体沉积层122上设有多个突起的尖锐三角形，这些三角形结构与下方的氮化硅层116相对应。各三角形结构具有一最高点A及一最低点B，且最高点A及最低点B之间具有一高度差(step height)。
半导体沉积层122被形成后，便进行步骤206，用溅射蚀刻法(sputteretching)处理半导体沉积层122的表面，使得半导体沉积层122的表面可以稍微平整些，如图3E所示。在图3E中，半导体沉积层122上所突起的三角形结构各具有一最高点C及一最低点D。可以明显地看到，最高点C及最低点D之间的高度差小于图3D中最高点A及最低点B之间的高度差。需要注意的是，本发明亦可以使用氧气(O2)等离子、氩气(Ar)等离子、氮气(N2)等离子或氧化二氮(N2O)等离子溅射半导体沉积层122的表面，以使半导体沉积层122的表面略微平整。此外，高密度等离子化学气相沉积及溅射蚀刻(sputter etching)可在高密度等离子化学气相沉积机中先后进行。
接着，进行步骤208，用化学机械研磨法(chemical mechanical polishing，CMP)使上述半导体沉积层122表面平整，即使用化学机械研磨机研磨半导体沉积层122的表面，使得半导体沉积层122的表面更加平整，如图3F所示。
由于图3E的半导体沉积层122上所突起的三角形结构已用溅射蚀刻法略呈平坦，图3E的最高点C及最低点D的高度差不大，致使用化学机械研磨机研磨半导体沉积层122的速率提高许多，且缩短了研磨时间，从而可维持半导体制造工艺的作业流畅性。甚至，还可延长化学机械研磨机的使用寿命。
当用化学机械研磨机研磨未被溅射蚀刻法处理过的半导体沉积层时，其研磨速率约为750(埃/分钟，/min)，如图4的X点所示。也就是说，化学机械研磨机每分钟可以磨掉厚度为750()的半导体沉积层。当用化学机械研磨机研磨被溅射蚀刻法处理过的半导体沉积层时，其研磨速率约为2000(埃/分钟，/min)，如图4的Y点所示。也就是说，化学机械研磨机每分钟可以磨掉厚度为2000()的半导体沉积层。所以，本发明的用溅射蚀刻法处理半导体沉积层的表面的设计有利于提高化学机械研磨机的研磨效率。
在本发明上述实施方式所披露的使半导体沉积层平整的方法中，用溅射蚀刻法处理半导体沉积层表面，可以增加后续的化学机械研磨机研磨此半导体沉积层的研磨速率。
综上所述，虽然本发明已以一优选实施方式披露如上，然而这并非是对本发明的限定，任何所属领域的普通技术人员，在不脱离本发明的构思和范围的前提下，可作出各种改动与润饰，因此本发明的保护范围应以后附的权利要求书所界定的范围为准。
Claims (6)
1.一种使半导体沉积层平整的方法，至少包括下述步骤：
提供一基材；
用高密度等离子化学气相沉积法在上述基材上形成一半导体沉积层；
用溅射蚀刻法处理上述半导体沉积层表面，其中，以一氧化二氮等离子溅射该半导体沉积层表面；以及
用化学机械研磨法使半导体沉积层的表面平整。
2.如权利要求1所述的方法，其中上述基材包括一晶片。
3.如权利要求2所述的方法，其中上述用高密度等离子化学气相沉积法在上述基材上形成一半导体沉积层的步骤还包括：
在上述基材上形成一氮氧化硅层；
在该氮氧化硅层上形成一氮化硅层；
在该氮化硅层上形成一已构图的光致抗蚀剂层；
去除暴露的部分的上述氮化硅层及氮氧化硅层；
在上述晶片中形成多条浅沟道；
去除已构图的光致抗蚀剂层；以及
用高密度等离子化学气相沉积法在上述基材上形成一半导体沉积层，该半导体沉积层覆盖部分上述氮化硅层，并填满上述浅沟道。
4.如权利要求3所述的方法，其中上述半导体沉积层包括一二氧化硅层。
5.一种使半导体沉积层平整的方法，至少包括下述步骤：
提供一晶片；
在该晶片上形成一氮氧化硅层；
在该氮氧化硅层上形成一氮化硅层；
在该氮化硅层上形成一已构图的光致抗蚀剂层；
去除暴露的部分的上述氮化硅层及氮氧化硅层；
在上述晶片中形成多条浅沟道；
去除上述已构图的光致抗蚀剂层；
用高密度等离子化学气相沉积法在上述基材上形成一半导体沉积层，该半导体沉积层覆盖部分上述氮化硅层，并填满上述浅沟道；
用溅射蚀刻法处理上述半导体沉积层表面，其中，以一氧化二氮等离子溅射该半导体沉积层表面；以及
用化学机械研磨法使上述半导体沉积层表面平整。
6.如权利要求5所述的方法，其中上述半导体沉积层包括一二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031484018A CN1328764C (zh) | 2003-06-27 | 2003-06-27 | 使半导体沉积层平整的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031484018A CN1328764C (zh) | 2003-06-27 | 2003-06-27 | 使半导体沉积层平整的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1567540A CN1567540A (zh) | 2005-01-19 |
| CN1328764C true CN1328764C (zh) | 2007-07-25 |
Family
ID=34472277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031484018A Expired - Fee Related CN1328764C (zh) | 2003-06-27 | 2003-06-27 | 使半导体沉积层平整的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1328764C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103144011B (zh) * | 2011-12-06 | 2016-05-18 | 有研半导体材料有限公司 | 一种控制硅片抛光表面微粗糙度的方法及抛光装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001740A (en) * | 1997-09-30 | 1999-12-14 | Siemens Aktiengesellschaft | Planarization of a non-conformal device layer in semiconductor fabrication |
| US6060394A (en) * | 1997-06-24 | 2000-05-09 | Texas Instruments-Acer Incorporated | Method for forming shallow trench isolation with global planarization |
| US6207538B1 (en) * | 1999-12-28 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for forming n and p wells in a semiconductor substrate using a single masking step |
| US6261957B1 (en) * | 1999-08-20 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Self-planarized gap-filling by HDPCVD for shallow trench isolation |
| JP2002246387A (ja) * | 2001-02-19 | 2002-08-30 | Sharp Corp | 半導体装置の製造方法 |
-
2003
- 2003-06-27 CN CNB031484018A patent/CN1328764C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060394A (en) * | 1997-06-24 | 2000-05-09 | Texas Instruments-Acer Incorporated | Method for forming shallow trench isolation with global planarization |
| US6001740A (en) * | 1997-09-30 | 1999-12-14 | Siemens Aktiengesellschaft | Planarization of a non-conformal device layer in semiconductor fabrication |
| US6261957B1 (en) * | 1999-08-20 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Self-planarized gap-filling by HDPCVD for shallow trench isolation |
| US6207538B1 (en) * | 1999-12-28 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for forming n and p wells in a semiconductor substrate using a single masking step |
| JP2002246387A (ja) * | 2001-02-19 | 2002-08-30 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1567540A (zh) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6805614B2 (en) | Multilayered CMP stop for flat planarization | |
| JPH06310478A (ja) | 表面平坦化法 | |
| CN1176488A (zh) | 用于浅沟槽绝缘隔离的空隙填充及平面化工艺方法 | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| CN1328764C (zh) | 使半导体沉积层平整的方法 | |
| CN102479695A (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
| US6723644B2 (en) | Method of fabricating a semiconductor device using two chemical mechanical polishing processes to polish regions having different conductive pattern densities | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| US9269666B2 (en) | Methods for selective reverse mask planarization and interconnect structures formed thereby | |
| JP2000357674A (ja) | 集積回路チップおよび平面化方法 | |
| TWI220058B (en) | Method of removing HDP oxide deposition | |
| US6281114B1 (en) | Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication | |
| CN100414666C (zh) | 复合式化学机械抛光法 | |
| CN107170678A (zh) | 半导体器件的形成方法 | |
| CN1288741C (zh) | 用单个掩模的浅沟道隔离方法 | |
| US20230215727A1 (en) | Forming passivation stack having etch stop layer | |
| TWI744203B (zh) | 鍵合兩半導體結構的方法 | |
| JP3694904B2 (ja) | 半導体装置の製造方法 | |
| CN119517743B (zh) | 金属填充沟槽结构及其制备方法 | |
| US6777807B1 (en) | Interconnect integration | |
| CN112259501B (zh) | 一种接触孔化学机械平坦化的优化方法 | |
| GB2367426A (en) | Silicon rich oxides and fluorinated silicon oxide insulating layers | |
| TW413883B (en) | Method for using nitride hard mask for local reversed back-etching and CMP to solve the dishing effect encountered during CMP plantarization process | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| TW200522164A (en) | Planarization method of semiconductor deposition layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070725 Termination date: 20190627 |