[go: up one dir, main page]

CN1322402A - Pll电路和用该电路的无线通信终端机 - Google Patents

Pll电路和用该电路的无线通信终端机 Download PDF

Info

Publication number
CN1322402A
CN1322402A CN99811884A CN99811884A CN1322402A CN 1322402 A CN1322402 A CN 1322402A CN 99811884 A CN99811884 A CN 99811884A CN 99811884 A CN99811884 A CN 99811884A CN 1322402 A CN1322402 A CN 1322402A
Authority
CN
China
Prior art keywords
mentioned
pll circuit
signal
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99811884A
Other languages
English (en)
Other versions
CN1169296C (zh
Inventor
山胁大造
远藤武文
渡边一雄
堀和明
朱利安·希尔德斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTP Communications Ltd
Hitachi Ltd
Original Assignee
TTP Communications Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TTP Communications Ltd, Hitachi Ltd filed Critical TTP Communications Ltd
Publication of CN1322402A publication Critical patent/CN1322402A/zh
Application granted granted Critical
Publication of CN1169296C publication Critical patent/CN1169296C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明涉及通过将在已有的PLL电路中必需的n个LPF削减到一个,能够减少实际的安装面积和引脚数量,使设计简略化的PLL电路和用该电路的无线通信终端机。与本发明有关的PLL电路由可变增益相位比较器1,混频器2,LPF3,n个VCO4-1~4-n,n个耦合器5-1~5-n,和控制上述的VCO工作的接通断开的控制电路6构成,将相位差变换增益可变的可变增益相位比较器1用作相位比较器。通过控制电路6对VCO4-1~4-n工作的接通断开进行控制,使在VCO4-1~4-n中与希望的工作频带对应的一个VCO进行工作,而其它的VCO处在断开状态。通过与上述的VCO4-1~4-n的灵敏度相对应地改变相位差变换增益,能够将上述的PLL电路必需的LPF削减到一个。

Description

PLL电路和用该电路的无线通信终端机
技术领域
本发明涉及适用于在多个工作频带中,将IF(中频)信号变换成RF(无线电频率)信号的PLL(锁相环)电路和用该电路的无线通信终端机的有效技术。
背景技术
例如,如果按照本发明者所讨论的内容,则有下列的背景技术。现在,世界上存在着许多移动通信系统。因此,需要有能够使用多个系统的终端。例如,可以举出工作频带不同但是在调制方式等方面有很多相似点的GSM(Global System for Mobile Communcations,全球移动通信系统)和DCS 1800(Digital Cellular System 1800,数字蜂窝式系统1800)。
在一个工作频带中,将IF信号变换成RF信号的PLL电路在John Wiley & Sons出版社出版的“Phaselock Techniques”(ISBN0-471-04294-3)的10.3章中已有记述。图9不是众所周知的技术而是本发明者所讨论的,可以在多个工作频带中使用的PLL电路的一个例子。
上述的PLL电路由相位比较器41,混频器2,n个(n是2以上的自然数)低通滤波器(LPF)42-1~42-n,n个压控振荡器(VCO)4-1~4-n,n个耦合器43-1~43-n,和控制VCO 4-1~4-n工作的接通断开的控制电路6构成。
将两个信号输入到相位比较器41。第一个输入信号是参照信号IF,第二个输入信号是混频器2的输出信号。相位比较器41比较上述的参照信号IF和混频器2的输出信号的相位,输出与相位差成比例的信号。将相位比较器41的输出信号输出到LPF 42-1~42-n,除去不要的噪声后,输入到VCO 4-1~4-n。通过控制电路6,使在上述的n个VCO中与希望的工作频带对应的一个VCO进行工作,而其它的VCO处在断开状态不输出信号。VCO 4-1~4-n的输出频率分别是fVCO1~fVCOn,输入到ABC 43-1~43-n。在这些ABC中,将各个输入信号分成两个进行输出。第一个输出成为上述的PLL电路的输出信号,将第二个输出信号输入到混频器2。将两个信号输入混频器2,其中第一个输入信号是ABC 43-1~43-n的第二个输出信号。将频率为fLO的本机发射信号RF-LO输入到混频器2的第二个输出端。混频器2的输出频率是二个输入频率之差的绝对值,为fLO-fVCOn|。混频器2的输出信号成为相位比较器41的第二个输入信号。现在,当VCO 4-n正在工作时,因为上述的PLL电路处在锁定的状态中,相位比较器41的二个输入频率相等,所以fIF=|fLO-tVCOn|。于是,给出VCO 4-n的输出频率fVCOn为|fLO-fIF|。即,将输入上述的PLL电路的参照信号的频率fIF变换成fVCOn=|fLO-fIF|。
我们用线性模型解析上述的PLL电路的工作。从VCO中选择VCO 4-n。令相位比较器41的相位差变换增益为Kd,VCO 4-n的灵敏度为Kv。又,如果将滞后超前滤波器用于LPF 42-n,则这个LPF 42-n的传递函数F(s)由下列的(公式1)给出。
(公式1) F ( s ) = 1 + s · C · R 2 1 + s · C · ( R 1 + R 2 )
又,上述的PLL电路的开环传递函数Ho由下列的(公式2)给出。
(公式2)
                 Ho=Kd·Kv·F(s)上述的Ho的极点ωp,零点ωz分别由下列的(公式3,4)给出。(公式3) ωp = 1 C · ( R 1 + R 2 ) (公式4) ωz = 1 C · R 2
上述的ωp和上述的ωz都比上述的PLL电路的环频带K小时,这个环频带K由下列的(公式5)给出。
(公式5) K = Kd · Kv · R 2 R 1 + R 2
所以,上述的K由上述的Kd,上述的Kv和LPF 42-n的传递函数F(s)决定。上述的Kd是常数,但是上述的Kv一般地随工作频带的不同而不同。所以,必须与上述的Kv对应地设计LPF 42-1~42-n的特性。
可是,关于上述那样的PLL电路,根据本发明者的讨论结果,可以明白下列那样的内容。上述的PLL电路为了能用于多个工作频带需要使用n个LPF。一般地,因为相位比较器是内装IC(集成电路)的,而LPF是外加IC的,所以存在着由于外加装置的数量增加,使终端的实际安装变得复杂,实际的安装面积增大那样的问题。又,使用n个LPF时,在IC上需要n根引脚,存在引脚数量增大的问题。进一步,必须对于n个LPF中的每一个进行设计,存在设计复杂化的问题。
因此,本发明的目的是提供通过将在上述的PLL电路中必需的n个LPF削减到一个,能够减少实际的安装面积和引脚数量,使设计简略化的PLL电路和用该电路的无线通信终端机。
通过本说明书的记述和所附诸图,我们能够清楚地看到本发明的上述的和其它的目的以及新的特征。
本发明的内容
我们如下地简单说明在本专利申请揭示的发明中,有代表性的部分的概要。
即,为了达到上述的目的,本发明的PLL电路有输出与第一个输入信号和第二个输入信号之间的相位差成比例的信号,相位差变换增益可变的可变增益相位比较器,与这个可变增益相位比较器的输出端连接的LPF,与这个LPF的输出端连接的n个VCO,一个一个地分别与这个VCO的输出端连接的n个耦合器,对与这n个耦合器的输出端连接的上述的n个耦合器的输出信号的相加信号的频率进行频传变换,输出上述的第二个信号的频率变换器,控制上述的n个VCO工作的接通断开的控制电路。
又,作为用于达到上述目的的其它构成,在上述的PLL电路中,用根据上述的第二个信号振幅改变上述的相位差变换增益的相位比较器置换上述的可变增益相位比较器,将增益可变的可变增益放大器插入这个相位比较器和上述的频率变换器之间。
进一步,为了抑制上述的PLL电路的输出噪声,在上述的PLL电路中,将m个(m是自然数)并联的LPF连接到上述的频率变换器和上述的可变增益相位比较器之间,或上述的可变增益相位比较器的第一个输入端,由控制电路对上述的并联的LPF工作的接通断开进行控制。
又,本发明的无线通信终端机的特征是它是有由被输入I,Q信号的正交调制器,与这个正交调制器的输出端连接的PLL电路,与这个PLL电路的输出端连接的功率放大器组成的发射系统,输出I,Q信号的接收系统,天线,和与这个天线,上述的发射系统和上述的接收系统连接的天线开关的无线通信终端机,上述的PLL电路是由上述那样的PLL电路组成的。
我们如下地简单地说明通过在本专利申请揭示的发明中有代表性的部分得到的效果。
如果根据本发明,在将IF信号变换成RF信号的PLL电路中,因为能够使在多个工作频带中使用时必需的LPF的数量减少到只要一个,所以能够产生降低实际的安装面积降低,削减相位比较器内装的IC的引脚数量,简化PLL电路的设计那样的效果。结果,可以降低用PLL电路的便携式电话等的无线通信终端机的实际的安装面积。
诸图的简单说明
图1是表示本发明的PLL电路的实施形态1的图。图2,图3是分别表示在本发明的PLL电路的实施形态1中,可变增益相位比较器,可变电流源的一个例子的图。图4是表示本发明的PLL电路的实施形态2的图。图5是表示在本发明的PLL电路的实施形态2中,能够根据输入振幅改变增益的相位比较器的一个例子的图。图6是表示本发明的PLL电路的实施形态3的图。图7是表示用本发明的PLL电路的无线通信终端机的一个例子的图。图8是表示作为用本发明的PLL电路的无线通信终端机的便携式电话的一个例子的图。图9是表示成为本发明的前提的PLL电路的图。
用于实施本发明的最佳形态
下面,我们根据诸图详细地说明本发明的实施形态。此外,在用于说明本发明实施形态的所有的图中在相同的部件上加上相同的标号,并省略它们的重复说明。
(实施形态1)
图1是表示本发明的PLL电路的实施形态1的构成图。
与本发明有关的PLL电路,作为一个例子,由可变增益相位比较器1,混频器2,LPF 3,n个VCO 4-1~4-n,n个耦合器5-1~5-n,和控制上述的VCO工作的接通断开的控制电路6构成。
将两个信号输入可变增益相位比较器1。第一个输入信号是频率为fIF的参照信号IF,第二个输入信号是混频器2的输出信号。可变增益相位比较器1比较上述的参照信号IF和混频器2的输出信号的相位,输出与相位差成比例的信号。LPF 3除去可变增益相位比较器1的输出信号中不要的噪声,并将该信号输入到VCO 4-1~4-n。将VCO 4-1~4-n的输出信号分别输入到耦合器5-1~5-n中的一个耦合器。通过控制电路6,使VCO 4-1~4-n中的与希望的工作频带对应的一个VCO进行工作,其它的VCO处在断开状态不输出信号。耦合器5-1~5-n将输入信号分成两个,分别从两个通道输出这些信号。耦合器5-1~5-n的第一个输出信号成为上述的PLL电路的输出信号,而将第二个输出信号输入到混频器2。将两个信号输入到混频器2,第一个输入信号是耦合器5-1~5-n的第二个输出信号。将频率为fLO的本机发射信号RF-LO输入混频器2的第二个输入端。现在,当使VCO 4-n工作时,混频器2的输出频率是第一和第二个输入信号的频率之差的绝对值,为|fLO-fVCOn|。混频器2的输出信号成为可变增益相位比较器1的第二个输入信号。因为上述的PLL电路处在锁定的状态中,可变增益相位比较器1的二个输入频率相等,所以fIF=|fLO-fVCOn |。于是,给出上述的VCO 4-n的输出频率fVCOn为|fLO-fIF|。即,将输入上述的PLL电路的上述的参照信号的频率fIF变换成fVCOn=|fLO-fIF|。
我们用线性模型解析上述的PLL电路的工作,该解析与图9中的解析相同。在上述的公式(5)中,因为将一个LPF 3用于上述的PLL电路,所以R1和R2是一定的。上述的环频带K由上述的相位差变换增益Kd和上述的VCO 4-n的灵敏度Kv的乘积决定。所以,如果与VCO 4-1~4-n的灵敏度相对应地改变上述的Kd,则只有在一个LPF中可以使上述的环频带K成为最适合的。
可变增益相位比较器1的一个例子如图2所示。
可变增益相位比较器1由14个晶体管Q1~Q14和输出电流IREF可变的可变电流源7构成。晶体管Q1~Q14用双极型的。8是吉佰(Gilbert)乘法器,在培风馆出版社出版的“用于超LSI(大规模集成)的模拟集成电路设计技术(下)”10.3章中记述了它的详细情形。将差动信号VREF+和VREF-输入到希尔伯特乘法器8的第一个输入端1,将差动信号VIF+和VIF-输入到希尔伯特乘法器8的第二个输入端2。在希尔伯特乘法器8,将上述的两个差动信号乘起来,输出差动电流I1和I2。当希尔伯特乘法器8的两个输入信号的振幅很大,晶体管Q1~Q6进行开关工作时,令晶体管Q8的收集极电流为I3,上述的两个输入信号的相位差Φ和希尔伯特乘法器8的输出差动电流(I2-I1)由下列的公式(6)给出。
(公式6) I 2 - I 1 = I 3 · ( 2 · Φ π - 1 )
晶体管Q7,Q8形成电流密勒电路,令电流密勒比为a,则有I3=a·IREF。晶体管Q9,Q10形成电流密勒电路,令电流密勒比为b,则有I4=b·I1。当由晶体管Q11,Q12形成的电流密勒电路的电流密勒比也是b时,则有I5=b·I2。晶体管Q13,Q14形成电流密勒电路,当电流密勒比为1时,则有I6=I4。可变增益相位比较器1的输出电流(I5-I6)由下列的公式(7)给出。
(公式7) I 5 - I 6 = a · b · IREF · ( 2 · Φ π - 1 )
于是,可变增益相位比较器1的相位差变换增益Kd由下列的公式(8)给出。
(公式8) Kd = 2 · a · b · IREF π
因为a,b是常数,所以上述的相位差变换增益Kd与IREF成比例。所以,通过改变IREF,能够改变Kd。
作为可变电流源7的一个例子,能够供给电流值为1∶2的两类恒定电流的电路如图3所示。
上述的可变电流源7由晶体管Q15~Q18,输出恒定电流的基准电流发生电路9,开关S1,S2和控制开关S1,S2的控制电路10构成。上述的晶体管Q15~Q18中任何一个都起相同的作用。又,将双极晶体管用作晶体管Q15~Q18。通过开关S1,晶体管Q16的基极与晶体管Q16的发射极或晶体管Q15的基极连接。通过开关S2,晶体管Q17的基极与晶体管Q17的发射极或晶体管Q15的基极连接,晶体管Q18的基极与晶体管Q18的发射极或晶体管Q15的基极连接。晶体管Q16~Q18分别与晶体管Q15构成电流密勒电路。因为晶体管Q15从基准电流发生电路9输入电流,所以将它称为在上述的电流密勒电路中的输入晶体管,因为晶体管Q16~Q18从收集极输出电流,所以将它们称为在上述的电流密勒电路中的输出晶体管。令从基准电流发生电路9供给的电流为I7,因为晶体管Q15~Q18都起相同的作用,所以晶体管Q16~Q18的收集极分别为I7。当晶体管Q16的基极与晶体管Q15的基极连接,晶体管Q17,Q18的基极分别与晶体管Q17的发射极,晶体管Q18的发射极连接时,因为晶体管Q17,Q18的基极发射极之间的电压为0V,所以没有收集极电流流动。于是,IREF与晶体管Q16的收集极电流相等成为I7。当晶体管Q16的基极与晶体管Q16的发射极连接,晶体管Q17,Q18的基极与晶体管Q15的基极连接时,因为晶体管Q16的基极发射极之间的电压为0V,所以没有收集极电流流动。于是,IREF与晶体管Q17,Q18的收集极电流之和相等成为2·I7。
如上所述,通过开关S1,S2的控制,能够输出来自上述的可变电流源7的电流值为1∶2的两类IREF。
所以,如果根据本实施形态,因为通过将相位差变换增益可变的可变增益相位比较器1用作PLL电路的相位比较器,使与所希望的工作频带对应的一个VCO进行工作,与VCO 4-1~4-n的灵敏度相对应地改变相位差变换增益,能够将PLL电路必需的LPF 3削减到一个,所以能够实现削减相位比较器内装的IC的引脚数量,简化PLL电路的设计。
(实施形态2)
下面,我们说明与本发明有关的PLL电路的实施形态2。
图4是表示本发明的PLL电路的实施形态2的构成图。
本实施形态2的PLL电路,作为一个例子,是以用根据输入振幅改变增益的相位比较器11置换在上述的实施形态1中的可变增益相位比较器1,将可变增益放大器12插入混频器2和相位比较器11之间为特征的电路。通过与VCO 4-1~4-n的灵敏度相对应地控制可变增益放大器12的增益,改变输入到相位比较器11的输入振幅,使相位比较器11的增益变化,能够使上述的PLL电路的环频带成为最适合的。
相位比较器11的一个例子如图5所示。
本实施形态2的相位比较器11是以输出恒定电流IREF的基准电流发生电路13置换在上述的图2中的可变电流源7为特征的电路。将双极晶体管用作晶体管Q1~Q14。
上述的相位比较器11的工作的详细情形,例如记述在A.Bilotti的“Applications of a Monolithic Analog Multiplier”,IEEEJ.Solid-State Circuits,Vol.Sc-3,PP.373-380,Dec.1968中。如果根据该文献,则为了通过输入振幅改变上述的相位比较器11的增益,有下列两种方法。
1.使输入1,2的振幅小于k·T/q,晶体管Q1~Q6不进行开关工作。
2.使输入1,2中的一个的振幅大于为了使晶体管Q1~Q6进行开关工作的k·T/q,而使另一个的振幅小于为了使晶体管Q1~Q6不进行开关工作的k·T/q。其中,k是玻尔兹曼常数,T是绝对温度,q是电子电荷。
所以,如果根据本实施形态,因为通过与VCO 4-1~4-n的灵敏度相对应地控制可变增益放大器12的增益,使相位比较器11的增益改变,能够将与上述的实施形态1相同的PLL电路必需的LPF 3削减到一个,所以能够实现削减相位比较器11内装的IC的引脚数量,简化PLL电路的设计。
(实施形态3)
下面,我们说明与本发明有关的PLL电路的实施形态3。
图6是表示本发明的PLL电路的实施形态3的构成图。
本实施形态3的PLL电路,作为一个例子,是以在上述的实施形态1中的可变增益相位比较器1和混频器2之间插入并联的LPF16-1~16-m,使并联的LPF 15-1~15-m与可变增益相位比较器1的第一个输入端连接,用控制VCO 4-1~4-n,LPF 15-1~15-m和LPF16-1~16-m工作的接通断开的控制电路14置换控制电路6为特征的电路。
为了除去输入到可变增益相位比较器1的噪声可以用LPF 15-1~15-m和LPF 16-1~16-m。又,可将m个频率fIF用作参照频率IF。通过控制电路14,可以从LPF 15-1~15-m中选择一个有最适合于各个fIF的截止频率的LPF。对于LPF 16-1~16-m,也同样地选择最适合的一个。
下面,我们说明用与本发明有关的PLL电路的无线通信终端机的例子。
图7是表示用本发明的PLL电路的无线通信终端机的一个例子的构成图。
与本发明有关的无线通信终端机是由正交调制器17,上述的PLL电路18和功率放大器19组成的发射系统23,天线开关20,天线21和接收系统22构成的。
在正交调制器17,IF信号受到I,Q信号的调制。将正交调制器17的输出信号作为参照信号输入到PLL电路18。将上述的参照信号和RF-LO信号输入到PLL电路18,将频率fVCO1~fVCOn中的一个作为输出信号频率进行输出。PLL电路18的输出信号在功率放大器19中放大了它的功率,通过天线开关20从天线21发射出去。通过天线开关20,发射时天线21只与发射系统23连接,接收时天线21只与接收系统22连接。由天线21接收的信号通过天线开关20输入到接收系统22,经过解调后,能够输出I,Q信号。
下面,我们说明与本发明有关的无线通信终端机的具体例子。
图8是表示作为本发明的无线通信终端机的便携式电话的一个例子的构成图。
与本发明有关的便携式电话,作为一个例子,例如作为使用两个频带(通信方式)时的电路构成,由话筒24,发射方的AD(模拟数字)变换器25,共通地用于发射接收的数字信号处理装置26,发射方的DA(数字模拟)变换器27,上述的发射系统23,上述的天线开关20,上述的接收系统22,接收方的AD变换器28,接收方的DA变换器29,和扬声器30构成。
在发射系统23中,备有与两个频带对应的两个功率放大器19-1,19-2,从PLL电路18输出的各个频率fVCO1或fVCO2的信号,分别在功率放大器19-1,19-2中放大了它们的功率,然后输出。这两个功率放大器19-1,19-2具有与上述的功率放大器19相同的功能,又,被输入本机发射信号1(IF)的正交调制器17和被输入本机发射信号2(RF-LO)的PLL电路18也与上述的相同。
在接收系统22中,备有与两个频带对应的,两个带通滤波器31-1,31-2,两个LNA(低噪声放大器)32-1,32-2,两个带通滤波器33-1,33-2,被输入本机发射信号3a,3b的两个混频器34-1,34-2,以及在混频后的共通的带通滤波器35,被输入本机发射信号4的混频器36,带通滤波器37,可变增益放大器38,和被输入本机发射信号5的正交解调器39。
在上述的接收系统22中,各个混频器34-1,34-2,36输出两个输入信号相乘的结果,因此使频率变换成为可能。输入到各个混频器34-1,34-2,36的本机发射信号是从PLL合成器输出的频率稳定的信号,这个PLL合成器通过将晶体振荡器的输出信号用作参照信号使输出频率稳定。带通滤波器31-1,31-2,33-1,33-2,35,37是只让某个特定的频带通过的滤波器,通常,用电介质滤波器作为带通滤波器31-1,31-2,用SAW(表面声波)滤波器作为带通滤波器33-1,33-2,35,用LC滤波器作为带通滤波器37。可变增益放大器38是根据来自数字信号处理装置26的控制信号改变增益的放大器,是模拟型和数字型的。LNA 32-1,32-2是噪声很小的放大器,通常,是由一个晶体管和偏压电路构成的。
在上述的便携式电话中,发射时,声音通过话筒24输入,通过AD变换器25将来自这个话筒24的模拟信号变换成数字信号,在数字信号处理装置26中对这个数字信号进行处理,进一步通过DA变换器27将来自数字信号处理装置26的数字信号变换成模拟信号,将这个模拟信号输出到发射系统23。然后,在发射系统23,进行与上述相同的工作,通过天线开关20从天线21将经过功率放大器19-1或功率放大器19-2中的一个放大的信号发射出去。
又,在接收时,通过天线开关20将天线21接收的信号输入到接收系统22,经过带通滤波器31-1,LNA 32-1,带通滤波器33-1,混频器34-1,或经过带通滤波器31-2,LNA 32-2,带通滤波器33-2,混频器34-2,进一步通过带通滤波器35,混频器36,带通滤波器37反复进行滤波,放大,混频后,通过可变增益放大器38和正交调制器39进行解调,从接收系统22输出I,Q信号。然后,输入来自这个接收系统22的模拟信号,通过AD变换器28将这个模拟信号变换成数字信号,在数字信号处理装置26中对这个数字信号进行处理,进一步通过DA变换器29将来自数字信号处理装置26的数字信号变换成模拟信号,通过扬声器30将这个模拟信号以声音的形式输出。
所以,如果根据本实施形态,则因为通过用可变增益相位比较器1作为PLL电路的相位比较器,使与所希望的工作频带对应的一个VCO进行工作,与VCO 4-1~4-n的灵敏度相对应地改变相位差变换增益,能够与上述的实施形态1相同地将PLL电路必需的LPF3削减到一个,所以能够实现削减相位比较器内装的IC的引脚数量,简化PLL电路的设计。进一步,能够通过LPF 15-1~15-m,16-1~16-m,除去输入可变增益相位比较器1的噪声。当将这个PLL电路用于便携式电话等的无线通信终端机时,能够降低无线通信终端机的实际的安装面积。
以上,我们根据这些实施形态具体地说明了由本发明者作出的发明,但是没有必要说明本发明不限于上述的实施形态,在不脱离本发明要旨的范围内可以进行种种变更的事实。
例如,在上述的实施形态中,我们说明了PLL电路的频率变换器是由有两个输入的混频电路构成的情形,但是也可以代替混频电路用分频电路来构成,这时,将耦合器的输出信号的相加信号作为输入,将这个输出信号输入到可变增益相位比较器。
又,我们说明了将双极晶体管用于作为在上述的图2,3和5中的电路要素的晶体管,但是,即便用其它种类的晶体管,例如MOSFET(金属氧化物半导体场效应晶体管)也能够实现同样的功能。
进一步,我们在上述的图8所示的便携式电话中,表示了使用两个频带时的电路构成,但是通过并联功率放大器,带通滤波器,LNA,混频器等,也可以实施使用更多个频带的电路构成。
在产业上利用的可能性
如上所述,与本发明有关的PLL电路是用于在多个工作频带中,将IF(中频)信号变换成RF(无线电频率)信号的PLL电路中,通过将在这个PLL电路必需的n个LPF削减到一个,能够减少实际的安装面积和引脚数量,使设计简略化的PLL电路,进一步它能够广泛地适用于包含用这个PLL电路的便携式电话等在内的无线通信终端机等中。

Claims (14)

1.PLL电路,它的特征是它有输出与第一个输入信号和第二个输入信号的相位差成比例的的信号,相位差增益可变的可变增益相位比较器,与该可变增益相位比较器的输出端连接的低通滤波器,与该低通滤波器的输出端连接的多个VCO,与该多个VCO的输出端分别一个一个地连接的多个耦合器,与该多个耦合器的输出端连接,对上述的多个耦合器的输出信号的相加信号的频率进行频率变换,输出上述的第二个信号的频率变换器,和控制上述的多个VCO工作的接通断开的控制电路。
2.PLL电路,它的特征是它是在权利要求项1中记载的PLL电路,在该PLL电路中,上述的频率变换器是由有两个输入端的混频电路组成的,将上述的多个耦合器的输出信号的相加信号输入到一个输入端,将本机发射信号输入到另一个输入端,将上述的混频电路的输出信号输入到上述的可变增益相位比较器。
3.PLL电路,它的特征是它是在权利要求项1中记载的PLL电路,在该PLL电路中,上述的频率变换器由分频电路组成,输入上述的多个耦合器的输出信号的相加信号,将上述的分频电路的输出信号输入到上述的可变增益相位比较器。
4.PLL电路,它的特征是它是在权利要求项1中记载的PLL电路,在该PLL电路中,用根据上述的第二个信号振幅改变相位差变换增益的相位比较器置换上述的可变增益相位比较器,将增益可变的可变增益放大器插入该相位比较器和上述的频率变换器之间。
5.PLL电路,它的特征是它是在权利要求项4中记载的PLL电路,在该PLL电路中,上述的频率变换器由有两个输入端的混频电路组成,将上述的多个耦合器的输出信号的相加信号输入到一个输入端,将本机发射信号输入到另一个输入端,通过上述的可变增益放大器将上述的混频电路的输出信号输入到上述的相位比较器。
6.PLL电路,它的特征是它是在权利要求项4中记载的PLL电路,在该PLL电路中,上述的频率变换器由分频电路组成,输入上述的多个耦合器的输出信号的相加信号,通过上述的可变增益放大器将上述的分频电路的输出信号输入到上述的相位比较器。
7.PLL电路,它的特征是它是在权利要求项1中记载的PLL电路,在该PLL电路中,有将多个并联的低通滤波器连接在上述的频率变换器和上述的可变增益相位比较器之间,或与上述的可变增益相位比较器的第一个输入端连接,控制上述的并联的低通滤波器工作的接通断开的控制电路。
8.PLL电路,它的特征是它是在权利要求项7中记载的PLL电路,在该PLL电路中,上述的频率变换器由有两个输入端的混频电路组成,将上述的多个耦合器的输出信号的相加信号输入到一个输入端,将本机发射信号输入到另一个输入端,将上述的混频电路的输出信号输入到上述的可变增益相位比较器。
9.PLL电路,它的特征是它是在权利要求项7中记载的PLL电路,在该PLL电路中,上述的频率变换器由分频电路组成,输入上述的多个耦合器的输出信号的相加信号,将上述的分频电路的输出信号输入到上述的可变增益相位比较器。
10.PLL电路,它的特征是它是在权利要求项2,3,8或9中记载的PLL电路,在该PLL电路中,上述的可变增益相位比较器由希尔伯特乘法器,第一,第二,第三,第四个电流密勒电路,输出恒定电流值可变的可变电流源构成,将上述的可变电流源的输出电流输入到上述的第一个电流密勒电路,将该第一个电流密勒电路的输出电流作为上述的希尔伯特乘法器的偏置电流,分别对上述的第一个输入信号和上述的第二个入信号进行差动后输入上述的希尔伯特乘法器,分别将是上述的希尔伯特乘法器的差动输出电流的第三个信号和第四个信号输入到上述的第二个电流密勒电路和上述的第三个电流密勒电路,将上述的第二个电流密勒电路的输出电流输入到上述的第四个电流密勒电路,和将上述的第四个电流密勒电路的输出电流和上述的第三个电流密勒电路的输出电流加起来,作为上述的可变增益相位比较器的输出信号。
11.PLL电路,它的特征是它是权利要求项10中记载的PLL电路,在该PLL电路中,上述的可变电流源由多个电流密勒电路,多个开关,控制电路,基准电流发生电路构成,通过上述的控制电路的控制,将上述的多个电流密勒电路的各个输出晶体管的基极与该输出晶体管的发射极或包含上述的输出晶体管的电流密勒电路的输入晶体管的基极连接起来,将上述的基准电流发生电路的输出恒定电流输入到上述的多个电流密勒电路,将上述的多个电流密勒电路的输出电流加起来,作为上述的可变电流源的输出电流。
12.PLL电路,它的特征是它是在权利要求项5或6中记载的PLL电路,在该PLL电路中,用以输出恒定电流的基准电流发生电路置换在权利要求项10中记载的可变增益相位比较器中的可变电流源为特征的相位比较器置换上述的相位比较器,输入到该相位比较器的来自上述的可变增益相位比较器的输出信号振幅比k·T/q小。
13.无线通信终端机,它的特征是它是有被输入I,Q信号的正交调制器,与这个正交调制器的输出端连接的PLL电路,和与该PLL电路的输出端连接的功率放大器组成的发射系统,输出I,Q信号的接收系统,天线,与该天线,上述的发射系统和上述的接收系统连接的天线开关的无线通信终端机,上述的PLL电路是由在权利要求项1到12的任何一项中记载的PLL电路组成的。
14.无线通信终端机,它的特征它是在权利要求项13中记载的无线通信终端机,它是由有将声音作为模拟信号输入的话筒,将来自该话筒的模拟信号变换成数字信号的第一个AD变换器,对来自该第一个AD变换器的数字信号进行处理的第一个数字信号处理装置,将来自该第一个数字信号处理装置的数字信号变换成模拟信号,将该模拟信号输出到上述的发射系统的第一个DA变换器,将来自上述的接收系统的模拟信号作为输入信号,将该模拟信号变换成数字信号的第二个AD变换器,对来自该第二个AD变换器的数字信号进行处理的第二个数字信号处理装置,将来自该第二个数字信号处理装置的数字信号变换成模拟信号的第二个DA变换器,将来自该第二个DA变换器的模拟信号作为声音输出的扬声器的便携式电话组成的。
CNB998118842A 1998-09-17 1999-09-14 Pll电路和使用该电路的无线通信终端机 Expired - Fee Related CN1169296C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP262561/1998 1998-09-17
JP26256198A JP4056145B2 (ja) 1998-09-17 1998-09-17 Pll回路およびそれを用いた無線通信端末機器

Publications (2)

Publication Number Publication Date
CN1322402A true CN1322402A (zh) 2001-11-14
CN1169296C CN1169296C (zh) 2004-09-29

Family

ID=17377526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998118842A Expired - Fee Related CN1169296C (zh) 1998-09-17 1999-09-14 Pll电路和使用该电路的无线通信终端机

Country Status (7)

Country Link
US (3) US6996377B1 (zh)
EP (2) EP1758255B1 (zh)
JP (1) JP4056145B2 (zh)
KR (1) KR100687146B1 (zh)
CN (1) CN1169296C (zh)
DE (1) DE69934020T2 (zh)
WO (1) WO2000018014A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683569A (zh) * 2015-06-05 2018-02-09 德克萨斯仪器股份有限公司 频率检测器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056145B2 (ja) * 1998-09-17 2008-03-05 株式会社ルネサステクノロジ Pll回路およびそれを用いた無線通信端末機器
US8014724B2 (en) * 1999-10-21 2011-09-06 Broadcom Corporation System and method for signal limiting
KR20020000895A (ko) * 2000-03-21 2002-01-05 롤페스 요하네스 게라투스 알베르투스 통신 시스템
US6975686B1 (en) * 2000-10-31 2005-12-13 Telefonaktiebolaget L.M. Ericsson IQ modulation systems and methods that use separate phase and amplitude signal paths
WO2002045283A2 (en) * 2000-11-29 2002-06-06 Broadcom Corporation Integrated direct conversion satellite tuner
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
GB2389255B (en) 2002-05-31 2005-08-31 Hitachi Ltd Apparatus for radio telecommunication system and method of building up output power
GB2416254B (en) 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
GB2389251B (en) * 2002-05-31 2005-09-07 Hitachi Ltd A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
US7643847B2 (en) * 2003-02-07 2010-01-05 St-Ericsson Sa Versatile baseband signal input current splitter
EP1555756B1 (en) * 2004-01-13 2007-07-25 Harman/Becker Automotive Systems GmbH Radio receiver having adaptive frequency regulator
EP1782551B1 (en) 2004-07-30 2016-10-05 CommScope Technologies LLC Power control in a local network node (lnn)
US7535976B2 (en) * 2004-07-30 2009-05-19 Broadcom Corporation Apparatus and method for integration of tuner functions in a digital receiver
ATE555563T1 (de) 2004-07-30 2012-05-15 Andrew Richardson Signalübertragungsverfahren aus einem lokalen netzwerkknoten
EP1779625B1 (en) 2004-07-30 2018-10-17 CommScope Technologies LLC A local network node
US7154346B2 (en) * 2004-07-30 2006-12-26 Broadcom Corporation Apparatus and method to provide a local oscillator signal
JP4752272B2 (ja) * 2005-01-05 2011-08-17 ソニー株式会社 通信装置
EP1897235A2 (en) * 2005-05-25 2008-03-12 R.F. Magic Inc. Oscillator coupling to reduce spurious signals in receiver circuits
US7818078B2 (en) * 2005-06-06 2010-10-19 Gonzalo Fuentes Iriarte Interface device for wireless audio applications
US10044381B2 (en) * 2012-02-23 2018-08-07 Qualcomm Incorporated Wireless device with filters to support co-existence in adjacent frequency bands
KR101351589B1 (ko) 2013-01-30 2014-01-16 한국과학기술원 다중 안테나 송수신 시스템
US9252790B2 (en) * 2014-04-11 2016-02-02 Qualcomm Incorporated Locking multiple voltage-controlled oscillators with a single phase-locked loop
US9455666B2 (en) * 2015-02-13 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple frequency LC voltage controlled oscillator scheme
EP4618420A3 (en) * 2020-02-07 2025-11-26 IQM Finland Oy Control arrangement and method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843632A (ja) 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
FR2564663B1 (fr) 1984-05-15 1986-09-19 Radiotechnique Demodulateur de frequence a largeur de bande ajustable
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
US4952889A (en) * 1989-04-28 1990-08-28 Motorola, Inc. Loop filter modulated synthesizer
US5175729A (en) * 1991-06-05 1992-12-29 Motorola, Inc. Radio with fast lock phase-locked loop
FR2685583B1 (fr) 1991-12-23 1997-01-03 Applic Gles Electr Meca Synthetiseur de frequences multibande.
JPH05315950A (ja) * 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd Pll回路
CN1047898C (zh) * 1993-03-18 1999-12-29 东芝株式会社 频率合成器
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
JPH0967044A (ja) 1995-08-30 1997-03-11 Canon Inc シート積載有無状態検出装置及び画像処理装置
JPH09186587A (ja) * 1995-12-31 1997-07-15 Kenwood Corp Pll回路
KR100193862B1 (ko) * 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
US5821874A (en) * 1996-03-19 1998-10-13 Sony Corporation Messaging terminal with voice notification
JPH09289447A (ja) * 1996-04-22 1997-11-04 Sony Corp Pll回路
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Pll回路およびそれを用いた無線通信端末機器
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
US6208875B1 (en) * 1998-04-08 2001-03-27 Conexant Systems, Inc. RF architecture for cellular dual-band telephones
JP4056145B2 (ja) * 1998-09-17 2008-03-05 株式会社ルネサステクノロジ Pll回路およびそれを用いた無線通信端末機器
JP4036636B2 (ja) * 2001-11-26 2008-01-23 アジレント・テクノロジーズ・インク 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683569A (zh) * 2015-06-05 2018-02-09 德克萨斯仪器股份有限公司 频率检测器
CN107683569B (zh) * 2015-06-05 2022-05-10 德克萨斯仪器股份有限公司 频率检测器

Also Published As

Publication number Publication date
US6996377B1 (en) 2006-02-07
WO2000018014A1 (en) 2000-03-30
CN1169296C (zh) 2004-09-29
US20050215222A1 (en) 2005-09-29
KR100687146B1 (ko) 2007-02-27
US20030143960A1 (en) 2003-07-31
KR20010085815A (ko) 2001-09-07
EP1115205A1 (en) 2001-07-11
EP1758255A2 (en) 2007-02-28
EP1115205A4 (en) 2004-03-24
DE69934020T2 (de) 2007-06-21
US7333779B2 (en) 2008-02-19
JP4056145B2 (ja) 2008-03-05
DE69934020D1 (de) 2006-12-28
EP1115205B1 (en) 2006-11-15
EP1758255B1 (en) 2014-03-26
JP2000091915A (ja) 2000-03-31
EP1758255A3 (en) 2010-11-24
US6970683B2 (en) 2005-11-29

Similar Documents

Publication Publication Date Title
CN1322402A (zh) Pll电路和用该电路的无线通信终端机
CN100517985C (zh) 发送电路和使用了该电路的收发机
JP5844294B2 (ja) デルタ−シグマ・ディジタル/アナログ・コンバータ付きの効率的ハードウェアのトランシーバ
CN1647396B (zh) 发射机和使用发射机的无线通信装置
CN1156988C (zh) 发送和接收至少两个频段的射频信号的收发信机
JPH07245568A (ja) ラジオ受信機
CN1977507A (zh) 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置
JP2005507582A5 (zh)
JP4705041B2 (ja) フィードバックを有するミキサ
JP2006191278A (ja) 利得制御変調/復調回路及びこれを用いた通信装置
JP2005184608A (ja) 通信用半導体集積回路
US5457424A (en) Quadrature demodulator operable over different IF frequencies
CN1259001A (zh) 无线电话发射机/接收机
US20060068726A1 (en) Transmitter and radio communication terminal using the same
US20060279444A1 (en) Transmitter using vertical BJT
WO2003003596A1 (en) Receiver
US20130165055A1 (en) Output stage for wireless transmitter
CN119448940B (zh) 一种混频器电路
JP2003174330A (ja) イメージリジェクションミキサ及びこれを用いた受信装置
JP2008131566A (ja) ミキサ回路、直交ミキサ回路及びミキサ回路を用いた携帯電子機器
JP2002094329A (ja) マイクロ波帯ダブルバランス型ミキサ回路
WO2003001691A1 (fr) Recepteur et composant composite
JPH06104947A (ja) 通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20160914

CF01 Termination of patent right due to non-payment of annual fee