[go: up one dir, main page]

JP2006191278A - 利得制御変調／復調回路及びこれを用いた通信装置 - Google Patents

利得制御変調／復調回路及びこれを用いた通信装置 Download PDF

Info

Publication number
JP2006191278A
JP2006191278A JP2005000560A JP2005000560A JP2006191278A JP 2006191278 A JP2006191278 A JP 2006191278A JP 2005000560 A JP2005000560 A JP 2005000560A JP 2005000560 A JP2005000560 A JP 2005000560A JP 2006191278 A JP2006191278 A JP 2006191278A
Authority
JP
Japan
Prior art keywords
circuit
signal
gain control
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005000560A
Other languages
English (en)
Other versions
JP2006191278A5 (ja
JP4752272B2 (ja
Inventor
Hideo Morohashi
英雄 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005000560A priority Critical patent/JP4752272B2/ja
Priority to DE602005025303T priority patent/DE602005025303D1/de
Priority to EP05258001A priority patent/EP1679789B1/en
Priority to KR1020060000802A priority patent/KR101212857B1/ko
Priority to US11/325,670 priority patent/US7877065B2/en
Priority to CNB2006100513116A priority patent/CN100542017C/zh
Publication of JP2006191278A publication Critical patent/JP2006191278A/ja
Publication of JP2006191278A5 publication Critical patent/JP2006191278A5/ja
Application granted granted Critical
Publication of JP4752272B2 publication Critical patent/JP4752272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K3/00—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing
    • F16K3/02—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing with flat sealing faces; Packings therefor
    • F16K3/16—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing with flat sealing faces; Packings therefor with special arrangements for separating the sealing faces or for pressing them together
    • F16K3/18—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing with flat sealing faces; Packings therefor with special arrangements for separating the sealing faces or for pressing them together by movement of the closure members
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/04—Construction of housing; Use of materials therefor of sliding valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K3/00—Gate valves or sliding valves, i.e. cut-off apparatus with closing members having a sliding movement along the seat for opening and closing
    • F16K3/30—Details
    • F16K3/314—Forms or constructions of slides; Attachment of the slide to the spindle
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00—Other details not peculiar to particular types of valves or cut-off apparatus
    • F16K51/02—Other details not peculiar to particular types of valves or cut-off apparatus specially adapted for high-vacuum installations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】
変調／復調を構成するミキサに利得制御増幅器を設ける。
【解決手段】
第１と第２の基準電位間に、入力信号と発振信号が供給され前記入力信号を変調／復調するミキサ回路と、前記ミキサ回路の出力信号が供給され制御信号により利得が制御されるパイ型負荷を有する利得制御増幅器が接続され、利得制御増幅器の段数を削減することにより、温度特性と線形性を向上させるとともに消費電流を削減する。
【選択図】図２

Description

本発明は、たとえば移動体通信装置などにおける直交変調器とこれに接続されて利得制御する利得制御増幅器に関する。
図７に一般的なＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：符号分割多重）方式携帯電話のＢＢ（Ｂａｓｅ ｂａｎｄ；ベースバンド）部からアンテナ端出力までのブロック図を示す。
図７に直交変調器とＧＣＡ回路（利得制御増幅器）さらにＰＡ（パワーアンプ）などで構成される送信系のブロック構成を示す。
ＢＢ（ベースバンド）端子がＩ，Ｑの直交変調器（ＭＯＤ）２０２に接続され、ベースバンド信号を８００ＭＨｚや２ＧＨｚ帯域のＲＦ信号に変換する。Ｉ，Ｑ直交変調器２０２の出力はＧＣＡ回路（利得制御増幅器）２０３Ａ〜２０３Ｃに接続され、ＭＯＤ２０２から出力されたＲＦ信号が増幅される。このＧＣＡ回路１段で約３０ｄＢの利得がある。ＧＣＡ回路２０３Ａ〜２０３Ｃで約８０ｄＢの利得が必要なため３段ＧＣＡ回路が必要である。
ＧＣＡ回路２０３Ｃの出力はＳＡＷフィルタ２０５に接続され、送信信号をＳＡＷフィルタ２０５のバンドパスフィルタで周波数を選択し不要な高調波を除去し、希望の周波数帯域の信号のみを出力する。
ＳＡＷフィルタ２０５から出力された送信信号はＰＡ（パワーアンプ）２０６でさらに電力増幅され、次段のＤＵＰ（デュープレックサー）２０７を介してＡＮＴ（アンテナ）２０８に供給され、出力される。
上述したように、たとえばＣＤＭＡ方式携帯電話の場合、利得制御範囲は８０ｄＢ以上必要とされるので、良好な制御直線性及び温度特性であることが要求される。
そのため利得制御増幅器(ＧＣＡ回路)は３段以上で構成されるのが一般的であり、また変調器（回路）は利得制御しないのが一般的である。
またＭＯＤ（変調器）２０２の後段に接続されている３段利得制御増幅器（ＧＣＡ回路）に関し、図８に示す回路構成が用いられている。
図８に示すＧＣＡ回路２５０の回路構成について述べる。ＮＰＮトランジスタ２５１と２５２のエミッタが共通接続され、ＮＰＮトランジスタ２５１のコレクタと電源Ｖｃｃ間に負荷Ｚ１Ｃが接続され、ＮＰＮトランジスタ２５２のコレクタは電源Ｖｃｃに接続される。ＮＰＮトランジスタ２５１，２５２の共通エミッタにはＭＯＤ２０２の出力信号がたとえば、電圧−電流変換回路などを介して信号電流として供給され、また両トランジスタのベース間に制御電圧Ｖｃが供給される。
この制御電圧ＶｃによりＧａｉｎが制御され、ＮＰＮトランジスタ２５２のコレクタから出力電圧が取り出される。
以下ＭＯＤ２０２とＧＣＡ回路２０３Ａ〜２０３Ｃの回路動作について説明する。しかし変調器（回路）の動作については一般的であるため省略し、その出力を利得制御するＧＣＡ２０３Ａ〜２０３Ｃ（図8のＧＣＡ回路２５０）について説明する。特に、このＧＣＡ回路２５０の温度バラツキの大きさを示すための動作説明を加える。
図８に示したＧＣＡ回路２５０のＮＰＮトランジスタ２５１のコレクタ出力電圧Ｖｏは、以下となる。

Vo=Z1×I1 ・・・（１）

次に以下の関係式が成り立つ。

Vbe1=Vt×ln(I1/Is) ・・・（２）

Vbe2=Vt×ln(I2/Is) ・・・（３）
・・・Vt；サーマル電圧

Io=I1+I2 ・・・（４）

（２）,(３)式より

Vc=Vbe1-Vbe2=Vt×ln(I1/I2) ・・・（５）

(5)式より

I1=I2×exp(Vc/Vt) ・・・（６）

となる。（６）式を（４）式に代入し、I1,I2を求めると

I1=Io/[1+exp(-Vc/Vt)] ・・・（７）

I2=Io/[1+exp(Vc/Vt)] ・・・（８）

が得られ、（７）式を（１）式に代入すると

Vo=Z1×Io/[1+exp(-Vc/Vt)] ・・・（９）

となる。Gain特性を検討するため、仮に入力電圧Vi=1、Z1=Io=1と置くと、

利得Gain=Vo/Vi=1/[1+exp(-Vc/Vt)] ・・・（１０）

となる。
この（１０）式をグラフ化すると、図９のようになる。
横軸に制御電圧Ｖｃを−０．２Ｖから＋０．２Ｖまでの範囲を０．１Ｖステップの目盛で示し、縦軸にＧａｉｎを１０ｄＢステップの目盛で、０ｄＢから−９０ｄＢの範囲を示している。また温度条件を２７℃、−２５℃、８５℃と３つに設定した場合について、制御電圧Ｖｃに対するそれぞれのＧａｉｎ特性を示してある。
制御電圧Ｖｃが＋０．２Ｖから＋０．１Ｖの範囲では、温度条件に係わらず減衰量はほとんど０ｄＢで、またＶｃが０．１Ｖから０Ｖの範囲でも減衰特性はほぼ同じで、０Ｖで約―６ｄＢである。Ｖｃが０Ｖ以下になると減衰量の温度依存性が出てくる。Ｖｃが−０．１において、８５℃で約―２７ｄＢ、２７℃で約−３４ｄＢ、−２５℃で約−４１ｄＢとなり、その差最大で１０ｄＢ以上となり、温度に対するばらつきが大きくなることを示している。
また、Ｖｃが−０．２Ｖになると、各減衰量は８５℃で約―５４ｄＢ、２７℃で約−６７ｄＢ、−２５℃で約−８２ｄＢとなり、その差は最大で２５ｄＢ以上となり、さらに温度に対するばらつきが大きいことを示している。
このように、図８に示したＧＣＡ回路２５０は良好な制御直線性及び温度特性とは言い難い。
また、図７、図８、図９における無線通信装置とＧＣＡ回路は、ＧＣＡ回路を３段構成にしているため、消費電流が大きくなり、また３段構成とするため素子数が増えＩＣ化する場合チップ面積が大きくなるなどの問題点がある。
特開平１１−１３６０５１号公報 特開平８−２２３２３３号公報
以上述べたように、直交変調器ＭＯＤと３段構成の利得制御増幅器（ＧＣＡ回路）を設けた場合、ＧＣＡ回路を３段構成にしているため、消費電流が大きくなり、またそれに伴って素子数が増えＩＣ化する場合チップ面積が大きくなるなどの問題点がある。さらに、ＧＣＡ回路を図８に示す回路構成にすると、制御直線性と温度特性に問題がある。
これらの問題を解決するために、本発明においては変調器と利得制御増幅器（ＧＣＡ回路）の一部を組み合わせる回路構成とし、ＭＯＤからの出力信号を電圧に変換する必要が無く電流でＲＦ信号を授受することができようにする。それによって、ＭＯＤ出力において、ＲＦ電流からＲＦ電圧に変換するＩ−Ｖ変換回路や電圧レベルシフトを行うエミッタフォロアー回路などが不要になり、消費電流を削減できると共にチップ面積を縮小できるようにした。また、ＭＯＤからＧＣＡ回路もレイアウトをし易くした。
ＲＦ信号を電流信号としてＧＣＡ回路に供給するようにしたので、配線容量の問題を回避でき、周波数特性も改善できる。
また、ＭＯＤと組み合わせるＧＣＡ回路の回路構成とさらにその後段のＧＣＡ回路の新たな回路構成により、ＧＣＡ回路の直線性と温度特性を向上させた。
本発明の利得制御変調／復調回路は、第１の基準電位と、第２の基準電位と、入力信号と発振信号が供給され前記入力信号を変調／復調するミキサ回路と、前記ミキサ回路の出力信号が供給され制御信号により利得が制御される利得制御回路と、を有し、前記第１と前記第２の基準電位間に前記利得制御回路と前記ミキサ回路が接続されたことを特徴とする。
本発明の利得制御変調／復調回路は、ベースバンド信号を増幅する第１と第２の増幅器と、前記第１と第２の増幅器の出力信号と発振信号が供給され、４個のトランジスタを有し、第１と第２の変調信号を出力するギルバート型掛算器と、前記第１と第２の変調信号が供給され、制御信号により利得が制御される前記ギルバート型掛算器の出力と基準電位間に設けられた第１と第２の利得制御回路とを有する。
本発明の通信装置は、ベースバンド信号を処理するベースバンド処理回路と、該ベースバンド処理回路からの出力信号を変調／復調し、該変調／復調された信号の利得を制御信号で制御する利得制御変調／復調回路を有する通信装置であって、前記利得制御変調／復調回路は、第１の基準電位と、第２の基準電位と、入力信号と発振信号が供給され前記入力信号を変調／復調するミキサ回路と、前記ミキサ回路の出力信号が供給され制御信号により利得が制御される利得制御回路と、を有し、前記第１と前記第２の基準電位間に前記利得制御回路と前記ミキサ回路が接続されたことを特徴とする。
本発明の通信装置は、ベースバンド信号を処理するベースバンド処理回路と、該ベースバンド処理回路からの出力信号を変調／復調し、該変調／復調された信号の利得を制御信号で制御する利得制御変調／復調回路を有する通信装置であって、前記利得制御変調／復調回路は、前記ベースバンド処理回路の出力信号と発振信号が供給され、４個のトランジスタを有し、第１と第２の変調信号を出力するギルバート型掛算器と、前記第１と第２の変調信号が供給され、制御信号により利得が制御される前記ギルバート型掛算器の出力と基準電位間に設けられた第１と第２の利得制御回路とを有する。
本発明の利得制御変調／復調回路（器）を用いることにより、利得制御増幅器を兼用し、利得制御増幅器の段数を削減できるため、低消費電流化が可能となると共に、直線性や温度特性も向上させた。
図1に本発明の利得制御変調回路（器）を用いた通信装置１０の送信ブロックのブロック構成を示す。図１に示す通信装置１０は、ＢＢ（ベースバンド）ブロック、ＭＯＤブロック、ＲＦＡＧＣブロックで構成されている。
ＢＢブロックは、Ｉ（同相）信号、Ｑ（直交位相）信号がそれぞれ供給される電圧増幅器、またはＶＩ（電圧−電流）変換回路１３，１４で構成される。Ｉ，Ｑ信号はこのＢＢブロックで電圧を増幅して、電圧を電流に変換した後ＭＯＤブロックのミキサ１５，１６にベースバンド信号を出力する。
ＭＯＤブロックは、本発明においては、上述のミキサ１５，１６、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｏｌ Ｏｓｃｉｌｌａｔｏｒ）２１、Ｄｉｖ（分周器）２２、ＲＦ合成器１７、さらにＲＦＡＧＣの１段を構成する利得制御増幅器（ＧＣＡ回路）１８で構成されている。
ＢＢブロックのＶＩ変換回路１３，１４から出力された信号がミキサ１５，１６に供給される。一方このミキサ１５，１６にはＶＣＯ２１からの発振信号がＤｉｖ２２で分周され発振信号±ＬＯ＿Ｉ，±ＬＯ＿Ｑが供給される。そしてこのミキサ１５，１６の出力端子から出力されるＲＦ信号は一般に電圧ＲＦ信号であるが、図１に示すようにミキサ１５，１６出力は電流出力とした。この電流（ＲＦ）信号は、ＲＦ合成器１７でＲＦ電流信号が合成されてＧＣＡ回路１８に電流ＲＦ信号が出力される。
ＧＣＡ回路１８はＭＯＤブロックの一部に構成されていて、制御電圧（Ｖｃ）により利得が制御され、ＲＦ（電流）合成器１７から供給された電流ＲＦ信号の振幅を制御された利得に応じて増幅し、後段のＲＦＡＧＣブロックを構成するＧＣＡ回路（１９）に出力する。
ＲＦＡＧＣ（ＲＦ自動利得制御増幅器）ブロックは、従来は３段構成であったが、１段のＧＣＡ回路（１８）はＭＯＤブロックに構成されているので、本発明においては２段構成（１９，２０）となっている。
このように、本発明におけるＭＯＤブロックは変調器と利得制御増幅器の一部を組み合わせる回路構成とし、またＭＯＤからの出力信号を電圧に変換する必要が無く電流でＲＦ信号を授受することができようにした。それによって、ＭＯＤ出力において、ＲＦ電流からＲＦ電圧に変換するＩ−Ｖ変換回路や電圧レベルシフトを行うエミッタフォロアー回路などが不要になり、消費電流を削減できると共にチップ面積を縮小できるようにした。また、ＭＯＤからＧＣＡ回路へのレイアウトをし易くした。
ＲＦ信号を電流信号としてＧＣＡ回路に供給するようにしたので、配線容量の問題を回避でき、周波数特性も改善できる。
また、ＭＯＤと組み合わせるＧＣＡ回路の回路構成とさらにその後段のＧＣＡ回路の新たな回路構成により、ＧＣＡ回路の直線性と温度特性を向上させることができる。
つぎに図１に示した、通信装置の主要部の一部であるＢＢブロックとＭＯＤブロックの実施形態例を図２に示す。
図２に示すように、ＢＢブロックはＩ信号を増幅する差動増幅器とＱ信号を増幅する差動増幅器で構成されている。ここでは電圧増幅型の回路構成についてのべるが、これに限定されるべきでなく、電流増幅型の増幅器などでも良い。この実施形態例については後述する。
Ｉ信号を増幅する差動増幅器において、ＮＰＮトランジスタ５１のエミッタとＮＰＮトランジスタ５２のエミッタが共通接続され、この共通接続点は定電流源Ｉ１０を介してグランドに接続されている。ＮＰＮトランジスタ５１とＮＰＮトランジスタ５２のベース間にＶＩ（Ｉ）信号が供給され、各コレクタは一方のミキサの入力と接続されている。
また、Ｑ信号を処理する回路も同様に、ＮＰＮトランジスタ５３のエミッタとＮＰＮトランジスタ５４のエミッタが共通接続され、この共通接続点は定電流源Ｉ１１を介してグランドに接続されている。ＮＰＮトランジスタ５３とＮＰＮトランジスタ５４のベース間にＶＱ（Ｑ）信号が供給され、各コレクタは他方のミキサの入力と接続されている。
つぎにＭＯＤブロックについて述べる。このＭＯＤブロックは主にギルバート型掛算器で構成されていている。具体的には、Ｉ信号を変調するミキサとＱ信号を変調するミキサ、さらにこのミキサ出力の電流ＲＦ信号を合成するＲＦ合成器１７とＧＣＡ回路１８とで構成されている。
具体的には、Ｉ信号を変調するミキサにおいて、ＮＰＮトランジスタ５５のエミッタはＮＰＮトランジスタ５６のエミッタと共通接続され、この共通接続点が上述したＢＢブロックの差動増幅器を構成するＮＰＮトランジスタ５１のコレクタに接続される。またＮＰＮトランジスタ５７のエミッタはＮＰＮトランジスタ５８のエミッタと共通接続され、この共通接続点が上述したＢＢブロックの差動増幅器を構成するＮＰＮトランジスタ５２のコレクタに接続される。ＮＰＮトランジスタ５５のベースはＮＰＮトランジスタ５８のベースに接続され発振信号＋ＬＯ＿Ｉが供給され、ＮＰＮトランジスタ５６のベースはＮＰＮトランジスタ５７のベースに接続され発振信号−ＬＯ＿Ｉが供給される。
Ｑ信号を変調するミキサにおいて、ＮＰＮトランジスタ５９のエミッタはＮＰＮトランジスタ６０のエミッタと共通接続され、この共通接続点が上述したＢＢブロックの差動増幅器を構成するＮＰＮトランジスタ５３のコレクタに接続される。またＮＰＮトランジスタ６１のエミッタはＮＰＮトランジスタ６２のエミッタと共通接続され、この共通接続点が上述したＢＢブロックの差動増幅器を構成するＮＰＮトランジスタ５４のコレクタに接続される。ＮＰＮトランジスタ５９ベースはＮＰＮトランジスタ６２のベースに接続され発振信号＋ＬＯ＿Ｑが供給され、ＮＰＮトランジスタ６０のベースはＮＰＮトランジスタ６１のベースに接続され発振信号−ＬＯ＿Ｑが供給される。
ＮＰＮトランジスタ５５のコレクタとＮＰＮトランジスタ５７のコレクタが接続され＋Ｉｍｉｘ＿Ｉの信号を出力する。ＮＰＮトランジスタ５６のコレクタとＮＰＮトランジスタ５８のコレクタが接続され−Ｉｍｉｘ＿Ｉの信号を出力する。同様に、ＮＰＮトランジスタ５９のコレクタとＮＰＮトランジスタ６１のコレクタが接続され＋Ｉｍｉｘ＿Ｑの信号を出力する。ＮＰＮトランジスタ６０のコレクタとＮＰＮトランジスタ６２のコレクタが接続され−Ｉｍｉｘ＿Ｑの信号を出力する。
つぎにＲＦ合成回路１７に相当する回路構成について述べる。それぞれのミキサはオープンコレクタの回路構成となっているので、各コレクタを接続することにより構成することができる。
ＮＰＮトランジスタ５５とＮＰＮトランジスタ５７のコレクタ共通接続点とＮＰＮトランジスタ５９とＮＰＮトランジスタ６１のコレクタ共通接続点が接続され、＋Ｉｍｉｘ＿Ｉと＋Ｉｍｉｘ＿Ｑと電流合成され、＋Ｉｍｏｄの変調されたＲＦ電流が出力される。
また、ＮＰＮトランジスタ５６とＮＰＮトランジスタ５８のコレクタ共通接続点とＮＰＮトランジスタ６０とＮＰＮトランジスタ６２のコレクタ共通接続点が接続され、−Ｉｍｉｘ＿Ｉと−Ｉｍｉｘ＿Ｑが電流合成され、−Ｉｍｏｄの変調されたＲＦ電流が出力される。
つぎにＲＦ合成器１７のＲＦ信号レベルを制御電圧により制御するＧＣＡ回路１８について述べる。このＧＣＡ回路１８は、ＭＯＤブロックの一部として構成されているところに特徴があり、たとえば差動型増幅器で構成されている。
ＲＦ合成回路１７の出力である、＋ＩｍｏｄがＮＰＮトランジスタ６５とＮＰＮトランジスタ６６の共通エミッタに接続され、ＮＰＮトランジスタ６５コレクタは負荷Ｚ１（７１）を介して電源Ｖｃｃに接続され、このコレクタから出力電圧が取り出される。またＮＰＮトランジスタ６６のコレクタは直接電源Ｖｃｃに接続される。
−ＩｍｏｄがＮＰＮトランジスタ６７とＮＰＮトランジスタ６８の共通エミッタに接続され、ＮＰＮトランジスタ６８コレクタは負荷Ｚ１（７２）を介して電源Ｖｃｃに接続され、このコレクタから出力電圧が取り出される。またＮＰＮトランジスタ６７のコレクタは直接電源Ｖｃｃに接続される。
ＮＰＮトランジスタ６５のベースとＮＰＮトランジスタ６８のベースが共通接続され、制御電圧＋Ｖｃが供給される。また、ＮＰＮトランジスタ６６のベースとＮＰＮトランジスタ６７のベースが共通接続され、制御電圧−Ｖｃが供給される。
図２に示すＢＢブロックとＭＯＤブロックの動作について述べる。ＢＢブロックのＮＰＮトランジスタ５１，５２の両ベース間にＶＩ（Ｉ）信号が供給され、増幅されてそれぞれのコレクタから＋Ｉ＿ＢＢＩと−Ｉ＿ＢＢＩの電流信号が出力される。＋Ｉ＿ＢＢＩ信号はミキサを構成するＮＰＮトランジスタ５５，５６の共通エミッタに供給される。−Ｉ＿ＢＢＩ信号はミキサを構成するＮＰＮトランジスタ５７，５８の共通エミッタに供給され、ＮＰＮトランジスタ５５，５８のベースには発振信号＋ＬＯ＿ＩがＮＰＮトランジスタ５６，５７のベースには−ＬＯ＿Ｉがそれぞれ供給される。ＮＰＮトランジスタ５５とＮＰＮトランジスタ５７のコレクタ出力を加算して変調信号＋Ｉｍｉｘ＿Ｉを出力する。また同様に、ＮＰＮトランジスタ５６とＮＰＮトランジスタ５８のコレクタ出力を加算して変調信号−Ｉｍｉｘ＿Ｉを出力する。
Ｑ信号の変調についても同様に、ＢＢブロックのＮＰＮトランジスタ５３，５４の両ベース間にＶＱ（Ｑ）信号が供給され、増幅されてそれぞれのコレクタから＋Ｉ＿ＢＢＱと−Ｉ＿ＢＢＱの電流信号が出力される。＋Ｉ＿ＢＢＱ信号はミキサを構成するＮＰＮトランジスタ５９，６０の共通エミッタに供給される。−Ｉ＿ＢＢＱ信号はミキサを構成するＮＰＮトランジスタ６１，６２の共通エミッタに供給され、ＮＰＮトランジスタ５９，６２のベースには発振信号＋ＬＯ＿Ｑが、またＮＰＮトランジスタ６０，６１のベースには−ＬＯ＿Ｑがそれぞれ供給される。ＮＰＮトランジスタ５９とＮＰＮトランジスタ６１のコレクタ出力を加算して変調信号＋Ｉｍｉｘ＿Ｑを出力する。また同様に、ＮＰＮトランジスタ６０とＮＰＮトランジスタ６２のコレクタ出力を加算して変調信号−Ｉｍｉｘ＿Ｑを出力する。
変調信号＋Ｉｍｉｘ＿Ｉと＋Ｉｍｉｘ＿Ｑが加算されて＋ＩｍｏｄのＲＦ変調信号が得られる。また変調信号−Ｉｍｉｘ＿Ｉと−Ｉｍｉｘ＿Ｑが加算されて−ＩｍｏｄのＲＦ変調信号が得られる。そして、ミキサで得られたそれぞれの変調信号＋Ｉｍｏｄ、−ＩｍｏｄをＧＣＡ回路１８に供給する。
ＧＣＡ回路１８において、制御電圧Ｖｃ（，−Ｖｃ）を可変して利得を可変して、ＮＰＮトランジスタ６５のコレクタ、ＮＰＮトランジスタ６８のコレクタからＲＦ信号を取り出す。このＧＣＡ回路については、図８に示した回路構成とその特性も同じである。
しかし、このＧＣＡ回路１８については後述する（図３，５に示す）ように、他の実施形態例の回路構成であってもよく、これらの回路構成に限定されるべきものではない。
上述したように、変調器（回路）とこれを用いた通信装置はＧＣＡ回路をＭＯＤの一部に組み合わせたことにより、ＭＯＤ出力信号を電圧に変換する必要が無く電流でＲＦ信号を授受することができる。それによって、ＭＯＤ出力において、ＲＦ電流からＲＦ電圧に変換するＩ−Ｖ変換回路や電圧レベルシフトを行うエミッタフォロアー回路などが不要になり、消費電流を削減できると共にチップ面積を縮小できるようにした。また、ＭＯＤからＧＣＡ回路もレイアウトをし易くした。
ＲＦを電流信号としてＧＣＡ回路に供給するようにしたので、配線容量の問題を回避でき、周波数特性も改善できる。
図２の通信装置５０において、ＢＢブロック７０はバイポーラトランジスタを用いた２個の差動増幅器で構成した。ＢＢブロックに用いるベースバンド信号を処理する回路はこれ以外に、後述する図４に示すたとえばＭＯＳトランジスタなどで構成したＶＩ変換回路を用いて構成することもできるが、本発明はこれらの回路に限定されるべきものではない。
つぎに、他の実施形態例であるＢＢブロック部とＭＯＤブロックを有する通信装置９０の構成について図３を用いて述べる。
図３において、ＢＢブロックを構成する回路構成とＭＯＤブロックの一部を構成するＧＣＡ回路の回路構成が図２の対応ブロックと異なっている。しかし、ＭＯＤブロックを構成するミキサの回路構成は図２に示した回路構成と同じであり、またＭＯＤ全体の動作は図２と基本的に同じであるので詳細な説明は省略し、各ブロックの動作について説明する。
図３において、ＢＢブロック回路１１０はＶＩ変換回路１２０Ａ，１２０Ｂの２個のＶＩ変換回路で構成されていて、その実施形態例の回路構成であるＶＩ変換回路１２０を図４に示す。
図４に示すように、ＰＭＯＳトランジスタ１２５とＰＭＯＳトランジスタ１２６で差動増幅器を構成し、出力信号はカレントミラー回路を用いて電流出力とする構成となっている。
＋Ｖｉｎの信号経路において、電源Ｖｃｃに定電流源Ｉ１２０の一方の端子が接続され、他方の端子はＰＭＯＳトランジスタ１２５のソースと、オペアンプ１２７の反転入力端子と抵抗１２９の一方の端子とに接続されている。オペアンプ１２７の非反転入力端子に入力信号Ｖｉｎが供給される。出力はＰＭＯＳトランジスタ１２５のゲートに接続されている。このＰＭＯＳトランジスタ１２５のドレインはソース接地のＮＭＯＳトランジスタ１２１のドレインとゲートに接続される。またＮＭＯＳトランジスタ１２１のゲートはカレントミラーを構成するソース接地型のＮＭＯＳトランジスタ１２２のゲートに接続され、このＮＭＯＳトランジスタ１２２のドレインから出力信号が電流として出力される。
ここで、カレントミラーを構成するＮＭＯＳトランジスタ１２１とＮＭＯＳトランジスタ１２２の面積比（ゲート幅の比）は１：ｍと設定し、ＮＭＯＳトランジスタ１２１に流れる電流のｍ倍の電流をＮＭＯＳトランジスタ１２２のドレインから出力するようにしている。
一方、−Ｖｉｎの信号経路において、電源Ｖｃｃに定電流源Ｉ１２１の一方の端子が接続され、他方の端子はＰＭＯＳトランジスタ１２６のソースと、オペアンプ１２８の反転入力端子と抵抗１２９の他方の端子とに接続されている。オペアンプ１２８の非反転入力端子に入力信号−Ｖｉｎが供給される。出力はＰＭＯＳトランジスタ１２６のゲートに接続されている。このＰＭＯＳトランジスタ１２６のドレインはソース接地のＮＭＯＳトランジスタ１２３のドレインとゲートに接続される。またＮＭＯＳトランジスタ１２３のゲートはカレントミラーを構成するソース接地ＮＭＯＳトランジスタ１２４のゲートに接続され、このＮＭＯＳトランジスタ１２４のドレインから出力信号が電流として出力される。
ここで、カレントミラーを構成するＮＭＯＳトランジスタ１２３とＮＭＯＳトランジスタ１２４の面積比（ゲート幅の比）は１：ｍと設定し、ＮＭＯＳトランジスタ１２３に流れる電流のｍ倍の電流をＮＭＯＳトランジスタ１２４のドレインから出力するようにしている。
つぎに、このＶＩ変換回路１２０の動作について述べる。
入力信号Ｖｉｎがオペアンプ１２７の入力で端子Ａの電圧と比較され、その差電圧が差動増幅器を構成するＰＭＯＳトランジスタ１２５のゲートに供給され、電流を増減してソース電圧の端子ＡがＶｉｎに等しくなるように帰還がかかる。同様に−Ｖｉｎがオペアンプ１２８の入力で端子Ｂの電圧と比較され、その差電圧がＰＭＯＳトランジスタ１２６のゲートに供給され、電流を増減して端子Ｂの電圧が−Ｖｉｎに等しくなるように帰還がかかる。そして、入力電圧（Ｖｉｎ，−Ｖｉｎ）がレベルシフトされて増幅器の端子Ａ，Ｂにそれぞれ出力される。
その結果、端子Ａと端子Ｂ間に発生した電圧差を抵抗１２９で電流に変換する。この電流即ち信号電流（交流）が図４に示すようにＰＭＯＳトランジスタ１２６、ＮＭＯＳトランジスタ１２３、ＮＭＯＳトランジスタ１２１、ＰＭＯＳトランジスタ１２５さらに抵抗１２９と流れる。
ＮＭＯＳトランジスタ１２１とＮＭＯＳトランジスタ１２２はカレントミラー回路を構成しているので、ＮＭＯＳトランジスタ１２１に流れる電流をｍ倍した電流がＮＭＯＳトランジスタ１２２のドレインから信号電流が流れる。また同様に、ＮＭＯＳトランジスタ１２３に流れる電流をｍ倍した電流がＮＭＯＳトランジスタ１２４のドレインから信号電流が流れる。
図４に示した入力信号Ｖｉｎが図３に示したＢＢブロックの入力信号ＶＩ信号のとき、ＶＩ変換回路１２０をＶＩ変換回路１２０Ａとし、入力信号ＶｉｎがＶＱ信号のとき、ＶＩ変換回路１２０をＶＩ変換回路１２０Ｂとする。
図３のＶＩ変換回路１２０Ａにおいて、Ｖｉｎ（ＶＩ）信号が入力され、その結果ＮＭＯＳトランジスタ１２２のドレインから出力された信号電流（−Ｉ＿ＢＢＩ）はミキサを構成するＮＰＮトランジスタ９７，９８の共通エミッタに供給される。またＮＭＯＳトランジスタ１２４のドレインから出力される信号電流（＋Ｉ＿ＢＢＩ）はミキサを構成するＮＰＮトランジスタ９５，９６の共通エミッタに供給される。
またＶＩ変換器１２０Ｂにおいても同様に、入力信号Ｖｉｎ（ＶＱ）が供給されると、カレントミラーを構成するＮＭＯＳトランジスタの各ドレインから出力される信号電流はミキサを構成するＮＰＮトランジスタ１０１，１０２、ＮＰＮトランジスタ９９，１００の共通エミッタにそれぞれ供給される。
図４に示すＶＩ変換回路１２０において、出力トランジスタ、ＮＭＯＳトランジスタ１２２，１２４の各ドレインは直接ミキサを構成するＮＰＮトランジスタ９９，１００、ＮＰＮトランジスタ１０１，１０２の共通エミッタに接続されている。ＢＢブロック、ミキサ、利得制御増幅器（ＧＣＡ回路）を電源Ｖｃｃとグランド間に接続するとき、ＶＩ変換回路１２０にはＮＭＯＳトランジスタ１２２，１２４のＶＤＳ（ドレイン−ソース間）電圧だけ必要でその電圧は小さくでき、それ以外の電圧（Ｖｃｃ−ＶＤＳ）はミキサと利得制御増幅器（ＧＣＡ回路）で設定することができ、設計マージンが多くなり、またそれに伴って、ミキサまたは利得制御増幅器（ＧＣＡ回路）の動作電圧を大きくすることができるので、線形性領域が広くなる利点がある。
つぎに、ミキサの動作については図２に示した通信装置９０のミキサと同じであるのでここでは数式を用いて概略を説明し、詳細な説明は省略する。
ＢＢブロックからの出力電流をそれぞれ＋Ｉ＿ＢＢＩ，−Ｉ＿ＢＢＩ，＋Ｉ＿ＢＢＱ，−Ｉ＿ＢＢＱとする。

信号成分； Ｉ＿ＢＢＩ＝cosωｂ、Ｉ＿ＢＢＱ＝sinωｂ
ＬＯ成分； Ｉ＿ＬＯＩ＝cosωlo、Ｉ＿ＬＯＱ＝sinωlo

と設定すると、ＭＩＸ動作により生成される電流Ｉｍｉｘ＿Ｉ，Ｉｍｉｘ＿Ｑはそれぞれ

Ｉｍｉｘ＿Ｉ＝cosωlo＊cosωb ・・・（１１）

Ｉｍｉｘ＿Ｑ＝−sinωlo＊sinωｂ ・・・（１２）

となる。この式（１１）、（１２）より、ミキサ出力電流Ｉｍｏｄは、

Ｉｍｏｄ＝（Ｉｍｉｘ＿Ｉ）＋（Ｉｍｉｘ＿Ｑ）

＝cos(ωlo＋ωｂ) ・・・（１３）

となり、イメージ信号成分（cos(ωlo-ωｂ)）は除去される。このイメージ成分が除去された変調波（信号）がミキサ出力にカスコード接続されたＧＣＡ回路（１８）に供給される。
つぎに、図３において、ＲＦ（電流）合成器１７から出力されたＲＦ信号のレベルを制御電圧（＋Ｖｃ，−Ｖｃ）で利得を制御する他の実施形態例のＧＣＡ回路（１８）の構成について述べる。このＧＣＡ回路（１８）は、ＭＯＤブロックの一部として構成されているところに特徴があり、差動型増幅器で構成され、図２のＧＣＡ回路（１８）とは負荷回路の構成が異なる。
ＲＦ合成回路１７の出力から＋ＩｍｏｄがＮＰＮトランジスタ１０５とＮＰＮトランジスタ１０６の共通エミッタに供給される。ＮＰＮトランジスタ１０５のコレクタはキャパシタＣ１とインダクタＬ１が並列接続された負荷Ｚ１を介して電源Ｖｃｃに接続されまた抵抗Ｒ２の一方の端子に接続されている。またこのコレクタから出力電圧が取り出される。
ＮＰＮトランジスタ１０６のコレクタは抵抗Ｒ１を介して電源Ｖｃｃに接続されると共に、抵抗Ｒ２の他方の端子に接続される。
同様に、−ＩｍｏｄがＮＰＮトランジスタ１０７とＮＰＮトランジスタ１０８の共通エミッタに供給される。ＮＰＮトランジスタ１０８のコレクタはキャパシタＣ１ＡとインダクタＬ１Ａが並列接続された負荷Ｚ１Ａを介して電源Ｖｃｃに接続されまた抵抗Ｒ２Ａの一方の端子に接続されている。またこのコレクタから出力電圧が取り出される。
ＮＰＮトランジスタ１０７のコレクタは抵抗Ｒ１Ａを介して電源Ｖｃｃに接続されると共に、抵抗Ｒ２Ａの他方の端子に接続される。
Ｚ１とＺ１Ａの回路はキャパシタＣ１とインダクタＬ１またはキャパシタＣ１ＡとインダクタＬ１Ａとでそれぞれ構成されているが、これは並列共振回路を構成して、所望の周波数たとえば８００ＭＨｚまたは２ＧＨｚの周波数で並列共振して、キャリアを取り出すバンドパスフィルタとしての働きをし、これらのキャリアを出力端子から取り出している。
このＧＣＡ回路（１８）の動作について、図５を用いて具体的に説明する。図５においてまず回路構成に付いて述べる。ミキサから出力される信号電流Ｉｏｂの出力端子がＮＰＮトランジスタ１５１とＮＰＮトランジスタ１５２の共通エミッタに接続され、ＮＰＮトランジスタ１５１のコレクタは負荷Ｚ１Ｂ（１５４）を介して電源Ｖｃｃに接続されまた抵抗Ｒ２Ｂ（１５３）の一方の端子に接続されている。またこのコレクタから出力電圧が取り出される。
ＮＰＮトランジスタ１５２のコレクタは抵抗Ｒ１Ｂ（１５５）を介して電源Ｖｃｃに接続されると共に、抵抗Ｒ２Ｂ（１５３）の他方の端子に接続される。即ち、差動回路の出力回路がパイ（Π）型構成になっていて、差動出力を合成している。
つぎにこのＧＣＡ回路１５０の回路動作を以下に示す。信号電流がＮＰＮトランジスタ１５１，１５２の共通エミッタから入力され、制御電圧Ｖｃを可変することによりこの信号電流の減衰量が変わる。この回路においては、負荷回路がＺ１Ｂ，Ｒ２Ｂ，Ｒ１Ｂで構成され、ＮＰＮトランジスタ１５１のコレクタから出力（信号）Ｖｏが導出される。
出力Ｖｏは次式で表せる。

Vo=〔Z１Ｂ//(R１Ｂ+R２Ｂ)〕×I１Ｂ+〔(Z１Ｂ+R２Ｂ)//R1Ｂ×Z１Ｂ/(Z１Ｂ+R２Ｂ)〕×I２Ｂ

=Rmax×Iob/[1+exp(-Vc/Vt)]+Rmin×Iob/[1+exp(Vc/Vt)] ・・・（１４）

但し、Rmax=Z1Ｂ×(R1Ｂ+R2Ｂ)/(R1Ｂ+R2Ｂ+Z1Ｂ) , Rmin=Z1Ｂ×R1Ｂ/(R1Ｂ+R2Ｂ+Z1Ｂ)
Vc=VBE1-VBE2 , Vt:ボルツマン定数

この回路の特性を分かり易くするため、仮に入力電圧Vi=1、Z1Ｂ=R1Ｂ=R2Ｂ=IoB=1と置くと、

利得Gain=(2/3)/ [1+exp(-Vc/Vt)]+(1/3)/[1+exp(Vc/Vt)] ・・・（１５）

となる。
この（１５）式をグラフ化すると、図６のようになる。横軸には制御電圧Ｖｃを示し、０．１Ｖステップで−０．２Ｖから＋０．２Ｖの範囲を示している。また縦軸にはＧａｉｎ（利得）を示し、１ｄＢステップで−３ｄＢから−１０ｄＢの範囲を示している。
温度条件は−２５℃，２７℃，８５℃のとし、制御電圧Ｖｃを可変したときのＧａｉｎを示した。図６から、利得制御範囲が、最大利得と、最小利得によって制限されて有限な幅に制御される。そして、その制御特性は中利得、この例においては−６ｄＢに関してほぼ点対称になり、さらに温度―２５℃〜＋８５℃の範囲における特性のばらつきは非常に小さい。実際には、この利得制御変調回路（器）の後段に利得制御増幅器を２段置き、これらをオーバーラップさせ、温度特性を相殺し、良好な直線性及び、温度特性を持つ。なお、本発明はＣＤＭＡ方式における利得制御変調回路（器）として説明したが、この通信方式に限定されるものではなく、本発明を応用できる他の方式にも有効である。
上述したように、通信装置の送信系の変調回路について説明したが、これに限定されるべきものでなく、本発明は通信装置の受信系の復調回路、たとえばミキサ回路とその周辺回路にも適用できることは明らかである。
このように、変調器（回路）と利得制御増幅器の一部を組み合わせる回路構成とし変調（復調）器（回路）出力に独立して従来３段構成にされていたＧＣＡ回路を２段の回路構成とし、消費電流を削減できるようにした。またＭＯＤ出力信号を電圧に変換する必要が無く電流でＲＦ信号を授受することができようにしたことにより、ＭＯＤからＧＣＡ回路へのレイアウトをし易くした。さらにＭＯＤ出力信号を電流出力としてＧＣＡ回路に供給するようにしたので、配線容量の問題を回避でき、周波数特性も改善できる。
ＭＯＤ出力において、ＲＦ電流からＲＦ電圧に変換するＩ−Ｖ変換回路や電圧レベルシフトを行うエミッタフォロアー回路などが不要になり、消費電流を削減できると共にチップ面積を縮小できるようにした。
また、ＭＯＤと組み合わせるＧＣＡ回路の回路構成とさらにその後段のＧＣＡ回路の新たな回路構成により、ＧＣＡ回路の直線性と温度特性を向上させた。
本発明の利得制御変調回路を有する通信装置の全体ブロックを示すブロック構成図である。 図１に示した通信装置の利得制御変調回路の回路構成を示す回路図である。 図１に示した通信装置の他の利得制御変調回路の回路構成を示す回路図である。 図３に示したベースバンドブロックに用いられるＶＩ変換回路の構成図を示した図である。 図３に示した利得制御変調回路に用いられる利得制御増幅器の回路構成を示した図である。 図４に示した利得制御増幅器の減衰特性を示した特性図である。 従来の変調器と利得制御増幅器を有するＣＤＭＡ携帯電話の全体ブロックを示すブロック構成図である。 図７に示した利得制御増幅器の回路構成を示す回路図である。 図８に示した利得制御増幅器の減衰特性を示した特性図である。
符号の説明
１０，２００…通信装置、１３，１４，１２０，１２０Ａ，１２０Ｂ…ＶＩ変換回路、１５，１６，２０２…ミキサ、１８，１９，２０，２０３Ａ，２０３Ｂ，２０３Ｃ…ＧＣＡ回路（利得制御増幅器）、２１…ＶＣＯ（電圧制御型発振器）、２２…Ｄｉｖ（分周器）、５１〜６８，９５〜１０８，１５１，１５２…ＮＰＮバイポーラトランジスタ、７１，７２，１５４…負荷（インピーダンス）、５０，９０…利得制御変調回路（器）、１２１〜１２４…ＮＭＯＳトランジスタ、１２５，１２６…ＰＭＯＳトランジスタ、１２７，１２８…オペアンプ、１２９，１５３，１５５…抵抗、２０１…変調器、２０５…ＳＡＷ（ソーフィルタ）、２０６…パワーアンプ（ＰＡ）、２０８…ＤＵＰ（ディユープレックサ）、２０８…ＡＮＴ（アンテナ）。

Claims (17)

  1. 第１の基準電位と、
    第２の基準電位と、
    入力信号と発振信号が供給され前記入力信号を変調／復調するミキサ回路と、
    前記ミキサ回路の出力信号が供給され制御信号により利得が制御される利得制御回路と、
    を有し、前記第１と前記第２の基準電位間に前記利得制御回路と前記ミキサ回路が接続された
    利得制御変調／復調回路。
  2. 前記ミキサ回路の出力信号は電流出力とし、該電流を前記利得制御回路に供給する
    請求項１記載の利得制御変調／復調回路。
  3. 前記利得制御回路は差動回路を有し、前記利得制御信号を差動入力端子に供給し、前記ミキサ回路からの出力電流を前記差動回路の電流源に供給する
    請求項１記載の利得制御変調／復調回路。
  4. 前記差動回路は差動出力を合成するパイ型の負荷回路を有する
    請求項３記載の利得制御変調／復調回路。
  5. 前記ミキサの前記入力信号は、電流入力信号である
    請求項１記載の利得制御変調／復調回路。
  6. 前記電流入力信号は、ＶＩ変換回路で電圧−電流変換し、変換した電流をカレントミラー回路で所定倍増幅した
    請求項５記載の利得制御変調／復調回路。
  7. ベースバンド信号を増幅する第１と第２の増幅器と、
    前記第１と第２の増幅器の出力信号と発振信号が供給され、４個のトランジスタを有し、第１と第２の変調信号を出力するギルバート型掛算器と、
    前記第１と第２の変調信号が供給され、制御信号により利得が制御される前記ギルバート型掛算器の出力と基準電位間に設けられた第１と第２の利得制御回路と
    を有する利得制御変調／復調回路。
  8. 前記第１と第２の利得制御回路は差動回路を有し、前記制御信号を差動入力端子に供給し、前記ギルバート型掛算器からの出力電流を前記差動回路の電流源に供給する
    請求項７記載の利得制御変調／復調回路。
  9. 前記差動回路は差動出力を合成するパイ型の負荷回路を有する
    請求項８記載の利得制御変調／復調回路。
  10. 前記ギルバート掛算器の前記入力信号は、ＶＩ変換回路で電圧−電流変換し、変換した電流をカレントミラー回路で所定倍増幅した
    請求項７記載の利得制御変調／復調回路。
  11. ベースバンド信号を処理するベースバンド処理回路と、該ベースバンド処理回路からの出力信号を変調／復調し、該変調／復調された信号の利得を制御信号で制御する利得制御変調／復調回路を有する通信装置であって、
    前記利得制御変調／復調回路は、
    第１の基準電位と、
    第２の基準電位と、
    入力信号と発振信号が供給され前記入力信号を変調／復調するミキサ回路と、
    前記ミキサ回路の出力信号が供給され制御信号により利得が制御される利得制御回路と、
    を有し、前記第１と前記第２の基準電位間に前記利得制御回路と前記ミキサ回路が接続された
    通信装置。
  12. 前記利得制御回路は差動回路を有し、前記利得制御信号を差動入力端子に供給し、前記ミキサ回路からの出力電流を前記差動回路の電流源に供給する
    請求項１１記載の通信装置。
  13. 前記差動回路は差動出力を合成するパイ型の負荷回路を有する
    請求項１２記載の通信装置。
  14. ベースバンド信号を処理するベースバンド処理回路と、該ベースバンド処理回路からの出力信号を変調／復調し、該変調／復調された信号の利得を制御信号で制御する利得制御変調／復調回路を有する通信装置であって、
    前記利得制御変調／復調回路は、
    前記ベースバンド処理回路の出力信号と発振信号が供給され、４個のトランジスタを有し、第１と第２の変調信号を出力するギルバート型掛算器と、
    前記第１と第２の変調信号が供給され、制御信号により利得が制御される前記ギルバート型掛算器の出力と基準電位間に設けられた第１と第２の利得制御回路と
    を有する通信装置。
  15. 前記利得制御回路は差動回路を有し、前記利得制御信号を差動入力端子に供給し、前記ギルバート型掛算器からの出力電流を前記差動回路の電流源に供給する
    請求項１４記載の通信装置。
  16. 前記差動回路は差動出力を合成するパイ型の負荷回路を有する
    請求項１５記載の通信装置。
  17. 前記ベースバンド処理回路はＶＩ変換回路を有し、ベースバンド信号を電圧−電流変換し、変換した電流をカレントミラー回路で所定倍増幅した
    請求項１４記載の通信装置。
JP2005000560A 2005-01-05 2005-01-05 通信装置 Expired - Fee Related JP4752272B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005000560A JP4752272B2 (ja) 2005-01-05 2005-01-05 通信装置
EP05258001A EP1679789B1 (en) 2005-01-05 2005-12-22 Mixer circuit with gain control
DE602005025303T DE602005025303D1 (de) 2005-01-05 2005-12-22 Mischerschaltung mit Verstärkungsregelung
US11/325,670 US7877065B2 (en) 2005-01-05 2006-01-04 Signal processing circuit and communication device using the same
KR1020060000802A KR101212857B1 (ko) 2005-01-05 2006-01-04 신호 처리 회로와 이것을 이용한 통신 장치
CNB2006100513116A CN100542017C (zh) 2005-01-05 2006-01-05 信号处理电路和使用该信号处理电路的通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000560A JP4752272B2 (ja) 2005-01-05 2005-01-05 通信装置

Publications (3)

Publication Number Publication Date
JP2006191278A true JP2006191278A (ja) 2006-07-20
JP2006191278A5 JP2006191278A5 (ja) 2007-11-01
JP4752272B2 JP4752272B2 (ja) 2011-08-17

Family

ID=35954065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000560A Expired - Fee Related JP4752272B2 (ja) 2005-01-05 2005-01-05 通信装置

Country Status (6)

Country Link
US (1) US7877065B2 (ja)
EP (1) EP1679789B1 (ja)
JP (1) JP4752272B2 (ja)
KR (1) KR101212857B1 (ja)
CN (1) CN100542017C (ja)
DE (1) DE602005025303D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847205A (zh) * 2016-03-21 2016-08-10 常州大学 一种基于梯度的方波差分调相调制解调方法
JP2019149684A (ja) * 2018-02-27 2019-09-05 株式会社デンソー 自己診断装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI361603B (en) * 2008-04-25 2012-04-01 Univ Nat Taiwan Signal conversion device, radio frequency tag, and method for operating the same
JP5630648B2 (ja) * 2010-11-16 2014-11-26 ソニー株式会社 受信装置、受信方法、及び、電子機器
CN102332866B (zh) * 2011-09-07 2014-10-22 豪威科技(上海)有限公司 高线性度上混频器
US9065507B2 (en) 2013-09-05 2015-06-23 Infineon Technologies Ag Mixing stage, modulator circuit and a current control circuit
CN106289333B (zh) * 2015-05-29 2019-01-25 苏州坤元微电子有限公司 电容充放电控制模块以及电流频率转换电路
CN111245371B (zh) 2020-03-06 2023-07-04 重庆百瑞互联电子技术有限公司 一种功率混频器、射频电路、装置、设备
GB202007234D0 (en) * 2020-05-15 2020-07-01 Nordic Semiconductor Asa Radio-frequency modulator apparatus
CN116915185B (zh) * 2023-09-12 2023-11-28 南京米乐为微电子科技有限公司 一种频率变换电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134908A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 電圧制御増幅回路
JPH08186452A (ja) * 1994-12-28 1996-07-16 Nec Corp 差動増幅回路
JP2000013159A (ja) * 1998-06-26 2000-01-14 Sony Corp 増幅回路
JP2000091915A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd Ｐｌｌ回路およびそれを用いた無線通信端末機器
JP2000196386A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 可変利得回路
JP2003087067A (ja) * 2001-09-10 2003-03-20 Sharp Corp 可変利得増幅器
JP2003229735A (ja) * 2002-02-01 2003-08-15 Toshiba Corp 可変利得増幅器及びこれを用いた直交変調器
JP2004512724A (ja) * 2000-10-16 2004-04-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 積重ねられた電流駆動電流ドライバを有する増幅器

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537121B2 (ja) * 1974-05-30 1980-09-26
JPH0557917A (ja) 1991-08-29 1993-03-09 Seiko Epson Corp インパクトヘツド駆動装置
FR2685578A1 (fr) * 1991-12-23 1993-06-25 Philips Electronique Lab Circuit integre comprenant un amplificateur a gain variable.
JP2950739B2 (ja) * 1994-11-11 1999-09-20 沖電気工業株式会社 デュアルモード送信装置
US5515014A (en) * 1994-11-30 1996-05-07 At&T Corp. Interface between SAW filter and Gilbert cell mixer
US6026286A (en) * 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
JP3479405B2 (ja) * 1996-03-29 2003-12-15 アルプス電気株式会社 送信機の増幅回路
US5884154A (en) * 1996-06-26 1999-03-16 Raytheon Company Low noise mixer circuit having passive inductor elements
US6040731A (en) 1997-05-01 2000-03-21 Raytheon Company Differential pair gain control stage
JPH11220506A (ja) 1997-11-25 1999-08-10 Fujitsu Ltd 変調用ミキサ及び直交変調器
US6559692B2 (en) * 1998-04-24 2003-05-06 Cirrus Logic, Inc. Output driver for a 10baset/100basetx ethernet physical layer line interface
FI107656B (fi) * 1998-10-30 2001-09-14 Nokia Mobile Phones Ltd Alipäästösuodin lähettimessä ja matkaviestin
US6275687B1 (en) * 1998-11-30 2001-08-14 Conexant Systems, Inc. Apparatus and method for implementing a low-noise amplifier and mixer
JP2000196521A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信装置における送信電力制御方法
US6205325B1 (en) * 1998-12-31 2001-03-20 Nokia Mobile Phones, Limited Active radio frequency mixer circuit with feedback
JP3618055B2 (ja) * 1999-02-05 2005-02-09 富士通株式会社 携帯移動端末および送信装置
JP3504179B2 (ja) * 1999-03-09 2004-03-08 株式会社東芝 周波数変換回路
JP3554218B2 (ja) * 1999-03-17 2004-08-18 富士通株式会社 電力制御回路および送信機
JP4071395B2 (ja) * 1999-07-22 2008-04-02 富士通株式会社 利得可変増幅器
US6163198A (en) * 1999-07-26 2000-12-19 Maxim Integrated Products, Inc. Log-linear variable gain amplifiers and amplifier control apparatus and methods
JP2001230695A (ja) * 2000-02-16 2001-08-24 Nec Corp 無線機及びそれに使用する周波数変換方法
EP1128546A1 (en) * 2000-02-28 2001-08-29 Deutsche Thomson-Brandt Gmbh Upconverter mixer circuit
US6300845B1 (en) * 2000-04-06 2001-10-09 Linear Technology Corporation Low-voltage, current-folded signal modulators and methods
US7123899B1 (en) * 2000-09-06 2006-10-17 Industrial Technology Research Institute Broadband single-ended input upconverter
US6785530B2 (en) * 2001-03-16 2004-08-31 Skyworks Solutions, Inc. Even-order non-linearity correction feedback for Gilbert style mixers
US6525606B1 (en) * 2001-03-21 2003-02-25 Analog Devices, Inc. Variable gain amplifier
DE10132587A1 (de) * 2001-07-05 2002-11-14 Infineon Technologies Ag Sendeanordnung mit Leistungsregelung
US6404263B1 (en) * 2001-07-11 2002-06-11 International Business Machines Corporation Mixer having compensation for harmonics of local oscillator signal
US6657494B2 (en) * 2001-09-28 2003-12-02 International Business Machines Corporation Variable gain mixer-amplifier with fixed DC operating voltage level
US6985703B2 (en) * 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
JP2003152815A (ja) * 2001-11-14 2003-05-23 Hitachi Ltd 通信用半導体集積回路
GB2382242B (en) * 2001-11-15 2005-08-03 Hitachi Ltd Direct-conversion transmitting circuit and integrated transmitting/receiving circuit
JP3828793B2 (ja) * 2001-12-04 2006-10-04 Ｎｅｃエレクトロニクス株式会社 直交ミキサ回路
US20030114129A1 (en) * 2001-12-17 2003-06-19 Jerng Albert C. System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
DE10163466A1 (de) * 2001-12-21 2003-07-10 Infineon Technologies Ag Sendeanordnung für zeitkontinuierliche Datenübertragung
JP3942013B2 (ja) * 2002-01-28 2007-07-11 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信装置
JP2003298355A (ja) * 2002-03-29 2003-10-17 Kawasaki Microelectronics Kk ミキサおよび差動アンプ
US6959178B2 (en) * 2002-04-22 2005-10-25 Ipr Licensing Inc. Tunable upconverter mixer with image rejection
US7103327B2 (en) * 2002-06-18 2006-09-05 Broadcom, Corp. Single side band transmitter having reduced DC offset
US20040002315A1 (en) * 2002-06-28 2004-01-01 Ching-Lang Lin Harmonic boost signals in up/down direct/super heterodyne conversions for advanced receiver/transmitter architecture
FR2844066A1 (fr) * 2002-08-28 2004-03-05 St Microelectronics Sa Procede de controle des courants de repos d'un dispositif de transposition de frequence du type a conversion directe, et dispositif correspondant
JP2004159221A (ja) * 2002-11-08 2004-06-03 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP4212557B2 (ja) * 2002-12-20 2009-01-21 株式会社ルネサステクノロジ 送信回路およびそれを用いた送受信機
US7027783B2 (en) * 2003-02-24 2006-04-11 Sami Vilhonen Method and apparatus providing reduction in transmitter current consumption using signal derived from rectified input signal
EP1469590A1 (en) * 2003-04-17 2004-10-20 STMicroelectronics Belgium N.V. Up convertor mixer linearisation
US7107025B2 (en) * 2003-04-25 2006-09-12 Broadcom Corporation High gain, highly linear mixer
US7266357B2 (en) * 2003-05-12 2007-09-04 Broadcom Corporation Reduced local oscillator feedthrough quadrature image reject mixer
JP2004343164A (ja) * 2003-05-13 2004-12-02 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
TWI224418B (en) * 2003-06-05 2004-11-21 Ind Tech Res Inst Multi-band low-noise amplifier
US7324799B2 (en) 2003-06-10 2008-01-29 Nokia Corporation Multiband mixer
DE10351606B3 (de) * 2003-11-05 2005-05-25 Infineon Technologies Ag Hochfrequenz-Mischeranordnung
US7421037B2 (en) * 2003-11-20 2008-09-02 Nokia Corporation Reconfigurable transmitter with direct digital to RF modulator
KR100687706B1 (ko) * 2003-12-26 2007-02-27 한국전자통신연구원 Ｄｃ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
TWI242323B (en) * 2004-02-12 2005-10-21 Airoha Tech Corp Gain control circuit and gain amplifier using the same
US7187909B2 (en) * 2004-03-29 2007-03-06 Texas Instruments Incorporated Current mode transmitter
US7383034B2 (en) * 2004-05-28 2008-06-03 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method
US7616931B2 (en) * 2004-09-03 2009-11-10 Broadcom Corporation System and method for reducing phase distortion in a linear transmitter
US7098732B2 (en) * 2004-09-30 2006-08-29 Silicon Laboratories Inc. Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
ITTO20060008A1 (it) * 2006-01-05 2007-07-06 St Microelectronics Srl Apparato modulatore operante a bassa tensione di alimentazione e relativo procedimento di modulazione

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134908A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 電圧制御増幅回路
JPH08186452A (ja) * 1994-12-28 1996-07-16 Nec Corp 差動増幅回路
JP2000013159A (ja) * 1998-06-26 2000-01-14 Sony Corp 増幅回路
JP2000091915A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd Ｐｌｌ回路およびそれを用いた無線通信端末機器
JP2000196386A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 可変利得回路
JP2004512724A (ja) * 2000-10-16 2004-04-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 積重ねられた電流駆動電流ドライバを有する増幅器
JP2003087067A (ja) * 2001-09-10 2003-03-20 Sharp Corp 可変利得増幅器
JP2003229735A (ja) * 2002-02-01 2003-08-15 Toshiba Corp 可変利得増幅器及びこれを用いた直交変調器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847205A (zh) * 2016-03-21 2016-08-10 常州大学 一种基于梯度的方波差分调相调制解调方法
JP2019149684A (ja) * 2018-02-27 2019-09-05 株式会社デンソー 自己診断装置
JP7063004B2 (ja) 2018-02-27 2022-05-09 株式会社デンソー 自己診断装置

Also Published As

Publication number Publication date
US7877065B2 (en) 2011-01-25
KR101212857B1 (ko) 2012-12-14
JP4752272B2 (ja) 2011-08-17
KR20060080544A (ko) 2006-07-10
CN1801604A (zh) 2006-07-12
EP1679789B1 (en) 2010-12-15
CN100542017C (zh) 2009-09-16
US20060170496A1 (en) 2006-08-03
EP1679789A1 (en) 2006-07-12
DE602005025303D1 (de) 2011-01-27

Similar Documents

Publication Publication Date Title
Deng et al. A D-band joint radar-communication CMOS transceiver
Liu et al. 5-GHz CMOS radio transceiver front-end chipset
Orsatti et al. A 20-mA-receive, 55-mA-transmit, single-chip GSM transceiver in 0.25-/spl mu/m CMOS
JP4212557B2 (ja) 送信回路およびそれを用いた送受信機
US8736395B2 (en) Polar modulation apparatus and method with common-mode control
US20070177693A1 (en) Integrated circuit arrangement for converting a high-frequency bandpass signal to a low-frequency quadrature signal
Piri et al. A PVT-tolerant> 40-dB IRR, 44% fractional-bandwidth ultra-wideband mm-wave quadrature LO generator for 5G networks in 55-nm CMOS
KR100687146B1 (ko) Ｐｌｌ 회로 및 그것을 이용한 무선 통신 단말 기기
Maeda et al. A low-power dual-band triple-mode WLAN CMOS transceiver
JP4752272B2 (ja) 通信装置
US7107035B2 (en) Frequency converter and radio communication apparatus
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
US5736840A (en) Phase shifter and communication system using the phase shifter
JP2007515905A (ja) フィードバックを有するミキサ
JP2005184141A (ja) ミキサ回路、送信機、及び受信機
Sanduleanu et al. Receiver front-end circuits for future generations of wireless communications
JP2004119724A (ja) 電圧制御発振器及びこれを用いた無線通信装置
US7424281B1 (en) Image-rejection mixers having high linearity and high gain and RF circuits using the same
Takinami et al. A 60 GHz CMOS transceiver IC for a short-range wireless system with amplitude/phase imbalance cancellation technique
JP2003229735A (ja) 可変利得増幅器及びこれを用いた直交変調器
Steyaert et al. RF communication circuits
Yamazaki et al. 2.5-GHz fully-integrated WiMAX transceiver IC for a compact, low-power-consumption RF module
JP2004343325A (ja) 周波数変換機能を有する電子回路装置及びそれを用いた無線通信装置
Renliang et al. A 3.1–4.8 GHz transmitter with a high frequency divider in 0.18 μm CMOS for OFDM-UWB
Mazzanti et al. BiCMOS-Integrated Circuits for Millimeter-Wave Wireless Backhaul Transmitters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees