JP4056145B2 - Ｐｌｌ回路およびそれを用いた無線通信端末機器 - Google Patents
Ｐｌｌ回路およびそれを用いた無線通信端末機器 Download PDFInfo
- Publication number
- JP4056145B2 JP4056145B2 JP26256198A JP26256198A JP4056145B2 JP 4056145 B2 JP4056145 B2 JP 4056145B2 JP 26256198 A JP26256198 A JP 26256198A JP 26256198 A JP26256198 A JP 26256198A JP 4056145 B2 JP4056145 B2 JP 4056145B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- circuit
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の動作周波数帯域で、ＩＦ（中間周波数）信号をＲＦ（無線周波数）信号に変換するＰＬＬ回路およびそれを用いた無線通信端末機器に適用して有効な技術に関する。
【０００２】
【従来の技術】
たとえば、本発明者が検討したところによれば、以下のとおりである。現在、世界中に数多くの移動体通信システムが存在している。そのため、複数のシステムを使用できる端末が必要となった。たとえば、動作周波数帯域は異なるが変調方式など類似点の多いＧＳＭ（Global Systeｍ for Mobile coｍｍunications）とＤＣＳ１８００（Digital Cellular Systeｍ１８００）が挙げられる。
【０００３】
１つの動作周波数帯域において、ＩＦ信号をＲＦ信号に変換するＰＬＬ回路が、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ社出版の“Ｐｈａｓｅｌｏｃｋ Ｔｅｃｈｎｉｑｕｅｓ”（ＩＳＢＮ ０−４７１−０４２９４−３）１０．３章に記されている。図９は、公知とされた技術ではないが、本発明者によって検討された、ＰＬＬ回路を複数の動作周波数帯域で使用可能にした一例である。
【０００４】
前記ＰＬＬ回路は、位相比較器４１と、ミキサ２と、ｎ個（ｎは２以上の自然数）の低域通過フィルタ（ＬＰＦ）４２−１〜４２−ｎと、ｎ個の電圧制御発振器（ＶＣＯ）４−１〜４−ｎと、ｎ個のカプラ４３−１〜４３−ｎと、ＶＣＯ４−１〜４−ｎの動作のオンオフを制御する制御回路６とから構成される。
【０００５】
位相比較器４１には２つの信号が入力される。第１の入力信号は、参照信号ＩＦであり、第２の入力信号は、ミキサ２の出力信号である。位相比較器４１において、前記参照信号ＩＦとミキサ２の出力信号は位相比較され、位相差に比例した信号が出力される。位相比較器４１の出力信号は、ＬＰＦ４２−１〜４２−ｎに出力され、不要な雑音が除去され、ＶＣＯ４−１〜４−ｎに入力される。制御回路６により、前記ｎ個のＶＣＯのうち希望の動作周波数帯域に応じて１個のＶＣＯが動作し、その他はオフとなり信号を出力しない。ＶＣＯ４−１〜４−ｎの出力周波数はそれぞれｆＶＣＯ１〜ｆＶＣＯｎであり、カプラ４３−１〜４３−ｎに入力される。このカプラにおいて、それぞれの入力信号は２つに分岐されて出力される。第１の出力は、前記ＰＬＬ回路の出力信号となり、第２の出力はミキサ２に入力される。ミキサ２には２つの信号が入力され、第１の入力信号はカプラ４３−１〜４３−ｎの第２の出力信号である。ミキサ２の第２の入力には、周波数ｆＬＯである局発信号ＲＦ−ＬＯが入力される。ミキサ２の出力周波数は、２つの入力周波数の差の絶対値であり、｜ｆＬＯ−ｆＶＣＯｎ｜となる。ミキサ２の出力信号は、位相比較器４１の第２の入力信号となる。今、ＶＣＯ４−ｎが動作しているとすると、前記ＰＬＬ回路がロックした状態では、位相比較器４１の２つの入力周波数は等しくなるため、ｆＩＦ＝｜ｆＬＯ−ｆＶＣＯｎ｜となる。したがって、ＶＣＯ４−ｎの出力周波数f ＶＣＯｎは｜ｆＬＯ−ｆＩＦ｜で与えられる。つまり、前記ＰＬＬ回路への参照信号周波数ｆＩＦは、ｆＶＣＯｎ＝｜ｆＬＯ−ｆＩＦ｜に変換される。
【０００６】
前記ＰＬＬ回路の動作を線形モデルを用いて解析する。ＶＣＯは、ＶＣＯ４−ｎが選択されているとする。位相比較器４１の位相差変換利得をＫｄ、ＶＣＯ４−ｎの感度をＫｖとする。また、ＬＰＦ４２−ｎにラグリードフィルタを用いるとすれば、このＬＰＦ４２−ｎの伝達関数Ｆ（ｓ）は次式（数１）で与えられる。
【０００７】
【数１】
【０００８】
また、前記ＰＬＬ回路の開ループ伝達関数Ｈｏは次式（数２）で与えられる。
【０００９】
【数２】
【００１０】
前記Ｈｏの極ωｐ、零ωｚはそれぞれ次式（数３，４）で与えられる。
【００１１】
【数３】
【００１２】
【数４】
【００１３】
前記ωｐおよび前記ωｚがともに前記ＰＬＬ回路のループ帯域Ｋよりも小さい時、このループ帯域Ｋは次式（数５）で与えられる。
【００１４】
【数５】
【００１５】
したがって、前記Ｋは、前記Ｋｄ、前記ＫｖおよびＬＰＦ４２−ｎの伝達関数Ｆ（ｓ）によって決まる。前記Ｋｄは定数であるが、前記Ｋｖは一般に動作周波数帯域によって異なる。したがって、前記Ｋｖに応じてＬＰＦ４２−１〜４２−ｎの特性を設計しなくてはならない。
【００１６】
【発明が解決しようとする課題】
ところで、前述のようなＰＬＬ回路について、本発明者が検討した結果、以下のようなことが明らかとなった。前述のＰＬＬ回路は、複数の動作周波数帯域に用いるためにｎ個のＬＰＦを使用する必要がある。一般に、位相比較器はＩＣ内蔵でＬＰＦはＩＣの外付けであるから、外付け部品点数が増加して端末の実装を複雑化し、実装面積が増大することが問題である。また、ｎ個のＬＰＦを使用する場合、ｎ本のピンがＩＣに必要で、ピン数の増大が問題である。さらに、ｎ個のＬＰＦそれぞれに対して設計を行わなくてはならず、設計が複雑化する問題がある。
【００１７】
そこで、本発明の目的は、前述のＰＬＬ回路でｎ個必要だったＬＰＦを１個に削減することで、実装面積およびピン数を減らし、設計を簡略化することができるＰＬＬ回路およびそれを用いた無線通信端末機器を提供するものである。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
すなわち、上記目的を達成するために、本発明のＰＬＬ回路は、第１の入力信号と第２の入力信号との位相差に比例した信号を出力し位相差変換利得が可変である可変利得位相比較器と、この可変利得位相比較器の出力端に接続されたＬＰＦと、このＬＰＦの出力端に接続されたｎ個のＶＣＯと、このＶＣＯの出力端にそれぞれ１個接続された計ｎ個のカプラと、このｎ個のカプラの出力端に接続され前記ｎ個のカプラの出力信号の加算信号の周波数を周波数変換し前記第２の信号を出力する周波数変換器と、前記ｎ個のＶＣＯの動作のオンオフを制御する制御回路とを有するものである。
【００２１】
また、上記目的を達成するための他の構成として、前記ＰＬＬ回路において、前記可変利得位相比較器を前記第２の信号振幅により前記位相差変換利得が変化する位相比較器に置き換え、この位相比較器と前記周波数変換器の間に利得可変の可変利得増幅器を挿入するものである。
【００２２】
さらに、前記ＰＬＬ回路の出力雑音を抑圧するために、前記ＰＬＬ回路において、前記周波数変換器と前記可変利得位相比較器の間、または前記可変利得位相比較器の第１の入力にｍ個（ｍは自然数）の並列接続されたＬＰＦを接続し、前記並列接続されたＬＰＦの動作のオンオフを制御回路により制御するものである。
【００２３】
また、本発明の無線通信端末機器は、Ｉ，Ｑ信号が入力される直交変調器と、この直交変調器の出力に接続されたＰＬＬ回路と、このＰＬＬ回路の出力に接続された電力増幅器とからなる送信系と、Ｉ，Ｑ信号を出力する受信系と、アンテナと、このアンテナと前記送信系と前記受信系が接続するアンテナスイッチとを有する無線通信端末機器において、前記ＰＬＬ回路が、前述のようなＰＬＬ回路からなることを特徴とするものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
図１は、本発明のＰＬＬ回路の実施の形態１を示した構成図である。
【００２６】
本発明に係るＰＬＬ回路は、一例として、可変利得位相比較器１と、ミキサ２と、ＬＰＦ３と、ｎ個のＶＣＯ４−１〜４−ｎと、ｎ個のカプラ５−１〜５−ｎと、前記ＶＣＯの動作のオンオフを制御する制御回路６とから構成される。
【００２７】
可変利得位相比較器１には２つの信号が入力される。第１の入力信号は、周波数がｆＩＦである参照信号ＩＦであり、第２の入力信号は、ミキサ２の出力信号である。可変利得位相比較器１において、前記参照信号ＩＦとミキサ２の出力信号は位相比較され、位相差に比例した信号が出力される。ＬＰＦ３において、可変利得位相比較器１の出力信号は不要な雑音を除去され、ＶＣＯ４−１〜４−ｎに入力される。ＶＣＯ４−１〜４−ｎの出力信号はそれぞれカプラ５−１〜５−ｎのうちの１個のカプラに入力される。制御回路６により、希望の動作周波数帯域に応じて、ＶＣＯ４−１〜４−ｎのうち１個が動作し、その他はオフとなり信号を出力しない。カプラ５−１〜５−ｎは、入力信号を分岐しそれぞれ２つのポートから信号を出力する。カプラ５−１〜５−ｎの第１の出力信号は、前記ＰＬＬ回路の出力信号となり、第２の出力信号は、ミキサ２に入力される。ミキサ２には２つの信号が入力され、第１の入力信号はカプラ５−１〜５−ｎの第２の出力信号である。ミキサ２の第２の入力には、周波数ｆＬＯの局発信号ＲＦ−ＬＯが入力される。今、ＶＣＯ４−ｎが動作しているとすると、ミキサ２の出力周波数は、第１と第２の入力信号の周波数差の絶対値であり、｜ｆＬＯ−ｆＶＣＯｎ｜となる。ミキサ２の出力信号は、可変利得位相比較器１の第２の入力信号となる。前記ＰＬＬ回路がロックした状態では、可変利得位相比較器１の２つの入力周波数は等しくなるため、ｆＩＦ＝｜ｆＬＯ−ｆＶＣＯｎ｜となる。したがって、前記ＶＣＯ４−ｎの出力周波数ｆＶＣＯｎは｜ｆＬＯ−ｆＩＦ｜で与えられる。つまり、前記ＰＬＬ回路への前記参照信号周波数ｆＩＦは、ｆＶＣＯｎ＝｜ｆＬＯ−ｆＩＦ｜に変換される。
【００２８】
前記ＰＬＬ回路の動作の線形モデルによる解析は、前述した図９での解析と同様である。前記式（数５）において、前記ＰＬＬ回路では１つのＬＰＦ３を用いるため、Ｒ１およびＲ２は一定である。前記ループ帯域Ｋは前記位相差変換利得Ｋｄと、前記ＶＣＯ４−ｎの感度Ｋｖの積で決まる。したがって、ＶＣＯ４−１〜４−ｎの感度に応じて、前記Ｋｄを変えれば、１個のＬＰＦのみで前記ループ帯域Ｋの最適化が可能となる。
【００２９】
可変利得位相比較器１の一例を図２に示す。
【００３０】
可変利得位相比較器１は、１４個のトランジスタＱ１〜Ｑ１４と、出力電流ＩＲＥＦが可変の可変電流源７とから構成される。トランジスタＱ１〜Ｑ１４は、バイポーラを用いている。８はギルバート乗算器で、その詳細は培風館社出版「超ＬＳＩのためのアナログ集積回路設計技術（下）」１０．３章に記されている。ギルバート乗算器８の第１の入力１には差動信号ＶＲＥＦ＋とＶＲＥＦ−が入力され、第２の入力２には差動信号ＶＩＦ＋とＶＩＦ−が入力される。ギルバート乗算器８において、前記２つの差動信号が乗算され、差動電流Ｉ１とＩ２が出力される。ギルバート乗算器８の２つの入力信号の振幅が大きく、トランジスタＱ１〜Ｑ６がスイッチング動作を行っている場合、トランジスタＱ８のコレクタ電流をＩ３とすると、前記２つの入力信号の位相差Φとギルバート乗算器８の出力差動電流（Ｉ２−Ｉ１）は次式（数６）で与えられる。
【００３１】
【数６】
【００３２】
トランジスタＱ７，Ｑ８はカレントミラー回路で、カレントミラー比をａとすると、Ｉ３＝ａ・ＩＲＥＦとなる。トランジスタＱ９，Ｑ１０はカレントミラー回路で、カレントミラー比をｂとすると、Ｉ４＝ｂ・Ｉ１となる。トランジスタＱ１１，Ｑ１２からなるカレントミラー回路のカレントミラー比もまたｂとすると、Ｉ５＝ｂ・Ｉ２となる。トランジスタＱ１３，Ｑ１４はカレントミラー回路で、カレントミラー比を１とすると、Ｉ６＝Ｉ４となる。可変利得位相比較器１の出力電流（Ｉ５−Ｉ６）は次式（数７）で与えられる。
【００３３】
【数７】
【００３４】
したがって、可変利得位相比較器１の位相差変換利得Ｋｄは次式（数８）で与えられる。
【００３５】
【数８】
【００３６】
ａ，ｂは定数であるから、前記位相差変換利得ＫｄはＩＲＥＦに比例する。したがって、ＩＲＥＦを変えることで、Ｋｄを可変にできる。
【００３７】
可変電流源７の一例として、電流値が１：２の２種類の定電流を供給できる回路を図３に示す。
【００３８】
前記可変電流源７は、トランジスタＱ１５〜Ｑ１８と、定電流を出力する基準電流発生回路９と、スイッチＳ１，Ｓ２と、スイッチＳ１，Ｓ２を制御する制御回路１０とから構成される。前記トランジスタＱ１５〜Ｑ１８は、いずれも同じサイズである。また、トランジスタＱ１５〜Ｑ１８にはバイポーラを用いている。スイッチＳ１により、トランジスタＱ１６のベースはトランジスタＱ１６のエミッタまたはトランジスタＱ１５のベースと接続される。スイッチＳ２により、トランジスタＱ１７のベースはトランジスタＱ１７のエミッタまたはトランジスタＱ１５のベースと、トランジスタＱ１８のベースはトランジスタＱ１８のエミッタまたはトランジスタＱ１５のベースと接続される。トランジスタＱ１６〜Ｑ１８は、それぞれトランジスタＱ１５とカレントミラー回路を構成している。トランジスタＱ１５は、基準電流発生回路９から電流が入力されるので、前記カレントミラー回路における入力トランジスタと呼び、トランジスタＱ１６〜Ｑ１８は、コレクタから電流を出力するので、前記カレントミラー回路における出力トランジスタと呼ぶことにする。基準電流発生回路９から供給される電流をＩ７とすると、トランジスタＱ１５〜Ｑ１８は同じサイズであるから、トランジスタＱ１６〜Ｑ１８のコレクタ電流はそれぞれＩ７になる。トランジスタＱ１６のベースがトランジスタＱ１５のベースに接続され、トランジスタＱ１７，Ｑ１８のベースがそれぞれトランジスタＱ１７のエミッタ，トランジスタＱ１８のエミッタに接続された場合、トランジスタＱ１７，Ｑ１８はベースエミッタ間電圧が０Ｖなのでコレクタ電流が流れない。したがって、ＩＲＥＦはトランジスタＱ１６のコレクタ電流に等しくＩ７となる。トランジスタＱ１６のベースがトランジスタＱ１６のエミッタに接続され、トランジスタＱ１７，Ｑ１８のベースがトランジスタＱ１５のベースと接続された場合、トランジスタＱ１６はベースエミッタ間電圧が０Ｖなのでコレクタ電流が流れない。したがって、ＩＲＥＦはトランジスタＱ１７，Ｑ１８のコレクタ電流の和に等しく２・Ｉ７となる。
【００３９】
以上のように、スイッチＳ１，Ｓ２の制御により、前記可変電流源７から電流値が１：２の２種類のＩＲＥＦを出力することができる。
【００４０】
従って、本実施の形態によれば、ＰＬＬ回路の位相比較器に、位相差変換利得が可変の可変利得位相比較器１を用いることにより、所望動作周波数帯域に応じて１個が動作する、ＶＣＯ４−１〜４−ｎの感度に応じて位相差変換利得を変えることで、ＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。
【００４１】
（実施の形態２）
次に、本発明に係るＰＬＬ回路の実施の形態２を説明する。
【００４２】
図４は、本発明のＰＬＬ回路の実施の形態２を示した構成図である。
【００４３】
本実施の形態２のＰＬＬ回路は、一例として、前記実施の形態１における、可変利得位相比較器１を入力振幅によって利得が変化する位相比較器１１に置き換え、ミキサ２と位相比較器１１の間に可変利得増幅器１２を挿入したことを特徴とする回路である。ＶＣＯ４−１〜４−ｎの感度に応じて可変利得増幅器１２の利得を制御し、位相比較器１１への入力振幅を変え位相比較器１１の利得を変化させることで、前記ＰＬＬ回路のループ帯域を最適化することができる。
【００４４】
位相比較器１１の一例を図５に示す。
【００４５】
本実施の形態２の位相比較器１１は、前記図２における可変電流源７を定電流ＩＲＥＦを出力する基準電流発生回路１３に置き換えたことを特徴とする回路である。トランジスタＱ１〜Ｑ１４は、バイポーラを用いている。
【００４６】
前記位相比較器１１の動作の詳細は、たとえばＭｒ．Ａ．Ｂｉｌｏｔｔｉによる“Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ ａ Ｍｏｎｏｌｉｔｈｉｃ Ａｎａｌｏｇ Ｍｕｌｔｉｐｌｉｅｒ，”ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−３，ｐｐ．３７３−３８０，Ｄｅｃ．１９６８に記されている。この文献によれば、前記位相比較器１１の利得を入力振幅によって変化させるには、以下の２通りの方法がある。
【００４７】
１．入力１，２の振幅をｋ・Ｔ／ｑより小さくして、トランジスタＱ１〜Ｑ６がスイッチング動作しないようにする。
【００４８】
２．入力１，２の一方の振幅は、トランジスタＱ１〜Ｑ６にスイッチング動作させるためｋ・Ｔ／ｑより大きくし、他方の振幅はトランジスタＱ１〜Ｑ６にスイッチング動作させないためにｋ・Ｔ／ｑより小さくする。ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００４９】
従って、本実施の形態によれば、ＶＣＯ４−１〜４−ｎの感度に応じて可変利得増幅器１２の利得を制御し、位相比較器１１の利得を変化させることで、前記実施の形態１と同様にＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器１１が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。
【００５０】
（実施の形態３）
次に、本発明に係るＰＬＬ回路の実施の形態３を説明する。
【００５１】
図６は、本発明のＰＬＬ回路の実施の形態３を示した構成図である。
【００５２】
本実施の形態３のＰＬＬ回路は、一例として、前記実施の形態１における、可変利得位相比較器１とミキサ２の間にＬＰＦ１６−１〜１６−ｍの並列接続したものを挿入し、可変利得位相比較器１の第１の入力にＬＰＦ１５−１〜１５−ｍの並列接続したものを接続し、制御回路６をＶＣＯ４−１〜４−ｎ，ＬＰＦ１５−１〜１５−ｍおよびＬＰＦ１６−１〜１６−ｍの動作のオンオフを制御する制御回路１４に置き換えたことを特徴とする回路である。
【００５３】
ＬＰＦ１５−１〜１５−ｍとＬＰＦ１６−１〜１６−ｍは、可変利得位相比較器１に入力される雑音を除去するために用いられる。また、参照信号ＩＦには、ｍ通りの周波数ｆＩＦが用いられる。制御回路１４により、ＬＰＦ１５−１〜１５−ｍの中からそれぞれのｆＩＦに最適なカットオフ周波数をもつＬＰＦが１つ選択される。ＬＰＦ１６−１〜１６−ｍについても、同様に最適なものが１つ選択される。
【００５４】
次に、本発明に係るＰＬＬ回路を用いた無線通信端末機器の例を説明する。
【００５５】
図７は、本発明のＰＬＬ回路を用いた無線通信端末機器の一例を示した構成図である。
【００５６】
本発明に係る無線通信端末機器は、直交変調器１７と、前記ＰＬＬ回路１８と、電力増幅器１９とから構成される送信系２３と、アンテナスイッチ２０と、アンテナ２１と、受信系２２とから構成される。
【００５７】
直交変調器１７において、ＩＦ信号はＩ，Ｑ信号により変調される。直交変調器１７の出力信号はＰＬＬ回路１８に参照信号として入力される。ＰＬＬ回路１８には、前記参照信号とＲＦ−ＬＯ信号が入力され、周波数ｆＶＣＯ１〜ｆＶＣＯｎのうち１つが出力信号周波数として出力される。ＰＬＬ回路１８の出力信号は、電力増幅器１９においてその電力を増幅し、アンテナスイッチ２０を通ってアンテナ２１から送信される。アンテナスイッチ２０により、送信時にはアンテナ２１と送信系２３のみが接続され、受信時にはアンテナ２１と受信系２２のみが接続される。アンテナ２１で受信された信号は、アンテナスイッチ２０を通して受信系２２に入力され、復調が行われ、Ｉ，Ｑ信号が出力される。
【００５８】
次に、本発明に係る無線通信端末機器の具体例を説明する。
【００５９】
図８は、本発明の無線通信端末機器として、携帯電話の一例を示した構成図である。
【００６０】
本発明に係る携帯電話は、一例として、たとえば２通りの周波数帯域（通信方式）を使用する場合の回路構成とされ、マイクロホン２４と、送信側のＡＤ変換器２５と、送受信に共通のデジタル信号処理部２６と、送信側のＤＡ変換器２７と、前記送信系２３と、前記アンテナスイッチ２０と、前記受信系２２と、受信側のＡＤ変換器２８と、受信側のＤＡ変換器２９と、スピーカー３０とから構成される。
【００６１】
送信系２３には、２通りの周波数帯域に対応して２つの電力増幅器１９−１，１９−２が備えられ、ＰＬＬ回路１８から出力されたそれぞれの周波数ｆＶＣＯ１またはｆＶＣＯ２の信号は、それぞれの電力増幅器１９−１，１９−２においてその電力が増幅されて出力される。これらの２つの電力増幅器１９−１，１９−２は、前記電力増幅器１９と同様の機能を持ち、また局発信号１（ＩＦ）が入力される直交変調器１７、局発信号２（ＲＦ−ＬＯ）が入力されるＰＬＬ回路１８も前記と同様である。
【００６２】
受信系２２には、２通りの周波数帯域に対応して、２つずつの帯域通過フィルタ３１−１，３１−２、ＬＮＡ３２−１，３２−２、帯域通過フィルタ３３−１，３３−２および、局発信号３ａ，３ｂが入力されるミキサ３４−１，３４−２と、ミキシング後の共通の帯域通過フィルタ３５、局発信号４が入力されるミキサ３６、帯域通過フィルタ３７、可変利得増幅器３８および、局発信号５が入力される直交復調器３９とが備えられている。
【００６３】
前記受信系２２において、それぞれのミキサ３４−１，３４−２，３６は２つの入力信号を掛け合わせた結果を出力し、これにより周波数変換が可能となる。それぞれのミキサ３４−１，３４−２，３６に入力される局発信号は、ＰＬＬシンセサイザから出力される周波数が安定な信号であり、このＰＬＬシンセサイザは参照信号として水晶発振器の出力信号を用いることで出力周波数が安定化する。帯域通過フィルタ３１−１，３１−２，３３−１，３３−２，３５，３７は、ある特定の周波数帯域だけを通過させるフィルタで、通常、帯域通過フィルタ３１−１，３１−２には誘電体フィルタ、帯域通過フィルタ３３−１，３３−２，３５にはＳＡＷフィルタ、帯域通過フィルタ３７にはＬＣフィルタが使用される。可変利得増幅器３８は、デジタル信号処理部２６からの制御信号により利得を変える増幅器であり、アナログ型とデジタル型がある。ＬＮＡ３２−１，３２−２は、雑音の少ない増幅器であり、通常、トランジスタ１個とバイアス回路で構成される。
【００６４】
前記携帯電話において、送信時には、音声がマイクロホン２４を通して入力され、このマイクロホン２４からのアナログ信号をＡＤ変換器２５によりデジタル信号に変換し、このデジタル信号をデジタル信号処理部２６において処理し、さらにデジタル信号処理部２６からのデジタル信号をＤＡ変換器２７によりアナログ信号に変換し、このアナログ信号が送信系２３に出力される。そして、送信系２３において、前記と同様の動作を行い、電力増幅器１９−１または電力増幅器１９−２の一方において増幅された信号は、アンテナスイッチ２０を通ってアンテナ２１から送信される。
【００６５】
また、受信時には、アンテナ２１で受信された信号がアンテナスイッチ２０を通して受信系２２に入力され、帯域通過フィルタ３１−１、ＬＮＡ３２−１、帯域通過フィルタ３３−１、ミキサ３４−１による経路、または帯域通過フィルタ３１−２、ＬＮＡ３２−２、帯域通過フィルタ３３−２、ミキサ３４−２による経路を経て、さらに帯域通過フィルタ３５、ミキサ３６、帯域通過フィルタ３７によるフィルタリング、増幅、ミキシングを繰り返し、可変利得増幅器３８および直交復調器３９を通して復調を行い、受信系２２からＩ，Ｑ信号が出力される。そして、この受信系２２からのアナログ信号を入力とし、このアナログ信号をＡＤ変換器２８によりデジタル信号に変換し、このデジタル信号をデジタル信号処理部２６において処理し、デジタル信号処理部２６からのデジタル信号をＤＡ変換器２９によりアナログ信号に変換し、このアナログ信号がスピーカー３０を通して音声として出力される。
【００６６】
従って、本実施の形態によれば、ＰＬＬ回路の位相比較器として可変利得位相比較器１を用いることにより、所望動作周波数帯域に応じて１個が動作する、ＶＣＯ４−１〜４−ｎの感度に応じて位相差変換利得を変えることで、前記実施の形態１と同様にＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。さらに、ＬＰＦ１５−１〜１５−ｍ，１６−１〜１６−ｍにより、可変利得位相比較器１に入力される雑音を除去することができる。このＰＬＬ回路を携帯電話などの無線通信端末機器に用いた場合には、無線通信端末機器の実装面積を低減することができる。
【００６７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、前記実施の形態においては、ＰＬＬ回路の周波数変換器が２つの入力をもつミキサ回路から構成される場合について説明したが、ミキサ回路に代えて分周回路から構成することも可能であり、この場合にはカプラの出力信号の加算信号を入力として、その出力が可変利得位相比較器に入力される。
【００６９】
また、前記図２，３および５における回路要素のトランジスタにバイポーラを用いた場合について説明したが、他の種類のトランジスタ、たとえばＭＯＳＦＥＴを用いても同様の機能を実現することができる。
【００７０】
さらに、前記図８に示す携帯電話においては、２通りの周波数帯域を使用する場合の回路構成について示したが、電力増幅器、帯域通過フィルタ、ＬＮＡ、ミキサなどを並列的に接続することにより、さらに多くの周波数帯域を使用する回路構成とすることも可能である。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７２】
本発明によれば、ＩＦ信号をＲＦ信号に変換するＰＬＬ回路において、複数の動作周波数帯域で使用するときに必要なＬＰＦを１個だけにすることができるので、実装面積の低減、位相比較器が内蔵されるＩＣのピン数削減、ＰＬＬ回路の設計の簡略化が行えるという効果がある。この結果、ＰＬＬ回路を用いた携帯電話などの無線通信端末機器の実装面積を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の実施の形態１を示す図である。
【図２】本発明のＰＬＬ回路の実施の形態１において、可変利得位相比較器の一例を示す図である。
【図３】本発明のＰＬＬ回路の実施の形態１において、可変電流源の一例を示す図である。
【図４】本発明のＰＬＬ回路の実施の形態２を示す図である。
【図５】本発明のＰＬＬ回路の実施の形態２において、入力振幅によって利得を変えることのできる位相比較器の一例を示す図である。
【図６】本発明のＰＬＬ回路の実施の形態３を示す図である。
【図７】本発明のＰＬＬ回路を用いた無線通信端末機器の一例を示す図である。
【図８】本発明のＰＬＬ回路を用いた無線通信端末機器として、携帯電話の一例を示す図である。
【図９】本発明の前提となるＰＬＬ回路を示す図である。
【符号の説明】
１ 可変利得位相比較器
２ ミキサ
３ ＬＰＦ
４−１〜４−ｎ ＶＣＯ
５−１〜５−ｎ カプラ
６ 制御回路
７ 可変電流源
８ ギルバート乗算器
９ 基準電流発生回路
１０ 制御回路
１１ 位相比較器
１２ 可変利得増幅器
１３ 基準電流発生回路
１４ 制御回路
１５−１〜１５−ｍ ＬＰＦ
１６−１〜１６−ｍ ＬＰＦ
１７ 直交変調器
１８ ＰＬＬ回路
１９，１９−１，１９−２ 電力増幅器
２０ アンテナスイッチ
２１ アンテナ
２２ 受信系
２３ 送信系
２４ マイクロホン
２５ ＡＤ変換器
２６ デジタル信号処理部
２７ ＤＡ変換器
２８ ＡＤ変換器
２９ ＤＡ変換器
３０ スピーカー
３１−１，３１−２ 帯域通過フィルタ
３２−１，３２−２ ＬＮＡ
３３−１，３３−２ 帯域通過フィルタ
３４−１，３４−２ ミキサ
３５ 帯域通過フィルタ
３６ ミキサ
３７ 帯域通過フィルタ
３８ 可変利得増幅器
３９ 直交復調器
４１ 位相比較器
４２−１〜４２−ｎ ＬＰＦ
４３−１〜４３−ｎ カプラ
【発明の属する技術分野】
本発明は、複数の動作周波数帯域で、ＩＦ（中間周波数）信号をＲＦ（無線周波数）信号に変換するＰＬＬ回路およびそれを用いた無線通信端末機器に適用して有効な技術に関する。
【０００２】
【従来の技術】
たとえば、本発明者が検討したところによれば、以下のとおりである。現在、世界中に数多くの移動体通信システムが存在している。そのため、複数のシステムを使用できる端末が必要となった。たとえば、動作周波数帯域は異なるが変調方式など類似点の多いＧＳＭ（Global Systeｍ for Mobile coｍｍunications）とＤＣＳ１８００（Digital Cellular Systeｍ１８００）が挙げられる。
【０００３】
１つの動作周波数帯域において、ＩＦ信号をＲＦ信号に変換するＰＬＬ回路が、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ社出版の“Ｐｈａｓｅｌｏｃｋ Ｔｅｃｈｎｉｑｕｅｓ”（ＩＳＢＮ ０−４７１−０４２９４−３）１０．３章に記されている。図９は、公知とされた技術ではないが、本発明者によって検討された、ＰＬＬ回路を複数の動作周波数帯域で使用可能にした一例である。
【０００４】
前記ＰＬＬ回路は、位相比較器４１と、ミキサ２と、ｎ個（ｎは２以上の自然数）の低域通過フィルタ（ＬＰＦ）４２−１〜４２−ｎと、ｎ個の電圧制御発振器（ＶＣＯ）４−１〜４−ｎと、ｎ個のカプラ４３−１〜４３−ｎと、ＶＣＯ４−１〜４−ｎの動作のオンオフを制御する制御回路６とから構成される。
【０００５】
位相比較器４１には２つの信号が入力される。第１の入力信号は、参照信号ＩＦであり、第２の入力信号は、ミキサ２の出力信号である。位相比較器４１において、前記参照信号ＩＦとミキサ２の出力信号は位相比較され、位相差に比例した信号が出力される。位相比較器４１の出力信号は、ＬＰＦ４２−１〜４２−ｎに出力され、不要な雑音が除去され、ＶＣＯ４−１〜４−ｎに入力される。制御回路６により、前記ｎ個のＶＣＯのうち希望の動作周波数帯域に応じて１個のＶＣＯが動作し、その他はオフとなり信号を出力しない。ＶＣＯ４−１〜４−ｎの出力周波数はそれぞれｆＶＣＯ１〜ｆＶＣＯｎであり、カプラ４３−１〜４３−ｎに入力される。このカプラにおいて、それぞれの入力信号は２つに分岐されて出力される。第１の出力は、前記ＰＬＬ回路の出力信号となり、第２の出力はミキサ２に入力される。ミキサ２には２つの信号が入力され、第１の入力信号はカプラ４３−１〜４３−ｎの第２の出力信号である。ミキサ２の第２の入力には、周波数ｆＬＯである局発信号ＲＦ−ＬＯが入力される。ミキサ２の出力周波数は、２つの入力周波数の差の絶対値であり、｜ｆＬＯ−ｆＶＣＯｎ｜となる。ミキサ２の出力信号は、位相比較器４１の第２の入力信号となる。今、ＶＣＯ４−ｎが動作しているとすると、前記ＰＬＬ回路がロックした状態では、位相比較器４１の２つの入力周波数は等しくなるため、ｆＩＦ＝｜ｆＬＯ−ｆＶＣＯｎ｜となる。したがって、ＶＣＯ４−ｎの出力周波数f ＶＣＯｎは｜ｆＬＯ−ｆＩＦ｜で与えられる。つまり、前記ＰＬＬ回路への参照信号周波数ｆＩＦは、ｆＶＣＯｎ＝｜ｆＬＯ−ｆＩＦ｜に変換される。
【０００６】
前記ＰＬＬ回路の動作を線形モデルを用いて解析する。ＶＣＯは、ＶＣＯ４−ｎが選択されているとする。位相比較器４１の位相差変換利得をＫｄ、ＶＣＯ４−ｎの感度をＫｖとする。また、ＬＰＦ４２−ｎにラグリードフィルタを用いるとすれば、このＬＰＦ４２−ｎの伝達関数Ｆ（ｓ）は次式（数１）で与えられる。
【０００７】
【数１】
また、前記ＰＬＬ回路の開ループ伝達関数Ｈｏは次式（数２）で与えられる。
【０００９】
【数２】
前記Ｈｏの極ωｐ、零ωｚはそれぞれ次式（数３，４）で与えられる。
【００１１】
【数３】
【数４】
前記ωｐおよび前記ωｚがともに前記ＰＬＬ回路のループ帯域Ｋよりも小さい時、このループ帯域Ｋは次式（数５）で与えられる。
【００１４】
【数５】
したがって、前記Ｋは、前記Ｋｄ、前記ＫｖおよびＬＰＦ４２−ｎの伝達関数Ｆ（ｓ）によって決まる。前記Ｋｄは定数であるが、前記Ｋｖは一般に動作周波数帯域によって異なる。したがって、前記Ｋｖに応じてＬＰＦ４２−１〜４２−ｎの特性を設計しなくてはならない。
【００１６】
【発明が解決しようとする課題】
ところで、前述のようなＰＬＬ回路について、本発明者が検討した結果、以下のようなことが明らかとなった。前述のＰＬＬ回路は、複数の動作周波数帯域に用いるためにｎ個のＬＰＦを使用する必要がある。一般に、位相比較器はＩＣ内蔵でＬＰＦはＩＣの外付けであるから、外付け部品点数が増加して端末の実装を複雑化し、実装面積が増大することが問題である。また、ｎ個のＬＰＦを使用する場合、ｎ本のピンがＩＣに必要で、ピン数の増大が問題である。さらに、ｎ個のＬＰＦそれぞれに対して設計を行わなくてはならず、設計が複雑化する問題がある。
【００１７】
そこで、本発明の目的は、前述のＰＬＬ回路でｎ個必要だったＬＰＦを１個に削減することで、実装面積およびピン数を減らし、設計を簡略化することができるＰＬＬ回路およびそれを用いた無線通信端末機器を提供するものである。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
すなわち、上記目的を達成するために、本発明のＰＬＬ回路は、第１の入力信号と第２の入力信号との位相差に比例した信号を出力し位相差変換利得が可変である可変利得位相比較器と、この可変利得位相比較器の出力端に接続されたＬＰＦと、このＬＰＦの出力端に接続されたｎ個のＶＣＯと、このＶＣＯの出力端にそれぞれ１個接続された計ｎ個のカプラと、このｎ個のカプラの出力端に接続され前記ｎ個のカプラの出力信号の加算信号の周波数を周波数変換し前記第２の信号を出力する周波数変換器と、前記ｎ個のＶＣＯの動作のオンオフを制御する制御回路とを有するものである。
【００２１】
また、上記目的を達成するための他の構成として、前記ＰＬＬ回路において、前記可変利得位相比較器を前記第２の信号振幅により前記位相差変換利得が変化する位相比較器に置き換え、この位相比較器と前記周波数変換器の間に利得可変の可変利得増幅器を挿入するものである。
【００２２】
さらに、前記ＰＬＬ回路の出力雑音を抑圧するために、前記ＰＬＬ回路において、前記周波数変換器と前記可変利得位相比較器の間、または前記可変利得位相比較器の第１の入力にｍ個（ｍは自然数）の並列接続されたＬＰＦを接続し、前記並列接続されたＬＰＦの動作のオンオフを制御回路により制御するものである。
【００２３】
また、本発明の無線通信端末機器は、Ｉ，Ｑ信号が入力される直交変調器と、この直交変調器の出力に接続されたＰＬＬ回路と、このＰＬＬ回路の出力に接続された電力増幅器とからなる送信系と、Ｉ，Ｑ信号を出力する受信系と、アンテナと、このアンテナと前記送信系と前記受信系が接続するアンテナスイッチとを有する無線通信端末機器において、前記ＰＬＬ回路が、前述のようなＰＬＬ回路からなることを特徴とするものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
図１は、本発明のＰＬＬ回路の実施の形態１を示した構成図である。
【００２６】
本発明に係るＰＬＬ回路は、一例として、可変利得位相比較器１と、ミキサ２と、ＬＰＦ３と、ｎ個のＶＣＯ４−１〜４−ｎと、ｎ個のカプラ５−１〜５−ｎと、前記ＶＣＯの動作のオンオフを制御する制御回路６とから構成される。
【００２７】
可変利得位相比較器１には２つの信号が入力される。第１の入力信号は、周波数がｆＩＦである参照信号ＩＦであり、第２の入力信号は、ミキサ２の出力信号である。可変利得位相比較器１において、前記参照信号ＩＦとミキサ２の出力信号は位相比較され、位相差に比例した信号が出力される。ＬＰＦ３において、可変利得位相比較器１の出力信号は不要な雑音を除去され、ＶＣＯ４−１〜４−ｎに入力される。ＶＣＯ４−１〜４−ｎの出力信号はそれぞれカプラ５−１〜５−ｎのうちの１個のカプラに入力される。制御回路６により、希望の動作周波数帯域に応じて、ＶＣＯ４−１〜４−ｎのうち１個が動作し、その他はオフとなり信号を出力しない。カプラ５−１〜５−ｎは、入力信号を分岐しそれぞれ２つのポートから信号を出力する。カプラ５−１〜５−ｎの第１の出力信号は、前記ＰＬＬ回路の出力信号となり、第２の出力信号は、ミキサ２に入力される。ミキサ２には２つの信号が入力され、第１の入力信号はカプラ５−１〜５−ｎの第２の出力信号である。ミキサ２の第２の入力には、周波数ｆＬＯの局発信号ＲＦ−ＬＯが入力される。今、ＶＣＯ４−ｎが動作しているとすると、ミキサ２の出力周波数は、第１と第２の入力信号の周波数差の絶対値であり、｜ｆＬＯ−ｆＶＣＯｎ｜となる。ミキサ２の出力信号は、可変利得位相比較器１の第２の入力信号となる。前記ＰＬＬ回路がロックした状態では、可変利得位相比較器１の２つの入力周波数は等しくなるため、ｆＩＦ＝｜ｆＬＯ−ｆＶＣＯｎ｜となる。したがって、前記ＶＣＯ４−ｎの出力周波数ｆＶＣＯｎは｜ｆＬＯ−ｆＩＦ｜で与えられる。つまり、前記ＰＬＬ回路への前記参照信号周波数ｆＩＦは、ｆＶＣＯｎ＝｜ｆＬＯ−ｆＩＦ｜に変換される。
【００２８】
前記ＰＬＬ回路の動作の線形モデルによる解析は、前述した図９での解析と同様である。前記式（数５）において、前記ＰＬＬ回路では１つのＬＰＦ３を用いるため、Ｒ１およびＲ２は一定である。前記ループ帯域Ｋは前記位相差変換利得Ｋｄと、前記ＶＣＯ４−ｎの感度Ｋｖの積で決まる。したがって、ＶＣＯ４−１〜４−ｎの感度に応じて、前記Ｋｄを変えれば、１個のＬＰＦのみで前記ループ帯域Ｋの最適化が可能となる。
【００２９】
可変利得位相比較器１の一例を図２に示す。
【００３０】
可変利得位相比較器１は、１４個のトランジスタＱ１〜Ｑ１４と、出力電流ＩＲＥＦが可変の可変電流源７とから構成される。トランジスタＱ１〜Ｑ１４は、バイポーラを用いている。８はギルバート乗算器で、その詳細は培風館社出版「超ＬＳＩのためのアナログ集積回路設計技術（下）」１０．３章に記されている。ギルバート乗算器８の第１の入力１には差動信号ＶＲＥＦ＋とＶＲＥＦ−が入力され、第２の入力２には差動信号ＶＩＦ＋とＶＩＦ−が入力される。ギルバート乗算器８において、前記２つの差動信号が乗算され、差動電流Ｉ１とＩ２が出力される。ギルバート乗算器８の２つの入力信号の振幅が大きく、トランジスタＱ１〜Ｑ６がスイッチング動作を行っている場合、トランジスタＱ８のコレクタ電流をＩ３とすると、前記２つの入力信号の位相差Φとギルバート乗算器８の出力差動電流（Ｉ２−Ｉ１）は次式（数６）で与えられる。
【００３１】
【数６】
トランジスタＱ７，Ｑ８はカレントミラー回路で、カレントミラー比をａとすると、Ｉ３＝ａ・ＩＲＥＦとなる。トランジスタＱ９，Ｑ１０はカレントミラー回路で、カレントミラー比をｂとすると、Ｉ４＝ｂ・Ｉ１となる。トランジスタＱ１１，Ｑ１２からなるカレントミラー回路のカレントミラー比もまたｂとすると、Ｉ５＝ｂ・Ｉ２となる。トランジスタＱ１３，Ｑ１４はカレントミラー回路で、カレントミラー比を１とすると、Ｉ６＝Ｉ４となる。可変利得位相比較器１の出力電流（Ｉ５−Ｉ６）は次式（数７）で与えられる。
【００３３】
【数７】
したがって、可変利得位相比較器１の位相差変換利得Ｋｄは次式（数８）で与えられる。
【００３５】
【数８】
ａ，ｂは定数であるから、前記位相差変換利得ＫｄはＩＲＥＦに比例する。したがって、ＩＲＥＦを変えることで、Ｋｄを可変にできる。
【００３７】
可変電流源７の一例として、電流値が１：２の２種類の定電流を供給できる回路を図３に示す。
【００３８】
前記可変電流源７は、トランジスタＱ１５〜Ｑ１８と、定電流を出力する基準電流発生回路９と、スイッチＳ１，Ｓ２と、スイッチＳ１，Ｓ２を制御する制御回路１０とから構成される。前記トランジスタＱ１５〜Ｑ１８は、いずれも同じサイズである。また、トランジスタＱ１５〜Ｑ１８にはバイポーラを用いている。スイッチＳ１により、トランジスタＱ１６のベースはトランジスタＱ１６のエミッタまたはトランジスタＱ１５のベースと接続される。スイッチＳ２により、トランジスタＱ１７のベースはトランジスタＱ１７のエミッタまたはトランジスタＱ１５のベースと、トランジスタＱ１８のベースはトランジスタＱ１８のエミッタまたはトランジスタＱ１５のベースと接続される。トランジスタＱ１６〜Ｑ１８は、それぞれトランジスタＱ１５とカレントミラー回路を構成している。トランジスタＱ１５は、基準電流発生回路９から電流が入力されるので、前記カレントミラー回路における入力トランジスタと呼び、トランジスタＱ１６〜Ｑ１８は、コレクタから電流を出力するので、前記カレントミラー回路における出力トランジスタと呼ぶことにする。基準電流発生回路９から供給される電流をＩ７とすると、トランジスタＱ１５〜Ｑ１８は同じサイズであるから、トランジスタＱ１６〜Ｑ１８のコレクタ電流はそれぞれＩ７になる。トランジスタＱ１６のベースがトランジスタＱ１５のベースに接続され、トランジスタＱ１７，Ｑ１８のベースがそれぞれトランジスタＱ１７のエミッタ，トランジスタＱ１８のエミッタに接続された場合、トランジスタＱ１７，Ｑ１８はベースエミッタ間電圧が０Ｖなのでコレクタ電流が流れない。したがって、ＩＲＥＦはトランジスタＱ１６のコレクタ電流に等しくＩ７となる。トランジスタＱ１６のベースがトランジスタＱ１６のエミッタに接続され、トランジスタＱ１７，Ｑ１８のベースがトランジスタＱ１５のベースと接続された場合、トランジスタＱ１６はベースエミッタ間電圧が０Ｖなのでコレクタ電流が流れない。したがって、ＩＲＥＦはトランジスタＱ１７，Ｑ１８のコレクタ電流の和に等しく２・Ｉ７となる。
【００３９】
以上のように、スイッチＳ１，Ｓ２の制御により、前記可変電流源７から電流値が１：２の２種類のＩＲＥＦを出力することができる。
【００４０】
従って、本実施の形態によれば、ＰＬＬ回路の位相比較器に、位相差変換利得が可変の可変利得位相比較器１を用いることにより、所望動作周波数帯域に応じて１個が動作する、ＶＣＯ４−１〜４−ｎの感度に応じて位相差変換利得を変えることで、ＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。
【００４１】
（実施の形態２）
次に、本発明に係るＰＬＬ回路の実施の形態２を説明する。
【００４２】
図４は、本発明のＰＬＬ回路の実施の形態２を示した構成図である。
【００４３】
本実施の形態２のＰＬＬ回路は、一例として、前記実施の形態１における、可変利得位相比較器１を入力振幅によって利得が変化する位相比較器１１に置き換え、ミキサ２と位相比較器１１の間に可変利得増幅器１２を挿入したことを特徴とする回路である。ＶＣＯ４−１〜４−ｎの感度に応じて可変利得増幅器１２の利得を制御し、位相比較器１１への入力振幅を変え位相比較器１１の利得を変化させることで、前記ＰＬＬ回路のループ帯域を最適化することができる。
【００４４】
位相比較器１１の一例を図５に示す。
【００４５】
本実施の形態２の位相比較器１１は、前記図２における可変電流源７を定電流ＩＲＥＦを出力する基準電流発生回路１３に置き換えたことを特徴とする回路である。トランジスタＱ１〜Ｑ１４は、バイポーラを用いている。
【００４６】
前記位相比較器１１の動作の詳細は、たとえばＭｒ．Ａ．Ｂｉｌｏｔｔｉによる“Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ ａ Ｍｏｎｏｌｉｔｈｉｃ Ａｎａｌｏｇ Ｍｕｌｔｉｐｌｉｅｒ，”ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−３，ｐｐ．３７３−３８０，Ｄｅｃ．１９６８に記されている。この文献によれば、前記位相比較器１１の利得を入力振幅によって変化させるには、以下の２通りの方法がある。
【００４７】
１．入力１，２の振幅をｋ・Ｔ／ｑより小さくして、トランジスタＱ１〜Ｑ６がスイッチング動作しないようにする。
【００４８】
２．入力１，２の一方の振幅は、トランジスタＱ１〜Ｑ６にスイッチング動作させるためｋ・Ｔ／ｑより大きくし、他方の振幅はトランジスタＱ１〜Ｑ６にスイッチング動作させないためにｋ・Ｔ／ｑより小さくする。ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００４９】
従って、本実施の形態によれば、ＶＣＯ４−１〜４−ｎの感度に応じて可変利得増幅器１２の利得を制御し、位相比較器１１の利得を変化させることで、前記実施の形態１と同様にＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器１１が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。
【００５０】
（実施の形態３）
次に、本発明に係るＰＬＬ回路の実施の形態３を説明する。
【００５１】
図６は、本発明のＰＬＬ回路の実施の形態３を示した構成図である。
【００５２】
本実施の形態３のＰＬＬ回路は、一例として、前記実施の形態１における、可変利得位相比較器１とミキサ２の間にＬＰＦ１６−１〜１６−ｍの並列接続したものを挿入し、可変利得位相比較器１の第１の入力にＬＰＦ１５−１〜１５−ｍの並列接続したものを接続し、制御回路６をＶＣＯ４−１〜４−ｎ，ＬＰＦ１５−１〜１５−ｍおよびＬＰＦ１６−１〜１６−ｍの動作のオンオフを制御する制御回路１４に置き換えたことを特徴とする回路である。
【００５３】
ＬＰＦ１５−１〜１５−ｍとＬＰＦ１６−１〜１６−ｍは、可変利得位相比較器１に入力される雑音を除去するために用いられる。また、参照信号ＩＦには、ｍ通りの周波数ｆＩＦが用いられる。制御回路１４により、ＬＰＦ１５−１〜１５−ｍの中からそれぞれのｆＩＦに最適なカットオフ周波数をもつＬＰＦが１つ選択される。ＬＰＦ１６−１〜１６−ｍについても、同様に最適なものが１つ選択される。
【００５４】
次に、本発明に係るＰＬＬ回路を用いた無線通信端末機器の例を説明する。
【００５５】
図７は、本発明のＰＬＬ回路を用いた無線通信端末機器の一例を示した構成図である。
【００５６】
本発明に係る無線通信端末機器は、直交変調器１７と、前記ＰＬＬ回路１８と、電力増幅器１９とから構成される送信系２３と、アンテナスイッチ２０と、アンテナ２１と、受信系２２とから構成される。
【００５７】
直交変調器１７において、ＩＦ信号はＩ，Ｑ信号により変調される。直交変調器１７の出力信号はＰＬＬ回路１８に参照信号として入力される。ＰＬＬ回路１８には、前記参照信号とＲＦ−ＬＯ信号が入力され、周波数ｆＶＣＯ１〜ｆＶＣＯｎのうち１つが出力信号周波数として出力される。ＰＬＬ回路１８の出力信号は、電力増幅器１９においてその電力を増幅し、アンテナスイッチ２０を通ってアンテナ２１から送信される。アンテナスイッチ２０により、送信時にはアンテナ２１と送信系２３のみが接続され、受信時にはアンテナ２１と受信系２２のみが接続される。アンテナ２１で受信された信号は、アンテナスイッチ２０を通して受信系２２に入力され、復調が行われ、Ｉ，Ｑ信号が出力される。
【００５８】
次に、本発明に係る無線通信端末機器の具体例を説明する。
【００５９】
図８は、本発明の無線通信端末機器として、携帯電話の一例を示した構成図である。
【００６０】
本発明に係る携帯電話は、一例として、たとえば２通りの周波数帯域（通信方式）を使用する場合の回路構成とされ、マイクロホン２４と、送信側のＡＤ変換器２５と、送受信に共通のデジタル信号処理部２６と、送信側のＤＡ変換器２７と、前記送信系２３と、前記アンテナスイッチ２０と、前記受信系２２と、受信側のＡＤ変換器２８と、受信側のＤＡ変換器２９と、スピーカー３０とから構成される。
【００６１】
送信系２３には、２通りの周波数帯域に対応して２つの電力増幅器１９−１，１９−２が備えられ、ＰＬＬ回路１８から出力されたそれぞれの周波数ｆＶＣＯ１またはｆＶＣＯ２の信号は、それぞれの電力増幅器１９−１，１９−２においてその電力が増幅されて出力される。これらの２つの電力増幅器１９−１，１９−２は、前記電力増幅器１９と同様の機能を持ち、また局発信号１（ＩＦ）が入力される直交変調器１７、局発信号２（ＲＦ−ＬＯ）が入力されるＰＬＬ回路１８も前記と同様である。
【００６２】
受信系２２には、２通りの周波数帯域に対応して、２つずつの帯域通過フィルタ３１−１，３１−２、ＬＮＡ３２−１，３２−２、帯域通過フィルタ３３−１，３３−２および、局発信号３ａ，３ｂが入力されるミキサ３４−１，３４−２と、ミキシング後の共通の帯域通過フィルタ３５、局発信号４が入力されるミキサ３６、帯域通過フィルタ３７、可変利得増幅器３８および、局発信号５が入力される直交復調器３９とが備えられている。
【００６３】
前記受信系２２において、それぞれのミキサ３４−１，３４−２，３６は２つの入力信号を掛け合わせた結果を出力し、これにより周波数変換が可能となる。それぞれのミキサ３４−１，３４−２，３６に入力される局発信号は、ＰＬＬシンセサイザから出力される周波数が安定な信号であり、このＰＬＬシンセサイザは参照信号として水晶発振器の出力信号を用いることで出力周波数が安定化する。帯域通過フィルタ３１−１，３１−２，３３−１，３３−２，３５，３７は、ある特定の周波数帯域だけを通過させるフィルタで、通常、帯域通過フィルタ３１−１，３１−２には誘電体フィルタ、帯域通過フィルタ３３−１，３３−２，３５にはＳＡＷフィルタ、帯域通過フィルタ３７にはＬＣフィルタが使用される。可変利得増幅器３８は、デジタル信号処理部２６からの制御信号により利得を変える増幅器であり、アナログ型とデジタル型がある。ＬＮＡ３２−１，３２−２は、雑音の少ない増幅器であり、通常、トランジスタ１個とバイアス回路で構成される。
【００６４】
前記携帯電話において、送信時には、音声がマイクロホン２４を通して入力され、このマイクロホン２４からのアナログ信号をＡＤ変換器２５によりデジタル信号に変換し、このデジタル信号をデジタル信号処理部２６において処理し、さらにデジタル信号処理部２６からのデジタル信号をＤＡ変換器２７によりアナログ信号に変換し、このアナログ信号が送信系２３に出力される。そして、送信系２３において、前記と同様の動作を行い、電力増幅器１９−１または電力増幅器１９−２の一方において増幅された信号は、アンテナスイッチ２０を通ってアンテナ２１から送信される。
【００６５】
また、受信時には、アンテナ２１で受信された信号がアンテナスイッチ２０を通して受信系２２に入力され、帯域通過フィルタ３１−１、ＬＮＡ３２−１、帯域通過フィルタ３３−１、ミキサ３４−１による経路、または帯域通過フィルタ３１−２、ＬＮＡ３２−２、帯域通過フィルタ３３−２、ミキサ３４−２による経路を経て、さらに帯域通過フィルタ３５、ミキサ３６、帯域通過フィルタ３７によるフィルタリング、増幅、ミキシングを繰り返し、可変利得増幅器３８および直交復調器３９を通して復調を行い、受信系２２からＩ，Ｑ信号が出力される。そして、この受信系２２からのアナログ信号を入力とし、このアナログ信号をＡＤ変換器２８によりデジタル信号に変換し、このデジタル信号をデジタル信号処理部２６において処理し、デジタル信号処理部２６からのデジタル信号をＤＡ変換器２９によりアナログ信号に変換し、このアナログ信号がスピーカー３０を通して音声として出力される。
【００６６】
従って、本実施の形態によれば、ＰＬＬ回路の位相比較器として可変利得位相比較器１を用いることにより、所望動作周波数帯域に応じて１個が動作する、ＶＣＯ４−１〜４−ｎの感度に応じて位相差変換利得を変えることで、前記実施の形態１と同様にＰＬＬ回路に必要なＬＰＦ３を１個に削減することができるので、位相比較器が内蔵されるＩＣのピン数の削減、ＰＬＬ回路の設計の簡略化が実現できる。さらに、ＬＰＦ１５−１〜１５−ｍ，１６−１〜１６−ｍにより、可変利得位相比較器１に入力される雑音を除去することができる。このＰＬＬ回路を携帯電話などの無線通信端末機器に用いた場合には、無線通信端末機器の実装面積を低減することができる。
【００６７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、前記実施の形態においては、ＰＬＬ回路の周波数変換器が２つの入力をもつミキサ回路から構成される場合について説明したが、ミキサ回路に代えて分周回路から構成することも可能であり、この場合にはカプラの出力信号の加算信号を入力として、その出力が可変利得位相比較器に入力される。
【００６９】
また、前記図２，３および５における回路要素のトランジスタにバイポーラを用いた場合について説明したが、他の種類のトランジスタ、たとえばＭＯＳＦＥＴを用いても同様の機能を実現することができる。
【００７０】
さらに、前記図８に示す携帯電話においては、２通りの周波数帯域を使用する場合の回路構成について示したが、電力増幅器、帯域通過フィルタ、ＬＮＡ、ミキサなどを並列的に接続することにより、さらに多くの周波数帯域を使用する回路構成とすることも可能である。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７２】
本発明によれば、ＩＦ信号をＲＦ信号に変換するＰＬＬ回路において、複数の動作周波数帯域で使用するときに必要なＬＰＦを１個だけにすることができるので、実装面積の低減、位相比較器が内蔵されるＩＣのピン数削減、ＰＬＬ回路の設計の簡略化が行えるという効果がある。この結果、ＰＬＬ回路を用いた携帯電話などの無線通信端末機器の実装面積を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の実施の形態１を示す図である。
【図２】本発明のＰＬＬ回路の実施の形態１において、可変利得位相比較器の一例を示す図である。
【図３】本発明のＰＬＬ回路の実施の形態１において、可変電流源の一例を示す図である。
【図４】本発明のＰＬＬ回路の実施の形態２を示す図である。
【図５】本発明のＰＬＬ回路の実施の形態２において、入力振幅によって利得を変えることのできる位相比較器の一例を示す図である。
【図６】本発明のＰＬＬ回路の実施の形態３を示す図である。
【図７】本発明のＰＬＬ回路を用いた無線通信端末機器の一例を示す図である。
【図８】本発明のＰＬＬ回路を用いた無線通信端末機器として、携帯電話の一例を示す図である。
【図９】本発明の前提となるＰＬＬ回路を示す図である。
【符号の説明】
１ 可変利得位相比較器
２ ミキサ
３ ＬＰＦ
４−１〜４−ｎ ＶＣＯ
５−１〜５−ｎ カプラ
６ 制御回路
７ 可変電流源
８ ギルバート乗算器
９ 基準電流発生回路
１０ 制御回路
１１ 位相比較器
１２ 可変利得増幅器
１３ 基準電流発生回路
１４ 制御回路
１５−１〜１５−ｍ ＬＰＦ
１６−１〜１６−ｍ ＬＰＦ
１７ 直交変調器
１８ ＰＬＬ回路
１９，１９−１，１９−２ 電力増幅器
２０ アンテナスイッチ
２１ アンテナ
２２ 受信系
２３ 送信系
２４ マイクロホン
２５ ＡＤ変換器
２６ デジタル信号処理部
２７ ＤＡ変換器
２８ ＡＤ変換器
２９ ＤＡ変換器
３０ スピーカー
３１−１，３１−２ 帯域通過フィルタ
３２−１，３２−２ ＬＮＡ
３３−１，３３−２ 帯域通過フィルタ
３４−１，３４−２ ミキサ
３５ 帯域通過フィルタ
３６ ミキサ
３７ 帯域通過フィルタ
３８ 可変利得増幅器
３９ 直交復調器
４１ 位相比較器
４２−１〜４２−ｎ ＬＰＦ
４３−１〜４３−ｎ カプラ
Claims (14)
- 第１の入力信号と第２の入力信号との位相差に比例した信号を出力し、位相差利得が可変である可変利得位相比較器と、該可変利得位相比較器の出力端に接続された低域通過フィルタと、該低域通過フィルタの出力端に接続された複数個のＶＣＯと、該複数個のＶＣＯの出力端にそれぞれ１個接続された複数個のカプラと、該複数個のカプラの出力端に接続され前記複数個のカプラの出力信号の加算信号の周波数を周波数変換し前記第２の信号を出力する周波数変換器と、前記複数個のＶＣＯの動作のオンオフを制御する制御回路とを有することを特徴とするＰＬＬ回路。
- 請求項１記載のＰＬＬ回路において、前記周波数変換器は、２つの入力をもつミキサ回路からなり、一方の入力に前記複数個のカプラの出力信号の加算信号を入力し、他方の入力に局発信号を入力し、前記ミキサ回路の出力を前記可変利得位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項１記載のＰＬＬ回路において、前記周波数変換器は、分周回路からなり、前記複数個のカプラの出力信号の加算信号を入力し、前記分周回路の出力を前記可変利得位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項１記載のＰＬＬ回路において、前記可変利得位相比較器を前記第２の信号振幅により位相差変換利得が変化する位相比較器に置き換え、該位相比較器と前記周波数変換器との間に利得可変の可変利得増幅器を挿入することを特徴とするＰＬＬ回路。
- 請求項４記載のＰＬＬ回路において、前記周波数変換器は、２つの入力をもつミキサ回路からなり、一方の入力に前記複数個のカプラの出力信号の加算信号を入力し、他方の入力に局発信号を入力し、前記ミキサ回路の出力を前記可変利得増幅器を介して前記位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項４記載のＰＬＬ回路において、前記周波数変換器は、分周回路からなり、前記複数個のカプラの出力信号の加算信号を入力し、前記分周回路の出力を前記可変利得増幅器を介して前記位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項１記載のＰＬＬ回路において、前記周波数変換器と前記可変利得位相比較器との間、または前記可変利得位相比較器の第１の入力に複数個の並列接続された低域通過フィルタを接続し、前記並列接続された低域通過フィルタの動作のオンオフを制御する制御回路を有することを特徴とするＰＬＬ回路。
- 請求項７記載のＰＬＬ回路において、前記周波数変換器は、２つの入力をもつミキサ回路からなり、一方の入力に前記複数個のカプラの出力信号の加算信号を入力し、他方の入力に局発信号を入力し、前記ミキサ回路の出力を前記可変利得位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項７記載のＰＬＬ回路において、前記周波数変換器は、分周回路からなり、前記複数個のカプラの出力信号の加算信号を入力し、前記分周回路の出力を前記可変利得位相比較器に入力することを特徴とするＰＬＬ回路。
- 請求項２，３，８または９記載のＰＬＬ回路において、前記可変利得位相比較器は、ギルバート乗算器と、第１，第２，第３，第４のカレントミラー回路と、出力定電流値が可変の可変電流源とから構成され、前記可変電流源の出力電流を前記第１のカレントミラー回路に入力し、該第１のカレントミラー回路の出力電流を前記ギルバート乗算器のバイアス電流とし、前記第１の入力信号と前記第２の入力信号とをそれぞれ差動で前記ギルバート乗算器に入力し、前記ギルバート乗算器の差動出力電流である第３の信号および第４の信号をそれぞれ前記第２のカレントミラー回路および前記第３のカレントミラー回路に入力し、前記第２のカレントミラー回路の出力電流を前記第４のカレントミラー回路に入力し、前記第４のカレントミラー回路の出力電流と前記第３のカレントミラー回路の出力電流を加算し前記可変利得位相比較器の出力信号とすることを特徴とするＰＬＬ回路。
- 請求項１０記載のＰＬＬ回路において、前記可変電流源は、複数個のカレントミラー回路と、複数個のスイッチと、制御回路と、基準電流発生回路とから構成され、前記制御回路の制御により前記複数個のカレントミラー回路のそれぞれの出力トランジスタのベースは該出力トランジスタのエミッタまたは前記出力トランジスタが含まれるカレントミラー回路の入力トランジスタのベースと接続され、前記基準電流発生回路の出力定電流を前記複数個のカレントミラー回路に入力し、前記複数個のカレントミラー回路の出力電流を加算し前記可変電流源の出力電流とすることを特徴とするＰＬＬ回路。
- 請求項５または６記載のＰＬＬ回路において、前記位相比較器を、請求項１０記載の可変利得位相比較器における可変電流源を定電流出力の基準電流発生回路に置き換えたことを特徴とする位相比較器に置き換え、該位相比較器に入力される前記可変利得増幅器からの出力信号振幅がｋ・Ｔ／ｑより小さいことを特徴とするＰＬＬ回路。
- Ｉ，Ｑ信号が入力される直交変調器と該直交変調器の出力に接続されたＰＬＬ回路と該ＰＬＬ回路の出力に接続された電力増幅器とからなる送信系と、Ｉ，Ｑ信号を出力する受信系と、アンテナと、該アンテナと前記送信系と前記受信系と接続するアンテナスイッチとを有する無線通信端末機器において、前記ＰＬＬ回路が、請求項１から１２の何れかに記載のＰＬＬ回路からなることを特徴とする無線通信端末機器。
- 請求項１３記載の無線通信端末機器において、音声をアナログ信号として入力するマイクロホンと、該マイクロホンからのアナログ信号をデジタル信号に変換する第１のＡＤ変換器と、該第１のＡＤ変換器からのデジタル信号を処理する第１のデジタル信号処理部と、該第１のデジタル信号処理部からのデジタル信号をアナログ信号に変換し、該アナログ信号を前記送信系に出力する第１のＤＡ変換器と、前記受信系からのアナログ信号を入力とし、該アナログ信号をデジタル信号に変換する第２のＡＤ変換器と、該第２のＡＤ変換器からのデジタル信号を処理する第２のデジタル信号処理部と、該第２のデジタル信号処理部からのデジタル信号をアナログ信号に変換する第２のＤＡ変換器と、該第２のＤＡ変換器からのアナログ信号を音声として出力するスピーカーとを有する携帯電話からなることを特徴とする無線通信端末機器。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26256198A JP4056145B2 (ja) | 1998-09-17 | 1998-09-17 | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| US09/787,380 US6996377B1 (en) | 1998-09-17 | 1999-09-14 | PLL circuit and radio communication terminal apparatus using the same |
| EP99943334A EP1115205B1 (en) | 1998-09-17 | 1999-09-14 | Pll circuit and radio communication terminal using pll |
| DE69934020T DE69934020T2 (de) | 1998-09-17 | 1999-09-14 | Pll-schaltung und funkbetriebenes kommunikationssendegerät mit einer phasenregelschleife |
| EP06017995.9A EP1758255B1 (en) | 1998-09-17 | 1999-09-14 | PLL circuit and radio communication terminal apparatus using the same |
| KR1020017003429A KR100687146B1 (ko) | 1998-09-17 | 1999-09-14 | Ｐｌｌ 회로 및 그것을 이용한 무선 통신 단말 기기 |
| PCT/JP1999/005012 WO2000018014A1 (en) | 1998-09-17 | 1999-09-14 | Pll circuit and radio communication terminal using pll |
| CNB998118842A CN1169296C (zh) | 1998-09-17 | 1999-09-14 | Pll电路和使用该电路的无线通信终端机 |
| US10/375,241 US6970683B2 (en) | 1998-09-17 | 2003-02-28 | PLL circuit and radio communication terminal apparatus using the same |
| US11/121,018 US7333779B2 (en) | 1998-09-17 | 2005-05-04 | PLL circuit and radio communication terminal apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26256198A JP4056145B2 (ja) | 1998-09-17 | 1998-09-17 | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091915A JP2000091915A (ja) | 2000-03-31 |
| JP4056145B2 true JP4056145B2 (ja) | 2008-03-05 |
Family
ID=17377526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26256198A Expired - Fee Related JP4056145B2 (ja) | 1998-09-17 | 1998-09-17 | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6996377B1 (ja) |
| EP (2) | EP1758255B1 (ja) |
| JP (1) | JP4056145B2 (ja) |
| KR (1) | KR100687146B1 (ja) |
| CN (1) | CN1169296C (ja) |
| DE (1) | DE69934020T2 (ja) |
| WO (1) | WO2000018014A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056145B2 (ja) * | 1998-09-17 | 2008-03-05 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| US8014724B2 (en) * | 1999-10-21 | 2011-09-06 | Broadcom Corporation | System and method for signal limiting |
| EP1183785A1 (en) * | 2000-03-21 | 2002-03-06 | Koninklijke Philips Electronics N.V. | Communication system with frequency modulation and with a single local oscillator |
| US6975686B1 (en) * | 2000-10-31 | 2005-12-13 | Telefonaktiebolaget L.M. Ericsson | IQ modulation systems and methods that use separate phase and amplitude signal paths |
| AU2002225754A1 (en) * | 2000-11-29 | 2002-06-11 | Broadcom Corporation | Integrated direct conversion satellite tuner |
| GB2389256B (en) | 2002-05-31 | 2005-12-21 | Hitachi Ltd | Semiconductor integrated circuit device for communication radio-communications apparatus and transmission starting method |
| GB2412513B (en) | 2002-05-31 | 2006-03-08 | Renesas Tech Corp | Apparatus for radio telecommunication system and method of building up output power |
| GB2389251B (en) * | 2002-05-31 | 2005-09-07 | Hitachi Ltd | A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method |
| GB2389253B (en) | 2002-05-31 | 2005-09-21 | Hitachi Ltd | Transmitter and semiconductor integrated circuit for communication |
| DE602004024926D1 (de) * | 2003-02-07 | 2010-02-11 | Nxp Bv | Signal |
| DE602004007755T2 (de) * | 2004-01-13 | 2008-04-30 | Harman Becker Automotive Systems Gmbh | Funkempfänger mit adaptivem Frequenzregulator |
| US8503342B2 (en) | 2004-07-30 | 2013-08-06 | Airvana Llc | Signal transmission method from a local network node |
| US7535976B2 (en) * | 2004-07-30 | 2009-05-19 | Broadcom Corporation | Apparatus and method for integration of tuner functions in a digital receiver |
| US7154346B2 (en) * | 2004-07-30 | 2006-12-26 | Broadcom Corporation | Apparatus and method to provide a local oscillator signal |
| EP1779625B1 (en) | 2004-07-30 | 2018-10-17 | CommScope Technologies LLC | A local network node |
| EP3179775B1 (en) | 2004-07-30 | 2019-01-30 | Commscope Technologies LLC | Method and system of setting transmitter power levels |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| WO2006127817A2 (en) * | 2005-05-25 | 2006-11-30 | Rf Magic, Inc. | Oscillator coupling to reduce spurious signals in receiver circuits |
| US7818078B2 (en) * | 2005-06-06 | 2010-10-19 | Gonzalo Fuentes Iriarte | Interface device for wireless audio applications |
| US10044381B2 (en) * | 2012-02-23 | 2018-08-07 | Qualcomm Incorporated | Wireless device with filters to support co-existence in adjacent frequency bands |
| KR101351589B1 (ko) | 2013-01-30 | 2014-01-16 | 한국과학기술원 | 다중 안테나 송수신 시스템 |
| US9252790B2 (en) * | 2014-04-11 | 2016-02-02 | Qualcomm Incorporated | Locking multiple voltage-controlled oscillators with a single phase-locked loop |
| US9455666B2 (en) * | 2015-02-13 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple frequency LC voltage controlled oscillator scheme |
| US9425808B1 (en) * | 2015-06-05 | 2016-08-23 | Texas Instruments Incorporated | Frequency detector |
| EP4618420A3 (en) * | 2020-02-07 | 2025-11-26 | IQM Finland Oy | Control arrangement and method |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843632A (ja) * | 1981-09-01 | 1983-03-14 | テクトロニツクス・インコ−ポレイテツド | 位相固定回路 |
| FR2564663B1 (fr) * | 1984-05-15 | 1986-09-19 | Radiotechnique | Demodulateur de frequence a largeur de bande ajustable |
| US4745372A (en) * | 1985-10-17 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Phase-locked-loop circuit having a charge pump |
| US4952889A (en) * | 1989-04-28 | 1990-08-28 | Motorola, Inc. | Loop filter modulated synthesizer |
| US5175729A (en) * | 1991-06-05 | 1992-12-29 | Motorola, Inc. | Radio with fast lock phase-locked loop |
| FR2685583B1 (fr) * | 1991-12-23 | 1997-01-03 | Applic Gles Electr Meca | Synthetiseur de frequences multibande. |
| JPH05315950A (ja) * | 1992-05-14 | 1993-11-26 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
| CN1047898C (zh) * | 1993-03-18 | 1999-12-29 | 东芝株式会社 | 频率合成器 |
| US5359297A (en) * | 1993-10-28 | 1994-10-25 | Motorola, Inc. | VCO power-up circuit for PLL and method thereof |
| JPH0967044A (ja) | 1995-08-30 | 1997-03-11 | Canon Inc | シート積載有無状態検出装置及び画像処理装置 |
| JPH09186587A (ja) * | 1995-12-31 | 1997-07-15 | Kenwood Corp | Ｐｌｌ回路 |
| KR100193862B1 (ko) * | 1996-03-19 | 1999-06-15 | 윤종용 | 안정된 주파수를 얻기 위한 주파수변환기 |
| US5821874A (en) * | 1996-03-19 | 1998-10-13 | Sony Corporation | Messaging terminal with voice notification |
| JPH09289447A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | Ｐｌｌ回路 |
| JP3839117B2 (ja) * | 1997-01-30 | 2006-11-01 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| JP2993559B2 (ja) * | 1997-03-31 | 1999-12-20 | 日本電気株式会社 | 位相同期回路 |
| US6208875B1 (en) * | 1998-04-08 | 2001-03-27 | Conexant Systems, Inc. | RF architecture for cellular dual-band telephones |
| JP4056145B2 (ja) * | 1998-09-17 | 2008-03-05 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| JP4036636B2 (ja) * | 2001-11-26 | 2008-01-23 | アジレント・テクノロジーズ・インク | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 |
-
1998
- 1998-09-17 JP JP26256198A patent/JP4056145B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-14 CN CNB998118842A patent/CN1169296C/zh not_active Expired - Fee Related
- 1999-09-14 DE DE69934020T patent/DE69934020T2/de not_active Expired - Lifetime
- 1999-09-14 KR KR1020017003429A patent/KR100687146B1/ko not_active Expired - Fee Related
- 1999-09-14 US US09/787,380 patent/US6996377B1/en not_active Expired - Fee Related
- 1999-09-14 EP EP06017995.9A patent/EP1758255B1/en not_active Expired - Lifetime
- 1999-09-14 WO PCT/JP1999/005012 patent/WO2000018014A1/ja not_active Ceased
- 1999-09-14 EP EP99943334A patent/EP1115205B1/en not_active Expired - Lifetime
-
2003
- 2003-02-28 US US10/375,241 patent/US6970683B2/en not_active Expired - Fee Related
-
2005
- 2005-05-04 US US11/121,018 patent/US7333779B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030143960A1 (en) | 2003-07-31 |
| US6970683B2 (en) | 2005-11-29 |
| DE69934020T2 (de) | 2007-06-21 |
| EP1758255B1 (en) | 2014-03-26 |
| EP1115205A4 (en) | 2004-03-24 |
| EP1115205B1 (en) | 2006-11-15 |
| US7333779B2 (en) | 2008-02-19 |
| DE69934020D1 (de) | 2006-12-28 |
| US20050215222A1 (en) | 2005-09-29 |
| CN1169296C (zh) | 2004-09-29 |
| CN1322402A (zh) | 2001-11-14 |
| EP1758255A3 (en) | 2010-11-24 |
| JP2000091915A (ja) | 2000-03-31 |
| US6996377B1 (en) | 2006-02-07 |
| KR20010085815A (ko) | 2001-09-07 |
| EP1115205A1 (en) | 2001-07-11 |
| WO2000018014A1 (en) | 2000-03-30 |
| EP1758255A2 (en) | 2007-02-28 |
| KR100687146B1 (ko) | 2007-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056145B2 (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| JP3839117B2 (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| CN100517985C (zh) | 发送电路和使用了该电路的收发机 | |
| JP3690889B2 (ja) | 受信回路 | |
| JP2002135157A (ja) | マルチバンド携帯無線端末 | |
| JPH07245568A (ja) | ラジオ受信機 | |
| US20020021762A1 (en) | Multi-band transmission & reception-signal-generating apparatus, multi-band transmission & reception-signal-generating method and multi-band-radio-signal-transmitting & receiving apparatus | |
| US20040214548A1 (en) | Mixer circuit with image frequency rejection, in particular for an RFreceiver with zero or low intermediate frequency | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| AU756727B2 (en) | Radiotelephone transmitter/receiver | |
| JP2003152587A (ja) | 複合システム共用端末 | |
| US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
| JP2003500969A (ja) | 遠隔通信ｉｃ用の多周波数低電力発振器 | |
| JP4524460B2 (ja) | Ｒｆ通信用半導体集積回路 | |
| US5650714A (en) | Orthogonal signal generation system | |
| JP4118309B2 (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| JP2000091941A (ja) | 携帯電話の周波数バンド選択方法 | |
| JP2003174360A (ja) | 局部発振器及びこれを用いた送信装置並びに受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |