[go: up one dir, main page]

CN1222033C - 电子器件用封装体及其制造方法 - Google Patents

电子器件用封装体及其制造方法 Download PDF

Info

Publication number
CN1222033C
CN1222033C CNB028008839A CN02800883A CN1222033C CN 1222033 C CN1222033 C CN 1222033C CN B028008839 A CNB028008839 A CN B028008839A CN 02800883 A CN02800883 A CN 02800883A CN 1222033 C CN1222033 C CN 1222033C
Authority
CN
China
Prior art keywords
layer
welding
electronic device
solder material
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028008839A
Other languages
English (en)
Other versions
CN1460292A (zh
Inventor
盐见和弘
石尾雅昭
饭塚实
小笠原好清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Large Vacuum Of Co
Proterial Metals Ltd
Original Assignee
Large Vacuum Of Co
Neomax Materials Co Ltd
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Large Vacuum Of Co, Neomax Materials Co Ltd, Sumitomo Special Metals Co Ltd filed Critical Large Vacuum Of Co
Publication of CN1460292A publication Critical patent/CN1460292A/zh
Application granted granted Critical
Publication of CN1222033C publication Critical patent/CN1222033C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10W76/10
    • H10W76/12
    • H10W76/60

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明的电子器件用封装体,包括具有放置电子器件P的凹部的壳体(1)和借助于熔接层(20)与所述壳体(1)熔接而密闭所述凹部的盖体(8)。所述壳体(1)具有层叠形成后露出于凹部开口面上的第1金属层(5)。所述盖体(8)具有在芯部(9)向着壳体一侧的表面上层叠形成的第2金属层(10)。所述熔接层(20)具有由焊接材料形成的焊接材料层(12A)、在焊接材料层的两侧所述焊接材料的主要成分向第1金属层(5)和第2金属层(10)中扩散而形成的第1金属间化合物层(5A)和第2金属间化合物层(10A)。在所述熔接层(20)的纵截面上,相对于所述熔接层(20)的面积,第1金属间化合物层(5A)和第2金属间化合物层(10A)的面积比为25~98%。该封装体即使曝露在高于焊接材料熔点的高温气氛中,也保持优异的气密性。

Description

电子器件用封装体及其制造方法
技术领域
本发明涉及容纳电子器件用的电子器件用封装体。
背景技术
半导体元件、水晶振子、压电振子等各种电子器件,为了从外部环境保护电子器件有时要放置在电子器件用封装体中。
电子器件用封装体,如在特开2000-58687号公报、特开2000-164746号公报中所述,是由容纳电子器件的凹部形成向上开口的壳体和使上述凹部密闭而在上述壳体开口上面的外周部利用焊接材料熔接后的盖体组成。上述凹部通过盖体的熔接形成隔绝于外界的电子器件收存空间。
上述盖体,如在上述公报中所述,在由诸如科瓦铁镍钴合金那样的具有低膨胀率的金属形成的芯部的两面,具有由Ni层叠形成的Ni层。作为上述焊接材料,使用了各种软质焊接材料,比如Sn-Ag合金、Bi-Ag合金、In-Sn合金等。
盖体向壳体上的熔接在焊接材料熔点以上的温度下进行。为了尽可能不会因焊接材料和Ni基金属之间的反应而生成脆弱的金属间化合物,一般要在比焊接材料的熔点高出20~30℃左右的高温下在数十秒左右的较短时间内进行加热处理。
容纳电子器件的电子器件用封装体,与其他电子器件一起通过焊接固定在配线基板上的指定位置上。在进行上述焊接时,由于批量生产的缘故,通常采用在配线基板上配置上述电子器件用封装体和其他的电子器件等、把整个基板放在加热炉内、把各器件同时焊接在基板上的方法。
因此,电子器件用封装体,在把容纳电子器件的壳体和盖体由焊接材料熔接为一体时要受到加热,在焊接到配线基板上的时候也要受到加热。如果在配线基板上焊接电子器件时的焊接温度,高于熔接盖体用的焊接材料的熔点,就会使壳体和盖体的熔接部发生再熔融,在熔接部位会产生针孔或龟裂等,使容纳电子器件的封装体内的容纳空间的气密性下降。要维持容纳电子器件封装体的高气密性,在配线基板上焊接的温度要控制在低于熔接盖体用的焊接材料熔点的温度,因此就有用于配线基板的焊接而使用的焊接材料的种类要受到限制的所谓问题。
本发明是鉴于该问题,目的在于提供一种电子器件用封装体及其制造方法,该封装体即使曝露在高于熔接盖体用的焊接材料熔点的高温环境中,也具有优异的气密性。
发明内容
利用本发明的电子器件用封装体,具备含有可容纳电子器件的凹部的壳体、和用来密闭上述凹部、利用熔接层而熔接在上述壳体的凹部开口面上的盖体,上述壳体具有层叠形成后露出于上述凹部的开口面上的第1金属层,上述盖体具有芯部和在该芯部的壳体一侧的表面上层叠形成的第2金属层,上述熔接层具有利用焊接材料形成的焊接材料层、在此焊接材料层的两侧由上述焊接材料的主成分和上述第1金属层以及第2金属层的主成分扩散而形成的第1金属间化合物层和第2金属间化合物,在上述熔接层的纵截面上,相对于上述熔接层的面积,第1金属间化合物层和第2金属间化合物层的面积比例为25~98%。
根据该电子器件用封装体,对于介于壳体和盖体之间的熔接层来说,第1金属间化合物层和第2金属间化合物层,因为是由焊接材料的主成分向第1金属层和第2金属层中扩散而形成的,所以形成了彼此形状不定的凹凸状、且焊接材料层错综复杂地形成于其间。由于这样形态的第1、第2金属间化合物层占熔接层的25~98%,所以熔接层就难以剥离,而且在加热到焊接材料熔点以上后,即使焊接材料层再熔融,再凝固时也难以产生针孔和微裂纹。因此,即使曝露于超过焊接材料熔点的高温状态下也具有优异的气密性。如果上述第1、第2金属间化合物层不到25%,凹凸状的金属间化合物很少,在第1、第2金属间化合物层之间的很宽范围内的焊接材料会再熔融,就容易产生针孔等缺陷。而如果超过了98%,在金属间化合物不规则生长的过程中就容易产生空隙,以金属间化合物层中的空隙作为基点,就会产生裂纹,从而降低了气密性。此外,当夹持在第1、第2金属间化合物层之间的焊接材料很少时,整个熔接层就变脆,剥离强度降低。因此,第1、第2金属间化合物层在熔接层中的比例为25~98%。
因此,按照本发明的电子器件用封装体,由于熔接时形成的焊接材料层是在扩散成长为不规则凹凸状的第1、第2金属间化合物层之间以错综复杂的状态形成的,所以即使曝露于焊接材料熔点以上的温度下而使焊接材料层再熔融,在此焊接材料层中也难以产生针孔和裂纹,因此在曝露于高温气氛的环境下也具有优异的气密性。
作为利用本发明的封装体的优选实施方式,上述第1金属层和第2金属层是由纯Ni或以Ni为主要成分的Ni基合金形成的,而上述焊接材料层是利用以Sn为主要成分的Sn基合金软焊料而形成的。
通过这样来选择各层材料时,使用经济的材料,在比较低的温度下,使Ni3Sn4等NiSn系金属间化合物迅速生长,能够很容易形成一定比例的第1、第2金属间化合物层,生产性能优异。而且能够抑制熔接时因收存在封装体中的电子器件的加热而造成的性能劣化。
在此情况下,作为上述的Sn基合金软焊料,优选使用不含Pb的Sn基合金。因此可以防止由Pb造成的环境污染和对人体的不良影响。
作为另外一个优选的实施方式,将上述熔接层的平均厚度制造为10~50μm。如果不足10μm,考虑到由于盖体和壳体的加工精度而产生的接合面凹凸状的起伏,焊接材料有可能局部不足,在此情况下会发生熔接不良。而如果超过50μm时,在熔接时过量的焊接材料会流到壳体内,有可能污染壳体的内部。可更优选为15~40μm。
另外,利用本发明的电子器件用封装体的制造方法包括准备工序和熔接工序,在准备工序中,准备壳体和盖体,前者在形成有容纳电子器件的凹部的壳体主体的凹部开口面上设置第1金属层、在其上面层叠形成有促进熔接的表面金属层,后者在芯部一侧的表面上层叠形成有第2金属层;在熔接工序中,通过按照第2金属层借助于焊接材料贴合在上述壳体的表面金属层之上的方式将盖体叠放在壳体上并对上述壳体和盖体进行加热保持,使上述焊接材料的主成分和上述第1金属层和第2金属层的主成分扩散而形成第1金属间化合物层和第2金属间化合物层,且利用残存的焊接材料在第1金属间化合物层和第2金属间化合物层之间形成焊接材料层,从而将上述盖体和上述壳体熔接在一起。在上述的熔接工序中,由于加热保持上述壳体和上述盖体,使得在由熔接后的上述第1金属间化合物层、第2金属间化合物层以及焊接材料层形成的熔接层的纵截面上,相对于上述熔接层的面积,第1金属间化合物层和第2金属间化合物层的面积比例为25~98%。
作为此制造方法的优选实施方式,上述第1金属层和第2金属层利用纯Ni或以Ni为主要成分的Ni基合金形成,而上述焊接材料由纯Sn或以Sn为主要成分的Sn基合金软焊料形成。由于这些材料的组合,在比较低的温度下就可很容易地扩散生成SnNi系的金属间化合物层,可以抑制收存的电子器件加热时的性能劣化。上述Sn基合金软焊料不含Pb,在环境和健康上都是优选的。
作为另外一个优选的实施方式,在加热保持上述壳体和盖体时,对其加压。据此能够抑制空隙产生,可进一步提高熔接层的完美性。
作为另外一个优选的实施方式,在加热保持上述壳体和盖体时,在加热到焊接材料熔点以上的温度使焊接材料熔融以后,在低于熔点的温度下予以保持。按照该熔接时的2阶段加热方法,首先通过在焊接材料的熔点以上的温度进行加热而熔融的焊接材料迅速地与第1、第2金属层合为一体而实现了密闭。这样,由于需要时间的金属间化合物的扩散成长是在焊接材料熔点以下的低温下进行,所以在一定量的第1、第2金属间化合物层形成、生长的同时,还能尽可能地抑制对容纳在壳体内的电子器件的热损伤。因此就能够制造高质量的电子器件用封装体。
在此制造方法中,为了防止熔接不良和防止污染壳体内部,上述熔接层的厚度优选为10~50μm。
附图说明
图1是实施方式中的电子器件用封装体的截面示意图;
图2是电子器件用封装体的熔接层的截面放大图;
图3是熔接盖体前的组装封装体(package assembly)的截面示意图;
图4是在电子器件用封装体中使用的壳体的平面图。
具体实施方式
本发明的发明者们发现,即使过去熔接盖体时必须尽可能抑制生成的金属间化合物出现,也可以通过适当量生成,而不会损伤盖体的剥离强度,且即使在超过焊接材料熔点的温度下再加热也不会损伤壳体的气密性。本发明就是在此发现的基础上实现的。
下面参照附图详细说明利用本发明的电子器件用封装体的实施方式及其制造方法。
图1表示实施方式中的电子器件用封装体,该封装体具有将电子器件P容纳在其凹部3的壳体1和为密闭上述凹部3借助熔接层20而熔接在上述壳体1的凹部开口面外周部上的盖体8组成。
上述壳体1设有上述凹部3,具有由陶瓷材料制造的壳体主体2、与其凹部开口面的外周部层叠形成为一体的金属化层4、在其上面层叠形成为一体的第1金属层5。上述金属化层4由W(钨)或Mo(钼)等高熔点金属形成,上述第1金属层5由纯Ni或以Ni为主要成分的Ni基合金(两者都称为Ni基金属)形成。作为上述Ni基合金,优选含Ni20wt%以上,更优选含Ni50wt%以上的Ni合金,可举例如下:80wt%Ni-Fe、80wt%Ni-Cr,65wt%Ni-Cu、45wt%Ni-Fe、42wt%Ni-Fe、36wt%Ni-Fe和20wt%Ni-Cu。
另一方面,上述盖体8具有在芯部9的两面利用上述Ni基金属层叠形成为一体的第2金属层10和表面金属保护层11。上述芯部9由与作为壳体1主要材料的陶瓷的热膨胀率相近的科瓦铁镍钴合金(Kovar)等低膨胀率的以Fe、Ni、Co为主要成分的FeNi基合金、FeNiCo基合金形成。作为上述合金,可以举出Fe-36~50wt%Ni合金、Fe-20~30wt%Ni-1~20wt%Co合金。在芯部9的上面的表面金属保护层11是为了提高耐腐蚀性而被层叠出的金属层。作为芯部9除了使用上述FeNi基合金以外也可以使用陶瓷板。
介于上述壳体1和盖体8之间的熔接层20,如图2所示,由与上述第1金属层5和第2金属层10形成为一体的第1金属间化合物层5A和第2金属间化合物层10A,和夹持在其间形成的焊接材料料层12A构成。
上述焊接材料层12A由纯Sn或以Sn为主要成分的Sn基合金软焊料形成。Sn基合金软焊料可优选含Sn85wt%以上的焊料,作为其它成分,可以适当地含有与Sn生成共晶或包晶的Ag、Au、Cu、Zn、Pb、Bi、Sb等。在这些合金内,特别是共晶组成的合金中,比如Sn-3.5wt%Ag、Sn-10wt%Au、Sn-0.7wt%Cu,由于焊接材料在低熔点下迅速熔融,所以在低温熔接时是合适的。若考虑环境污染和对人体的不良影响,优选不含铅的合金焊料。
上述第1、第2金属间化合物层5A、10A,是在将盖体8熔接在壳体1上的时候,由作为焊接材料主要成分的Sn和形成上述第1、第2金属层5、10的Ni基金属中的Ni相互扩散而形成的。因此如图2所示,第1、第2金属间化合物层5A、10A形成没有确定形状的凹凸状,通过在它们之间残留有的焊接材料,焊接材料层12A在错综复杂的状态下形成为一体。因而在熔接层20的纵截面上,相对于熔接层20的总面积,上述第1、第2金属间化合物层5A、10A的面积比例占25~98%,优选占35~93%。在上述熔接层20的纵截面中,各层的面积可以利用由EPMA得到的截面组成相片,根据颜色的反差求出各层的面积。在计算面积时可利用图象解析软件。
图3是盖体熔接前的封装体的组装体,在壳体1开口的上面放置着盖体8。壳体的构成在熔接前后有如下所述的不同点,但为了说明上的方便,还是标以相同的符号。
上述壳体1,虽然与熔接盖体后的构成大致相同,但在熔接前为了促进在第1金属层5上的熔接,形成比如由Au形成的表面金属层6。由于此表面金属层6可以是很薄的层,所以在进行熔接时,进入熔融后的焊接材料中而消失。因此,在图1上就没有显示。而上述壳体1的第1金属层5、表面金属层6都是由电镀形成的。
另一方面,上述盖体8基本上具有与熔接后同样的构成,在芯部9的两面上层叠形成第2金属层10和表面金属保护层11,在上述第2金属层10上层叠形成焊接材料层12。熔接前的盖体8的焊接材料层12,在熔接时与第1金属层5、第2金属层10发生扩散反应从而形成了上述第1金属间化合物层5A和第2金属间化合物层10A。在壳体1的开口部位,由于没有第1金属层5,当然不会形成第2金属间化合物层。而在图1中,与壳体1的开口部位相对应的熔接后的焊接材料层被省略图示。
将表面金属保护层的材料、芯部材料和第2金属层的材料压接形成层叠,然后对所得的层叠体按一定的尺寸进行冲压加工从而制造该盖体8。由于第2金属层可以大约为5μm,所以可以由电镀形成。而在此实施方式中,焊接材料层12和盖体8的第2金属层10压接成一体。因此,把焊接材料预先附设在盖体8上就能够提高熔接的操作性能,而不必做成一体的。在此情况下,以另外的途径准备焊接材料,借助于壳体1上的焊接材料,可以放置由表面保护金属层11、芯部9和第2金属层10组成的3层结构的盖体。作为另外途径制造的焊接材料,不限于薄板的形状,也可以使用焊剂中含有合金焊料粉末的糊状物。
在熔接上述封装体的组装体时,单单使焊接材料熔融并凝固是不够的,必须进行扩散生长,使金属间化合物层占有一定的面积比例。伴随着这样的金属间化合物的充分生长进行熔接,通常要在比焊接材料的熔点大约高50~250℃的温度下保持300~1500sec左右。另一方面,电子器件长时间地保持在高温状态下会发生性能的劣化。在这样的情况下,在比焊接材料的熔点高出10~30℃的温度下保持10~30sec左右,焊接材料一旦熔融,并和金属层表面融合以后,希望迅速地降低到在低于熔点大约50℃到接近熔点的温度范围内的保持温度并保持2~20hr左右以进行金属间化合物的生长。这样,电子器件的特性就不会劣化,可以得到所期望的熔接层20。对于如Sn基合金软焊料那样的合金软焊料来说,所谓熔点就是固体开始液化的温度,即共晶温度。
在熔接的时候,只要将盖体8放置在下侧、壳体1放在上侧即可进行加热,但优选使壳体1和盖体8互相压紧,对组装封装体进行积极的加压。这样可以抑制熔接时在金属间化合物中出现空隙,可提高熔接的稳定性。作为加压的方法,可以用和组装封装体的表面不反应的材料,比如陶瓷制造的加压板进行加载,也可以由弹簧给加压板施加势能。施加的压力通常可以为2×10-4~1×10-2N/mm2左右。
至于熔接时的加热气氛,通常是在真空或惰性气体的气氛下进行。通过在真空或如氮气等惰性气体的气氛中进行熔接,不仅防止因加热造成的电子器件的氧化,还可以使熔接后容纳电子器件的空间是真空或者是惰性气体的气氛。这样就可以防止电子器件的经时变化。特别是,在容纳水晶振子等振子的情况下,从提高共振特性的观点来看,希望在真空下进行熔接。
下面基于实施示例更具体地说明本发明,但本发明并不由上述实施方式和下面的实施示例进行限定性的解释。
实施示例
准备好壳体,在陶瓷制造的壳体主体的凹部开口面的外周部上依次层叠有一体化的金属化W层(层厚30μm)、Ni层(层厚15μm)和Au层(层厚1μm)。在此壳体的Au层一侧借助于焊接材料叠放上用另外方法准备好的盖体,得到组装封装体。壳体的平面尺寸如图4所示,长度A是4.1mm,总宽度B是2.6mm,从壳体外周到凹部内周的开口面之间的外周部14的宽度C是0.35mm。盖体的平面尺寸与壳体大致相同。
在含Ni29wt%,含Co16wt%,其余是Fe的FeNiCo合金板(芯部材料)的两面压接上Ni板(Ni层材料),然后将此层叠体压制成一定的厚度,再冲压成确定的平面尺寸从而加工制造出上述盖体。此盖体是在80μm的芯部的两面各层叠5μm的Ni层从而组成一体的3层结构。上述焊接材料使用由含Ag10wt%,其余是Sn的Sn基合金软焊料(共晶点:220℃)板和含Ag3.5wt%,其余是Sn的共晶组成的Sn基合金软焊料(共晶点:220℃)粉末。上述Sn基合金软焊料板预先压接在上述盖体上。压接后焊接材料层的厚度如表1所示。另外,Sn基合金粉末是与焊剂混合形成的糊状物。
将上述组装封装体盖体朝下放置在载置板上。借助陶瓷板对组装封装体施加载荷使熔接部位处的压力达到2×10-3N/mm2左右。将这些组装封装体放在真空(0.1Pa)或氮气的气氛(0.1MPa)中进行加热。熔接条件一并列于表1。在表1中,9号和10号试样在240℃下保持15sec使焊接材料熔融,其后迅速降温到200℃并保持10hr,
表1
  试样号 焊接材料层厚度μm 熔接条件温度℃*保持时间 熔接气氛 加压有:○无:X  软熔有:○无:X
  1   30   270*20s   真空
  2   30   270*20s   真空 X X
  3   30   320*800s   真空
  4   30   320*1200s   真空 X
  5   20   200*5hr   真空 X
  6   20   425*800s   真空
  7   (糊状物)   290*200s   真空
  8   (糊状物)   290*200s   真空 X
  9   (糊状物)   240*15s+200*10hr   N2
  10   (糊状物)   240*15s+200*10hr   N2 X
用熔接后的封装体,在长度方向的中间部位沿纵向切断封装体,用EPMA观察熔接层的纵截面(在图4中的X-X位置的截面),使用其组成照片利用图象分析软件测量出第1、第2金属间化合物层和焊接材料层的面积以及熔接层的层厚。图象分析软件使用了商品名为Image-Pro的软件(制造商:MEDIA CYVERNETICS)。
对熔接后的封装体,在260℃下保持30sec进行软熔(再加热),冷却从而用作气密试验用试样。对于全部试样,按照如下的要点检验气密性。首先把试样放入密闭的容器中,减压到0.1kPa以后,用He气在0.5MPa进行2hr左右加压得到评价用试样后,利用He气检测器对试样中排出的He进行测定。测定结果在1×10-9Pa·m3/sec以下,认为在封装体中没有He气渗入,在此值以下作为合格。对于He气检出试验中认为是合格的试样,将其浸入到碳氟化合物(fluorocarbon)中,检查有无连续的气泡出现,如果没有连续气泡则认为是最终的合格。这些观察和测定的结果一并列于表2中。
表2
  试样号  焊接材料层面积:Bμm2   金属间化合物层总面积:Iμm2   面积比I/(B+I)%   熔接层厚度μm   气密性合格○不合格X
 *1  2053   326   13.7   31.0   X
 *2  1256   366   22.5   21.0   ○
  3  747   476   38.9   16.3   ○
  4  894   326   26.7   16.3   ○
 *5  1646   204   11.0   24.7   X
  6  642   988   60.6   21.7   ○
  7  195   1433   88.0   21.7   ○
  8  22   757   97.1   10.4   ○
  9  108   1087   90.9   15.9   ○
  10  112   1463   92.8   21.0   ○
(注)试样号标有*的表示是比较例
由表2可以看出,其金属间化合物层的面积比不满足本发明条件的试样1,因在260℃下的软熔而气密性不佳,被判为不合格。另外,其金属间化合物层的面积比虽然不满足本发明的条件、但没有软熔的2号试样,其气密性良好。而5号试样,其熔接温度没有达到熔点以上,由于没生成液相,焊接材料和第1、第2金属层的熔合不充分,不管加热多长时间,也形不成一定面积比的金属间化合物层,气密性很差。与此相反,可以看出,作为本发明实施例的3号、4号、6~10号试样,形成有一定面积比的金属间化合物层,气密性优良。而作为比较例的1号和2号试样,是用与现有技术接近的技术,但在比现有技术更高的温度下进行的实施例。

Claims (16)

1.一种电子器件用封装体,它包括:具有放置电子器件的凹部的壳体;和借助于熔接层与所述壳体的凹部开口面熔接而密闭所述凹部的盖体,其中:
所述壳体具有层叠形成后露出于所述凹部开口面上的第1金属层,
所述盖体具有芯部和在该芯部向着壳体的一侧表面上层叠形成的第2金属层,
所述熔接层具有由焊接材料形成的焊接材料层、在该焊接材料层的两侧由所述焊接材料的主要成分和第1金属层和第2金属层的主要成分扩散而形成的第1金属间化合物层和第2金属间化合物层,
在所述熔接层的纵截面上,相对于所述熔接层的面积,第1金属间化合物层和第2金属间化合物层的面积比为25~98%。
2.如权利要求1所述的电子器件用封装体,其中:所述第1金属层和第2金属层由纯Ni或以Ni为主要成分的Ni基合金形成,
所述焊接材料层由以Sn为主要成分的Sn基合金软焊料形成。
3.如权利要求2所述的电子器件用封装体,其中:所述Sn基合金软焊料不含Pb。
4.如权利要求1所述的电子器件用封装体,其中:所述熔接层的平均厚度为10~50μm。
5.如权利要求2所述的电子器件用封装体,其中:所述熔接层的平均厚度为10~50μm。
6.如权利要求3所述的电子器件用封装体,其中:所述熔接层的平均厚度为10~50μm。
7.一种电子器件用封装体的制造方法,该方法具有准备工序和熔接工序,
在准备工序中,准备壳体和盖体,该壳体在形成有放置电子器件的凹部的壳体主体的凹部开口面上设置第1金属层,在其上面层叠形成有促进熔接用的表面金属层;该盖体在芯部的一侧的表面上层叠形成有第2金属层,
在熔接工序中,通过使第2金属层借助于焊接材料贴合在所述壳体的表面金属层之上的方式将盖体叠放在壳体上并对所述壳体和盖体进行加热保持,使所述焊接材料的主要成分和所述第1金属层和第2金属层的主要成分扩散而形成第1金属间化合物层和第2金属间化合物层,而由残余的焊接材料在第1金属间化合物层和第2金属间化合物层之间形成焊接材料层,从而将所述盖体和所述壳体熔接在一起,其中:
在所述的熔接工序中,通过加热保持所述壳体和所述盖体,在熔接后的由所述第1金属间化合物层、第2金属间化合物层以及焊接材料层组成的熔接层的纵截面上,相对于所述熔接层的面积,该第1金属间化合物层和第2金属间化合物层的面积比例为25~98%。
8.如权利要求7所述的电子器件用封装体的制造方法,其中:所述壳体的所述第1金属层和所述盖体的第2金属层由纯Ni或以Ni为主要成分的Ni基合金形成,
所述焊接材料由纯Sn或以Sn为主要成分的Sn基合金软焊料形成。
9.如权利要求7所述的电子器件用封装体的制造方法,其中:所述熔接层的平均厚度为10~50μm。
10.如权利要求8所述的电子器件用封装体的制造方法,其中:所述Sn基合金软焊料不含Pb。
11.如权利要求7所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,将所述壳体和所述盖体互相压紧。
12.如权利要求8所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,将所述壳体和所述盖体互相压紧。
13.如权利要求7所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,用所述焊接材料的熔点以上的温度加热将焊接材料熔融后,保持在低于熔点的温度下。
14.如权利要求8所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,用所述焊接材料的熔点以上的温度加热将焊接材料熔融后,保持在低于熔点的温度下。
15.如权利要求11所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,用所述焊接材料的熔点以上的温度加热将焊接材料熔融后,保持在低于熔点的温度下。
16.如权利要求12所述的电子器件用封装体的制造方法,其中:在所述熔接工序中,在加热保持所述壳体和所述盖体时,用所述焊接材料的熔点以上的温度加热将焊接材料熔融后,保持在低于熔点的温度下。
CNB028008839A 2001-03-27 2002-03-22 电子器件用封装体及其制造方法 Expired - Lifetime CN1222033C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001089376 2001-03-27
JP89376/2001 2001-03-27

Publications (2)

Publication Number Publication Date
CN1460292A CN1460292A (zh) 2003-12-03
CN1222033C true CN1222033C (zh) 2005-10-05

Family

ID=18944313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028008839A Expired - Lifetime CN1222033C (zh) 2001-03-27 2002-03-22 电子器件用封装体及其制造方法

Country Status (5)

Country Link
US (2) US6849939B2 (zh)
JP (1) JP4245924B2 (zh)
KR (1) KR100856610B1 (zh)
CN (1) CN1222033C (zh)
WO (1) WO2002078085A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447215B2 (ja) * 2002-12-16 2010-04-07 Necエレクトロニクス株式会社 電子部品
JP4430513B2 (ja) * 2003-11-19 2010-03-10 日本電波工業株式会社 水晶振動子
WO2006048982A1 (ja) * 2004-11-05 2006-05-11 Neomax Materials Co., Ltd. 気密封止用キャップ、気密封止用キャップの製造方法および電子部品収納用パッケージ
JP5025471B2 (ja) * 2005-06-08 2012-09-12 株式会社Neomaxマテリアル 電子部品パッケージ、その製造方法及び電子部品パッケージ用蓋材
US7709099B2 (en) * 2005-07-04 2010-05-04 Kyocera Corporation Bonded body, wafer support member using the same, and wafer treatment method
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
JP2007118072A (ja) * 2005-10-31 2007-05-17 Shinka Jitsugyo Kk 半田付け方法及び装置
US20100291399A1 (en) 2006-09-01 2010-11-18 Rikiya Kato Lid for a functional part and a process for its manufacture
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
KR101519601B1 (ko) * 2008-09-09 2015-05-13 삼성전자주식회사 반도체 모듈 및 이를 포함하는 전자 시스템
JP5853702B2 (ja) * 2010-01-29 2016-02-09 株式会社大真空 圧電振動デバイス
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
JP5554092B2 (ja) * 2010-03-05 2014-07-23 セイコーインスツル株式会社 電子デバイスパッケージの製造方法
US8730656B2 (en) * 2010-11-12 2014-05-20 Apple Inc. Unitary housing for electronic device
JP5779030B2 (ja) * 2011-07-28 2015-09-16 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
WO2014073665A1 (ja) * 2012-11-12 2014-05-15 株式会社Neomaxマテリアル 気密封止用蓋材および電子部品収納用パッケージ
US9355980B2 (en) 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
WO2016039057A1 (ja) * 2014-09-10 2016-03-17 株式会社村田製作所 金属間化合物の生成方法
JP2016139758A (ja) * 2015-01-29 2016-08-04 株式会社日立金属ネオマテリアル 気密封止用蓋材および電子部品収容パッケージ
US9443813B1 (en) 2015-03-05 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
JP7147517B2 (ja) * 2018-11-30 2022-10-05 富士通オプティカルコンポーネンツ株式会社 光部品、及びこれを用いた光モジュール
JP7379515B2 (ja) * 2019-09-30 2023-11-14 京セラ株式会社 蓋体、電子部品収容用パッケージ及び電子装置
US20210398871A1 (en) * 2020-06-18 2021-12-23 Intel Corporation Integrated circuit heat spreader including sealant interface material
CN113643987A (zh) * 2021-07-30 2021-11-12 南京长峰航天电子科技有限公司 一种载体裸片共晶工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641713A (en) * 1995-03-23 1997-06-24 Texas Instruments Incorporated Process for forming a room temperature seal between a base cavity and a lid using an organic sealant and a metal seal ring
JP3467720B2 (ja) 1996-10-25 2003-11-17 有限会社サーモエレクトリックディベロップメント 熱電装置
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
JP3413522B2 (ja) 1998-08-07 2003-06-03 株式会社大真空 電子部品用パッケージ
JP3078544B2 (ja) 1998-09-24 2000-08-21 住友特殊金属株式会社 電子部品用パッケージ、その蓋体用の蓋材およびその蓋材の製造方法
JP2000106408A (ja) * 1998-09-29 2000-04-11 Kyocera Corp 電子部品収納用パッケージおよびこれに用いられる金属製蓋体
JP3702117B2 (ja) 1999-01-29 2005-10-05 京セラ株式会社 電子部品装置
JP3078534B1 (ja) 1999-03-25 2000-08-21 京セラ株式会社 電子装置
JP3444245B2 (ja) 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
US6841412B1 (en) * 1999-11-05 2005-01-11 Texas Instruments Incorporated Encapsulation for particle entrapment
JP2001274539A (ja) 2000-03-28 2001-10-05 Matsushita Electric Works Ltd 電子デバイス搭載プリント配線板の電極接合方法
US6548894B2 (en) * 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법

Also Published As

Publication number Publication date
KR20030028476A (ko) 2003-04-08
US7166497B2 (en) 2007-01-23
WO2002078085A1 (en) 2002-10-03
US20040023487A1 (en) 2004-02-05
US20050087862A1 (en) 2005-04-28
US6849939B2 (en) 2005-02-01
JP4245924B2 (ja) 2009-04-02
KR100856610B1 (ko) 2008-09-03
JPWO2002078085A1 (ja) 2004-07-15
CN1460292A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
CN1222033C (zh) 电子器件用封装体及其制造方法
US11338397B2 (en) Soldering material for active soldering and method for active soldering
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
CN100452365C (zh) 气体密封用盖子及其制造方法、电子部件收容用封装件
CN1292474C (zh) 电子部件用封装体、其盖体、其盖体用盖材以及其盖材的制法
JP3078544B2 (ja) 電子部品用パッケージ、その蓋体用の蓋材およびその蓋材の製造方法
EP3578535A1 (en) Ceramic/aluminum conjugate, insulated circuit board, led module, ceramic member, method for producing ceramic/aluminum conjugate, and method for producing insulated circuit board
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2005032834A (ja) 半導体チップと基板との接合方法
EP1610380B1 (en) Hermetic seal cover and manufacturing method thereof
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP7739805B2 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP4397738B2 (ja) 電子部品用パッケージおよびその製造方法並びに電子部品用パッケージの蓋材
JP2009039769A (ja) 接合シート
JP5025471B2 (ja) 電子部品パッケージ、その製造方法及び電子部品パッケージ用蓋材
JP7760851B2 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP7663041B2 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP7725907B2 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
US20240105535A1 (en) Semiconductor device and method for producing semiconductor device
JP2007260695A (ja) 接合材料、接合方法及び接合体
JPH02248372A (ja) ろう材の濡れ性が異なる部材の接合方法、該接合体および該接合用ろう材
JP2007043106A (ja) 気密封止用リッド材およびその製造方法ならびに電子部品用パッケージ
KR20220169687A (ko) 금속 접합용 적층 구조체 및 금속 접합 방법
JP2007141901A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEOMAX MATERIALS CO., LTD.

Free format text: FORMER OWNER: SHINO MAGNITIC MATEERIAL CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050513

Address after: Japan's Osaka suita suita south two chome 19 No. 1

Applicant after: NEOMAX MATERIALS CO.,LTD.

Co-applicant after: Large Vacuum of Co.

Address before: Osaka Japan

Applicant before: Neomax Co.,Ltd.

Co-applicant before: Large Vacuum of Co.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No.19-1, erdingmu, nankatian City, Osaka, Japan

Co-patentee after: Large Vacuum of Co.

Patentee after: NEOMAX MAT Co.,Ltd.

Address before: No.19-1, erdingmu, nankatian City, Osaka, Japan

Co-patentee before: Large Vacuum of Co.

Patentee before: NEOMAX MATERIALS CO.,LTD.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20191029

Address after: Japan's National Hyogo Prefecture

Patentee after: Large Vacuum of Co.

Address before: No.19-1, erdingmu, nankatian City, Osaka, Japan

Co-patentee before: Large Vacuum of Co.

Patentee before: NEOMAX MAT Co.,Ltd.

TR01 Transfer of patent right
CP02 Change in the address of a patent holder

Address after: Xinzaijiazi Hongye 1389, pinokamachi, kaguchuan, Hyogo, Japan

Patentee after: Large Vacuum of Co.

Address before: Japan's National Hyogo Prefecture

Patentee before: Large Vacuum of Co.

CP02 Change in the address of a patent holder
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051005