[go: up one dir, main page]

CN1294629C - 硅半导体晶片及制造多个半导体晶片的方法 - Google Patents

硅半导体晶片及制造多个半导体晶片的方法 Download PDF

Info

Publication number
CN1294629C
CN1294629C CNB021557179A CN02155717A CN1294629C CN 1294629 C CN1294629 C CN 1294629C CN B021557179 A CNB021557179 A CN B021557179A CN 02155717 A CN02155717 A CN 02155717A CN 1294629 C CN1294629 C CN 1294629C
Authority
CN
China
Prior art keywords
polishing
silicon
semiconductor
wafer
millimeters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021557179A
Other languages
English (en)
Other versions
CN1424746A (zh
Inventor
吉多·文斯基
托马斯·阿尔特曼
安东·胡贝尔
亚历山大·海尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1424746A publication Critical patent/CN1424746A/zh
Application granted granted Critical
Publication of CN1294629C publication Critical patent/CN1294629C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10P52/00—
    • H10P90/129—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0056—Control means for lapping machines or devices taking regard of the pH-value of lapping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及直径大于或等于200毫米、正面抛光、背面抛光、以正面切片表面网格尺寸为26毫米×8毫米为基准的最大局部平整度值SFQRmax低于或等于0.13微米的硅半导体晶片，其中以大小为10毫米×10毫米的滑动分区为基准，正面与理想平面的最大局部高度偏差P/V(10×10)max低于或等于70纳米。本发明还涉及一种供应含有研磨剂或胶体的抛光剂，总是于转动、相互平行、粘结抛光布的下抛光盘与上抛光盘之间实施同时双面抛光以制造多个硅半导体晶片的方法，其除去至少为2微米的硅，其中这些半导体晶片的预定部分至少是利用较低抛光压力部分抛光，这些半导体晶片的另一部分则是利用较高抛光压力抛光。

Description

硅半导体晶片及制造多个半导体晶片的方法
技术领域
本发明涉及一种改良硅半导体晶片及一种将多个硅半导体晶片同时全面抛光的方法。硅半导体晶片是用作制造电子元件的基本材料。
背景技术
即使在一些情况下化合物半导体如砷化镓在电子元件领域的特殊应用场合用作基本材料，半导体工业所用绝大多数的晶片是采用硅作为半导性基片材料。例如处理器或记忆体元件的具有集成电路的现代元件均是制作在直径高达300毫米的硅晶片上，在一些情况下是经过400至500个加工步骤，为达成经济上可行的总产率，这些加工步骤的个别结果在此类制作程序中加以扩大且必须尽可能加以精确地监控及最优化。除这些个别加工步骤的加工稳定性之外，所用硅晶片的质量也扮演着众多规范参数所反映的重要角色，这些参数主要与整个晶片或与准备制作元件在上面的晶片正面有关。
例如，为考虑应用光掩膜的需求，硅晶片的所有分区内必须具有极高的平整度，该光掩膜可保护特定区域免受随后操作如离子植入步骤、沉积步骤或蚀刻过程等的影响，而得以制造元件结构。局部平整度可通过SFQR值加以说明，而此硅晶片是覆以一虚拟分件网格，因该网格的部分区域可决定SFQR值；通常规定硅晶片上面的最高值SFQRmax。太高的值可导致与用以操作光掩膜的步进机聚焦问题及由此的有关元件的损失。就此观点而论，应牢记在心的是：在此方法中，硅晶片通常是通过施加真空于例如陶瓷制成的且经研磨至极为平整的不变形支撑体(夹盘)上面加以固定，晶片及支撑体的局部平整度是经由平方根的和累积起来；此种情形将对硅晶片的要求予以强化。
在一些例子中，涉及制作电子元件的现代程序包含介于本领域技术人员已知的平面化步骤如CMP(化学机械平面化)抛光及利用CVD(化学汽相分解)法以平滑所沉积的SiO2层，若使用较硬抛光布则可达到高精确度。经涂覆的硅晶片通常是由轻微真空或非真空的粘着作用而固定在覆以软垫的支撑体上，以使背面的不平整得到补偿。所以CMP抛光之后，SiO2层厚度的均匀性受局部厚度分布的影响较小且受涂覆正面局部高度与理想平面偏差的影响较大，该均匀性是集成电路操作过程中发生电崩溃的重要参数。如此限定的表示方式是测量硅表面的局部倾斜度；若该局部倾斜度太明显，利用CMP抛光自SiO2涂层均匀地除去材料是不可能的，例如在限定区的谷内及在更加暴露的峰顶，因而导致上述层厚度的偏差。
正面与理想平面的局部高度偏差也同样地对晶片的表面覆盖分区加以规定，依照CMP加工方法，表面覆盖分区通常较元件表面小且以重叠、滑动预定窗的形式测定。所用测量方法是：分区内位于理想平面最近点与位于理想平面最远点的最大高度差(峰至谷高度)，对整个晶片的特定分区尺寸n×n(毫米)而言，最高值常常是P/V(n×n)max；如此可消除总体晶片变形(挠曲)，依照诸层的CMP抛光，该项总体晶片变形并不严重。
一种制造硅半导体晶片的典型加工顺序包括的加工步骤为：锯割-边角修圆-精研或研磨-湿化学蚀刻-抛光。由于至该阶段已成形，硅除去诸步骤必须施以预加工以达成规定的尺寸参数，所以必须就质量与成本间的矛盾加以仔细相互配合，最终的局部平整度及硅晶片正面局部高度与理想平面的偏差是由抛光过程产生的。
常规单面抛光不再满足就上述诸参数所施加的更严格要求；当然，为达成此目的，硅半导体晶片正面及背面同时实施双面抛光的设备及方法已研发出来而且目前日益广为采用。在此例子中，在含有研磨剂或胶体的抛光剂存在的情况下，位于具有适当尺寸切割框的载体内的半导体晶片，沿着机器及加工参数预定的路径，于两个平行、转动、覆以抛光布的抛光盘之间运动，且经抛光后获得极高的平面平行性。DE 3730795 A1和US 6,080,048中描述了适当的抛光设施的实例。
DE 19905737 C2中曾就一种实施两面抛光以达成改良平整度的抛光方法申请专利。其显著优点是：完全抛光半导体晶片的厚度较所用载体的厚度大2至20微米。DE 19938340 C1曾建议一种方法对经两面抛光的硅晶片涂敷一外延硅涂层。德国专利DE 10012840 C2中曾描述一种成本最优化的方法对经两面抛光的硅晶片施以表面抛光。在此类例子中，例如如果一适当尺寸的抛光设施装以15个直径300毫米的硅晶片，利用0.15巴的抛光压力即可达成0.5至0.6微米/分钟的材料除去速率。例如，在未经公告的案号为100650697.0及10154942.3的德国专利申请案中曾申请若干有关设施及方法改良的专利；利用同样设施构形及对抛光晶片所加同样质量要求，容许抛光压力大于或等于0.2巴，因而导致材料除去速率大于或等于0.8微米/分钟。
现有技术双面抛光方法的缺点是：在实际操作中，除满足现行局部平整度规范外也须符合正面局部高度与理想平面的最大偏差的硅半导体晶片，仅可在高成本情况下与无须满足局部高度偏差标准的其他同等晶片同时制造。
发明内容
所以，本发明的目的是提供一种对多个硅半导体晶片实施同时双面抛光的方法，用该方法，半导体晶片产率较高，大规模工业制造可对该等半导体晶片并行提供各种所需的质量，在此情况下，一种等级的晶片符合正面与理想平面的最大局部高度偏差规范而另一种等级则不受此限，因此可节省成本。再者，本发明的目的是提供若干硅半导体晶片，其正面与理想平面的最大局部高度偏差低于此前所公开的硅半导体晶片。
本发明涉及一种直径大于或等于200毫米、正面抛光、背面抛光、以正面切片表面网格尺寸为26毫米×8毫米者为基准的最大局部平整度值SFQRmax低于或等于0.13微米的硅半导体晶片，其中正面与理想平面的最大局部高度偏差P/V(10×10)max以大小为10毫米×10毫米的滑动分区为基准，是低于或等于70纳米。
本发明还涉及一种供应含有研磨剂或胶体的抛光剂，总是于转动、相互平行、粘结抛光布的下抛光盘与上抛光盘之间实施同时双面抛光以制造多个硅半导体晶片的方法，其硅除去量至少为2微米，其中该半导体晶片的预定部分至少是利用较低抛光压力部分抛光，该半导体晶片的另一部分则是利用较高抛光压力抛光。
本发明还涉及一种用于制造本发明的硅半导体晶片以作为多个半导体晶片预定部分的方法，其包括以下顺序实施的加工步骤：
a)利用钢丝锯锯割主要包括硅的单晶；
b)自半导体的正面及背面以切削方式除去硅；以及
c)根据以下方法将该半导体晶片的正面及背面同时双面抛光：供应含有研磨剂或胶体的抛光剂，总是于转动、相互平行、粘结抛光布的下抛光盘与上抛光盘之间实施同时双面抛光，其硅除去量至少为2微米，其中这些半导体晶片的预定部分至少是利用0.12-0.18巴较低的抛光压力加以部分抛光，这些半导体晶片的另一部分则是利用0.18-0.30巴较高的抛光压力加以抛光。
本发明还涉及所述的硅半导体晶片在制造集成半导体元件方面的用途。
本发明的特征为：若质量要求之一是正面与理想平面的最大高度偏差，在不同抛光压力下以不同质量要求实施硅半导体晶片双面抛光可节省成本。而无此项要求的晶片是在最高可能压力下加工，因此所需抛光时间最短，而必须满足高度偏差要求的晶片是在较低压力下抛光；在最佳抛光压力下可能有一局部最小值。这些关系的发现及以本发明方法可将其加以开发利用的方式是令人惊奇地且是未曾预料的。本发明开拓了制造正面与理想平面最大局部高度偏差减小的硅半导体晶片的可能性，该晶片是电子元件工业界迄今尚未商业化、最新研发CMP方法所需要的。
申请专利的方法所用起始原料是多个以已知方法自晶体分离出来、且经边角修圆及任选其他加工步骤的硅半导体晶片。该半导体晶片的表面可能经精研、研磨、蚀刻、抛光、生长外延层或加以用其他方式涂覆。必要时，该半导体晶片的边缘可加以抛光。
所申请专利的方法，其最终产品是多个已经两面抛光的硅半导体晶片且包含具有所申请专利特征的半导体晶片。
原则上，本发明方法可用作各型晶片状物体的双面抛光；该等材料的实例是：玻璃，例如以二氧化硅为主要成分的，及半导体，例如硅、硅/锗及砷化镓。其优点可在抛光硅半导体晶片时充分开发利用，例如：若供应以含有研磨物质及胶体的碱性抛光剂，则具有机械及化学材料除去的结合作用。对于本领域技术人员明显的是：硅晶片可含有高达1摩尔％的外来材料，例如：硼、碳、氮、磷、砷或氧，在有关电性能或缺陷性能的控制方法下，这些外来材料可影响晶格的特性。当此类掺杂物存在时，本发明仍可毫无问题地加以实施。就本发明的观点而论，硅单晶更适合用于制作处理器及记忆体等电子元件。
该方法特别适于直径大于或等于200毫米及厚度500微米至1200微米硅晶片的切削。原则上，将多个由内孔或钢丝锯割法锯割而成的硅晶片直接施以本发明双面抛光步骤也是可能的。但最好借助于一适当成形研磨轮将清晰界定及高度机械敏感的晶片边缘加以磨圆。再者，为改良几何形状及部分除去损坏晶体层，最好将硅晶片施以材料除去步骤，例如精研和/或研磨和/或蚀刻，依照现有技术实施上述所有步骤也是可能的。
用以同时双面抛光适当尺寸工件的商购设施可用以实施本发明的抛光步骤，该设施容许利用至少三个载体同时抛光至少三个硅晶片。为达成增加加工设施产量的目标，本发明可提供最大可能数目的载体容量。为顾及设施的稳定性，以同时使用奇数个载体为佳；尤以同时使用五个载体，每个载体容纳至少三个硅晶片(这些晶片是有规律地间隔配置在一回形路径上)更佳。但，若有任何特别约束，也可能每个载体总是仅容纳一个硅晶片，为满足本发明的目的，该硅晶片应在载体内加以偏心配置。
该抛光设施主要包括一可在水平面自由转动的下抛光盘及一可在水平面自由转动的平行上抛光盘，该两个抛光盘均覆以抛光布，尤以通过粘结作用为佳，经由软管或硬管，透过上抛光盘将一具有适当化学组合物的抛光剂连续流动体送至硅晶片，该设施容许抛光作用将两面的材料除去。该抛光剂最好是由重力供应并由盘的运动及离心力而分布。载体最好由不锈铬钢制成且具有适当尺寸的衬以塑胶的切割框以固定硅晶片。例如，其与抛光设施的接触是借助于一针销啮合经由一转动内针销或咬合环及一反向转动外针销或咬合环，结果即在两个反向转动的抛光盘之间转动。
在实施本发明的实际操作中，起始原料是分成两组，于双面抛光(该双面抛光仅施加于其中一组)之后，就正面与理想平面的最大局部高度偏差的限制而言该两组有所不同。涉及属于两组的有关晶片局部平整度的要求条件可以但不必须有所不同。局部平整度受充分抛光硅晶片与载体间厚度偏差的影响。为达成制造高度平整硅晶片，依照DE 19905737 C2中申请专利的方法，抛光晶片的最终厚度最好较载体厚度大1至20微米。对正面与理想平面最大局部高度偏差具有限制的硅晶片组而言，1至5微米的厚度差更佳。多个有关本发明必备要件的试验曾显示：硅晶片最大局部平整度所要求的必备要件实质上与能否达成最大局部高度偏差无关。硅晶片上的局部平整度值可利用使用电容或光学测量原理操作的商购仪器来测量。
一组晶片正面与理想平面的最大局部高度偏差(此对CMP方法极为重要)是以分区的局部平整度的同样方式测定，但是以在晶片上方依重叠方式滑动的预设窗口形式。对一晶片所测量的最大高度差(峰至谷)通常局限于例如10毫米×10毫米(以P/V(10×10)max表示)的分区内和/或例如2毫米×2毫米(以P/V(2×2)max表示)的分区内，以便使CMP方法的实施可获得预定结果及达成电子元件的预期产率。但，硅晶片面积的最大部分位于待界定所要求P/Vmax值之上也是可能的。再者，实际上，通常是将一界定的如0.05％的不合格面积不予纳入考虑并将以P/Vmax值局限于其余面积内。实施与理想平面局部高度偏差的测量可利用目前同样可商购的仪器，利用激光束扫描硅晶片整个表面通常可搜集所有各点表面的斜率，借助于适当的算法可将该信息转化成P/V值。
就本发明的观点而言，发现经切削及任选施以湿化学加工的起始产品必需一个与理想表面局部偏差的范围。作为双面加工方法，本发明的抛光加工可将硅晶片的正面及背面加以平滑，此项工作对与理想平面的正面高度偏差具有正面效果。依照本发明，可满足一顶以P/V(10×10)max值小于或等于70纳米和/或以P/V(2×2)max值小于或等于20纳米所表示的要求。为此目的，半导体晶片是利用在0.12至0.18巴范围内的抛光压力加以抛光，在0.12至0.16巴范围内的抛光压力最好与半导体晶片局部高度与理想平面的最大偏差成反比，及在0.16至0.18巴范围内的抛光压力最好与半导体晶片的与理想平面的局部高度最大偏差成正比，该预期最大偏差是借助于抛光达成。
再者，为将成本减至最低以获最大产量，经由抛光设施，利用经最优化的方法，本发明可将一组无上述P/Vmax值要求的硅晶片连续施以双面抛光，例如，通过优选0.18至0.30巴抛光压力且特别优选0.20至0.25巴，材料除去率优选0.6至2.0微米/分钟且特别优选0.7至1.5微米/分钟，同时抛光15个直径300毫米的硅晶片，此种情形也是可能的。在该步骤中，该P/Vmax值的方法将远超过上述的方法，不能满足市场的要求。
发明人已确定的是：抛光压力减低将导致P/Vmax值的下降。所以，本发明的理念是：P/Vmax值受限制的一组晶片，实施两面抛光所用的压力低于另一组。此种情形的结果是：视待抛光晶片在两组间的分布状况而定，完全加工的硅晶片，其平均节省成本为抛光加工高达20％及制造加工高达5％。为保持及扩大竞争力，此幅度的节省成本非常重要。在限定抛光压力范围内可鉴定出P/Vmax值的最小值。由加工参数，例如抛光盘及载体的转速及抛光布的特性，可对该最小值的位置影响到某一程度，但例如抛光300毫米晶片所用抛光布的硬度以60至90(肖氏硬度A)为佳，尤以硬度为70至80(肖氏硬度A)更佳，在绝大多数案例中，最优化的抛光压力范围为0.12至0.18巴，所以同样地也是优选的。该项特征的可能解释是：在为减低局部高度偏差而最优化的此压力范围内，硅晶片表面上的不平整可导致抛光布的局部压缩，因而造成局部机械除去材料的增加。在所有晶片的分区内，化学除去材料的量大致相似。实施双面抛光过程中若压力增加，将晶片压得更扁平，结果在暴露的部位，将升高的机械材料除去速率减低，在低于最佳范围的情况下，设定的压力则不再足以造成抛光布的显著局部压缩，结果以机械方式在暴露部位产生的材料除去速率也同样地降低。
就本发明的观点而言，双面抛光除去硅的量以2至70微米为佳，尤以5至50微米更佳。在某些情况中，若至少一半硅的除去是利用低压达成，则P/Vmax的值受限制的一组晶片的双面抛光是在两阶段加工中实施，因此该变通方法同样地也属于优选实施方案。在此情况下，特别优选抛光作用初始时以较高压实施，随后以较低压实施。
为将本发明应用于众多抛光设施的大规模操作，基于有效管理的理由，较低压下抛光的若干组硅晶片及较高压下抛光的若干组硅晶片分别于不同设施上加工可能较为适当。但，就技术观点而言，在同一抛光设施上利用该两种加工方法将晶片依序先后加以切削也极可能，该设施上的负荷经卸除之后，该设施即迅速地将抛光布上的负荷卸除且通常不会有已知的记忆效果。该方法也适用于一种操作程序，在该操作程序中，不同直径例如300毫米和200毫米的硅晶片同样地是在同一抛光设施上依序先后加工。在上述案例中本发明所达成的成本效益均未减低。
为实施本发明的抛光步骤，建议供以pH值最好为9.5至12.5的抛光剂，其中以包括1至10重量％的SiO2作为水中的胶体为佳，尤以1至5重量％的SiO2更佳。除去预定量材料之后，必须将化学高度反应性的疏水晶片表面加以钝化。就本发明的观点而言，该钝化作用最好通过供以含有少量醇类和/或表面活性剂的超纯水来达成。最后，将硅晶片自抛光设施上取下，并加以清洗及烘干。随后，利用本领域技术人员已知的方法，就抛光步骤影响的特定质量特性加以评估。与利用现有技术方法所制硅晶片相较，依照本发明所制硅晶片无任何缺点，但与在较高及较低压力下所有晶片的抛光比较，该晶片可在具有上述成本效益的情况下加以制造，这代表一项具有重大竞争力的优点。
一旦晶片达到双面抛光及清洗后所获得的质量，即可立即用于元件制作的加工程序中。但视其进一步预定用途而定，例如为进一步平滑或减少缺陷，可能需要至少将晶片正面施以现有技术的表面抛光，例如利用一软抛光布并借助于以SiO2为主要成分的碱性抛光剂。为保持位于该处的极低SFQRmax及P/Vmax值，硅的除去量应相对的低，例如仅0.1微米至1微米。
如此所制的硅晶片可利用标准方法至少在正面上形成一外延层，该外延层的材料以硅为佳。该外延层可能对半导体制造的不同应用场合有利，但对本发明的实施并非绝对需要。由于其掺杂物含量，外延层的电性能常与硅晶片不同，此事实用以设计集成的半导体元件。
外延硅层最好是利用CVD法涂敷而成，结果送至晶片表面的硅烷在900℃至1250℃温度下，在该处分解形成元素硅及挥发性副产物并形成一外延层，即单晶硅层，该外延层是以结晶学定向方式生长在该硅晶片上。为了不大幅增加极低SFQRmax值及P/Vmax值，硅层的外延生长厚度以至多5微米为佳。涂覆之后，为防止污染，晶片表面最好施以亲水化处理，即该表面覆以氧化物薄膜，例如厚度约1纳米的氧化物薄膜，该氧化薄膜是本领域技术人员已知的天然氧化物。原则上，该项工作可以两种不同的方式实施：首先，外延涂覆硅晶片的表面可用氧化气体例如臭氧加以处理，该处理工作可在外延室本身内部或在分离的设施内实施。其次，该晶片表面可在浴器内加以亲水化，例如利用含有过氧化氢的水溶液。
必要时，在加工顺序内任何预期的位置可添加硅晶片热处理，例如对接近表面的结晶层内任何缺陷的退火作用。再者，于适当位置可列入为晶片辨识所作的激光标记和/或边角抛光步骤，例如若是激光标记，在研磨步骤之后，若是边角抛光，则在双面抛光之前、期间或之后。一些产品需要一系列的其他加工步骤，例如背面上多硅、二氧化硅或氮化硅涂层的涂敷，可利用本领域技术人员已知的加工方法同样有利地将其加入加工顺序中。除由均质材料制造晶片之外，当然本发明亦可用以制造多层结构的半导体基片，例如SOI(硅绝缘体(silicon-on-insulator))晶片，虽然在此情况下成本效益、正面上的高局部平整度及低局部高度偏差可能损失。
附图说明
附图所显示的是说明对本发明的描述，但并不意谓本发明的范围仅限于此。
图1所示是在实施半导体晶片双面抛光的抛光设施内，在两个装针销齿轮的驱动环4与5之间，粘结有抛光布的下抛光盘3上，五个分别容纳三个直径为300毫米的半导体晶片2的载体1的配置情形。上抛光盘在此图中未经显示出来。
图2所示是以10毫米×10毫米尺寸的滑动分区为基准(P/V(10×10)max值)，利用比较例及实施例所制直径300毫米硅晶片正面与理想平面最大局部高度偏差分布的“方框及须线(box & whisker)”示意图。该矩形(方框)包含80％数据，另外一条线表示平均值；垂直线(须线)表示99％数据所占的范围。
图3所示是与图2所示相似的P/V(2×2)max值示意图。
图4所示是依照比较例及实施例所制的多个直径300毫米硅晶片双面抛光步骤平均相对成本与硅晶片制造平均相对成本的比较，每种情形都包括晶片损失成本。
具体实施方式
比较例及实施例
比较例及实施例与利用由Peter Wolters制造的AC2000型设施的生产规模的直径300毫米硅晶片双面抛光有关。两组不同晶片待抛光，除其他相同要求如无表面刮痕及瑕疵之外，还应满足以下要求：第一组：SFQRmax低于或等于0.13微米；第二组：SFQRmax低于或等于0.13微米且另外P/V(10×10)max低于或等于70纳米及P/V(2×2)max低于或等于20纳米。
这些硅晶片是依照现有技术通过钢丝锯锯割单晶、边角修园、双面依序表面研磨、浓硝酸/氢氟酸混合物内的蚀刻及边角抛光而制得，其厚度为805微米。所用五个不锈铬钢制载体的厚度为773微米。所用抛光布是可商购的由Rodel制备的SUBA500型硬度为74(肖氏硬度A)的抛光布。含水抛光剂含有3重量％的胶溶SiO2，其pH值为11.5。上抛光盘及下抛光盘的温度总是控制在38℃。将硅晶片抛光直至最终厚度达到775微米为止。
抛光作用终止后，在减压下供以含有1％体积比的甘油、1％积体比的丁醇及0.07％体积比的表面活性剂的含水阻化剂。清洗及烘干之后，于黑暗评估室内，在雾灯下，利用由ADE制造的3220型的依照电容原理操作的几何形状测量仪器，通过目视检查，将属于两组的硅晶片的几何形状加以测量。另外，利用由ADE制造的Nanomapper型激光操作仪器测量属于第二组晶片的正面与理想平面的局部高度偏差。
首先实施初步试验，其中一部分是利用0.10、0.12、0.15及0.20巴的抛光压力P实施多次。经发现在保持局部几何形状规范的情况下，有关P/V(10×10)max及P/V(2×2)max值的重要产率仅在0.15巴的抛光压力下可以达成。之后，在0.14、0.16及0.19巴的抛光压力下实施其他试验，确认在所选其他抛光条件下，在抛光压力0.14至0.16巴范围内P/V(10×10)max及P/V(2×2)max值具有局部最小值。所测量的数据如图2及图3内的图形所示。
依据此初步试验结果作研究，以下两个比较例及以下实施例的实施是以相当多个生产晶片为基准，其中80％必须满足施加于第一组的要求及20％必须满足施加于第二组的更多要求。
在比较例1内，属于两组的硅晶片是在抛光压力0.15巴及平均材料除去速率0.6微米/分钟的情况下抛光。若材料除去量为30微米及辅助时间为每抛光20分钟，则15个直径300毫米晶片的周期为70分钟，所有这些晶片均可满足施加于SFQRmax、P/V(10×10)max及P/V(2×2)max值的要求；由于刮痕、斑点、轻微斑点缺陷及其他与完美硅晶片的不合格偏差，5％的该等晶片必须报废或必须供作要求较低的应用场合。
在比较例2内，属于两组的硅晶片是在抛光压力0.20巴及平均材料除去速率0.9微米/分钟的情况下抛光。此次，15个直径300毫米晶片的周期为53分钟。所有晶片均满足施加于SFQRmax值的要求，但关于P/V(10×10)max及P/V(2×2)max值的第二组晶片的产率仅为25％，因此多个晶片必须再度切削。由于表面缺陷，5％的晶片必须再度报废或加以重新分类。
在实施例内，其程序如下：属于第一组的晶片是在0.20巴及0.9微米/分钟的情况下抛光，属于第二组的晶片是在0.15巴及0.6微米/分钟的情况下抛光。此次，所有满足施加于SFQRmax、P/V(10×10)max及P/V(2×2)max值的要求，由于表面缺陷，5％的晶片必须报废或加以重新分类。
利用比较例1(C1)及2(C2)及实施例(E)所制硅晶片的生产成本
依照上述比较例及实施例所制晶片的生产成本是利用一种标准成本计算方法测定，并考虑由产率损失所引起的额外成本。下表包含硅晶片的抛光加工X与制造Y的平均相对成本，所用基准是包括80％属于第一组及20％属于第二组的混合物。若该比例改变，则对比较例1及实施例的影响相对地变小，增加高质量第二组的量对比较例2内的生产成本具有极大的负面影响，因为由于未能符合P/V(10×10)max及P/V(2×2)max值而形成高报废率所致。结合下表及图4可清晰地显示出本发明方法在减低生产成本方面的成就。
  平均相对成本   C1   C2   E
  抛光步骤硅晶片   1.001.00   1.491.10   0.850.97

Claims (24)

1.一种硅半导体晶片，其直径大于或等于200毫米、正面抛光、背面抛光、以正面切片表面网格尺寸为26毫米×8毫米为基准的最大局部平整度值SFQRmax低于或等于0.13微米，其中以大小为10毫米×10毫米的滑动分区为基准，正面与理想平面的最大局部高度偏差P/V(10×10)max是低于或等于70纳米。
2.如权利要求1所述的硅半导体晶片，其中另外以大小为2毫米×2毫米的滑动分区为基准，正面与理想平面的最大局部高度偏差P/V(2×2)max值是低于或等于20纳米。
3.如权利要求1或2所述的硅半导体晶片，其中接近表面的正面硅层的电性能与0.5至10微米深处硅晶片其余部分的电性能有所偏差。
4.如权利要求3所述的硅半导体晶片，其中通过施加掺杂物含量不同的硅外延层或通过加热以消除掺杂物而产生不同的电性能。
5.一种制造多个硅半导体晶片的方法，其特征在于供应含有研磨剂或胶体的抛光剂，总是于转动、相互平行、粘结抛光布的下抛光盘与上抛光盘之间实施同时双面抛光，其硅除去量至少为2微米，其中这些半导体晶片的预定部分至少是利用0.12-0.18巴较低的抛光压力加以部分抛光，这些半导体晶片的另一部分则是利用0.18-0.30巴较高的抛光压力加以抛光。
6.如权利要求5所述的方法，其中在实施双面抛光的过程中，所述半导体晶片是置于驱动载体的切割框内，并以此方式沿几何形状路径运动。
7.如权利要求5或6所述的方法，其中所用下抛光布及上抛光布的肖氏硬度A为60至90且所供应抛光剂的SiO2固体含量为1至10重量％及pH值为9.5至12.5。
8.如权利要求5或6所述的方法，其中所述多个半导体晶片中至少部分地利用较低抛光压力抛光的部分是用载体进行抛光，该载体的厚度较该经完全抛光半导体晶片部分的厚度低1至20微米。
9.如权利要求5或6所述的方法，其中至少部分地利用较低抛光压力抛光的部分半导体晶片是在以下抛光压力下抛光，所述抛光压力使得在10毫米×10毫米的滑动分区内半导体晶片正面与理想平面的最大局部高度偏差P/V(10×10)max尽可能的低；利用较高抛光压力抛光的部分半导体晶片是在以下抛光压力下抛光，所述抛光压力未考虑与理想平面的高度偏差，可获得尽可能高的设施产量，同时提供若干半导体晶片，这些晶片另外具有与曾利用低抛光压力抛光的晶片同等的质量。
10、如权利要求9所述的方法，其中最佳较低抛光压力是在初步试验中测定，之后转至大规模工业制造。
11、如权利要求10所述的方法，其中所述最佳较低抛光压力为0.12至0.18巴。
12、如权利要求11所述的方法，其中如果除去5微米至50微米的硅，则至少所除去的硅的一半是利用所述最佳较低抛光压力抛光的。
13、如权利要求12所述的方法，其中以正面切片表面网格尺寸为26毫米×8毫米为基准，利用该最佳较低抛光压力抛光的所述部分半导体晶片中每个半导体晶片具有的最大局部平整度值SFQRmax低于或等于0.13微米，以大小为10毫米×10毫米的滑动分区为基准，其正面与理想平面的最大局部高度偏差P/V(10×10)max低于或等于70纳米。
14.如权利要求13所述的方法，其中以大小为2毫米×2毫米的滑动分区为基准，利用该最佳较低抛光压力抛光的部分半导体晶片中每个半导体晶片另外具有的正面与理想平面的最大局部高度偏差P/V(2×2)max低于或等于20纳米。
15.一种用于制造多个半导体晶片的方法，其包括以下顺序实施的加工步骤：
a)利用钢丝锯锯割主要包括硅的单晶；
b)自半导体的正面及背面以切削方式除去硅；以及
c)根据权利要求5所述的方法将该半导体晶片的正面及背面同时双面抛光。
16.如权利要求15所述的方法，其中步骤b)是作为精研步骤实施。
17.如权利要求15所述的方法，其中步骤b)是作为研磨步骤或作为多个研磨步骤的结合实施。
18.如权利要求15-17之一所述的方法，其中在步骤b)和c)之间，将经切削的半导体晶片施以湿化学蚀刻。
19.如权利要求15-17之一所述的方法，其中在实施正面及背面同时抛光之前、期间或之后，将该半导体晶片的边缘抛光。
20.如权利要求15-17之一所述的方法，其中于步骤c)之后，实施至少正面的表面抛光步骤，在该步骤中，利用软抛光布将表面作进一步平滑，除去0.1微米至1微米的材料。
21.如权利要求15-17之一所述的方法，其中于步骤c)之后或紧随步骤c)所实施的表面抛光之后，至少在半导体晶片正面上沉积主要包括硅的外延涂层。
22.如权利要求21所述的方法，其中所述半导体晶片表面是施加外延涂层前通过湿化学法或通过气体的作用来清洗的。
23、如权利要求21所述的方法，其中所述外延涂层是在900℃至1250℃温度下沉积。
24、如权利要求1-4之一所述的硅半导体晶片在制造集成半导体元件方面的用途。
CNB021557179A 2001-12-06 2002-12-06 硅半导体晶片及制造多个半导体晶片的方法 Expired - Lifetime CN1294629C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10159833A DE10159833C1 (de) 2001-12-06 2001-12-06 Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10159833.5 2001-12-06

Publications (2)

Publication Number Publication Date
CN1424746A CN1424746A (zh) 2003-06-18
CN1294629C true CN1294629C (zh) 2007-01-10

Family

ID=7708188

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021557179A Expired - Lifetime CN1294629C (zh) 2001-12-06 2002-12-06 硅半导体晶片及制造多个半导体晶片的方法

Country Status (6)

Country Link
US (1) US6861360B2 (zh)
JP (1) JP2003249466A (zh)
KR (1) KR100504098B1 (zh)
CN (1) CN1294629C (zh)
DE (1) DE10159833C1 (zh)
TW (1) TWI221636B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102007023970A1 (de) * 2007-05-23 2008-12-04 Aixtron Ag Vorrichtung zum Beschichten einer Vielzahl in dichtester Packung auf einem Suszeptor angeordneter Substrate
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009048436B4 (de) * 2009-10-07 2012-12-20 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
DE102011123071B4 (de) * 2010-10-20 2025-07-24 Siltronic Ag Wärmebehandelte Halbleiterscheibe aus einkristallinem Silizium
CN102019574B (zh) * 2010-12-10 2011-09-14 天津中环领先材料技术有限公司 超薄区熔硅抛光片的无蜡抛光工艺
CN102347233B (zh) * 2011-08-14 2013-11-06 上海合晶硅材料有限公司 提高硅片背封时硅片厚度均匀性的方法及托盘
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
CN103173744A (zh) * 2013-04-12 2013-06-26 光垒光电科技（上海）有限公司 一种托盘和包含该托盘的反应腔
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN104589211B (zh) * 2014-11-29 2016-09-21 江西洪都航空工业集团有限责任公司 一种超薄型垫片类零件的平面磨削加工装置及其使用加工方法
JP6206388B2 (ja) * 2014-12-15 2017-10-04 信越半導体株式会社 シリコンウェーハの研磨方法
JP6628646B2 (ja) * 2016-03-11 2020-01-15 Hoya株式会社 基板の製造方法、マスクブランクの製造方法、および転写用マスクの製造方法
CN108214110A (zh) * 2016-12-14 2018-06-29 有研半导体材料有限公司 一种硅抛光片边缘加工工艺
KR102359377B1 (ko) 2020-03-18 2022-02-08 주식회사 세정로봇 웨이퍼 습식 거치장치
CN116551559B (zh) * 2023-02-28 2023-12-12 名正(浙江)电子装备有限公司 一种带压力传感系统的晶圆研磨抛光机
CN116748979B (zh) * 2023-06-30 2025-12-09 上海中欣晶圆半导体科技有限公司 一种平边硅片抛光方法
CN119658580A (zh) * 2024-12-10 2025-03-21 西安奕斯伟材料科技股份有限公司 硅片抛光方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316179A (ja) * 1995-05-23 1996-11-29 Sony Corp 半導体プロセスにおける平坦化方法及びその装置
JPH10329013A (ja) * 1997-05-30 1998-12-15 Shin Etsu Handotai Co Ltd 両面研磨及び両面ラッピング用キャリア
JPH11207611A (ja) * 1998-01-21 1999-08-03 Shin Etsu Handotai Co Ltd 両面研磨装置におけるワークの自動搬送装置
US6042688A (en) * 1997-06-25 2000-03-28 Shin-Etsu Handotai Co., Ltd. Carrier for double-side polishing
JP2001105303A (ja) * 1999-10-04 2001-04-17 U T K Syst:Kk 両面研磨用キャリア
JP2001121412A (ja) * 1999-10-21 2001-05-08 Speedfam Co Ltd 両面研磨装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3730795A1 (de) * 1987-09-14 1989-03-23 Wolters Peter Fa Hon-, laepp- oder poliermaschine
US5899743A (en) * 1995-03-13 1999-05-04 Komatsu Electronic Metals Co., Ltd. Method for fabricating semiconductor wafers
DE19651761A1 (de) * 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
JPH11254308A (ja) * 1998-03-06 1999-09-21 Fujikoshi Mach Corp 両面研磨装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
US6729941B2 (en) * 2000-04-12 2004-05-04 Shin-Etsu Handotai & Co., Ltd. Process for manufacturing semiconductor wafer and semiconductor wafer
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
DE10154942A1 (de) * 2001-11-08 2002-06-13 Wacker Siltronic Halbleitermat Läuferscheibe und Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316179A (ja) * 1995-05-23 1996-11-29 Sony Corp 半導体プロセスにおける平坦化方法及びその装置
JPH10329013A (ja) * 1997-05-30 1998-12-15 Shin Etsu Handotai Co Ltd 両面研磨及び両面ラッピング用キャリア
US6042688A (en) * 1997-06-25 2000-03-28 Shin-Etsu Handotai Co., Ltd. Carrier for double-side polishing
JPH11207611A (ja) * 1998-01-21 1999-08-03 Shin Etsu Handotai Co Ltd 両面研磨装置におけるワークの自動搬送装置
JP2001105303A (ja) * 1999-10-04 2001-04-17 U T K Syst:Kk 両面研磨用キャリア
JP2001121412A (ja) * 1999-10-21 2001-05-08 Speedfam Co Ltd 両面研磨装置

Also Published As

Publication number Publication date
DE10159833C1 (de) 2003-06-18
CN1424746A (zh) 2003-06-18
US6861360B2 (en) 2005-03-01
KR100504098B1 (ko) 2005-07-27
KR20030047750A (ko) 2003-06-18
US20030109139A1 (en) 2003-06-12
JP2003249466A (ja) 2003-09-05
TWI221636B (en) 2004-10-01
TW200300963A (en) 2003-06-16

Similar Documents

Publication Publication Date Title
CN1294629C (zh) 硅半导体晶片及制造多个半导体晶片的方法
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
US9224613B2 (en) Method for polishing both sides of a semiconductor wafer
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
JP4532521B2 (ja) 研磨した半導体ウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
KR20000062540A (ko) 개량 평탄성을 가진 반도체 웨이퍼 및 그의 제조방법
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
JP2003197498A (ja) 被覆されたシリコンウェーハ、その製造方法及び使用
CN1610069A (zh) 抛光半导体晶片的方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
US20240203745A1 (en) Silicon wafer manufacturing method
KR20150004476A (ko) 태양광 발전용 초박형 실리콘 웨이퍼 제조 방법
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
JP2003133264A (ja) 鏡面ウエーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070110

CX01 Expiry of patent term