[go: up one dir, main page]

CN112201626B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112201626B
CN112201626B CN202010965994.6A CN202010965994A CN112201626B CN 112201626 B CN112201626 B CN 112201626B CN 202010965994 A CN202010965994 A CN 202010965994A CN 112201626 B CN112201626 B CN 112201626B
Authority
CN
China
Prior art keywords
semiconductor device
transistor
metal layer
gate electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010965994.6A
Other languages
English (en)
Other versions
CN112201626A (zh
Inventor
松本光市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN112201626A publication Critical patent/CN112201626A/zh
Application granted granted Critical
Publication of CN112201626B publication Critical patent/CN112201626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置，其包括第一导电型晶体管和第二导电型晶体管，其中，第一导电型和第二导电型彼此不同，第一导电型晶体管和第二导电型晶体管每一者均包括：(ⅰ)包括多个金属层的金属栅极电极，以及(ⅱ)金属栅极电极侧壁间隔部，第一导电型晶体管的金属栅极电极的侧壁与第一导电型晶体管的金属栅极电极的相对应的侧壁间隔部之间的距离大于第二导电型晶体管的金属栅极电极的侧壁与第二导电型晶体管的金属栅极电极的相对应的侧壁间隔部之间的距离，并且第一导电型晶体管的金属栅极电极的栅极长度与第二导电型晶体管的金属栅极电极的栅极长度不同。本发明可以提供具有微细结构并能够使栅极长度最优化的半导体装置。

Description

半导体装置
本申请是申请日为2011年10月21日、发明名称为“半导体装置”的申请号为201810372155.6专利申请的分案申请。
本申请是在国家知识产权局认为申请号为201810372155.6的专利申请不符合单一性要求的情况下提出的，具体涉及申请号为201810372155.6的专利申请的第四次审查意见通知书，其发文日为2020年6月30日、发文序号为2020062402364530。
此外，申请号为201810372155.6的专利申请是申请号为201510969631.9的专利申请的分案申请，其申请日是2011年10月21日，发明名称是“半导体装置”。
另外，申请号为201510969631.9的专利申请是申请号为201110322857.1的专利申请的分案申请，其申请日是2011年10月21日，发明名称是“半导体装置和半导体装置制造方法”。
相关申请的交叉参考
本申请包含与2010年10月29日向日本专利局提交的日本优先权专利申请JP2010-243251所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及一种使用金属栅极电极的半导体装置以及这种半导体装置的制造方法。
背景技术
在相关技术中，根据摩尔定律(Moore’s law)，半导体装置的集成度每18至24个月就会增加一倍。然而，在90nm节点附近的栅极隧道漏电流(gate tunnel leakage current)是不能被忽视的，因此已经几乎完全停止了对MOSFET的栅极氧化物膜的薄化。另外，由于难以控制短沟道效应(short channel effect)，所以栅极长度的缩减进展缓慢。
因此，难以提高MOSFET自身的性能，在90nm节点上或90nm节点之后已经利用诸如双应力衬里(Dual Stress Liner；DSL)或埋置的SiGe等机械应力来实现让迁移率提高的工程。在制造方面考虑到的机械应力技术主要应用于45nm节点之前。在45nm节点之后，通过提高具有HKMG结构的栅极氧化物膜的介电常数，对栅极氧化物膜的缩放技术(scaling)已经开始取得进展，上述HKMG结构使用了高介电常数(HK：高k)和金属栅极(metal gate；MG)电极。
上述HKMG结构是主要使用诸如先栅极(gate-first)法和后栅极(gate-last)法这两种方法制造而成的。
在先栅极法中，仅用HKMG结构代替相关技术中的多晶硅栅极结构或者SiON栅极绝缘膜结构，因此结构是相对简单的。
另一方面，在后栅极法中，在除去层间绝缘层之后用HKMG结构代替最初形成的多晶硅伪栅极电极结构(例如，参照专利文献JP-A-2007-134432)。因此，这一制造方法与相关技术中的半导体装置制造方法大不相同。在后栅极结构中，有许多情形是在使用同一高k(HK)绝缘层的NMOS和PMOS中采用了具有不同功函数(work function)的金属。另外，由于加工的是非常微细的图形，因而为了易于制造，被图形化的栅极长度最好是按照恒定的规则而布置着。
这里，图14示出了相关技术中具有HKMG结构的半导体装置。另外，图15A至15C示出了相关技术中作为具有HKMG结构的半导体装置的制造方法的后栅极制造工序。
图14中所示的半导体装置60包括：设置有预定的元件分离区域及扩散区域的半导体基体61；形成于半导体基体61上的栅极电极62和栅极电极63；以及层间绝缘层64。栅极电极62具有形成于半导体基体61上的金属栅极电极68，并且在该金属栅极电极68与半导体基体61之间设置有HK绝缘层65、Pfet用WF(功函数)金属层66和Nfet用WF(功函数)金属层67。栅极电极63具有形成于半导体基体61上的金属栅极电极68，并且在该金属栅极电极68与半导体基体61之间设置有HK绝缘层65和Nfet用WF(功函数)金属层67。此外，栅极电极62和栅极电极63均具有形成在金属栅极电极68的侧壁处的侧壁间隔部69。
接下来，将说明图14所示的半导体装置60的制造方法。
首先，如图15A所示，在半导体基体61上形成栅极绝缘膜72和伪栅极电极71。伪栅极电极71的形成过程如下。通过例如干式氧化(O2，700℃)在半导体基体61上形成栅极绝缘膜72，并且随后利用CVD法等方法在栅极绝缘膜72上形成伪栅极电极材料层。接着，利用光刻法在该伪栅极电极材料层上形成抗蚀剂图形。使用该抗蚀剂图形作为掩模对栅极绝缘膜72和上述伪栅极电极材料层进行各向异性蚀刻，从而形成伪栅极电极71。这时，由于加工的是非常微细的图形，因此为了易于制造，把利用光刻法而被形成在伪栅极电极材料层上的抗蚀剂图形形成得具有特定的尺寸。
接下来，利用等离子体CVD法形成Si3N4层等，并且随后对该Si3N4层进行回蚀，从而在伪栅极电极71的侧壁处形成侧壁间隔部69。然后，在半导体基体61上形成覆盖伪栅极电极71和侧壁间隔部69的层间绝缘层64，并且使用CMP法对该层间绝缘层64进行平坦化。
然后，如图15B所示，利用干式蚀刻法或湿式蚀刻法除去伪栅极电极71，从而在侧壁间隔部69的内侧形成开口。
接着，如图15C所示，在除去了上述伪栅极电极后所形成的沟槽内形成HK绝缘层65、Pfet用WF金属层66和Nfet用WF金属层67。然后，在除去了上述伪栅极电极后所形成的沟槽内埋置低电阻栅极材料，并且通过利用CMP法对层间绝缘层64进行平坦化，由此形成金属栅极电极68。
通过上述工序，能够制造出图14所示相关技术中的具有HKMG结构的半导体装置。
然而，在先进的CMOS中，存在着为了减小栅极电容而对NMOS和PMOS的栅极长度进行最优化的情形。将栅极长度最优化以使其在短沟道效应所允许的范围内具有尽可能小的值。然而，在利用光刻法来形成非常微细的图形的情况下，如果NMOS与PMOS中的伪栅极的栅极长度不同，就会显著地增大光刻工艺中的负担，并因此增大制造成本。换言之，难以制造出最优化的栅极长度以便让图形化的栅极长度按照恒定的规则而布置着。
另外，在相关技术的平面型结构(planar type structure)中，在栅极电极的底部处定义栅极长度。然而，在22nm代之后可能采用的鳍型结构(fin structure)中，栅极侧壁的形状也影响栅极长度。换言之，在栅极电极的侧壁呈锥形的情况下或者在该侧壁中存在粗糙度的情况下，栅极长度出现了差异。特别地，当通过增高鳍部来增大有效栅极宽度时，栅极长度的差异将成为加工中的很大问题。
发明内容
因此，本发明的目的是期望提供一种半导体装置，该半导体装置具有微细结构且能够使该半导体装置中的栅极长度最优化，本发明还提供这种半导体装置的制造方法。
本发明一个实施方案旨在提供一种半导体装置，所述半导体装置包括第一导电型晶体管和第二导电型晶体管，其中，第一导电型和第二导电型彼此不同，所述第一导电型晶体管和所述第二导电型晶体管每一者均包括：(ⅰ)包括多个金属层的金属栅极电极，以及(ⅱ)金属栅极电极侧壁间隔部，所述第一导电型晶体管的所述金属栅极电极的侧壁与所述第一导电型晶体管的所述金属栅极电极的相对应的侧壁间隔部之间的距离大于所述第二导电型晶体管的所述金属栅极电极的侧壁与所述第二导电型晶体管的所述金属栅极电极的相对应的侧壁间隔部之间的距离，并且所述第一导电型晶体管的所述金属栅极电极的栅极长度与所述第二导电型晶体管的所述金属栅极电极的栅极长度不同。
这里，在第一导电型晶体管和第二导电型晶体管任意一者中形成有所述偏移间隔部。或者，在所述第一导电型晶体管和所述第二导电型晶体管二者中形成有不同厚度的所述偏移间隔部。
本发明另一实施方案旨在提供一种半导体装置，所述半导体装置包括：第一晶体管，其包括(a)第一金属栅极电极，所述第一金属栅极电极包括至少第一金属层和第二金属层，(b)第一侧壁间隔部，以及(c)偏移间隔部，所述偏移间隔部位于所述第一金属栅极电极的侧壁和所述第一侧壁间隔部之间；以及第二晶体管，其包括(a)第二金属栅极电极，所述第二金属栅极电极包括至少第一金属层和第二金属层，以及(b)第二侧壁间隔部，其中所述第一金属栅极电极的所述侧壁中一者与所述第一侧壁间隔部中相对应的一者之间的距离不等于所述第二金属栅极电极的所述侧壁中一者与所述第二侧壁间隔部中相对应的一者之间的距离，并且所述第一金属栅极电极的栅极长度与所述第二金属栅极电极的栅极长度不同。
本发明又一实施方案旨在提供一种半导体装置，所述半导体装置包括：栅极绝缘膜，所述栅极绝缘膜由高介电常数材料制成并且被形成在基体上；WF金属层，所述WF金属层形成在所述栅极绝缘膜上；埋置金属层，所述埋置金属层形成在所述WF金属层上；偏移间隔部，所述偏移间隔部形成在所述WF金属层上的所述埋置金属层的侧壁处；以及侧壁间隔部，所述侧壁间隔部形成在所述埋置金属层的侧壁处，并且所述偏移间隔部位于所述侧壁间隔部与所述埋置金属层之间。
本发明再一实施方案旨在提供一种半导体装置制造方法，所述制造方法包括如下步骤：在基体上形成第一导电型半导体区域和第二导电型半导体区域。另外，所述半导体装置制造方法还包括在所述第一导电型半导体区域和所述第二导电型半导体区域中进行如下步骤：在所述基体上形成伪栅极电极；在所述伪栅极电极的侧壁处形成侧壁间隔部；然后形成层间绝缘层，使所述侧壁间隔部埋置于所述层间绝缘层中，并且使所述伪栅极电极的上表面露出；以及除去所述伪栅极电极。另外，所述制造方法还包括如下步骤：在所述第一导电型半导体区域和所述第二导电型半导体区域任意一者中在所述侧壁间隔部的内壁处形成偏移间隔部，或者在所述第一导电型半导体区域和所述第二导电型半导体区域二者中在所述侧壁间隔部的内壁处形成不同厚度的偏移间隔部。此外，所述制造方法还包括如下步骤：在所述侧壁间隔部内露出的所述基体上形成由高介电常数材料制成的栅极绝缘膜；以及在所述栅极绝缘膜上形成金属栅极电极。
本发明另外一实施方案旨在提供一种半导体装置制造方法，所述制造方法包括如下步骤：在基体上形成伪栅极电极；在所述伪栅极电极的侧壁处形成侧壁间隔部；形成层间绝缘层，使所述侧壁间隔部埋置于所述层间绝缘层中，且使所述伪栅极电极的上表面露出；除去所述伪栅极电极；在所述侧壁间隔部内露出的所述基体上且在所述侧壁间隔部的内壁处形成由高介电常数材料制成的栅极绝缘膜；在所述栅极绝缘膜的侧壁处形成偏移间隔部；以及在所述栅极绝缘膜上且所述偏移间隔部的内壁处形成金属栅极电极。
本发明再另外一实施方案旨在提供一种半导体装置制造方法，所述制造方法包括如下步骤：在基体上形成由高介电常数材料制成的栅极绝缘膜；在所述栅极绝缘膜上形成WF金属层；在所述WF金属层上形成伪栅极电极；在所述伪栅极电极的侧壁处形成侧壁间隔部；形成层间绝缘层，使所述侧壁间隔部埋置于所述层间绝缘层中，且使所述伪栅极电极的上表面露出；除去所述伪栅极电极；在所述侧壁间隔部内露出的所述WF金属层上且在所述侧壁间隔部的内壁处形成偏移间隔部；以及在所述栅极绝缘膜上且在所述偏移间隔部的内壁侧处形成埋置金属层。
在本发明各实施方案的半导体装置以及本发明各实施方案的半导体装置制造方法中，晶体管的栅极长度是由形成在金属栅极电极与侧壁间隔部之间的偏移间隔部来限制的。因此，无论所述侧壁间隔部的内壁侧的区域的尺寸如何，通过所述偏移间隔部都能够以任意尺寸对所述金属栅极电极的形成区域进行控制。因此，能够使其中形成有微细图形的半导体装置的栅极长度最优化。
根据本发明的各实施方案，可以提供具有微细结构并能够使栅极长度最优化的半导体装置。
附图说明
图1图示了本发明第一实施方案的半导体装置的结构。
图2A至图2C图示了第一实施方案的半导体装置的制造工序。
图3A至图3C图示了第一实施方案的半导体装置的制造工序。
图4A至图4C图示了第一实施方案的半导体装置的制造工序。
图5图示了本发明第二实施方案的半导体装置的结构。
图6A至图6C图示了第二实施方案的半导体装置的制造工序。
图7A至图7C图示了第二实施方案的半导体装置的制造工序。
图8图示了本发明第三实施方案的半导体装置的结构。
图9A至图9C图示了第三实施方案的半导体装置的制造工序。
图10A至图10C图示了第三实施方案的半导体装置的制造工序。
图11A是图示了本发明第四实施方案的半导体装置的结构的平面图；图11B是图示了本发明第四实施方案的半导体装置的结构的截面图。
图12A至图12C图示了第四实施方案的半导体装置的制造工序。
图13A至图13C图示了第四实施方案的半导体装置的制造工序。
图14图示了相关技术中的半导体装置的结构。
图15A至图15C图示了相关技术中的半导体装置的制造工序。
具体实施方式
下面，将说明用于实现本发明的优选实施方案；然而，本发明不限于下面的示例。
另外，将按照下面的顺序进行说明。
1.第一实施方案的半导体装置
2.第一实施方案的半导体装置制造方法
3.第二实施方案的半导体装置
4.第二实施方案的半导体装置制造方法
5.第三实施方案的半导体装置
6.第三实施方案的半导体装置制造方法
7.第四实施方案的半导体装置(鳍型)
8.第四实施方案的半导体装置(鳍型)制造方法
1.第一实施方案的半导体装置
图1是第一实施方案的半导体装置的示意性结构图。图1所示的半导体装置10包括具有平面型结构的N型FET(场效应晶体管；Field Effect Transistor)区域(下文中称为Nfet区域)和P型FET区域(下文中称为Pfet区域)，并且在该半导体装置10所具有的结构中，在其中一个栅极电极中形成有偏移间隔部(offset spacer)。另外，在下面的说明中，半导体装置的第一导电型是P型，半导体装置的第二导电型是N型。
图1所示的半导体装置10在由例如硅基板等形成的半导体基体11上设置有元件分离部12，该元件分离部12由氧化硅等制成且用于将有源区域分隔开。另外，在Pfet区域的有源区域中形成有N阱区域13，并且在Nfet区域的有源区域中形成有P阱区域14。
在Nfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间设有HK绝缘层15和Nfet用WF(功函数)金属层17。另外，在Pfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间设有HK绝缘层15、Pfet用WF金属层16和Nfet用WF金属层17。
半导体装置10具有由Pfet用WF金属层16或者Nfet用WF金属层17与埋置金属层18形成的金属栅极电极。
HK绝缘层15是介电常数比氧化硅的介电常数高的高k绝缘层。作为该高k层，可以使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO、PbScTaO等。另外，HK绝缘层15和氧化硅膜可以一起形成栅极绝缘膜。
埋置金属层18是由纯金属材料、合金或金属化合物制成的，并且例如是由Ti、Al、Cu、W或者含有上述金属的合金制成。
在Nfet区域和Pfet区域中，在埋置金属层18的侧壁处形成有侧壁间隔部21。另外，在Pfet区域中，在金属栅极电极的侧壁间隔部21的内壁处形成有偏移间隔部19。因此，Pfet区域从侧壁间隔部21的内壁起具有由偏移间隔部19、HK绝缘层15、Pfet用WF金属层16和Nfet用WF金属层17形成的多层体。此外，埋置金属层18形成在被上述多层体包围着的内侧处。
侧壁间隔部21是由SiN或SiO2等制成的，并且是由单层或多层形成的。另外，偏移间隔部19使用的是SiN或SiO2等。
为了调整Nfet区域和Pfet区域各自的栅极长度，形成了偏移间隔部19。
Nfet区域中的侧壁间隔部21的开口部与Pfet区域中的侧壁间隔部21的开口部优选被形成为同一尺寸。这是因为：在加工微细图形的情况下，为了易于制造，期望按照恒定的规则对图形化进行设计。侧壁间隔部21的开口部的尺寸是通过在光刻工艺中对栅极电极进行图形化来确定的，因此同一图形是优选的。特别地，在形成栅极电极时，栅极纵长方向上的长度变得微细化。因此，Nfet区域和Pfet区域二者中的栅极电极在栅极纵长方向上的长度被形成得彼此相同，从而能够减轻光刻工艺中的负担。
然而，如果在Nfet区域和Pfet区域二者中利用同一图形来进行光刻工艺，可能无法使栅极长度最优化以便符合各自的扩散层轮廓。因此，通过在侧壁间隔部21的开口部的内侧形成偏移间隔部19来调整开口部的尺寸。偏移间隔部19形成在侧壁间隔部21的内壁上，从而能够对Pfet用WF金属层16在开口部内侧的形成范围进行调整。因此，能够以任意长度来最优化栅极长度。
在图1所示的半导体装置10中，具有偏移间隔部19的Pfet区域的栅极长度小于不具有偏移间隔部19的Nfet区域的栅极长度。另外，除了可以只在Pfet区域中形成有偏移间隔部之外，也可以在Pfet区域和Nfet区域二者中均形成有偏移间隔部。在Pfet区域和Nfet区域二者中均形成有偏移间隔部的情况下，Pfet区域和Nfet区域二者中的偏移间隔部的厚度没有特别的限制。例如，在Pfet区域和Nfet区域二者中，可以形成具有相同厚度的偏移间隔部，或者可以形成具有不同厚度的偏移间隔部。特别地，为了使各MOS中的栅极长度最优化，在Pfet区域和Nfet区域二者中优选对偏移间隔部的厚度进行调整。
在位于埋置金属层18两侧并且处于侧壁间隔部21正下方的半导体基体11中，形成有作为P型杂质扩散区域的源极/漏极23或者作为N型杂质扩散区域的源极/漏极24。源极/漏极23和源极/漏极24形成有轻掺杂漏极(Lightly Doped Drain；LDD)以及晕环(halo)(未图示)。另外，源极/漏极23和源极/漏极24的从侧壁间隔部21露出的表面层变成硅化物(silicide)。源极/漏极23和源极/漏极24的硅化物是由例如硅化钴、硅化镍或硅化铂等形成的。
在第一实施方案的半导体装置中，在埋置金属层及WF金属层的侧面上形成有偏移间隔部。因此，通过改变偏移间隔部的厚度能够任意地设定栅极长度。这样，即使在光刻工艺中伪栅极电极及侧壁间隔部被形成为同一图形，仍能够将半导体装置构造成在各区域中均具有最优化栅极长度。
2.第一实施方案的半导体装置制造方法
接下来，将说明第一实施方案的半导体装置制造方法。
形成元件分离部
首先，在由硅基板形成的半导体基体11上依次形成SiO2和Si3N4。另外，在用于形成有源区域的部分处对抗蚀剂进行图形化。使用所形成的抗蚀剂图形作为掩模对Si3N4、SiO2和半导体基体11依次进行蚀刻，从而形成沟槽(沟槽区域)。这时，进行上述蚀刻直到半导体基体11的沟槽的深度变为350～400nm。其中对Si3N4进行了图形化的区域成为有源区域，并且上述沟槽区域成为场氧化膜。
此后，将上述沟槽区域埋置在SiO2中。例如，可以利用高密度等离子体CVD法等来形成具有良好台阶覆盖性且致密的膜。通过化学机械研磨(Chemical Mechanical Polish；CMP)对该表面进行平坦化。通过上述CMP进行抛磨直到除掉Si3N4区域中的形成于Si3N4上的SiO2膜。
接下来，使用例如热磷酸除去Si3N4，从而形成有源区域。
在用于形成有源区域的部分的表面上，形成10nm的SiO2(牺牲氧化物膜)。在Nfet形成区域中，进行形成P阱区域或者形成用于抑制穿通(punch-through)的埋置层的离子注入过程，并且进行用于调节阈值电压(Vth)的离子注入过程，由此形成Nfet沟道区域。此外，在Pfet形成区域中，进行形成N阱区域或者形成用于抑制穿通的埋置层的离子注入过程，并且进行用于调节阈值电压(Vth)的离子注入过程，由此形成Pfet沟道区域。
通过上述工序，如图2A所示，在半导体基体11上形成了N阱区域13、P阱区域14以及将上述两个区域分隔开的元件分离部12。
形成伪栅极电极
接下来，如图2B所示，在半导体基体11的N阱区域13和P阱区域14上形成伪栅极电极。
首先，用氟化氢(HF)溶液使得当形成有源区域时被设置在半导体基体11上的牺牲氧化物膜从半导体基体11上分离。在分离之后，通过干式氧化(O2，700℃)形成约1～3nm厚度的栅极绝缘膜26。作为氧化气体，除了可以使用干燥的O2之外，还可以使用例如H2/O2、N2O和NO的混合气体。另外，可以使用炉内退火处理(furnace annealing treatment)或者快速热退火(rapid thermal annealing，RTA)处理。
接下来，利用CVD法形成伪栅极电极材料层。例如通过沉积50～100nm厚的多晶硅或者非晶硅，在栅极绝缘膜26上形成伪栅极电极材料层。接下来，利用低压化学气相沉积(Low Pressure-Chemical Vapor Deposition；LP-CVD)法沉积例如厚度为50～100nm的Si3N4作为硬掩模。在该沉积之后，利用光刻工艺在Si3N4硬掩模上形成电极图形，随后利用该硬掩模图形对栅极绝缘膜26和伪栅极电极材料层进行各向异性蚀刻。对伪栅极电极材料层进行图形化，从而如图2B所示在半导体基体11上形成了栅极绝缘膜26和伪栅极电极25。
在Nfet区域和Pfet区域二者中，伪栅极电极的图形被形成为同一形状。在加工微细图形时，为了在光刻工艺中容易制造，期望按照恒定的规则对图形化进行设计。因此，Nfet区域和Pfet区域二者中的伪栅极电极被形成为同一图形，从而减轻了光刻工艺中的负担。特别地，在形成栅极电极时，在栅极纵长方向上的长度变得微细化，因此伪栅极电极在栅极纵长方向上的长度优选被形成为同一图形。
形成扩散区域
接下来，如图2C所示，在伪栅极电极25的侧壁处形成侧壁间隔部21，从而在N阱区域13中形成P型源极/漏极23，并且在P阱区域14中形成N型源极/漏极24。
首先，在3～5keV及5～20×1014/cm2的条件下将BF2 +离子注入到Pfet区域中，从而形成PLDD区域。另外，在5～10keV及5～20×1014/cm2的条件下将As+离子注入到Nfet区域中，从而形成NLDD区域。
另外，为了抑制短沟道效应，在形成LDD时，同时还将杂质浓度比上述阱的杂质浓度高的所谓晕环注入到源极/漏极中。例如，Nfet区域被划分成四个区域并且使用B(硼)在12keV、3×1013/cm2及45°的条件下进行倾斜的离子注入。另外，Pfet区域被划分成四个区域并且使用As(砷)在70keV、2×1013/cm2及45°的条件下进行倾斜的离子注入。
形成侧壁间隔部
接下来，在伪栅极电极25的侧壁处形成侧壁间隔部21。
利用等离子体CVD法在半导体基体11上沉积厚度为50～150nm的Si3N4使其覆盖住伪栅极电极25。此后，进行各向异性蚀刻以便对Si3N4层进行回蚀，从而在伪栅极电极25的侧壁处形成侧壁间隔部21。这时，将作为伪栅极电极25的硬掩模的Si3N4保留下来。
形成扩散区域
接下来，在5～10keV及1～2×1015/cm2的条件下将BF2 +离子注入到N阱区域13中，从而形成P型源极/漏极23。另外，在40～50keV及1～2×1015/cm2的条件下将As+离子注入到P阱区域14中，从而形成N型源极/漏极24。在上述离子注入之后，利用RTA(快速热退火)在1000℃和5秒钟的条件下对杂质进行活性化，从而形成图2C所示的MOSFET。
在形成MOSFET之后，使用所谓的SALICIDE(Self-Aligned silicide；自对准金属硅化物)技术来减小源极/漏极23和源极/漏极24的电阻。例如，通过溅射法在半导体基体11上沉积6～8nm厚的Ni。在300～500℃和10秒钟的条件下进行RTA，从而仅在源极/漏极23和源极/漏极24的Si上形成硅化物(NiSi)。在形成该硅化物之后，通过例如H2SO4/H2O2等化学溶液除去未反应的Ni。
接下来，形成厚度为10～100nm的SiN作为接触式蚀刻阻止层(未图示)。可以单独形成两种SiN，从而向晶体管中的NMOS和PMOS施加不同的机械应力。
另外，在半导体基体11上沉积厚度为100～1000nm的SiO2作为覆盖伪栅极电极25和侧壁间隔部21的层间绝缘层22。此外，如图3A所示，通过利用CMP法进行的平坦化使伪栅极电极25的上部露出。
除去伪栅极电极
接下来，如图3B所示，除去伪栅极电极25，从而在侧壁间隔部21的内侧形成开口。在伪栅极电极25由多晶硅或非晶硅形成的情况下，采取干式蚀刻法或者采取使用四甲基氢氧化铵(Tetra methyl ammonium hydroxide；TMAH)的湿式蚀刻法来除去伪栅极电极25。这时，采取湿式蚀刻法等也除去位于伪栅极电极25下方的被形成作为栅极绝缘膜的SiO2。
形成偏移间隔部
接下来，如图3C所示，在Pfet区域中在侧壁间隔部21的内壁处形成偏移间隔部19。
首先，在半导体基体11的整个表面上形成1～20nm范围内的偏移间隔部材料。另外，通过各向异性蚀刻对该偏移间隔部材料层进行回蚀，从而在除去了伪栅极电极后所形成的沟槽的内壁处形成偏移间隔部19。偏移间隔部材料采用SiN或SiO2等。
在形成偏移间隔部19之后，在半导体基体11的整个表面上方形成抗蚀剂层，并且形成抗蚀剂图形，该抗蚀剂图形用于使Nfet区域中的除去了伪栅极电极后所形成的沟槽中形成开口。采取使用例如HF溶液等的湿式蚀刻法，除去Nfet区域中的在侧壁间隔部21的内壁处形成的偏移间隔部。例如，在偏移间隔部19是由SiO2制成的情况下，通过回蚀将层间绝缘层22的上部与偏移间隔部材料层一起蚀刻掉大约10nm的厚度；然而，这种程度的蚀刻量不会使半导体装置的结构中发生特殊问题。
另外，例如在上述伪栅极除去工序中，仅除去伪栅极电极25而将栅极绝缘膜26保留下来。在偏移间隔部形成工序中，使用SiN在半导体基体11的整个表面(包括伪栅极电极25)上形成偏移间隔部材料层。另外，通过各向异性蚀刻对该偏移间隔部材料层进行回蚀，从而蚀刻掉Nfet区域中的偏移间隔部。在Pfet区域中形成偏移间隔部19之后，除去栅极绝缘膜26。
在上述方法中，侧壁间隔部是由SiN制成的，从而防止了当对偏移间隔部材料层进行蚀刻时层间绝缘层22的上部被蚀刻掉。
另外，由于在对偏移间隔部材料层进行蚀刻时半导体基体11的表面没有从除去了伪栅极电极后所形成的沟槽内露出，所以能够抑制由于蚀刻而对半导体基体11造成的损坏。
形成HK绝缘层
接下来，如图4A所示，使用HK绝缘层15形成栅极绝缘层。
利用原子层沉积(Atomic Layer Deposition；ALD)法等在半导体基体11的整个表面上方形成HK绝缘层15。例如，使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等来形成HK绝缘层15。另外，有一些情况是HK绝缘层15的底层主要包括SiO2。在此情况下，通过等离子体氧化来除去该SiO2。
形成WF金属层
在形成HK绝缘层15之后，形成WF(功函数)金属层。使用该WF金属层在Nfet区域和Pfet区域中形成单个金属电极或者分离的金属电极。这里，将要说明的是在Nfet区域和Pfet区域中形成不同的WF金属层的情况。
首先，形成Pfet用WF金属层16。
如图4A所示，利用CVD法、PVD法或者ALD法在半导体基体11整个表面上方的HK绝缘层15上形成1～20nm范围内的Pfet用WF金属层16。Pfet用WF金属层16的最佳功函数为5.2eV，并且使用功函数值接近这一值的材料。例如，使用含有Ru、Pd、Pt、Co、Ni、Mo的合金，或者使用氧化物、TiN等。
接下来，通过干式蚀刻法或湿式蚀刻法从Nfet区域中除去Pfet用WF金属层16。这时，Nfet区域中的HK绝缘层15未被除去而是被保留下来。例如，在Pfet区域中的要保留Pfet用WF金属层16的部分上形成抗蚀剂图形等，并且利用该抗蚀剂图形作为掩模将Nfet区域中的Pfet用WF金属层16蚀刻掉。在使用TiN来形成Pfet用WF金属层16的情况下，使用例如氨水-过氧化氢(ammonia hydrogen peroxide)从Nfet区域中除去Pfet用WF金属层16。
接下来，如图4B所示，利用CVD法、PVD法或者ALD法在Pfet用WF金属层16和HK绝缘层15上形成1～20nm范围内的Nfet用WF金属层17。Nfet用WF金属层17的最佳功函数为4.0eV，并且使用功函数值接近这一值的材料。例如，使用含有Hf、Zr、Ti、Ta、Al的合金，或者使用碳化物、HfSi等。
埋置栅极金属
在形成Pfet用WF金属层16和Nfet用WF金属层17之后，如图4C所示，在除去了伪栅极电极后所形成的沟槽中埋置低电阻栅极材料，从而形成埋置金属层18。作为该低电阻栅极材料，例如，使用Ti、Al、Cu、W或者包含上述金属的合金。
如上所述，在除去了伪栅极电极后所形成的沟槽中形成偏移间隔部19、HK绝缘层15等之后，在该沟槽中埋置低电阻栅极材料以形成低电阻栅极材料层，从而获得埋置金属层18。另外，利用CMP法除去层间绝缘层22上的低电阻栅极材料层、Nfet用WF金属层17、Pfet用WF金属层16和HK绝缘层15，由此进行平坦化。也就是说，当形成埋置金属层18时，除去连续形成在层间绝缘层22上的Nfet用WF金属层17、Pfet用WF金属层16和HK绝缘层15，从而使上述各层仅留存在上述沟槽中。
通过这样的工序，仅在除去了伪栅极电极后所形成的沟槽中留有低电阻栅极材料，从而形成埋置金属层18。另外，在这个工序中，Nfet用WF金属层17、Pfet用WF金属层16和埋置金属层18形成了金属栅极电极。
通过上述工序，能够制造出图1所示的半导体装置10。根据本制造方法，在相关技术中的后栅极结构的制造方法中仅加入了用于从Nfet区域中除去偏移间隔部19的光刻工艺这一步工序，由此制造出第一实施方案的半导体装置。
3.第二实施方案的半导体装置
图5是第二实施方案的半导体装置的示意性结构图。在图5所示的半导体装置20中，与上述图1所示第一实施方案的半导体装置10的构成元素相同的构成元素被赋予相同的附图标记，并且将省略对它们的说明。
图5所示的半导体装置20在由例如硅基板等形成的半导体基体11上设置有由氧化硅等制成且用于将有源区域分隔开的元件分离部12。另外，在Pfet区域的有源区域中形成有N阱区域13，并且在Nfet区域的有源区域中形成有P阱区域14。
在Nfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间形成有HK绝缘层15和Nfet用WF(功函数)金属层17。另外，在Pfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间形成有HK绝缘层15、Pfet用WF金属层16和Nfet用WF金属层17。
半导体装置20具有由Pfet用WF金属层16或者Nfet用WF金属层17与埋置金属层18形成的金属栅极电极。
HK绝缘层15是介电常数比氧化硅的介电常数高的高k绝缘层。作为该高k层，可以使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等。另外，HK绝缘层15和氧化硅膜可以一起形成栅极绝缘膜。
埋置金属层18是由纯金属材料、合金或金属化合物制成的，并且例如由Ti、Al、Cu、W或者含有上述金属的合金制成。
在Nfet区域和Pfet区域中，在埋置金属层18的侧壁处形成有侧壁间隔部21。另外，在Pfet区域中，在埋置金属层18的侧壁处且在HK绝缘层15与Pfet用WF金属层16之间形成有偏移间隔部19。因此，Pfet区域从侧壁间隔部21的内壁起具有由HK绝缘层15、偏移间隔部19、Pfet用WF金属层16和Nfet用WF金属层17形成的多层体。此外，埋置金属层18形成在被上述多层体包围着的内侧处。
侧壁间隔部21是由SiN或SiO2等制成的，并且是由单层或多层形成的。另外，偏移间隔部19使用的是SiN或SiO2等。
在Pfet区域中，栅极长度是根据Pfet用WF金属层16的形成范围来确定的。因此，通过在HK绝缘层15的内壁处隔着偏移间隔部19形成Pfet用WF金属层16(即，偏移间隔部19位于HK绝缘层15的内壁与Pfet用WF金属层16之间)，能够控制Pfet用WF金属层16的形成范围。通过将偏移间隔部19设定为任意的厚度，能够在侧壁间隔部21的开口部之内以任意尺寸形成Pfet用WF金属层16。因此，能够设定任意的栅极长度而无需依赖于侧壁间隔部21的开口部的尺寸。
另外，除了如图5所示只在Pfet区域中形成有偏移间隔部之外，也可以在Pfet区域和Nfet区域二者中均形成有偏移间隔部。此外，通过改变Pfet区域和Nfet区域中的偏移间隔部的厚度，可以使各栅极长度最优化。
在位于埋置金属层18两侧并且处于侧壁间隔部21正下方的半导体基体11中，形成有作为P型杂质扩散区域的源极/漏极23或者作为N型杂质扩散区域的源极/漏极24。源极/漏极23和源极/漏极24形成有轻掺杂漏极(Lightly Doped Drain；LDD)以及晕环(均未图示)。另外，源极/漏极23和源极/漏极24的从侧壁间隔部21露出的表面层变成硅化物。源极/漏极23和源极/漏极24的硅化物是由例如硅化钴、硅化镍或硅化铂等形成的。
在第二实施方案的半导体装置中，在埋置金属层及WF金属层的侧面与HK绝缘层的侧面之间形成有偏移间隔部。因此，通过改变偏移间隔部的厚度，能够任意设定WF金属层的形成范围。因此，利用偏移间隔部能够任意设定栅极长度。这样，即使在光刻工艺中伪栅极电极被形成为同一图形，仍能够将半导体装置构造成在各区域中均具有最优化栅极长度。
4.第二实施方案的半导体装置制造方法
接下来，将说明第二实施方案的半导体装置制造方法。
类似于第一实施方案的半导体装置制造方法中直至如图3B所示的伪栅极电极除去工序，能够实现第二实施方案的半导体装置制造方法。因此，下面将说明除去了伪栅极电极之后的制造方法。
形成HK绝缘层
如图6A所示，提供这样的半导体基体11：在该半导体基体11中，在除去了伪栅极电极之后在侧壁间隔部21的内壁中形成有沟槽，并且形成了层间绝缘层22、源极/漏极23和源极/漏极24、N阱区域13以及P阱区域14。
接下来，如图6B所示，在半导体基体11的整个表面(包括侧壁间隔部21的内壁侧以及Nfet区域和Pfet区域中的层间绝缘层22)上方形成HK绝缘层15。
利用原子层沉积(Atomic Layer Deposition；ALD)法等形成HK绝缘层15。使用例如HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等来形成HK绝缘层15。另外，有一些情况是在HK绝缘层15的底层形成有SiO2以作为栅极绝缘膜。在此情况下，通过等离子体氧化来除去该SiO2。
形成偏移间隔部
首先，在HK绝缘层15的整个表面上形成1～20nm范围内的偏移间隔部材料。另外，如图6C所示，通过各向异性蚀刻对偏移间隔部材料层进行回蚀，从而仅在除去了伪栅极电极后所形成的沟槽的内壁处形成偏移间隔部19。这里，在Nfet区域和Pfet区域二者中，在除去了伪栅极电极后所形成的沟槽的内壁处均形成偏移间隔部19。使用SiN或SiO2等作为偏移间隔部材料。
形成WF金属层
在Nfet区域和Pfet区域这两个区域中均形成偏移间隔部19或者在仅Nfet区域和Pfet区域的其中一个区域中形成偏移间隔部19之后，形成Pfet用WF(功函数)金属层16。
如图7A所示，利用CVD法、PVD法或者ALD法在半导体基体11整个表面上方的HK绝缘层15上形成1～20nm范围内的Pfet用WF金属层16。Pfet用WF金属层16的最佳功函数为5.2eV，并且使用功函数值接近这一值的材料。例如，使用含有Ru、Pd、Pt、Co、Ni、Mo的合金，或者使用氧化物、TiN等。
接下来，通过干式蚀刻法或湿式蚀刻法从Nfet区域中除去Pfet用WF金属层16。这时，Nfet区域中的HK绝缘层15未被除去而是被保留下来。例如，在Pfet区域中的要保留Pfet用WF金属层16的部分上形成抗蚀剂图形等，并且使用该抗蚀剂图形作为掩模将Nfet区域中的Pfet用WF金属层16蚀刻掉。在形成TiN以作为Pfet用WF金属层16的情况下，使用例如氨水-过氧化氢从Nfet区域中除去Pfet用WF金属层16。
在从Nfet区域中除去Pfet用WF金属层16之后，从Nfet区域中除去偏移间隔部19(其形成于除去了伪栅极电极后所形成的沟槽的内壁处)。例如，采取使用HF溶液的湿式蚀刻法且利用Pfet用WF金属层16作为掩模，除去形成在Nfet区域中的偏移间隔部19。因此，在不增加诸如用于形成图形掩模的光刻工艺等工序的前提下，从Nfet区域中除去偏移间隔部19，因而能够仅在Pfet区域中留有偏移间隔部19。
接下来，如图7B所示，利用CVD法、PVD法或者ALD法，在Pfet用WF金属层16和HK绝缘层15上形成1～20nm范围内的Nfet用WF金属层17。
Nfet用WF金属层17的最佳功函数为4.0eV，并且使用功函数值接近这一值的材料。例如，使用含有Hf、Zr、Ti、Ta、Al的合金，或者使用碳化物、HfSi等。
埋置栅极金属
在形成Pfet用WF金属层16和Nfet用WF金属层17之后，如图7C所示，在除去了伪栅极电极后所形成的沟槽中埋置低电阻栅极材料，从而形成埋置金属层18。作为低电阻栅极材料，例如，使用Ti、Al、Cu、W或者包含上述金属的合金。
如上所述，在除去了伪栅极电极之后，形成HK绝缘层15、偏移间隔部19、Pfet用WF金属层16、Nfet用WF金属层17以及埋置在上述沟槽中的低电阻栅极材料，从而获得埋置金属层18。另外，通过利用CMP法除去在层间绝缘层22上的低电阻栅极材料层、Nfet用WF金属层17、Pfet用WF金属层16和HK绝缘层15，由此进行平坦化。
通过这样的工序，仅在除去了伪栅极电极后所形成的沟槽中留有低电阻栅极材料，从而形成埋置金属层18。另外，在这个工序中，Nfet用WF金属层17、Pfet用WF金属层16和埋置金属层18形成了金属栅极电极。
通过上述工序，能够制造出图5所示的半导体装置20。在该制造方法中，能够在除去Pfet用WF金属层之后紧接着从Pfet区域中除去偏移间隔部。因此，与第一实施方案的制造方法相比，不需要进行用于从Nfet区域中除去偏移间隔部19的光刻工艺，于是能够通过简单的制造工序制造出半导体装置。
5.第三实施方案的半导体装置
图8是第三实施方案的半导体装置的示意性结构图。在图8所示的半导体装置30中，与上述图1所示第一实施方案的半导体装置10的构成元素相同的构成元素被赋予相同的附图标记，并且将省略对它们的说明。
图8所示的半导体装置30在由例如硅基板等形成的半导体基体11上设置有由氧化硅等制成且用于将有源区域分隔开的元件分离部12。另外，在PMOS区域的有源区域中形成有N阱区域13，并且在NMOS区域的有源区域中形成有P阱区域14。
在Nfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间形成有HK绝缘层15和Nfet用WF(功函数)金属层17。另外，在Pfet区域中，在半导体基体11上形成有埋置金属层18，并且在半导体基体11与该埋置金属层18之间形成有HK绝缘层15和Pfet用WF金属层16。
半导体装置30具有由Pfet用WF金属层16或者Nfet用WF金属层17与埋置金属层18形成的金属栅极电极。
HK绝缘层15是介电常数比氧化硅的介电常数高的高k绝缘层。作为该高k层，可以使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等。另外，HK绝缘层15和氧化硅膜可以一起形成栅极绝缘膜。
埋置金属层18是由纯金属材料、合金或金属化合物制成的，并且例如由Ti、Al、Cu、W或者含有上述金属的合金制成。
在Nfet区域和Pfet区域中，在埋置金属层18的侧壁处形成有侧壁间隔部21。另外，在Pfet区域中，在HK绝缘层15与Pfet用WF金属层16之间且在埋置金属层18的侧壁处形成有偏移间隔部19。侧壁间隔部21是由SiN或SiO2等制成的，并且是由单层或多层形成的。另外，偏移间隔部19使用的是SiN或SiO2等。
在Nfet区域中，在位于埋置金属层18两侧并且处于侧壁间隔部21正下方的半导体基体11中，形成有作为N型杂质扩散区域的源极/漏极24。另外，在Pfet区域中，在位于埋置金属层18两侧并且处于侧壁间隔部21正下方的位置处，形成有由外延层形成的抬高式源极漏极部27以及作为P型杂质扩散区域的源极/漏极23。源极/漏极23和源极/漏极24形成有LDD以及晕环(未图示)。
另外，源极/漏极23和源极/漏极24以及抬高式源极漏极部27的从侧壁间隔部21露出的表面层变成硅化物。该硅化物是由例如硅化钴、硅化镍或硅化铂等形成的。
在第三实施方案的半导体装置30的Nfet区域中，在埋置金属层18的底部处仅形成有HK绝缘层15和Nfet用WF金属层17。另外，在Pfet区域中，在埋置金属层18的底部处仅形成有HK绝缘层15和Pfet用WF金属层16。此外，偏移间隔部19形成在HK绝缘层15及Pfet用WF金属层16上且在金属栅极电极与侧壁间隔部21之间。
由于在第三实施方案的半导体装置30的Pfet区域中，偏移间隔部19形成在Pfet用WF金属层16上，因此偏移间隔部19就不会对Pfet用WF金属层16的形成范围产生影响。据此，难以通过偏移间隔部19的形成来调整栅极长度。然而，通过形成由Pfet用WF金属层16和金属栅极电极形成的倒T形栅极，能够减小栅极侧壁边缘电容(gate side wall fringingcapacitance)。特别是在近年来的应力技术中，例如在将植入的SiGe应用于PMOS中以及将植入的SiC应用于NMOS中的情况下，倒T形栅极的形成能够改善栅极扩散层之间的电容的增大。
6.第三实施方案的半导体装置制造方法
接下来，将说明第三实施方案的半导体装置制造方法。
形成元件分离部
首先，如图9A所示，在半导体基体11中形成将N阱区域13与P阱区域14分隔开的元件分离部12。这可以按照与图2A所示的元件分离部形成工序相同的方式来进行。
形成HK绝缘层、WF金属层和伪栅极电极
首先，用氟化氢(HF)溶液使得当形成有源区域时被设置在半导体基体11上的牺牲氧化物膜从半导体基体11上分离。在分离之后，利用原子层沉积(Atomic LayerDeposition；ALD)法等形成HK绝缘层15。使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等来形成HK绝缘层15。另外，有一些情况是HK绝缘层15的底层主要包括SiO2。在此情况下，通过等离子体氧化来除去该SiO2。
接下来，在HK绝缘层15上形成WF(功函数)金属层。使用该WF金属层在NMOS和PMOS中形成单个金属电极或者分离的金属电极。下面，将要说明的是在NMOS和PMOS中形成不同类型的WF金属层的情况。
在Nfet区域中，在HK绝缘层15上形成Nfet用WF金属层17。另外，在Pfet区域中，在HK绝缘层15上形成Pfet用WF金属层16。
利用CVD法、PVD法或者ALD法，使用TiN形成1～20nm范围内的Pfet用WF金属层16和Nfet用WF金属层17。Pfet用WF金属层16的最佳功函数为5.2eV，并且使用功函数值接近这一值的材料。例如，使用含有Ru、Pd、Pt、Co、Ni、Mo的合金，或者使用氧化物、TiN等。Nfet用WF金属层17的最佳功函数为4.0eV，并且使用功函数值接近这一值的材料。例如，使用含有Hf、Zr、Ti、Ta、Al的合金，或者使用碳化物、HfSi等。
在形成了Pfet用WF金属层16和Nfet用WF金属层17之后，形成伪栅极电极材料层。例如，通过利用CVD法等沉积厚度为50～100nm的多晶硅或者非晶硅，由此在Pfet用WF金属层16和Nfet用WF金属层17上形成伪栅极电极材料层。接下来，使用低压化学气相沉积(LowPressure-Chemical Vapor Deposition；LP-CVD)法沉积厚度例如为50～100nm的Si3N4作为硬掩模。在该沉积之后，利用光刻工艺在Si3N4硬掩模上形成电极图形，随后利用该硬掩模图形对HK绝缘层15、Pfet用WF金属层16、Nfet用WF金属层17和伪栅极电极材料层进行各向异性蚀刻。伪栅极电极材料层被图形化，从而如图9B所示在半导体基体11的Nfet区域中形成了HK绝缘层15、Nfet用WF金属层17和伪栅极电极25。另外，在半导体基体11的Pfet区域中形成了HK绝缘层15、Pfet用WF金属层16和伪栅极电极25。
形成抬高式源极漏极部
接下来，如图9C所示，在伪栅极电极25的侧壁处形成侧壁间隔部21。另外，在N阱区域13中形成P型源极/漏极23和抬高式源极漏极部27，并且在P阱区域14中形成N型源极/漏极24。
首先，在Pfet区域中形成抬高式源极漏极部27。
换言之，在半导体基体11上形成覆盖伪栅极电极25的SiN层。接下来，形成用于使Pfet区域形成开口的抗蚀剂图形。通过各向异性蚀刻从抗蚀剂开口部对SiN层进行回蚀，从而在伪栅极电极25的侧壁处形成伪侧壁间隔部。
在形成了伪侧壁间隔部并且对抗蚀剂开口部的半导体基体11进行蚀刻之后，选择性地生长SiGe，从而形成外延生长层(epi层)。
在形成了由SiGe制成的epi层之后，将伪侧壁间隔部以及留在Pfet区域以外的位置处的SiN层除去，从而形成抬高式源极漏极部27。
形成扩散区域
在3～5keV及5～20×1014/cm2的条件下将BF2 +离子注入到PMOS区域中，从而形成PLDD区域。另外，在5～10keV及5～20×1014/cm2的条件下将As+离子注入到NMOS区域中，从而形成NLDD区域。
另外，为了抑制短沟道效应，在形成LDD时，同时还将杂质浓度比阱的杂质浓度高的所谓晕环注入到源极/漏极中。例如，Nfet区域被划分成四个区域并且使用B(硼)在12keV、3×1013/cm2以及45°的条件下进行倾斜的离子注入。另外，Pfet区域被划分成四个区域并且使用As(砷)在70keV、2×1013/cm2以及45°的条件下进行倾斜的离子注入。
形成侧壁间隔部
接下来，在伪栅极电极25的侧壁处形成侧壁间隔部21。
利用等离子体CVD法在半导体基体11上沉积厚度为50～150nm的Si3N4从而覆盖伪栅极电极25。此后，进行各向异性蚀刻以便对Si3N4层进行回蚀，从而在伪栅极电极25的侧壁处形成侧壁间隔部21。这时，将作为伪栅极电极25的硬掩模的Si3N4保留下来。
形成扩散区域
接下来，在5～10keV及1～2×1015/cm2的条件下将BF2 +离子注入到N阱区域13中，从而形成P型源极/漏极23。进行上述BF2 +的离子注入过程，使得在抬高式源极漏极部27的整个区域中形成由B(硼)构成的P型区域。另外，在40～50keV及1～2×1015/cm2的条件下将As+离子注入到P阱区域14中，从而形成N型源极/漏极24。在该离子注入过程之后，使用RTA(快速热退火)在1000℃和5秒钟的条件下对杂质进行活性化，从而形成图9C所示的MOSFET。
在形成MOSFET之后，使用所谓的SALICIDE(Self-Aligned Silicide；自对准硅化物)技术来减小源极/漏极23和源极/漏极24的电阻。例如，通过溅射法在半导体基体11上沉积6～8nm厚的Ni。在300～500℃和10秒钟的条件下进行RTA，从而仅在源极/漏极23和源极/漏极24的Si上形成硅化物(NiSi)。在形成该硅化物之后，通过例如H2SO4/H2O2等化学溶液除去未反应的Ni。
接下来，形成厚度为10～100nm的SiN作为接触式蚀刻阻止层(未图示)。可以单独形成两种SiN，从而向晶体管中的NMOS和PMOS施加不同的机械应力。
另外，在半导体基体11上沉积厚度为100～1000nm的SiO2作为覆盖伪栅极电极25、侧壁间隔部21和抬高式源极漏极部27的层间绝缘层22。此外，通过利用CMP法进行的平坦化来使伪栅极电极25的上部露出。
除去伪栅极电极
接下来，如图10A所示，除去伪栅极电极25，从而在侧壁间隔部21的内侧形成开口。在伪栅极电极25是由多晶硅或非晶硅形成的情况下，采取干式蚀刻法或者采取使用四甲基氢氧化铵(Tetra methyl ammonium hydroxide；TMAH)的湿式蚀刻法除去伪栅极电极25。
形成偏移间隔部
接下来，如图10B所示，在Pfet区域中的侧壁间隔部21的内壁处，在Pfet用WF金属层16上形成偏移间隔部19。
在除去了伪栅极电极后所形成的沟槽的底部上存在有Pfet用WF金属层16或者Nfet用WF金属层17。形成1～20nm范围内的偏移间隔部材料使其覆盖除去了伪栅极电极后所形成的沟槽。另外，通过各向异性蚀刻进行回蚀，从而在除去了伪栅极电极后所形成的沟槽的内壁处形成偏移间隔部。偏移间隔部的材料采用SiN或SiO2等。
此后，采取使用HF溶液的湿式蚀刻法从Nfet区域中除去偏移间隔部。
埋置栅极金属
在形成偏移间隔部19之后，如图10C所示，在除去了伪栅极电极后所形成的沟槽中埋置低电阻栅极材料，从而形成埋置金属层18。作为低电阻栅极材料，例如，使用Ti、Al、Cu、W或者包含上述金属的合金。
在除去了伪栅极电极后所形成的沟槽中形成偏移间隔部19之后，在该沟槽中埋置低电阻栅极材料从而在Pfet用WF金属层16或Nfet用WF金属层17上形成低电阻栅极材料层，由此获得埋置金属层18。另外，利用CMP法除去层间绝缘层22上的低电阻栅极材料层，由此进行平坦化。通过这样的工序，仅在除去了伪栅极电极后所形成的沟槽中留有低电阻栅极材料，从而形成埋置金属层18。
通过上述工序，能够制造出图8所示的半导体装置30。根据本制造方法，Pfet用WF金属层16先于偏移间隔部19被形成在除去了伪栅极电极后所形成的沟槽中。因此，形成偏移间隔部19的目的不是为了调整栅极长度而是为了减小栅极侧壁边缘电容。由于在金属栅极电极与侧壁间隔部21之间形成有偏移间隔部19，因此将金属栅极电极的面积形成得小于Pfet用WF金属层16的面积，于是由Pfet用WF金属层16和金属栅极电极形成了倒T形栅极。特别是在近年来的应力技术中，例如在将植入的SiGe应用于PMOS中以及将植入的SiC应用于NMOS中的情况下，倒T形栅极的形成能够改善栅极扩散层之间的电容的增大。
7.第四实施方案的半导体装置
图11A和图11B是第四实施方案的半导体装置的示意性结构图。图11A是第四实施方案的半导体装置的平面图，图11B是沿着图11A中的线A-A'得到的该半导体装置的截面图。图11A和图11B所示的半导体装置40包括具有鳍型结构的Nfet区域和Pfet区域。另外，在半导体装置40的结构中，在一个栅极电极中形成有偏移间隔部。另外，在下面的说明中，半导体装置的第一导电类型是P型，而半导体装置的第二导电类型是N型。
在图11A所示的半导体装置40中，在Pfet区域和Nfet区域中分别以抬高的方式形成有薄的半导体层(鳍部)42和43。另外，鳍部42的沟道区域和鳍部43的沟道区域被栅极电极44覆盖着。以这样的方式，形成了具有如下结构的鳍型场效应晶体管(finFET)：在该结构中，从左右两侧将栅极电极44插入到鳍部42的沟道区域以及鳍部43的沟道区域中。例如，在由硅基板(未图示)形成的半导体基体上形成有氧化物绝缘层41，并且形成了从该氧化物绝缘层41抬高的薄半导体层(鳍部)42和43。另外，Pfet区域的鳍部42具有其中扩散有P型杂质的源极/漏极，而Nfet区域的鳍部43具有其中扩散有N型杂质的源极/漏极。
接下来，将说明图11B所示的半导体装置40的栅极电极44的结构。
栅极电极44被形成为U形且从上述鳍部42和鳍部43的沟道区域的一侧至另一侧覆盖着鳍部42和鳍部43的沟道区域。半导体装置40的栅极电极的结构在Pfet区域和Nfet区域中是不同的。
在Pfet区域中，在氧化物绝缘层41上形成有埋置金属层48，并且在氧化物绝缘层41与该埋置金属层48之间形成有HK绝缘层45、Pfet用WF金属层46和Nfet用WF金属层47。另外，在Nfet区域中，在氧化物绝缘层41上形成有埋置金属层48，并且在氧化物绝缘层41与该埋置金属层48之间形成有HK绝缘层45和Nfet用WF(功函数)金属层47。
半导体装置40具有由Pfet用WF金属层46或者Nfet用WF金属层47与埋置金属层48形成的金属栅极电极44。
HK绝缘层45是介电常数比氧化硅的介电常数高的高k绝缘层。作为该高k层，可以使用HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等。另外，HK绝缘层45和氧化硅膜可以一起形成栅极绝缘膜。
埋置金属层48是由纯金属材料、合金或金属化合物制成的，并且例如由Ti、Al、Cu、W或者含有上述金属的合金制成。
在Nfet区域和Pfet区域二者中，在埋置金属层48的侧壁处均形成有侧壁间隔部51。另外，在Pfet区域中，在HK绝缘层45及侧壁间隔部51内壁的下部处形成有偏移间隔部49。因此，Pfet区域从侧壁间隔部51的内壁起具有由偏移间隔部49、HK绝缘层45、Pfet用WF金属层46和Nfet用WF金属层47形成的多层体。此外，埋置金属层48形成在被上述多层体包围着的内侧处。
侧壁间隔部51是由SiN或SiO2等制成的，并且是由单层或多层形成的。另外，偏移间隔部49使用的是SiN或SiO2等。
偏移间隔部49仅形成在侧壁间隔部51的内壁的下部处。另外，偏移间隔部49被形成得直至高于鳍部42上部的位置。因此，在形成有鳍部42的部分中，HK绝缘层45、Pfet用WF金属层46和侧壁间隔部51仅隔着偏移间隔部49与鳍部42相连接。
侧壁间隔部的开口部的尺寸是通过在光刻工艺中对栅极电极进行图形化来确定的，因此同一图形是优选的。
这是因为：在加工微细图形的情况下，为了易于制造，期望按照恒定的规则对图形化进行设计。在Nfet区域和Pfet区域二者中，侧壁间隔部的开口部优选被形成为具有同一尺寸。然而，如果Nfet区域和Pfet区域二者中的侧壁间隔部的开口部彼此相同，则可能无法将栅极长度最优化成符合各自的扩散层轮廓。
因此，通过在侧壁间隔部的开口部的内侧形成偏移间隔部49来调节开口部的尺寸。通过在Pfet用WF金属层46与侧壁间隔部51之间形成偏移间隔部49，能够调整Pfet区域的栅极长度。另外，在上述开口部内，使用偏移间隔部49来调整Pfet用WF金属层46的形成范围，因此能够以任意长度使栅极长度最优化。
另外，在鳍型半导体装置的情况下，栅极电极底部和栅极侧壁形状影响着栅极长度。因此，在侧壁间隔部的形成有栅极电极的内壁呈锥形的情况下或者在该侧壁中存在粗糙度的情况下，栅极长度是不同的，因此难以实现最优化。
另一方面，在第四实施方案的半导体装置中，在侧壁间隔部51的内壁侧处，具体地，在侧壁间隔部51与HK绝缘层45之间或者在HK绝缘层45与Pfet用WF金属层46之间，形成有偏移间隔部49。利用这样的结构，例如在侧壁间隔部51的内壁中存在粗糙度的情况下，通过偏移间隔部49能够使侧壁间隔部51的形成有鳍部42的内壁平坦化。另外，例如，即使侧壁间隔部51的内壁呈锥形，通过形成偏移间隔部49也能使形成有鳍部42的那些部分的内壁变为竖直的，从而能够调整栅极长度。
另外，除了如图11B所示的仅在Pfet区域中形成偏移间隔部之外，还可以在Pfet区域和Nfet区域二者中均形成偏移间隔部。在此情况下，通过改变Pfet区域和Nfet区域中的偏移间隔部的厚度，能够任意地设定各个栅极长度。
如上述第四实施方案的半导体装置中所示，具有与上述第一实施方案或第二实施方案中相同的平面型结构的半导体装置的栅极电极结构可适用于具有鳍型结构的半导体装置。另外，通过改变偏移间隔部的厚度能够使栅极长度最优化。因此，即使在光刻工艺中将伪栅极电极和侧壁间隔部形成为同一图形，仍能够将半导体装置构造成在各区域中均具有最优化栅极长度。
8.第四实施方案的半导体装置制造方法
接下来，将说明第四实施方案的半导体装置制造方法。除了是将上述第一实施方案的半导体装置制造方法应用于鳍型半导体装置以外，能够利用相同的工序进行第四实施方案的半导体装置制造方法。在下面的说明中将省略与第一实施方案的半导体装置制造方法中相同的工序的详细说明。
形成鳍部
首先，如图12A所示，在氧化物绝缘层41上形成鳍部42和鳍部43。
通过本领域熟知的方法在Pfet区域中形成鳍部42。另外，在Nfet区域中形成鳍部43。例如，沉积诸如硅等半导体层，并在该半导体层中注入P型杂质的离子或者N型杂质的离子，从而形成源极/漏极，并且进行蚀刻以使其具有预定的鳍状。
形成伪栅极电极
接下来，在氧化物绝缘层41的Nfet区域和Pfet区域中形成栅极绝缘膜和伪栅极电极。
首先，在鳍部42和鳍部43的表面上通过干式氧化(O2，700℃)形成厚度为1～3nm的栅极绝缘膜。接下来，利用CVD法形成伪栅极电极材料层。例如通过沉积厚度为50～100nm的多晶硅或者非晶硅，在氧化物绝缘层41上形成伪栅极电极材料层。在该沉积之后，利用光刻工艺形成抗蚀剂图形，随后利用该硬掩模图形对伪栅极电极材料层进行各向异性蚀刻。伪栅极电极材料层被图形化，从而在如图12A所示的氧化物绝缘层41上形成伪栅极电极53。
形成侧壁间隔部
接下来，在伪栅极电极53的侧壁处形成侧壁间隔部51。
利用等离子体CVD法在氧化物绝缘层41上沉积厚度为50～150nm的Si3N4使其覆盖伪栅极电极53。此后，进行各向异性蚀刻以便对Si3N4层进行回蚀，从而在伪栅极电极53的侧壁处形成侧壁间隔部51。
另外，在氧化物绝缘层41上沉积厚度为100～1000nm的SiO2作为覆盖伪栅极电极53和侧壁间隔部51的层间绝缘层52。此外，如图12B所示，使用CMP法进行平坦化，使伪栅极电极53的上部露出来。
除去伪栅极电极
接下来，如图12C所示，除去伪栅极电极53，从而在侧壁间隔部51的内侧形成开口，由此使鳍部42和鳍部43露出。在伪栅极电极53由多晶硅或非晶硅形成的情况下，通过干式蚀刻法或者通过使用四甲基氢氧化铵(Tetra methyl ammonium hydroxide，TMAH)的湿式蚀刻法除去伪栅极电极53。这时，通过湿式蚀刻法等也除去了位于伪栅极电极53下方的被形成作为栅极绝缘膜的SiO2。
形成偏移间隔部
接下来，如图13A所示，在Pfet区域中的除去了伪栅极电极后所形成的沟槽内，在侧壁间隔部51的内壁处形成偏移间隔部49。
首先，在氧化物绝缘层41的整个表面上方(在侧壁间隔部51的内壁开口部内侧以及在露出的鳍部42和鳍部43上)形成1～20nm范围内的偏移间隔部材料。使用SiN或SiO2等作为该偏移间隔部材料。此外，通过各向异性蚀刻对该偏移间隔部材料层进行回蚀。
在对上述偏移间隔部材料层进行回蚀的过程中，执行过蚀刻(over-etching)，直到在从侧壁间隔部51的开口部露出的鳍部42和鳍部43的侧壁处形成的偏移间隔部材料层被除掉为止。通过这样的蚀刻，能够仅在侧壁间隔部51的内壁侧处形成偏移间隔部49，而在鳍部42和鳍部43的侧壁处未留有偏移间隔部。
这时，需要将上述伪栅极电极53的高度和侧壁间隔部51的高度形成为鳍部的高度的两倍以上。利用具有鳍部的高度的两倍以上的高度，当执行过蚀刻直到将形成于鳍部42和鳍部43的侧壁处的偏移间隔部材料层除掉时，就能够让偏移间隔部49留有比鳍部42和鳍部43在侧壁间隔部51内的形成高度高的高度。
另外，按照与第一实施方案的半导体装置制造方法相同的方式，可在形成偏移间隔部49之后除去栅极绝缘层，而不是在除去伪栅极电极的工序中除去栅极绝缘膜。
在形成偏移间隔部49之后，在氧化物绝缘层41的整个表面上方形成抗蚀剂层，并且形成抗蚀剂图形，该抗蚀剂图形用于在Nfet区域中使得除去了伪栅极电极后所形成的沟槽中形成开口。采取使用HF溶液的湿式蚀刻法，除去在Nfet区域中的侧壁间隔部51内壁处形成的偏移间隔部。
形成HK绝缘层
接下来，如图13B所示，使用HK绝缘层45形成栅极绝缘层。
利用原子层沉积(Atomic Layer Deposition；ALD)法等在层间绝缘层52的整个表面上以覆盖着侧壁间隔部51的开口部的方式形成HK绝缘层45。使用例如HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO和PbScTaO等来形成HK绝缘层45。
形成WF金属层
在形成HK绝缘层45之后，形成WF(功函数)金属层。使用该WF金属层在NMOS和PMOS中形成单个金属电极或者分离的金属电极。这里，将要说明的是在NMOS和PMOS中形成不同的WF金属层的情况。
首先，形成Pfet用WF金属层46。
如图13B所示，利用CVD法、PVD法或者ALD法，在HK绝缘层45上形成1～20nm范围内的Pfet用WF金属层46。Pfet用WF金属层46的最佳功函数为5.2eV，并且使用功函数值接近这一值的材料。例如，使用含有Ru、Pd、Pt、Co、Ni、Mo的合金，或者使用氧化物、TiN等。
接下来，通过干式蚀刻法或湿式蚀刻法从Nfet区域中除去Pfet用WF金属层46。这时，Nfet区域中的HK绝缘层45未被除去而是被保留下来。例如，在Pfet区域中的要保留Pfet用WF金属层46的部分上形成抗蚀剂图形，并且利用该抗蚀剂图形作为掩模将Nfet区域中的Pfet用WF金属层46蚀刻掉。在形成TiN作为Pfet用WF金属层46的情况下，使用例如氨水-过氧化氢从Nfet区域中除去Pfet用WF金属层46。
接下来，利用CVD法、PVD法或者ALD法，在Pfet用WF金属层46和HK绝缘层45上形成1～20nm范围内的Nfet用WF金属层47。Nfet用WF金属层47的最佳功函数为4.0eV，并且使用功函数值接近这一值的材料。例如，使用含有Hf、Zr、Ti、Ta、Al的合金，或者使用碳化物、HfSi等。
埋置栅极金属
在形成了Pfet用WF金属层46和Nfet用WF金属层47之后，如图13C所示，在除去了伪栅极电极后所形成的沟槽中埋置低电阻栅极材料，从而形成埋置金属层48。作为低电阻栅极材料，例如，使用Ti、Al、Cu、W或者包含上述金属的合金。
如上所述，在除去了伪栅极电极后所形成的沟槽中形成偏移间隔部49、HK绝缘层45、Pfet用WF金属层46和Nfet用WF金属层47之后，在该沟槽中埋置低电阻栅极材料从而形成低电阻栅极材料层，由此获得埋置金属层48。另外，利用CMP法除去层间绝缘层52上的低电阻栅极材料层、Nfet用WF金属层47、Pfet用WF金属层46和HK绝缘层45，由此进行平坦化。
通过这样的工序，仅在除去了伪栅极电极后所形成的沟槽中留有低电阻栅极材料，从而形成埋置金属层48。另外，在这个工序中，当形成埋置金属层48时，将在层间绝缘层52上连续形成的Nfet用WF金属层47、Pfet用WF金属层46和HK绝缘层45除去，仅在上述沟槽内留有Nfet用WF金属层47、Pfet用WF金属层46和HK绝缘层45。
通过上述工序，能够制造出图11A和图11B所示的半导体装置40。根据本制造方法，通过增加用于形成鳍型半导体层的工序，能够根据与第一实施方案的制造工序相同的制造工序来制造出鳍型半导体装置。另外，能够通过在侧壁间隔部的内壁与WF金属层之间形成偏移间隔部来使栅极长度最优化。
尽管在第四实施方案的半导体装置中，偏移间隔部是按照与第一实施方案中相同的方式形成在侧壁间隔部的内壁与HK绝缘层之间，但是偏移间隔部的形成位置没有特别的限制，只要偏移间隔部位于侧壁间隔部的内壁与WF金属层之间即可。例如，按照与第二实施方案的半导体装置相同的方式，可在侧壁间隔部的内壁内侧在HK绝缘层与WF金属层之间形成偏移间隔部。
在此情况下，如参照图12C所述的那样，除去伪栅极电极，随后在除去了伪栅极电极后所形成的沟槽中形成HK绝缘层。另外，如参照图13A所述的那样，在HK绝缘层上形成高度是鳍部的高度的两倍以上的偏移间隔部材料层之后，对该偏移间隔部材料进行回蚀，从而仅在侧壁间隔部的内壁侧处形成偏移间隔部。此外，如参照图13B和图13C所述的那样，在上述沟槽内形成WF金属层和埋置金属层。以这样的方式，通过将第二实施方案的半导体装置制造方法应用至第四实施方案的半导体装置制造方法，能够制造出其中将偏移间隔部形成在HK绝缘层与WF金属层之间的鳍型半导体装置。
本发明不限于上述各实施方案中说明的结构，并且在不背离本发明的结构的范围内可以进行各种变形和改变。

Claims (33)

1.一种半导体装置，其包括第一晶体管和第二晶体管，
所述第一晶体管和所述第二晶体管每一者均包括：
栅极绝缘膜，所述栅极绝缘膜形成在基体上；
金属栅极电极，所述金属栅极电极形成在所述栅极绝缘膜上；以及
侧壁间隔部，所述侧壁间隔部形成在所述金属栅极电极的侧壁处，
其中，在所述第一晶体管和所述第二晶体管任意一者中，在所述金属栅极电极的所述侧壁与所述侧壁间隔部的内壁之间形成有偏移间隔部，
所述第一晶体管和所述第二晶体管每一者均包括具有鳍的鳍型场效应晶体管，所述偏移间隔部仅形成在所述侧壁间隔部的内壁的下部处且被形成得直至高于所述鳍的上部的位置。
2.根据权利要求1所述的半导体装置，其中，在所述第一晶体管和所述第二晶体管中形成有不同厚度的所述偏移间隔部。
3.根据权利要求1所述的半导体装置，其中，所述第一晶体管为第一导电型，所述第二晶体管为第二导电型，所述第二导电型不同于所述第一导电型。
4.根据权利要求1所述的半导体装置，其中，所述第一晶体管中所述侧壁间隔部之间的在栅极纵长方向上的距离与所述第二晶体管中所述侧壁间隔部之间的在栅极纵长方向上的距离相同。
5.根据权利要求1所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极的侧壁与所述第一晶体管的所述金属栅极电极的相对应的所述侧壁间隔部之间的距离大于所述第二晶体管的所述金属栅极电极的侧壁与所述第二晶体管的所述金属栅极电极的相对应的所述侧壁间隔部之间的距离。
6.根据权利要求1所述的半导体装置，其中，所述偏移间隔部包含氮化硅。
7.根据权利要求1所述的半导体装置，其中，所述金属栅极电极和所述偏移间隔部布置于所述鳍型场效应晶体管的沟道部上。
8.根据权利要求1至7任一项所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极包括埋置金属层和WF金属层。
9.根据权利要求1至7任一项所述的半导体装置，其中，所述第二晶体管的所述金属栅极电极包括埋置金属层和WF金属层。
10.根据权利要求1至7任一项所述的半导体装置，其中，所述金属栅极电极包括多个金属层，所述多个金属层至少包括第一金属层和第二金属层。
11.根据权利要求10所述的半导体装置，其中，所述第一金属层包含W。
12.根据权利要求10所述的半导体装置，其中，所述第一金属层为埋置金属层。
13.根据权利要求10所述的半导体装置，其中，所述第二金属层包含TiN。
14.根据权利要求10所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极的所述多个金属层进一步包括第三金属层，所述第三金属层至少包含钛(Ti)、铝(Al)以及碳(C)。
15.根据权利要求14所述的半导体装置，其中，所述第三金属层包含Ti和Al的碳化物。
16.根据权利要求1至7任一项所述的半导体装置，其中，所述偏移间隔部至少包含硅(Si)和氧(O)。
17.根据权利要求1所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极的栅极长度小于所述第二晶体管的所述金属栅极电极的栅极长度。
18.根据权利要求1所述的半导体装置，其中，
所述第一晶体管为P型场效应晶体管；并且
所述第二晶体管为N型场效应晶体管。
19.根据权利要求1所述的半导体装置，进一步包括：
基板，其承载所述第一晶体管和所述第二晶体管；以及
元件分离区域，其处于所述基板中，所述元件分离区域位于所述第一晶体管和所述第二晶体管之间。
20.根据权利要求1所述的半导体装置，进一步包括：绝缘膜，其位于所述金属栅极电极中一者的侧壁和与该金属栅极电极相对应的所述侧壁间隔部之间。
21.根据权利要求20所述的半导体装置，其中，所述绝缘膜由高介电常数材料制成。
22.根据权利要求21所述的半导体装置，其中，所述绝缘膜包含HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO或PbScTaO的组合物。
23.根据权利要求8所述的半导体装置，其中，所述第一晶体管的所述WF金属层形成在所述栅极绝缘膜上，所述埋置金属层形成在所述第一晶体管的所述WF金属层上，所述偏移间隔部形成在所述第一晶体管的所述WF金属层上的所述埋置金属层的侧壁处。
24.根据权利要求7所述的半导体装置，其中，所述侧壁间隔部与所述鳍接触。
25.根据权利要求1所述的半导体装置，其中，所述侧壁间隔部和所述偏移间隔部包括N和Si。
26.根据权利要求1所述的半导体装置，进一步包括：邻接所述侧壁间隔部的层间绝缘层。
27.根据权利要求1所述的半导体装置，其中，所述第一晶体管的所述侧壁间隔部和所述偏移间隔部中的每一者由单层形成。
28.根据权利要求1所述的半导体装置，其中，所述侧壁间隔部包含多层。
29.根据权利要求24所述的半导体装置，其中，在所述第一晶体管中，所述金属栅极电极的侧壁与邻近所述侧壁的所述侧壁间隔部之间的距离在所述侧壁的顶部处的大小小于该距离在所述侧壁的底部处的大小。
30.根据权利要求29所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极的顶部布置为高于所述第一晶体管的所述偏移间隔部的顶部。
31.根据权利要求30所述的半导体装置，其中，所述第一晶体管的所述侧壁间隔部的高度至少为所述第一晶体管的所述鳍的高度的两倍。
32.根据权利要求14所述的半导体装置，其中，所述第一晶体管中的所述第三金属层和所述第二晶体管中的所述第三金属层在相同沉积步骤中被沉积。
33.根据权利要求14所述的半导体装置，其中，所述第一金属层、所述第三金属层和所述第二金属层依次布置在所述第一晶体管中。
CN202010965994.6A 2010-10-29 2011-10-21 半导体装置 Active CN112201626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010243251A JP2012099517A (ja) 2010-10-29 2010-10-29 半導体装置及び半導体装置の製造方法
JP2010-243251 2010-10-29
CN201110322857.1A CN102456691B (zh) 2010-10-29 2011-10-21 半导体装置和半导体装置制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110322857.1A Division CN102456691B (zh) 2010-10-29 2011-10-21 半导体装置和半导体装置制造方法

Publications (2)

Publication Number Publication Date
CN112201626A CN112201626A (zh) 2021-01-08
CN112201626B true CN112201626B (zh) 2025-04-18

Family

ID=45995729

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201810372155.6A Active CN108735673B (zh) 2010-10-29 2011-10-21 半导体装置
CN201110322857.1A Active CN102456691B (zh) 2010-10-29 2011-10-21 半导体装置和半导体装置制造方法
CN201810390786.0A Active CN108470733B (zh) 2010-10-29 2011-10-21 半导体装置制造方法
CN201510969631.9A Active CN105448835B (zh) 2010-10-29 2011-10-21 半导体装置
CN202010965994.6A Active CN112201626B (zh) 2010-10-29 2011-10-21 半导体装置
CN201810372654.5A Active CN108666273B (zh) 2010-10-29 2011-10-21 半导体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN201810372155.6A Active CN108735673B (zh) 2010-10-29 2011-10-21 半导体装置
CN201110322857.1A Active CN102456691B (zh) 2010-10-29 2011-10-21 半导体装置和半导体装置制造方法
CN201810390786.0A Active CN108470733B (zh) 2010-10-29 2011-10-21 半导体装置制造方法
CN201510969631.9A Active CN105448835B (zh) 2010-10-29 2011-10-21 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810372654.5A Active CN108666273B (zh) 2010-10-29 2011-10-21 半导体装置

Country Status (3)

Country Link
US (8) US9059312B2 (zh)
JP (1) JP2012099517A (zh)
CN (6) CN108735673B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
DE102011004322B4 (de) * 2011-02-17 2012-12-06 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
US8445345B2 (en) * 2011-09-08 2013-05-21 International Business Machines Corporation CMOS structure having multiple threshold voltage devices
US8901665B2 (en) * 2011-12-22 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
CN103515207B (zh) * 2012-06-19 2016-08-10 中芯国际集成电路制造(上海)有限公司 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管
CN103681498B (zh) * 2012-09-12 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9209182B2 (en) 2012-12-28 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal gate structures to reduce dishing during chemical-mechanical polishing
CN103928330B (zh) * 2013-01-11 2017-05-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9209303B2 (en) * 2013-01-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US10438856B2 (en) * 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9412664B2 (en) 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US8872241B1 (en) * 2013-05-20 2014-10-28 International Business Machines Corporation Multi-direction wiring for replacement gate lines
US20140357073A1 (en) * 2013-06-04 2014-12-04 Globalfoundries Inc. Systems and methods for fabricating gate structures for semiconductor devices
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102089682B1 (ko) 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
CN104576386B (zh) 2013-10-14 2018-01-12 中国科学院微电子研究所 一种FinFET及其制造方法
US9437711B2 (en) * 2013-11-15 2016-09-06 Globalfoundries Inc. Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US9455346B2 (en) 2013-12-09 2016-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Channel strain inducing architecture and doping technique at replacement poly gate (RPG) stage
US9070785B1 (en) * 2013-12-31 2015-06-30 Texas Instruments Incorporated High-k / metal gate CMOS transistors with TiN gates
US9576952B2 (en) * 2014-02-25 2017-02-21 Globalfoundries Inc. Integrated circuits with varying gate structures and fabrication methods
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
CN105244318B (zh) * 2014-07-09 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9281372B2 (en) 2014-07-17 2016-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9514997B2 (en) * 2015-03-25 2016-12-06 International Business Machines Corporation Silicon-germanium FinFET device with controlled junction
CN106158637B (zh) * 2015-03-31 2019-04-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US10504721B2 (en) * 2015-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered-type tunneling field effect transistor
US9397003B1 (en) * 2015-05-27 2016-07-19 Globalfoundries Inc. Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques
KR101785803B1 (ko) * 2015-05-29 2017-10-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조체의 형성 방법
US9553090B2 (en) * 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9330984B1 (en) * 2015-07-08 2016-05-03 International Business Machines Corporation CMOS fin integration on SOI substrate
KR102350007B1 (ko) * 2015-08-20 2022-01-10 삼성전자주식회사 반도체 장치 제조 방법
US9711533B2 (en) * 2015-10-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having different source/drain proximities for input/output devices and non-input/output devices and the method of fabrication thereof
US9570450B1 (en) 2015-11-19 2017-02-14 International Business Machines Corporation Hybrid logic and SRAM contacts
US10109627B2 (en) * 2016-03-08 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Enlarging spacer thickness by forming a dielectric layer over a recessed interlayer dielectric
CN107170685B (zh) * 2016-03-08 2020-02-07 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法
US9613855B1 (en) 2016-04-05 2017-04-04 Globalfoundries Inc. Methods of forming MIS contact structures on transistor devices in CMOS applications
US9831123B2 (en) * 2016-04-05 2017-11-28 Globalfoundries Inc. Methods of forming MIS contact structures on transistor devices
US10079291B2 (en) * 2016-05-04 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
EP3244447A1 (en) * 2016-05-11 2017-11-15 IMEC vzw Method for forming a gate structure and a semiconductor device
US10147802B2 (en) * 2016-05-20 2018-12-04 Globalfoundries Inc. FINFET circuit structures with vertically spaced transistors and fabrication methods
US10290654B2 (en) 2016-05-20 2019-05-14 Globalfoundries Inc. Circuit structures with vertically spaced transistors and fabrication methods
CN107481932B (zh) * 2016-06-08 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN107516668B (zh) * 2016-06-15 2020-04-24 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
JP2018056175A (ja) 2016-09-26 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10643904B2 (en) * 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10256143B2 (en) * 2016-12-14 2019-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement contacts
KR102722138B1 (ko) 2017-02-13 2024-10-24 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN108807378A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US10658486B2 (en) * 2017-05-18 2020-05-19 Taiwan Semiconductor Manufacutring Co., Ltd. Mitigation of time dependent dielectric breakdown
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ
CN109904112B (zh) * 2017-12-11 2021-01-12 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
KR102630349B1 (ko) 2018-01-30 2024-01-29 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
CN108389897B (zh) * 2018-02-02 2021-01-22 上海华虹宏力半导体制造有限公司 栅极侧墙及其形成方法
CN108493246A (zh) * 2018-02-09 2018-09-04 中国科学院微电子研究所 半导体器件与其制作方法
KR102841279B1 (ko) 2018-03-19 2025-07-31 램 리써치 코포레이션 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
US11201152B2 (en) * 2018-04-20 2021-12-14 Globalfoundries Inc. Method, apparatus, and system for fin-over-nanosheet complementary field-effect-transistor
CN108695259B (zh) * 2018-05-21 2020-11-24 上海华力集成电路制造有限公司 具有hkmg的mos晶体管的制造方法
US11011625B2 (en) 2018-09-20 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Liner for a bi-layer gate helmet and the fabrication thereof
CN111106009B (zh) * 2018-10-26 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10685874B1 (en) * 2018-12-14 2020-06-16 Globalfoundries Inc. Self-aligned cuts in an interconnect structure
US11037832B2 (en) 2019-05-29 2021-06-15 International Business Machines Corporation Threshold voltage adjustment by inner spacer material selection
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
KR20210073142A (ko) * 2019-12-10 2021-06-18 삼성전자주식회사 반도체 장치
CN113394110A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 Hkmg结构制作方法
CN115910762A (zh) * 2021-08-24 2023-04-04 上海华力集成电路制造有限公司 一种高压器件的金属栅结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333540B1 (en) * 2000-04-19 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device manufacturing method and semiconductor device
TW200731410A (en) * 2005-09-22 2007-08-16 Tokyo Electron Ltd Manufacturing method of semiconductor apparatus and surface processing method of SiN and SiO2 film
CN101499475A (zh) * 2008-01-29 2009-08-05 索尼株式会社 半导体装置及其制造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827761A (en) * 1997-02-25 1998-10-27 Advanced Micro Devices, Inc. Method of making NMOS and devices with sequentially formed gates having different gate lengths
JPH11241350A (ja) 1997-09-06 1999-09-07 Tadayoshi Ota 住宅用ベース付き基礎コンクリートブロック、およびそれを使用した住宅用ベース付き基礎の施工方法
JP2001015749A (ja) * 1999-07-02 2001-01-19 Sony Corp 半導体装置の製造方法
JP2001284466A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3459062B2 (ja) * 2000-07-12 2003-10-20 松下電器産業株式会社 不揮発性半導体記憶装置及びその製造方法
JP3906020B2 (ja) 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
JP2002164535A (ja) * 2000-11-24 2002-06-07 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
US6406945B1 (en) * 2001-01-26 2002-06-18 Chartered Semiconductor Manufacturing Ltd. Method for forming a transistor gate dielectric with high-K and low-K regions
US6784491B2 (en) * 2002-09-27 2004-08-31 Intel Corporation MOS devices with reduced fringing capacitance
KR100487567B1 (ko) * 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
JP3793190B2 (ja) * 2003-09-19 2006-07-05 株式会社東芝 半導体装置の製造方法
KR100574338B1 (ko) * 2004-01-19 2006-04-26 삼성전자주식회사 반도체 장치의 금속 게이트 형성 방법
JP2005259945A (ja) * 2004-03-11 2005-09-22 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
US7153784B2 (en) * 2004-04-20 2006-12-26 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
JP4469677B2 (ja) * 2004-08-04 2010-05-26 パナソニック株式会社 半導体装置およびその製造方法
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
US7488650B2 (en) * 2005-02-18 2009-02-10 Infineon Technologies Ag Method of forming trench-gate electrode for FinFET device
JP4967313B2 (ja) 2005-11-09 2012-07-04 ソニー株式会社 半導体装置の製造方法
JP4936730B2 (ja) 2006-01-16 2012-05-23 東京エレクトロン株式会社 減圧容器および減圧処理装置
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
JP2007335512A (ja) * 2006-06-13 2007-12-27 Renesas Technology Corp 半導体装置及びその製造方法
JP4410222B2 (ja) * 2006-06-21 2010-02-03 株式会社東芝 半導体装置及びその製造方法
US7456066B2 (en) * 2006-11-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Variable width offset spacers for mixed signal and system on chip devices
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
JP5326274B2 (ja) * 2007-01-09 2013-10-30 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2008244331A (ja) 2007-03-28 2008-10-09 Toshiba Corp 半導体装置およびその製造方法
JP2009026997A (ja) * 2007-07-20 2009-02-05 Renesas Technology Corp 半導体装置およびその製造方法
DE102007063270B4 (de) 2007-12-31 2011-06-01 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
US20090189201A1 (en) * 2008-01-24 2009-07-30 Chorng-Ping Chang Inward dielectric spacers for replacement gate integration scheme
JP4316658B2 (ja) * 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
US8163605B2 (en) * 2008-02-15 2012-04-24 Unisantis Electronics Singapore Pte Ltd. Production method for semiconductor device
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
JP5147471B2 (ja) * 2008-03-13 2013-02-20 パナソニック株式会社 半導体装置
JP2009278042A (ja) 2008-05-19 2009-11-26 Renesas Technology Corp 半導体装置、およびその製造方法
US8039381B2 (en) * 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
JP5275056B2 (ja) * 2009-01-21 2013-08-28 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2010212507A (ja) * 2009-03-11 2010-09-24 Toshiba Corp 半導体装置の製造方法
DE102009031113B4 (de) * 2009-06-30 2011-04-14 Globalfoundries Dresden Module One Llc & Co. Kg Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
JP2011108825A (ja) * 2009-11-17 2011-06-02 Panasonic Corp 半導体装置及びその製造方法
DE102010001403B4 (de) * 2010-01-29 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
JP2011165973A (ja) * 2010-02-10 2011-08-25 Panasonic Corp 半導体装置及びその製造方法
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8304840B2 (en) * 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control
US8580625B2 (en) * 2011-07-22 2013-11-12 Tsuo-Wen Lu Metal oxide semiconductor transistor and method of manufacturing the same
US8836049B2 (en) * 2012-06-13 2014-09-16 United Microelectronics Corp. Semiconductor structure and process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333540B1 (en) * 2000-04-19 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device manufacturing method and semiconductor device
TW200731410A (en) * 2005-09-22 2007-08-16 Tokyo Electron Ltd Manufacturing method of semiconductor apparatus and surface processing method of SiN and SiO2 film
CN101499475A (zh) * 2008-01-29 2009-08-05 索尼株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US10373955B2 (en) 2019-08-06
US9331077B2 (en) 2016-05-03
US9741814B2 (en) 2017-08-22
US20120104509A1 (en) 2012-05-03
US20160211182A1 (en) 2016-07-21
US12170282B2 (en) 2024-12-17
US20170243870A1 (en) 2017-08-24
CN108470733A (zh) 2018-08-31
CN108470733B (zh) 2022-09-16
US20210005607A1 (en) 2021-01-07
US20210375865A1 (en) 2021-12-02
CN108735673B (zh) 2021-01-19
CN105448835A (zh) 2016-03-30
JP2012099517A (ja) 2012-05-24
US11824057B2 (en) 2023-11-21
CN108666273B (zh) 2023-01-17
CN108735673A (zh) 2018-11-02
CN108666273A (zh) 2018-10-16
CN105448835B (zh) 2019-02-15
CN112201626A (zh) 2021-01-08
US20240047461A1 (en) 2024-02-08
US10811416B2 (en) 2020-10-20
CN102456691B (zh) 2016-01-20
CN102456691A (zh) 2012-05-16
US20190304975A1 (en) 2019-10-03
US11121133B2 (en) 2021-09-14
US20150243661A1 (en) 2015-08-27
US9059312B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
US12170282B2 (en) Semiconductor device with fin transistors and manufacturing method of such semiconductor device
US20250311354A1 (en) Polysilicon Design for Replacement Gate Technology
US8871585B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN101233611A (zh) 通过全半导体金属合金转变的金属栅极mosfet
US8883577B2 (en) Semiconductor device and producing method thereof
CN101499475B (zh) 半导体装置及其制造方法
JP5117740B2 (ja) 半導体装置の製造方法
US7755145B2 (en) Semiconductor device and manufacturing method thereof
JP2010021363A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant