DE102009031113B4

DE102009031113B4 - Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten

Info

Publication number: DE102009031113B4
Application number: DE102009031113A
Authority: DE
Inventors: Klaus Hempel; Patrick Press; Vivien Schroeder; Berthold Reimer; Johannes Groschopf
Original assignee: GlobalFoundries Dresden Module One LLC and Co KG; GlobalFoundries Inc
Current assignee: GlobalFoundries Dresden Module One LLC and Co KG; GlobalFoundries US Inc
Priority date: 2009-06-30
Filing date: 2009-06-30
Publication date: 2011-04-14
Anticipated expiration: 2029-07-01
Also published as: US20100330790A1; DE102009031113A1; US8357575B2; US8247281B2; US20120282764A1

Abstract

Verfahren mit:
Bilden eines dielektrischen Schichtstapels (270) über einer ersten Gateelektrodenstruktur (260a) eines ersten Transistors (250a) und über einer zweiten Gateelektrodenstruktur (260b) eines zweiten Transistors (250b), wobei die erste und die zweite Gateelektrodenstruktur (260a, 260b) eine Gateisolationsschicht (261) mit einem dielektrischen Material mit großem ε und ein Platzhaltermaterial (262), das über dem dielektrischen Material mit großem ε gebildet ist, aufweisen;
Einebnen einer Oberflächentopographie des dielektrischen Schichtstapels (270), um eine eingeebnete Oberfläche (270s) bereitzustellen;
Nach dem Einebnen der Oberflächentopographie, Bilden einer modifizierten Zone (270m) in dem dielektrischen Schichtstapel (270), die eine erhöhte Abtragsrate in Bezug auf einen nachfolgend auszuführenden Materialabtragungsprozess im Vergleich zu einem nicht modifizierten Bereich (270n) des dielektrischen Schichtstapels (270) besitzt;
Ausführen des Materialabtragungsprozesses, um zumindest einen Teil der modifizierten Zone (270m) zu entfernen und um eine Oberfläche des Platzhaltermaterials (262) der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) freizulegen; und
Ersetzen des Platzhaltermaterials...

Description

Gebiet der vorliegenden Erfindung
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung komplexer integrierter Schaltungen mit Transistorelementen, die eine hoch kapazitive Gatestruktur auf der Grundlage eines Gatedielektrikumsmaterials mit großem ε mit erhöhter Permittivität aufweisen.
Beschreibung des Stands der Technik
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer gegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen das Leistungsverhalten der integrierten Schaltungen festlegen. Im Allgemeinen wird eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransitor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anliegens einer geeigneten Steuerspannung an der Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets das Leistungsverhalten von MOS-Transistoren ganz wesentlich.
Die US 2007/0077765 A1 beschreibt ein Verfahren zum Formen einer Hartmaske und einer Ätzstoppschicht über einem Opfermaterial, das als Gateelektrode ausgebildet ist, wobei ein Material für die Hartmaske und ein Material für die Ätzstoppschicht ausgewählt sind im Hinblick auf ähnliche Verformungseigenschaften, wobei das Entfernen des Materials für die Hartmaske und des Materials für die Ätzstoppschicht ausreichend ist, das Opfermaterial frei zu legen, und Ersetzen des Opfermaterials durch ein anderes Material.
Die US 6 713 385 B1 beschreibt Verfahren und Strukturen zum Bereitstellen von Isolation zwischen integrierten Schaltkreiselementen, wobei Ionen in eine dielektrische Schicht und/oder eine Barrierenschicht über einem Halbleitersubstrat implantiert werden, um Polierraten einer oder beider Schichten beim Bilden einer flachen Grabenisolation (Shallow Trench Isolation, STI) zu verändern.
Gegenwärtig beruht der Hauptteil integrierter Schaltungen auf Silizium auf Grund der nahezu unbeschränkten Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre hinweg gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizzyklen erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
Aus den dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim kontinuierlichen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets ständig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist eine gewisse kapazitive Kopplung beizubehalten, die durch den Kondensator erreicht, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen häufig eine exponentielle Zunahme des Leckstromes auf, wobei gleichzeitig eine höhere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erreichen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem äußerst kurzen Kanalgebiet im Wesentlichen auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Signalwege eingesetzt werden, etwa in Form von Speichertransistorelementen, kann der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm erreichen, die nicht mehr mit den thermischen Entwurfleistungserfordernissen für aufwendige Schaltungen kompatibel sind.
Daher wird das Ersetzen des siliziumdioxidbasierten Dielektrikums als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für sehr dünne siliziumdioxidbasierte Gateschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung ergibt, die durch eine äußerst dünne Siliziumdioxidschicht erreicht würde.
Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa Tantaloxid (Ta₂O₅) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO₃) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO₂), durch HfSiO, durch Zirkonoxid (ZrO₂), und dergleichen.
Ferner kann das Transistorleistungsverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode bereitgestellt wird, um damit das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum erleidet, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Daher wurde ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität auf der Grundlage der gleichen Dicke wie eine siliziumdioxidbasierte Schicht sorgt, während gleichzeitig die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits kann das nicht-Polysiliziummaterial, etwa ein Titannitridmaterial und dergleichen, in Verbindung mit anderen Metallen so gebildet werden, dass eine Verbindung zu dem dielektrischen Material mit großem ε entsteht, wodurch die Anwesenheit einer Verarmungszone im Wesentlichen vermieden wird. Da die Schwellwertspannung der Transistoren, die die Spannung repräsentiert, bei der sich ein leitender Kanal im Kanalgebiet ausbildet, wesentlich durch die Austrittsarbeit des metallenthaltenden Gatematerials bestimmt ist, muss eine geeignete Einstellung der effektiven Austrittsarbeit im Hinblick auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt sein.
Zum Vorsehen unterschiedlicher Metallsorten zum Einstellen der Austrittsarbeit der Gateelektrodenstrukturen für p-Kanaltransistoren bzw. n-Kanaltransistoren in einer frühen Fertigungsphase ist jedoch mit einer Reihe von Schwierigkeiten behaftet, die aus der Tatsache herrühren, dass eine komplexe Strukturierungssequenz während der Herstellung des komplexen Metallgatestapels mit großem ε erforderlich ist, was zu einer ausgeprägten Variabilität der resultierenden Austrittsarbeit und damit der Schwellwertspannung der fertiggestellten Transistorstrukturen führt. Während einer entsprechenden Fertigungssequenz wird beispielsweise das Material mit großem ε der Einwirkung von Sauerstoff ausgesetzt, was zu einer Zunahme der Schichtdicke und damit die Verringerung der kapazitiven Kopplung führen kann. Des weiteren wird eine Verschiebung der Austrittsarbeit unter Umständen beobachtet, wenn geeignete Metalle für die Austrittsarbeit in einer frühen Fertigungsphase vorgesehen werden, wobei angenommen wird, dass dies durch eine moderat hohe Sauerstoffaffinität der Metallsorten insbesondere während der Hochtemperaturprozesse verursacht wird, die typischerweise zum Fertigstellen der Transistorstrukturen erforderlich sind, beispielsweise zur Herstellung von Drain- und Sourcegebieten und dergleichen.
Aus diesem Grunde wird in einigen Vorgehensweisen der anfängliche Gateelektrodenstapel mit einem hohen Grad an Kompatibilität zu konventionellen hohen siliziumbasierten Prozessstrategien hergestellt und das eigentliche Elektrodenmaterial und die endgültige Einstellung der Austrittsarbeit der Transistoren wird in einer sehr fortgeschrittenen Fertigungsphase bewerkstelligt, d. h. nach der Fertigstellung der grundlegenden Transistorstruktur.
In einem entsprechenden Austausch-Gate-Verfahren wird das als ein Opfermaterial oder Platzhaltermaterial dienende Polysiliziummaterial nach dem Abscheiden zumindest eines Teils des dielektrischen Zwischenschichtmaterials mittels geeigneter Ätztechniken entfernt. Typischerweise enthält das dielektrische Zwischenschichtmaterial verspannungsinduzierende dielektrische Schichten, um das gesamte Transistorleistungsverhalten weiter zu verbessern. Es ist gut bekannt, dass eine hohe Verformungskomponente im Kanalgebiet von siliziumbasierten Transistoren zu einer ausgeprägten Modifizierung der Beweglichkeit der Ladungsträger und damit der gesamten Leitfähigkeit des Kanalgebiets führt. Aus diesem Grunde wird ein verspannungsinduzierendes dielektrisches Material in unmittelbarer Nähe der Transistoren angeordnet, um eine gewünschte Verformungskomponente in den Kanalgebieten zu schaffen. Da p-Kanaltransistoren und n-Kanaltransistoren eine unterschiedliche Art an Verformungskomponente erfordern, werden auch die verspannungsinduzierenden dielektrischen Materialien mit einem unterschiedlichen inneren Verspannungspegel bereitgestellt, um das Leistungsverhalten von n-Kanaltransistoren bzw. p-Kanaltransistoren selektiv zu verbessern. Das selektive Vorsehen eines geeignet verspannten dielektrischen Materials kann auf der Grundlage eines sogenannten „Doppelverspannungsschichten”-Ansatzes erfolgen, in welchem eine Sequenz aus Abscheide- und Abtragungsprozesse in Verbindung mit einem geeigneten Maskierungsschema angewendet wird, um beispielsweise ein zugverspanntes dielektrisches Material über einem n-Kanaltransistor und ein kompressiv verspanntes dielektrisches Material über einem p-Kanaltransistor anzuordnen. Häufig werden die verspannungsinduzierenden dielektrischen Materialien in Form eines Siliziumnitridmaterials vorgesehen, das auf der Grundlage gut etablierter Prozesstechniken abgeschieden wird, so dass einen gewünschten inneren Verspannungspegel besitzt. Andererseits führen unterschiedliche innere Verspannungspegel, die durch unterschiedliche Prozessparameter der plasmaunterstützten CVD-Prozesse erreicht werden, auch ggf. zu unterschiedlichen Materialeigenschaften, beispielsweise im Hinblick auf den Ätzwiderstand während der nachfolgenden Strukturierung des dielektrischen Zwischenschichtmaterials. Insbesondere beim Freilegen des Opfergatematerials während des Austausch-Gate-Verfahrens können die unterschiedlichen Materialeigenschaften der verspannten dielektrischen Materialien zu einem ausgeprägten Grad an Prozessungleichmäßigkeit führen, wie nachfolgend mit Bezug zu den 1a und 1b detaillierter erläutert ist.
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer sehr fortgeschrittenen Fertigungsphase. Das Halbleiterbauelement 100 umfasst ein Substrat 101 und eine siliziumbasierte Halbleiterschicht 102, die über dem Substrat 101 gebildet ist. Ferner repräsentieren ein erstes Bauteilgebiet 110a und ein zweites Bauteilgebiet 110b Bereiche in und über der Halbleiterschicht 102, in denen mehrere Schaltungselemente, etwa Transistoren 150a, 150b vorgesehen sind. Beispielsweise repräsentieren die Transistoren 150a p-Kanaltransistoren, während die Transistoren 150b n-Kanaltransistoren sind. Die Transistoren 150a, 150b sind in den Bauteilgebieten 110a, 110b gemäß einem speziellen Aufbau des Halbleiterbauelements 100 angeordnet, wobei dies wesentlich von Prozessgegebenheiten eines Austausch-Gate-Verfahrens abhängig ist, wie dies nachfolgend detaillierter beschrieben ist. Die Transistoren 150a, 150b umfassen eine Gateelektrodenstruktur 160 mit einem komplexen Materialstapel 161, der typischerweise ein dielektrisches Material mit großem ε enthält, beispielsweise eines der zuvor genannten Materialien in Verbindung mit einem metallenthaltenden Deckmaterial. Des weiteren umfasst die Gateelektrodenstruktur 160 ein Platzhaltermaterial oder Opfermaterial 162 in Form eines Siliziummaterials, möglicherweise in Verbindung mit einer dielektrischen Deckschicht 163. Wie zuvor erläutert ist, beträgt in anspruchsvollen Anwendungen eine Gatelänge, d. h. die horizontale Erstreckung der Gateelektrodenstruktur 160, 50 nm und weniger. Die Gateelektrodenstruktur besitzt ggf. an Seitenwänden einen Versatzabstandshalter 151, etwa einen Siliziumnitridabstandshalter, der zuverlässig Seitenwände empfindlicher Materialien in der Schicht 161 schützt. Ferner ist eine Abstandshalterstruktur 152 typischerweise vorgesehen, etwa ein Siliziumnitridabstandshaltermaterial möglicherweise in Verbindung mit einer Ätzstoppbeschichtung (nicht gezeigt). Des weiteren umfassen die Transistoren 150a, 150b Drain- und Sourcegebiete 154 und ein Kanalgebiet 153, dessen Leitfähigkeit erhöht wird, indem eine gewisse Verformungskomponente zu erzeugen ist, wie dies zuvor erläutert ist. Des weiteren enthalten die Drain- und Sourcegebiete 154 Metallsilizidgebiete 155. Es sollte beachtet werden, dass der Einfachheit halber der Aufbau der Transistoren 150a, 150b für beide Bauelemente identisch ist, wohingegen in einer tatsächlichen Ausführung Unterschiede bestehen können, insbesondere im Hinblick auf die Art der Dotierung der Drain- und Sourcegebiete 154 und des Kanalgebiets 153. In der gezeigten Fertigungsphase umfasst das Bauelement 100 ein dielektrisches Zwischenschichtmaterial oder zumindest einen Teil davon, wie dies durch 170 angezeigt ist, das eine erste verspannungsinduzierende Schicht 171a mit einem inneren Verspannungspegel enthält, um das Leistungsverhalten der Transistoren 150a zu verbessern. In ähnlicher Weise enthält das dielektrische Zwischenschichtmaterial 170 eine zweite verspannungsinduzierende Schicht 171 mit einer inneren Verspannung, die geeignet ist, um das Leistungsverhalten der Transistoren 150b zu verbessern. Typischerweise sind die Materialien 171a und 171b aus Siliziumnitrid mit unterschiedlicher Materialzusammensetzung aufgebaut, beispielsweise im Hinblick auf den Inhalt anderer Sorten, etwa Wasserstoff und dergleichen. Das dielektrische Zwischenschichtmaterial umfasst ferner ein dielektrisches Material 172, etwa Siliziumdioxid, was häufig als ein effizientes dielektrisches Zwischenschichtmaterial verwendet wird. Das Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Fertigungsstrategien gemäß einem Austausch-Gate-Verfahren hergestellt werden. D. h., nach dem Bilden geeigneter aktiver Gebiete für die Bauteilbereiche 110a, 110b durch Erzeugen von Isolationsstrukturen (nicht gezeigt) werden die Gateelektrodenstrukturen 160 hergestellt, indem die Schicht 161 abgeschieden oder anderweitig hergestellt wird in Verbindung mit dem Opfersiliziummaterial 162 und der Deckschicht 163. Bei Bedarf können andere Materialien, etwa ein ARC-(antireflektierendes Beschichtungs-)Material, ein Hartmaskenmaterial und dergleichen aufgebracht werden. Als nächstes wird der resultierende Schichtstapel strukturiert unter Anwendung aufwendiger Lithographie- und Ätztechniken, wodurch die Gateelektrodenstrukturen 160 mit den gewünschten kritischen Abmessungen erhalten werden. Daraufhin wird das Abstandshalterelement 151 hergestellt, woran sich das Implantieren geeigneter Dotierstoffsorten in Verbindung mit der Herstellung der Abstandshalterstruktur 152 anschließt, um das endgültige Dotierstoffprofil der Drain- und Sourcegebiete 154 geeignet einzustellen. Nach dem Aktivieren der Dotierstoffsorte werden die Metallsilizidgebiete 155 durch Anwenden gut etablierter Prozesstechniken hergestellt. Als nächstes werden die Schichten 171a, 171b durch Abscheiden eines dielektrischen Materials, etwa eines Siliziumnitridmaterials mit einer gewünschten Verspannung, und teilweise Entfernen des Materials und Abscheiden eines weiteren Siliziumnitridmaterials mit der anderen Art an inneren Verspannung hergestellt. Daraufhin wird ein nicht gewünschter Bereich der zweiten Siliziumnitridschicht entfernt, wodurch die Schichten 171a, 171b selektiv über entsprechend den Transistoren 151a, 151b bereitgestellt werden. Danach wird das dielektrische Material 172 abgeschieden, wodurch die in 1a gezeigte Konfiguration erhalten wird. Somit ist die grundlegende Transistorkonfiguration fertiggestellt, wohingegen jedoch die Gateelektrodenstrukturen 160 noch eine geeignete Anpassung der Austrittsarbeit für die Transistoren 150a, 150b und das Bereitstellen eines gut leitenden metallenthaltenden Elektrodenmaterials erfordern. Zu diesem Zweck wird das Opferpolysiliziummaterial 162 freigelegt, um dieses dann effizient zu entfernen.
Während des Entfernens eines Teils des Materials 170 zum Freilegen des Polysiliziummaterials 162 ist jedoch eine unerwünschte Materialerosion, was auch als „Einkerbung” bezeichnet wird, zwischen den Gateelektrodenstrukturen 160 zu vermeiden, wenn aufwendige Poliertechniken angewendet werden, da während des nachfolgenden Austausches des Polysiliziummaterials 162 ein entsprechendes metallenthaltendes Material zwischen den Gateelektrodenstrukturen 160 verbleiben kann und damit zu größeren Leckströmen oder zu einem vollständigen Ausfall der Struktur führen kann.
1b zeigt schematisch das Halbleiterbauelement 100 während eines entsprechenden Abtragungsprozesses 103, während welchem die Schicht 172 in einem Anfangsschritt eingeebnet wird, woran sich ein Polierschritt anschließt, um Material der Schichten 171a, 171b und der Schicht 172 zu entfernen. Während des Abtragungsprozesses 103 führen die unterschiedlichen Materialeigenschaften der Schicht 171a, 171b, die durch die unterschiedlichen Abscheideparameter und somit inneren Verspannungspegel hervorgerufen werden, und dass Entfernen des Materials 172, das in Form eines Siliziumdioxidmaterials vorgesehen ist, zu unterschiedlichen Abtragsraten, wodurch zu einer ausgeprägten Ungleichmäßigkeit beigetragen wird. Beispielsweise kann eine Einkerbung zwischen den Gateelektrodenstrukturen auftreten, wie dies durch die gestrichelten Linien 173 angezeigt ist, wobei der Grad der Einkerbung 173 selbst in Bezug auf die Gebiete 110a, 110b auf Grund der unterschiedlichen Materialeigenschaften der Schichten 171a, 171b variieren kann. Des weiteren kann die Abtragsrate empfindlich von der Verteilung an Schaltungsstrukturelementen in den Bauteilgebieten 110a, 110b abhängen, das von der Verteilung der Gateelektrodenstrukturen 160 und deren Größe, so dass große Polysiliziumbereiche eine ausgeprägten Grad an Überpolierung erleiden, um damit in zuverlässiger Weise das Polysiliziummaterial 162 in anderen Bauteilbereichen freizulegen. Auf Grund dieses strukturabhängigen Abtragungsverhaltens wird häufig speziell gewählte Gestaltung verwendet, um einen gewünschten Grad an Gleichmäßigkeit über den gesamten Chip und auch über das gesamte Substrat hinweg zu erreichen. Eine entsprechende spezielle Gestaltung kann für eine sehr eingeschränkten Flexibilität beim Entwerfen komplexer integrierter Schaltungen führen.
Nach dem Abtragungsprozess 103, in welchem das Polysiliziummaterial 162 freigelegt wird, wird ein geeigneter Ätzprozess ausgeführt, um das Polysiliziummaterial 162 zu entfernen, und es werden geeignete metallenthaltende Materialien für die Gateelektrodenstrukturen 160 der Transistoren 150a, 150b gemäß einer geeigneten Fertigungssequenz abgeschieden.
In anderen konventionellen Vorgehensweisen werden die Beschränkungen im Hinblick auf die Schaltungsgestaltung und dergleichen durch den Abtragungsprozess 103 verringert, indem ein „nicht-selektiver” plasmabasierter Ätzprozess angewendet wird, um das Material der eingeebneten Schicht 172 in Verbindung mit den Schichten 171a, 171b und den Deckschichten 163 abzutragen. Während des plasmabasierten Ätzprozesses mit dem gewünschten Grad an „Nichtselektivität” werden Polymerkomponenten auf und in dem freigelegten Polysiliziummaterial 162 zunehmend abgelagert, was zu einer gewissen Kontamination und damit Ungleichmäßigkeit während des nachfolgenden Prozesses führen kann, der zum Entfernen des Polysiliziummaterials 162 ausgeführt wird, insbesondere, wenn sehr effiziente nasschemische Ätzstrategien betrachtet werden. Folglich können in diesem Falle ausgeprägte Ungleichmäßigkeiten auf Grund der Beeinflussung der weiteren Bearbeitung erzeugt werden, wenn das Polysiliziummaterial 162 durch metallenthaltende Elektrodenmaterialien ersetzt wird.
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken, in denen ein Gatematerial effizient in einer sehr fortgeschrittenen Fertigungsphase ersetzt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
Überblick über die Erfindung
Im Allgemeinen stellt die vorliegende Erfindung Techniken bereit, in denen ein Platzhaltermaterial oder ein Opfermaterial von Gateelektrodenstrukturen in einer späten Fertigungsphase auf der Grundlage verbesserter Prozessbedingungen ersetzt wird, wobei auch ein höherer Grad an Flexibilität bei der Gestaltung komplexer integrierter Schaltungen erreicht wird. Dazu wird das dielektrische Zwischenschichtmaterial geeignet modifiziert, um eine gleichmäßigere Abtragsrate für die unterschiedlichen Materialien zu erhalten, die in dem dielektrischen Zwischenschichtmaterial enthalten sind, wenn das Opfermaterial der Gateelektrodenstrukturen freigelegt wird. Die effiziente Modifizierung der diversen Materialien in den dielektrischen Zwischenschichtmaterial gemäß einigen anschaulichen hierin offenbarten Ausführungsformen mittels eines Ionenbeschusses erreicht, der zu einer signifikanten Schädigung der Materialien führt, wodurch zu einem ausgeprägten Grad an „Angleichung” der Abtragsrate der diversen Materialien beigetragen wird. In einigen anschaulichen hierin offenbarten Aspekten enthält das dielektrische Zwischenschichtmaterial unterschiedlich verspannte dielektrische Schichten, um das Leistungsverhalten unterschiedlicher Arten von Transistoren zu verbessern, wodurch eine effiziente Weiterführung des Austauschgateverfahrens möglich ist, ohne dass eine Beschränkung auf spezielle Schaltungsgestaltungen erfolgt, während gleichzeitig die gesamte Prozessgleichmäßigkeit verbessert wird.
Ein erfindungsgemäßes Verfahren umfasst das Bilden eines dielektrischen Schichtstapels über einer ersten Gateelektrodenstruktur eines ersten Transistors und über einer zweiten Geteelektrodenstruktur eines zweiten Transistors, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε und ein Platzhaltermaterial aufweisen, das über dem dielektrischen Material mit großem ε gebildet ist. Das Verfahren umfasst ferner das Einebnen einer Oberflächentopographie des dielektrischen Schichtstapels derart, dass eine eingeebnete Oberfläche geschaffen wird. Nach dem Einebnen der Oberflächentopographie umfasst das Verfahren zusätzlich das Bilden einer modifizierten Zone in dem dielektrischen Schichtstapel, die eine erhöhte Abtragsrate in Bezug auf einen nachfolgend auszuführenden Materialabtragungsprozess besitzt im Vergleich zu einem nicht-modifizierten Bereich des dielektrischen Schichtstapels besitzt. Des weiteren umfasst das Verfahren das Ausführen des Materialabtragungsprozesses, um zumindest einen Teil der modifizierten Zone zu entfernen und um eine Oberfläche des Platzhaltermaterials der ersten und der zweiten Gateelektrodenstruktur freizulegen. Des weiteren wird das Platzhaltermaterial in der ersten und der zweiten Gateelektrodenstruktur durch ein metallenthaltendes Elektrodenmaterial ersetzt.
Ein weiteres erfindungsgemäßes Verfahren umfasst das Bilden einer ersten verspannungsinduzierenden Schicht über einer ersten Gateelektrodenstruktur zur Induzierung einer Verspannung in einem Kanalgebiet eines ersten Transistors und das Bilden einer zweiten verspannungsinduzierenden Schicht über einer zweiten Gateelektrodenstruktur eines Halbleiterbauelements zur Induzierung einer Verspannung in einem Kanalgebiet eines zweiten Transistors. Des weiteren umfasst das Verfahren das Bilden einer eingeebneten dielektrischen Materialschicht über zumindest einem Teil der ersten und der zweiten verspannungsinduzierenden Schicht. Das Verfahren umfasst ferner das Ausführen eines Ionenimplantationsprozesses, um eine Implantationssorte in einem Bereich der eingeebneten dielektrischen Materialschicht und einem Bereich der ersten und zweiten verspannungsinduzierenden Schicht einzuführen. Ferner umfasst das Verfahren das Ausführen eines Materialabtragungsprozesses nach dem Ionenimplantationsprozess, um ein Opfermaterial der ersten und der zweiten Gateelektrodenstruktur freizulegen. Schließlich wird das Opfermaterial durch ein metallenthaltendes Elektrodenmaterial ersetzt.
Ein noch weiteres erfindungsgemäßes Verfahren umfasst das Einebnen eines dielektrischen Materials, das über einer ersten verspannungsinduzierenden Schicht zur Induzierung einer Verspannung in einem ersten Kanalgebiet eines ersten Transistors und einer zweiten verspannungsinduzierenden Schicht zur Induzierung einer Verspannung in einem Kanalgebiet eines zweiten Transistors gebildet ist, um einen Teil der ersten verspannungsinduzierenden Schicht, der über einer ersten Gateelektrode angeordnet ist, freizulegen und um einen zweiten Teil der zweiten verspannungsinduzierenden Schicht, der über einer zweiten Gateelektrodenstruktur angeordnet ist, freizulegen. Das Verfahren umfasst ferner das Implantieren einer Implantationssorte in das dielektrische Material und die Bereiche der ersten und zweiten verspannungsinduzierenden Schicht nach dem Einebnen des dielektrischen Materials. Ferner umfasst das Verfahren das Entfernen von Material des dielektrischen Materials und der ersten und der zweiten verspannungsinduzierenden Schicht, um ein Opfermaterial der ersten und der zweiten Gateelektrodenstruktur freizulegen, wobei das Material die Implantationssorte enthält.
Kurze Beschreibung der Zeichnungen
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während eines konventionellen, der Anmelderin bekannten, Austausch-Gate-Verfahrens zeigen, was. zu Beschränkungen im Hinblick auf die Schaltungsgestaltung und/oder zu Prozessungleichmäßigkeiten führt;
2a schematisch eine Querschnittsansicht eines Halbleiterbauelements während eines Einebnungsprozesses zeigt, um eine eingeebnete Oberfläche eines dielektrischen Zwischenschichtmaterials gemäß anschaulicher Ausführungsformen bereitzustellen;
2b schematisch einen Modifizierungsprozess zeigt, der auf der Grundlage der eingeebneten Oberfläche ausgeführt wird, um die Abtragsrate einer modifizierten oder geschädigten Zone gemäß anschaulicher Ausführungsformen „anzugleichen”;
2c schematisch eine Querschnittsansicht des Halbleiterbauelements während eines Materialabtragungsprozesses zeigt, in welchem ein Polierprozess enthalten ist, um ein Opfergatematerial gemäß anschaulicher Ausführungsformen freizulegen;
2d schematisch einen Abtragungsprozess mit einem nasschemischen Ätzprozess zeigt, um zumindest einen Teil der geschädigten oder modifizierten Zone zu entfernen, um das Opfergatematerial gemäß noch weiterer anschaulicher Ausführungsformen freizulegen;
2e und 2f schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen die Einebnung eines dielektrischen Zwischenschichtmaterials ohne Freilegen von verspannungsinduzierenden Schichten bewerkstelligt wird; und
2g und 2h schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen, wenn das Opfergatematerial durch ein metallenthaltendes Elektrodenmaterial gemäß noch weiterer anschaulicher Ausführungsformen ersetzt wird.
Detaillierte Beschreibung
Die vorliegende Erfindung stellt Techniken bereit, in denen das dielektrische Zwischenschichtmaterial effizient bis hinab zu einer gewünschten Tiefe modifiziert werden kann, um eine im Wesentlichen „angepasste” oder angeglichene Abtragsrate der unterschiedlichen Materialien zu erreichen, die in der modifizierten Zone während eines nachfolgenden Prozesses zum Freilegen eines Platzhaltermaterials oder Opfermaterials von Gateelektrodenstrukturen vorgesehen sind. Auf Grund der Modifizierung der Materialeigenschaften vor dem Ausführen des Abtragungsprozesses werden bessere Prozessbedingungen für eine gewünschte Art eines Abtragungsprozesses erreicht, etwa einen Einebnungsprozess auf der Grundlage eines Polierprozesses, eines nasschemischen Ätzprozesses oder einer Kombination davon, ohne dass aufwendige Umgestaltungen komplexer integrierter Schaltungen im Hinblick auf einen Austausch-Gate-Ansatz erforderlich sind. Folglich können verspannungsinduzierende dielektrische Materialien mit unterschiedlichen Arten an innerer Verspannung effizient mit Austausch-Gate-Verfahren kombiniert werden, wobei dennoch ein hoher Grad an Entwurfsflexibilität beibehalten wird und wobei die Wahrscheinlichkeit des Hervorrufens von durch Prozesse verursachte Unregelmäßigkeiten verringert wird. Durch Modifizieren des dielektrischen Zwischenschichtmaterials bis hinab zu einer spezifizierten Tiefe, beispielsweise hinab zu einem Höhenniveau, der ungefähr im Wesentlichen der Oberfläche der Opfermaterialschicht entspricht, kann die Abtragsrate unterschiedlicher Materialien in der geschädigten Zone einander „angepasst” werden und gleichzeitig wird eine moderat ausgeprägte „Selektivität” zu den nicht-modifizierten Bereichen erreicht. Beispielsweise wird die Abtragsrate während eines Polierprozesses sehr ähnlich für die unterschiedlichen Materialien gemacht, beispielsweise unter Anwendung eines Ionenimplantationsprozesses, wobei gleichzeitig der verbleibende Bereich eine deutlich geringere Abtragsrate besitzt, wodurch dieser als eine effiziente Polierstoppmaterialschicht dient. Folglich kann die gesamte Gleichmäßigkeit über die gesamte Chipgebiete hinweg verbessert werden, selbst wenn ein ausgeprägter Unterschied in der Strukturverteilung vorhanden ist, wobei auch der Grad an Einkerbung zwischen benachbarten Gateelektrodenstrukturen auf Grund der „Stoppeigenschaften” der nicht-modifizierten Materialien verringert wird. In noch anderen anschaulichen Ausführungsformen wird der nach der Modifizierung auszuführende Abtragungsprozess auf der Grundlage eines nasschemischen Ätzschrittes ausgeführt, wobei die Modifizierung für eine sehr ähnliche Ätzrate für die unterschiedlichen Materialien sorgt, die in dem dielektrischen Zwischenschichtmaterial vorhanden sind. Folglich kann das Platzhaltermaterial während des nasschemischen Ätzprozesses effizient freigelegt werden, ohne dass das Platzhaltermaterial mit organischen Resten kontaminiert wird, wie dies in konventionellen Vorgehensweisen unter Anwendung nicht-selektiver plasmaunterstützter Ätzrezepte der Fall ist. Daher kann die weitere Bearbeitung fortgesetzt werden, indem sehr effiziente Ätztechniken zum Entfernen des Platzhaltermaterials, nasschemische Ätzschritte, eingesetzt werden, da eine ausgeprägte Kontamination mit organischen Materialien, die ansonsten Gleichmäßigkeit nasschemischer Ätzprozesse deutlich beeinflussen, im Wesentlichen vermieden werden kann.
Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei bei Bedarf auch auf die 1a und 1b verwiesen wird.
2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201 und einer Halbleiterschicht 202, die über dem Substrat 201 gebildet ist. Das Substrat 201 und die Halbleiterschicht 202 können in Form einer beliebigen geeigneten Konfiguration zur Herstellung von Schaltungselementen, etwa Transistoren 250a, 250b, vorgesehen sein. Beispielsweise repräsentiert die Halbleiterschicht 202 ein siliziumbasiertes Material, dessen elektronische Eigenschaften auf der Grundlage einer Verformungskomponente verbessert werden, die lokal in den Transistoren 250a, 250b erzeugt wird, wie dies zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Es sollte beachtet werden, dass die Halbleiterschicht 202 andere Komponenten, etwa Germanium, Kohlenstoff und dergleichen aufweisen kann, möglicherweise in Verbindung mit einer Siliziumsorte, um die gewünschten Eigenschaften zu erreichen. Des weiteren kann eine vergrabene isolierende Schicht (nicht gezeigt) zwischen der Halbleiterschicht 202 und dem Substrat 201 vorgesehen sein, wenn eine SOI-(Silizium-auf-Isolator-)Architektur betrachtet wird. In der gezeigten Ausführungsform ist die grundlegende Struktur der Transistoren 250a, 250b fertiggestellt, d. h. es sind entsprechende Drain- und Sourcegebiete 254 so gebildet, dass diese lateral ein Kanalgebiet 253 einschließen, und Metallsilizidgebiete 255 sind in einem Teil der Drain- und Sourcegebiete 254 ausgebildet. Zu beachten ist, dass die Drain- und Sourcegebiete 254 für die Transistoren 250a, 250b abhängig von der Leitfähigkeitsart und dem gesamten Transistoraufbau unterschiedlich sein können. In einer anschaulichen Ausführungsform repräsentiert der Transistor 250a einen p-Kanaltransistor, der eine gewisse Art an Verformung in dem Kanalgebiete 253 erfordert, um damit dessen Leistungsverhalten zu verbessern, während der Transistor 250b einen n-Kanaltransistor repräsentiert, der eine andere Art an Verformung erfordert. Die Transistoren 250a, 250b enthalten Gateelektrodenstrukturen 260a, 260b mit einem Platzhaltermaterial oder Opfermaterial 262, etwa in Form von Polysilizium, Germanium und dergleichen, das in einer späteren Fertigungsphase zu entfernen ist. Des weiteren enthalten die Gateelektrodenstrukturen 260a, 260b eine Schicht 261, die das Platzhaltermaterial 262 von dem Kanalgebiete 253 trennt. Beispielsweise enthält die Schicht 261 ein Gatedielektrikumsmaterial 261h, das ein geeignetes dielektrisches Material mit großem ε aufweisen kann, möglicherweise in Verbindung mit einem konventionellen dielektrischen Material, etwa siliziumoxidbasierte Materialien und dergleichen. Des weiteren kann die Schicht 261 eine metallenthaltende Deckschicht 261c aufweisen, etwa ein Titannitridmaterial, ein aluminiumbasiertes Material und dergleichen. In der gezeigten Ausführungsform ist ferner eine Deckschicht 251 auf dem Platzhaltermaterial 262 vorgesehen. Zusätzlich sind ein Versatzabstandshalter 263 und eine Abstandshalterstruktur 252 an Seitenwänden der Gateelektrodenstrukturen 260a, 260b ausgebildet. Ferner ist ein dielektrisches Material 270, das eine verspannungsinduzierende Schicht 271, die über dem Transistor 250a gebildet ist, und eine verspannungsinduzierende Schicht 271b, die über dem Transistor 250b gebildet ist, so vorgesehen, dass die Transistoren 250a, 250b umschlossen und passiviert sind. Wie zuvor erläutert ist, sind die Schichten 271a, 271b aus einem beliebigen dielektrischen Material aufgebaut, etwa Siliziumnitrid, stickstoffenthaltendes Siliziumkarbid und dergleichen, und besitzen eine unterschiedliche Art an innerer Verspannung, um damit selektiv die gewünschte Art an Verformung in den Kanalgebieten 253 hervorzurufen. Des weiteren enthält das dielektrische Material 271 eine Schicht 272, etwa ein Siliziumdioxidmaterial und dergleichen.
Bei der Herstellung des Halbleiterbauelements 200 können die Transistoren 250a, 250b auf er Grundlage gut etablierter Prozessstrategien hergestellt werden, beispielsweise unter Anwendung von Techniken, wie sie zuvor mit Bezug zu den Transistoren 150a, 150b der 1a und 1b beschrieben sind. Zu beachten ist, dass eine spezielle Gestaltung im Hinblick auf ein geeignetes Verteilen von Schaltungsstrukturelementen, etwa der Gateelektrodenstrukturen 260a, 260b im Hinblick auf die Strukturdichte nicht erforderlich ist auf Grund der verbesserten Prozessstrategie, um das Opfermaterial 262 freizulegen. Nach der Fertigstellung der grundlegenden Transistorstruktur wird der dielektrische Schichtstapel 270 hergestellt, indem geeignete Abscheide- und Strukturierungsschemata zur Herstellung der Schichten 271a, 271b eingesetzt werden. Zu beachten ist, dass eine oder beide Schichten 271a, 271b auf einer entsprechenden Ätzstoppbeschichtung (nicht gezeigt) hergestellt werden können, wenn dies als geeignet erachtet wird. In anderen Fällen wird ein Ätzstoppmaterial auf einem oder beiden Materialien 271a, 271b vor dem Abscheiden der dielektrischen Schicht 272 gebildet. Nach der Herstellung des dielektrischen Schichtstapels 270 wird ein Einebnungsprozess 204 ausgeführt, der einen Polierprozess enthalten kann, etwa einem chemisch-mechanischen Polier-(CMP)Prozess, um das Material der Schicht 272 selektiv in Bezug auf die Materialien 271a, 271b abzutragen. Beispielsweise ist eine Vielzahl an gut etablierten CMP-Rezepten verfügbar, um Siliziumdioxid selektiv zu siliziumnitridbasierten Materialien abzutragen, beispielsweise unter Anwendung fixierter Schleifstoffe in Verbindung mit geeignete ausgewählten Prozessparametern, wodurch ein hoher Grad an Gleichmäßigkeit über einzelne Chipgebiete und über das gesamte Substrat 201 hinweg erreicht wird. Geeignete Prozessparameter können daher auf der Grundlage gut etablierter Rezepte und auf der Grundlage von Experimenten und dergleichen ermittelt werden. Während des Abtragungsprozesses 204 wird somit eine eingeebnete Oberfläche 270s erhalten, wobei die Materialien 271a, 271b freigelegt werden und als effiziente Stoppschichten dienen.
2b zeigt schematisch das Halbleiterbauelemente 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Modifizierungsprozess 205, etwa ein Ionenimplantationsprozess, ausgeführt wird, um eine modifizierte oder geschädigte Zone 207m in dem dielektrischen Schichtstapel 270 zu erzeugen. Die geschädigte Zone 204m besitzt eine spezifizierte Dicke 207d, wobei jedoch zu beachten ist, dass ein gradueller Übergang zwischen dem modifizierten Bereich 207m und einem nicht-modifizierten Bereich 207m auf Grund der Natur des Modifizierungsprozesses 205 bestehen kann. Beispielsweise fällt in einem Ionenimplantationsprozess die Konzentration einer Implantationssorte innerhalb weniger Nanometer um eine oder zwei Größenordnungen, wobei dies von Implantationsparametern, der Implantationssorte und den Materialien des Schichtstapels 207 abhängt. In diesem Zusammenhang wird die Dicke 207d als ein Bereich erachtet, in welchem eine maximale Konzentration um zwei Größenordnungen abfällt. D. h., wenn beispielsweise eine maximale Konzentration einer Implanationssorte, die während des Prozesses 205 eingeführt wird, sich auf ungefähr 10¹⁹ pro cm³ beläuft, wird die Tiefe 207d als der Bereich definiert, in welchem die Konzentration gleich oder höher als 2¹⁷ pro cm³ ist. In einigen anschaulichen Ausführungsformen, wie dies beispielsweise in 2b gezeigt ist, beginnt die geschädigte Zone an der eingeebneten Oberfläche 207s und erstreckt sich in die Tiefe des Schichtstapels 270. In anderen anschaulichen Ausführungsformen wird die Tiefe 207d so festgelegt, dass diese zumindest der Oberfläche des Platzhaltermaterials 262 entspricht, d. h. einer Grenzfläche, die zwischen dem Material 262 und der Deckschicht 251 gebildet ist. In diesem Falle ist die Abtragsrate in der geschädigten Zone 270m bis hinab zu dem Material 262 erhöht, wodurch ein effizientes Freilegen während des nachfolgenden Prozessschrittes gelingt. In anderen anschaulichen Fällen ist auch ein gewisser Grad an Verringerung der Höhe der Gateelektrodenstrukturen 260a, 260b erwünscht, so dass die modifizierte Zone 270m sich in das Opfermaterial 262 hinein erstreckt.
Zu beachten ist, dass der Modifizierungsprozess 205 auf der Grundlage beliebiger geeigneter Prozessparameter ausgeführt wird, etwa einer Implantationsenergie und Dosis, wenn ein Implantationsprozess betrachtet wird, wobei diese Parameter effizient durch Ausführen eines Simulationsrechnung und/oder durch Experimente bestimmt werden können. Beispielsweise werden spezielle Prozessparameter für viele Implantationssorten, etwa Germanium, Silizium und dergleichen ermittelt. In einer anschaulichen Ausführungsform wird eine effiziente „Amorphisierung” erreicht, d. h. eine ausgeprägte Schädigung der Molekularstruktur der Materialien in der Zone 270m, indem Xenon als Implantationssorte verwendet wird, das für schwere Schäden bei einer moderat geringen Implantationsdosis sorgt, wodurch der Gesamtdurchsatz im Prozess 205 gesteigert wird. Es sollte beachtet werden, dass auf Grund der Natur des Prozesses 205 und des hohen Grades an Gleichmäßigkeit des vorhergehenden Einebnungsprozesses 204 (siehe 2a) auch die geschädigte und modifizierte Zone 270m mit einem hohen Grade an Gleichmäßigkeit über die Chipgebiete und über gesamte Substrate hinweg bereitgestellt werden kann.
2c zeigt schematisch das Halbleiterbauelement 200 während eines Materialabtragungsprozesses 203, um zumindest einen Teil der geschädigten Zone 270m (siehe 2b) abzutragen, wobei in der gezeigten Ausführungsform der Abtragungsprozess 203 einen Polierprozess umfasst. Zu diesem Zweck werden geeignete Prozessparameter angewendet, beispielsweise so gewählt, dass Materialien mit geringerer Härte im Vergleich zu Siliziumdioxidmaterialien und/oder Siliziumnitridmaterialien abgetragen werden, da die Abtragsrate der geschädigten Materialbereiche deutlich höher ist im Vergleich zu dem nicht modifizierten Bereich 270m. Es sollte beachtet werden, dass geeignete Prozessparameter effizient zum Ausführen von Experimenten mit Materialien, die einen gewünschten Grad an Schädigung besitzen, der durch den vorhergehenden Prozess 205 aus 2b hervorgerufen wird, ermittelt werden können. Während des Prozesses 203 können somit die Platzhaltermaterialien 262 effizient mit einem hohen Maß an Prozessgleichmäßigkeit unabhängig von der speziellen Strukturverteilung innerhalb des Substrats 201 freigelegt werden. D. h., auf Grund eines ausgeprägten Unterschieds in der Abtragsrate zwischen dem modifizierten Bereich und dem nicht modifizierten Bereich 270n sind strukturmusterabhängige Abtragsratenvariationen deutlich geringer insbesondere da der Bereich 270n als ein Stoppmaterial dient, in welchem eine ausgeprägte Erosion im Hinblick auf die Prozessparameter nicht auftritt, die zum Entfernen des modifizierten Bereichs, der die deutlich höhere Abtragsrate besitzt, angewendet werden. Folglich wird das Freilegen des Opfermaterials 262 zuverlässig erreicht, solange der modifizierte Bereich sich bis zu oder in das Material 262 erstreckt. Bei Bedarf kann auch ein gewisser Grad an Höhenreduzierung in einer gut steuerbaren Weise bewerkstelligt werden, indem die Tiefe 270d des modifizierten Bereichs 270m (siehe 2b) geeignet eingestellt wird.
2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen ein Materialabtragungsprozess 203a einen nasschemischen Ätzprozess enthält. D. h., auf Grund der Anwesenheit des modifizierten Bereichs 270m wird auch eine im Wesentlichen angeglichene Abtragsrate für die unterschiedlichen Materialien in dem Schichtstapel 270 auf der Grundlage einer Vielzahl von nasschemischen Ätzrezepten, etwa einer wässriger Flusssäure (HF), schwefliger Säure (H₃PO₄), HFEG, und dergleichen erreicht. In diesem Falle wird die modifizierte Zone 270m effizient entfernt, ohne dass ausgeprägte organische Kontaminationsstoffe erzeugt werden, während der Ätzprozess an und in dem nicht-modifizierten Bereich 270m angehalten werden kann, der somit als eine effiziente Ätzstoppschicht dient. In anderen anschaulichen Ausführungsformen wird eine Kombination der Prozesse 203 und 203a angewendet, beispielsweise indem zunächst ein Polierprozess angewendet wird und indem ein abschließender Bereich der Zone 270m durch einen nasschemischen Ätzschritt entfernt wird, der zusätzlich zu einer geeigneten Reinigung eines freiliegenden Oberflächenbereichs führt.
2e zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, ist der Schichtstapel 270 über den Transistoren 250a, 250b mit einer speziellen Oberflächentopographie ausgebildet, wie sie nach dem Abscheiden der Schicht 272 erhalten wird. In der gezeigten Ausführungsform werden ein oder mehrere Planarisierungsprozesse 204a, 204b, 204c angewendet, um eine eingeebnete Oberfläche bereitzustellen, ohne dass die Schichten 271a, 271b freigelegt werden. Z. B. repräsentiert der Abtragungsprozess 204a einen CMP-Prozess, der auf der Grundlage eines beliebigen geeigneten Prozessrezepts ausgeführt wird, um in effizienter Weise Material der Schicht 272, etwa in Form von Siliziumdioxid, zu entfernen. In diesem Falle wird der Abtragungsprozess 204a angehalten, nachdem eine gewünschte Menge des Materials von der Schicht 270 entfernt wurde. In anderen anschaulichen Ausführungsformen wird ein Einebnungsmaterial 273, etwa in Form eines Polymermaterials und dergleichen, vorgesehen, wodurch eine im Wesentlichen ebene Oberflächentopographie erhalten wird. Daraufhin wird ein isotroper Ätzprozess, etwa der Prozess 204b, oder ein anisotroper Prozess, der Prozess 204c, ausgeführt, in welchem eine Abtragsrate für die Einebnungsschicht 273 und die Schicht 272 im Wesentlichen gleich ist. Z. B. ist eine Vielzahl anisotroper Ätzrezepte im Hinblick auf Siliziumdioxid und geeignete Einebnungsmaterialien verfügbar, die auf der Grundlage von Aufschleudertechniken und dergleichen aufgebracht werden können. Zu beachten ist, dass die Anwesenheit von Polymerresten in diesem Falle weniger kritisch ist, da diese Reste effizient während der weiteren Bearbeitung entfernt werden können.
2f zeigt schematisch das Halbleiterbauelement 200 mit der eingeebneten Oberfläche 270s, die in dem Material 272 gebildet ist, d. h., eine Restdicke 272t ist weiterhin über den Materialien 271a, 271b nach dem Bilden der eingeebneten Oberfläche 270s vorhanden.
Auf der Grundlage der eingeebneten Oberfläche 270s wird die weitere Bearbeitung fortgesetzt, indem ein modifizierter Bereich gebildet wird, wie dies zuvor mit Bezug zu 2b erläutert ist, und zudem zumindest ein Teil der modifizierten Zone entfernt wird, um damit die Materialien 262 freizulegen, wie zuvor beschrieben ist.
2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird nach dem Freilegen des Platzhaltermaterials 262 in sehr gleichmäßiger Weise auf Grund des Vorsehens der modifizierten Zone, wie dies zuvor beschrieben ist, das Bauelement 200 einer reaktiven Ätzumgebung 206 unterworfen, die so eingerichtet ist, dass das Material 262 selektiv zu dem Versatzabstandshalter 251 und/oder Abstandshalterstruktur 252 und der Schicht 261 abgetragen wird. Wie zuvor erläutert ist, da das Material 262 ohne Verursachung einer ausgeprägten Kontamination mit organischen Materialien freigelegt ist, in einigen anschaulichen Ausführungsformen eine sehr selektive nasschemische Ätzchemie während des Prozesses 206 eingesetzt. Beispielsweise wird TMAH (Tetramethylammoniumhydroxid) bei erhöhter Temperatur und einer geeigneten Konzentration verwendet, wodurch effizient Siliziummaterial selektiv in Bezug auf Siliziumnitrid und Siliziumdioxid entfernt wird. Der Ätzprozess 206 kann ferner zuverlässig auf der Schicht 261 oder auf der Deckschicht 261c angehalten werden. Nach dem Ätzprozess 206 wird die weitere Bearbeitung, d. h. das Vorsehen geeigneter Metallsorten für das Einstellen der Austrittsarbeitsfunktionen der Gateelektrodenstrukturen 260a, 260b und das Füllen mit einem oder mehreren geeigneten metallenthaltenden Elektrodenmaterialien, auf der Grundlage sehr gleichmäßiger Prozessbedingungen fortgesetzt.
2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, enthält die Gateelektrodenstruktur 260a eine Materialschicht 264a, die eine Metallsorte zum geeigneten Einstellen der Austrittsarbeit enthält, etwa in Form von Aluminium, Lanthanum, Titan und dergleichen. Ferner ist ein metallenthaltendes Elektrodenmaterial 265a vorgesehen, beispielsweise in Form von Aluminium, Wolfram und dergleichen. In ähnlicher Weise enthält die Gateelektrodenstruktur 260b eine Materialschicht 264 zur Einstellung der Austrittsarbeit in Verbindung mit einem metallenthaltendem Elektrodenmaterial 265b. Zu beachten ist, dass eine der Gateelektrodenstrukturen 260a, 260b zusätzliche Materialien, etwa ein Barrierenmaterial, etwa in Form von Tantalnitrid und dergleichen, aufweisen kann, möglicherweise in Verbindung mit einer Metallsorte, die auch in der anderen Gateelektrodenstruktur 260a, 260b vorgesehen sein kann. Ferner können zwei unterschiedliche metallenthaltende Elektrodenmaterialien in einer oder beiden Gateelektrodenstrukturen 260a, 260b vorgesehen sein, was von der gesamten Prozessstrategie abhängt, die angewendet wird, um das Material 262 durch eine Sorte zur Austrittsarbeiteinstellung und ein metallenthaltendes Elektrodenmaterial zu ersetzen.
Das in 2h gezeigte Halbleiterbauelement 200 kann gemäß einer beliebigen geeigneten Fertigungsstrategie hergestellt werden, beispielsweise indem zunächst die Sorte zur Austrittsarbeitseinstellung für eine der Gateelektrodenstrukturen abgeschieden wird und indem ein Barrierenmaterial (nicht gezeigt) gebildet wird, woran sich ein Entfernen dieser Materialien von der anderen Gateelektrodenstruktur anschließt, woraufhin ein geeignetes Elektrodenmaterial abgeschieden wird. In anderen Fällen wird eine der Gateelektrodenstrukturen in geeigneter Weise maskiert, um die Sorte zur Austrittsarbeitseinstellung und ein metallenthaltendes Gateelektrodenmaterial in der anderen Gateelektrodenstruktur einzufüllen. Danach wird die Maske entfernt und die andere Gateelektrodenstruktur erhält die Sorte zur Austrittsarbeitseinstellung und das Elektrodenmaterial.
Es gilt also: Die vorliegende Erfindung stellt Techniken bereit, in denen ein Platzhaltermaterial, etwa ein Polysiliziummaterial und dergleichen, effizient in einer späten Fertigungsphase ersetzt werden kann, indem eine modifizierte Zone in einem eingeebneten dielektrischen Schichtstapel erzeugt wird, um eine deutlich höhere Abtragsrate in der modifizierten Zone während eines nachfolgenden Abtragungsprozesses zum Freilegen der Platzhaltermaterialien zu erreichen. Folglich wird eine höhere Flexibilität beim Vorsehen eines geeigneten Schaltungsaufbaus erreicht, wobei gleichzeitig eine bessere Prozessgleichmäßigkeit auf Grund des Vermeidens oder zumindest des deutlichen Verringerns von Materialerosion zwischen den Gateelektrodenstrukturen beim Freilegen des Opfermaterials erreicht wird. Somit können sehr effiziente nasschemische Ätzrezepte zum selektiven Entfernen des Opfermaterials angewendet werden, die ebenfalls zu einer besseren Prozessgleichmäßigkeit während der nachfolgenden Bearbeitung beitragen. Eine bessere Steuerbarkeit beim Verringern einer Gatehöhe wird bei Bedarf erreicht, selbst wenn das Freilegen des Opfergatematerials vollständig mittels eines CMP-Porzesses bewerkstelligt wird, da entsprechende Nachpolierzeiten deutlich kleiner sind oder deren Auswirkung verringert werden kann, ohne dass dies von der speziellen Schaltungsgestaltung abhängig ist.

Claims

Verfahren mit: Bilden eines dielektrischen Schichtstapels (270) über einer ersten Gateelektrodenstruktur (260a) eines ersten Transistors (250a) und über einer zweiten Gateelektrodenstruktur (260b) eines zweiten Transistors (250b), wobei die erste und die zweite Gateelektrodenstruktur (260a, 260b) eine Gateisolationsschicht (261) mit einem dielektrischen Material mit großem ε und ein Platzhaltermaterial (262), das über dem dielektrischen Material mit großem ε gebildet ist, aufweisen; Einebnen einer Oberflächentopographie des dielektrischen Schichtstapels (270), um eine eingeebnete Oberfläche (270s) bereitzustellen; Nach dem Einebnen der Oberflächentopographie, Bilden einer modifizierten Zone (270m) in dem dielektrischen Schichtstapel (270), die eine erhöhte Abtragsrate in Bezug auf einen nachfolgend auszuführenden Materialabtragungsprozess im Vergleich zu einem nicht modifizierten Bereich (270n) des dielektrischen Schichtstapels (270) besitzt; Ausführen des Materialabtragungsprozesses, um zumindest einen Teil der modifizierten Zone (270m) zu entfernen und um eine Oberfläche des Platzhaltermaterials (262) der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) freizulegen; und Ersetzen des Platzhaltermaterials (262) in der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) durch ein metallenthaltendes Elektrodenmaterial (265A, 2656).
Verfahren nach Anspruch 1, wobei Bilden des dielektrischen Schichtstapels (270) über der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) umfasst: Bilden einer ersten verspannungsinduzierenden Schicht (271a) über der ersten Gateelektrodenstruktur (260a) zur Induzierung einer Verspannung in einem Kanalgebiet des ersten Transistors (250a), Bilden einer zweiten verspannungsinduzierenden Schicht (271b) über der zweiten Gateelektrodenstruktur (260b) zur Induzierung einer Verspannung in einem Kanalgebiet (253) des zweiten Transistors (250b) und Bilden eines dielektrischen Zwischenschichtmaterials (272) über der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b).
Verfahren nach Anspruch 1, wobei Bilden der modifizierten Zone (270m) des dielektrischen Schichtstapels (270) Ausführen eines Implantationsprozesses umfasst.
Verfahren nach Anspruch 3, wobei der Ionenimplantionsprozess unter Anwendung von Xenon als Implantationssorte ausgeführt wird.
Verfahren nach Anspruch 1, wobei Entfernen der modifizierten Zone (270m) Ausführen eines nasschemischen Ätzprozesses umfasst.
Verfahren nach Anspruch 5, wobei der nasschemische Ätzprozess unter Anwendung von Flusssäure (HF) und/oder schwefliger Säure (H₃PO₄) ausgeführt wird.
Verfahren nach Anspruch 1, wobei Entfernen der modifizierten Zone (270m) Ausführen eines Einebnungsprozesses (204) umfasst.
Verfahren nach Anspruch 2, wobei Einebnen der Oberflächentopographie umfasst: Ausführen eines Einebnungsprozesses (204) und Verwenden der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b) als Stoppschichten zum Steuern des Einebnungsprozesses (204).
Verfahren nach Anspruch 2, wobei Einebnen der Oberflächentopographie umfasst: Ausführen eines Einebnungsprozesses (204) und Unterbrechen des Einebnungsprozesses beim Freilegen der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b).
Verfahren nach Anspruch 1, wobei Ersetzen des Platzhaltermaterials (262) umfasst: Entfernen des Platzhaltermaterials (262) durch Ausführen eines nasschemischen Ätzprozesses und Einbau einer ersten Metallsorte in die erste Gateelektrodenstruktur (260a), um eine erste Austrittsarbeit zu erhalten, und Einbringen einer zweiten Metallsorte in die zweite Gateelektrodenstruktur (260b), um eine zweite Austrittsarbeit zu erhalten.
Verfahren nach Anspruch 1, wobei sich die modifizierte Zone (270m) von der eingeebneten Oberfläche zu dem Platzhaltermaterial (262) der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) erstreckt.
Verfahren mit: Bilden einer ersten verspannungsinduzierenden Schicht (271a) über einer ersten Gateelektrodenstruktur (260a) zur Induzierung einer Verspannung in einem Kanalgebiet (253) eines ersten Transistors (250a) und Bilden einer zweiten verspannungsinduzierenden Schicht (271b) über einer zweiten Gateelektrodenstruktur (260b) zur Induzierung einer Verspannung in einem Kanalgebiet (253) eines zweiten Transistors (250b) eines Halbleiterbauelements; Bilden einer eingeebneten dielektrischen Materialschicht (272) über zumindest einem Teil der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b); Ausführen eines Ionenimplantationsprozesses, um eine Implantationssorte in einen Teil der eingeebneten dielektrischen Materialschicht (272) und einen Teil der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b) einzubringen; Ausführen eines Materialabtragungsprozesses nach dem Ionenimplantionsprozess, um ein Opfermaterial (262) der ersten und der zweiten Gateelektrodenstruktur (260a, 260b) freizulegen; und Ersetzen des Opfermaterials (262) durch metallenthaltendes Elektrodenmaterial (265a, 265b).
Verfahren nach Anspruch 12, wobei Ausführen des Materialabtragungsprozesses Ausführen eines nasschemischen Ätzprozesses umfasst.
Verfahren nach Anspruch 13, wobei der nasschemische Ätzprozess unter Anwendung von Flusssäure und/oder schwefliger Säure ausgeführt wird.
Verfahren nach Anspruch 12, wobei Ausführen des Materialabtragungsprozesses Ausführen eines Einebnungsprozesses umfasst.
Verfahren nach Anspruch 12, wobei Bilden der eingeebneten dielektrischen Materialschicht (272) umfasst: Bilden der dielektrischen Materialschicht (272) über der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b) und Ausführen eines Einebnungsprozesses unter Anwendung der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b) zum Steuern des Einebnungsprozesses.
Verfahren nach Anspruch 12, wobei Bilden der eingeebneten dielektrischen Materialschicht (272) umfasst: Bilden der dielektrischen Materialschicht (272) über der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b) und Entfernen von Material der dielektrischen Materialschicht (272) ohne Freiliegen der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b).
Verfahren nach Anspruch 17, wobei Bilden der eingeebneten dielektrischen Materialschicht (272) ferner umfasst: Bilden eines Einebnungsmaterials, insbesondere in Form eines Polymermaterials, und Entfernen des Einebnungsmaterials und eines Teils der dielektrischen Materialschicht (272).
Verfahren mit: Einebnen eines dielektrischen Materials (272), das über einer ersten verspannungsinduzierenden Schicht (271a) zur Induzierung einer Verspannung in einem ersten Kanalgebiet (253) eines ersten Transistors (250a) mit einer zweiten verspannungsinduzierenden Schicht (271b) zur Induzierung einer Verspannung in einem Kanalgebiet (253) eines zweiten Transistors (250b) gebildet ist, um einen Teil der ersten verspannungsinduzierenden Schicht (271a), der über einer ersten Gateelektrodenstruktur (260a) gebildet ist, und einen Teil der zweiten verspannungsinduzierenden Schicht (271b), der über einer zweiten Gateelektrodenstruktur (260b) gebildet ist, freizulegen; Implantieren einer Implantationssorte in das dielektrische Material und die Teile der ersten und zweiten verspannungsinduzierenden Schicht (271a, 271b) nach dem Einebnen des dielektrischen Materials (272); und Entfernen von Material des dielektrischen Materials (272) und der ersten und der zweiten verspannungsinduzierenden Schicht (271a, 271b), um ein Opfermaterial (262) der ersten und der zweiten Gateeleektrodenstruktur (260a, 260b) freizulegen, wobei das entfernte Material zumindest einen Teil der Implantationssorte enthält.
Verfahren nach Anspruch 19, wobei Entfernen des Materials Ausführen eines nasschemischen Ätzprozesses umfasst.
Verfahren nach Anspruch 19, wobei Entfernen des Materials Ausführen eines Polierprozesses umfasst.
Verfahren nach Anspruch 19, das ferner umfasst: Ersetzen des Opfermaterials (262) durch ein metallenthaltendes Elektrodenmaterial (265).