[go: up one dir, main page]

CN111816227A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN111816227A
CN111816227A CN202010541595.7A CN202010541595A CN111816227A CN 111816227 A CN111816227 A CN 111816227A CN 202010541595 A CN202010541595 A CN 202010541595A CN 111816227 A CN111816227 A CN 111816227A
Authority
CN
China
Prior art keywords
memory
row
column
selection unit
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010541595.7A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010541595.7A priority Critical patent/CN111816227A/zh
Publication of CN111816227A publication Critical patent/CN111816227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Dram (AREA)

Abstract

本发明涉及半导体集成电路制造技术领域，具体涉及一种半导体存储器件。半导体存储器件包括：存储阵列，存储阵列包括若干列存储片元组，每列存储片元组中包括至少一列存储片元，一列存储片元引出一组位线；第一列选单元，第一列选单元位于存储阵列的第一侧；第二列选单元，第二列选单元位于与第一侧相对的第二侧；各列存储片元组，通过对应的位线，按组依次交替连接在第一列选单元，第二列选单元上；连接到第一列选单元上的存储片元组，通过第一列选单元，连接到第一输入/输出电路对应的接口；连接到第二列选单元上的存储片元组，通过第二列选单元，连接到第二输入/输出电路对应的接口。

Description

半导体存储器件
技术领域
本发明涉及半导体集成电路制造技术领域，具体涉及一种半导体存储器件。
背景技术
随着集成电路制造技术的不断发展，半导体存储芯片正在实现更高的速度和集成。存储芯片的制造商正努力通过减小存储芯片的尺寸而改进存储单元和与该存储单元连接的外围电路的设计和制造。在外围电路区的电路线布线技术对于集成电路的微型化水平具有重要的影响。
在相关技术中，半导体存储器件包括存储阵列、行译码单元、列译码单元和输入输出电路；存储阵列的位线被按序号上下奇偶分布，即序号为奇数的位线向上连接列译码单元，序号为偶数的位线向下连接列译码单元。
由于列译码单元还需连接输入输出电路，将位线对应分配给不同的接口，在列译码单元接收到列选信号时能够选通对应的位线，以使得对应的接口与所选通的位线之间形成信号通路。然而上述相关技术中的半导体存储器件，其位线布线结构使得列译码单元在将位线对应分配给不同的接口时，出现线道浪费的问题。
发明内容
本发明提供了一种半导体存储器件，可以解决相关技术中数据线线道浪费的问题的问题。
一种半导体存储器件，所述半导体存储器件包括：
存储阵列，所述存储阵列包括若干列存储片元组，每列所述存储片元组中包括至少一列存储片元，一列所述存储片元引出一组位线；
第一列选单元，所述第一列选单元位于所述存储阵列的第一侧；
第二列选单元，所述第二列选单元位于与所述第一侧相对的第二侧；
各列所述存储片元组，通过对应的位线，按组依次交替连接在第一列选单元，第二列选单元上；连接到所述第一列选单元上的所述存储片元组，通过所述第一列选单元，连接到第一输入/输出电路对应的接口；连接到所述第二列选单元上的所述存储片元组，通过所述第二列选单元，连接到第二输入/输出电路对应的接口。
可选地，所述半导体存储器件包括多条按照次序排列的接口；所述第一输入/输出电路包括序号为奇数的多个接口，所述第二输入/输出电路包括序号为偶数的多个接口。
可选地，所述第一列选单元和第二列选单元均包括多个位线选择开关；
每个所述位线选择开关的一端对应连接一条位线，另一端连接对应的接口，所述位线选择开关还包括能够接收位线选择信号的控制端。
可选地，所述第一列选单元和第二列选单元能够通过位线选择信号选择对应的位线。
可选地，连接一列所述存储片元组的各个位线选择开关，其另一端相连形成一公共节点，所述接口连接对应的公共节点。
可选地，一列所述存储片元包括至少两列存储单元，每列所述存储单元包括多行存储位元。
可选地，所述半导体存储器件还包括行选单元；所述行选单元包括若干条字线，一条所述字线对应连接所述存储阵列中的一行存储位元，用于选择对应存储位元所在的行。
本发明技术方案，至少包括如下优点：本申请提供的半导体存储器件能够在保证外围电路连接的情形下，能够节省数据线的线道
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的半导体存储器件原理图；
图2是本申请实施例提供的位线、列选单元和输入/输出电路连接的示意图；
图3是本申请实施例提供的第一列选单元和第一输入/输出电路连接的示意图；
图4是相关技术中的半导体存储器件原理图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供一种半导体存储器件，该半导体存储器件包括：存储阵列，该存储阵列包括若干列存储片元组，每列该存储片元组中包括至少一列存储片元，一列该存储片元引出一组位线。
第一列选单元，该第一列选单元位于该存储阵列的第一侧。
第二列选单元，该第二列选单元位于与该第一侧相对的第二侧。
各该存储片元组，通过对应的位线，按组依次交替连接在第一列选单元，第二列选单元上；连接到该第一列选单元上的该存储片元组，通过该第一列选单元，连接到第一输入/输出电路对应的接口；连接到该第二列选单元上的该存储片元组，通过该第二列选单元，连接到第二输入/输出电路对应的接口。
参照图1，其示出了本申请实施例提供的半导体存储器件原理图，如图1所示，该半导体存储器件包括：
存储阵列100，该存储阵列100包括若干列存储片元组，每列所述存储片元组中包括两列存储片元，一列所述存储片元引出一组位线，一组位线有三根。以第一存储片元组110为例，该第一存储片元组110包括两列存储片元，分别为第一存储片元111和第二存储片元112。
其中，该第一存储片元111包括一列第一存储单元1111和一列第二存储单元1112，该第一存储单元1111和第二存储单元1112均包括若干行存储位元。该第一存储片元111引出第一位线BL1、第二位线BL2和第三位线BL3；该第一存储单元1111连接第一位线BL1和第二位线BL2，该第二存储单元1112连接第二位线BL2和第三位线BL3；其中，第一存储单元1111和第二存储单元1112共用第二位线BL2。
继续参照图1，以第一存储单元1111上的第一存储位元M1，第二存储单元1112上的第二存储单元M2为例，该第一存储位元M1和第二存储单元M2均包括第一存储位C1和第二存储位C2，该第一存储位元M1的第一存储位C1连接第一位线BL1，第一存储位元M1的第二存储位C2连接第二位线BL2；第二存储单元M2的第一存储位C1连接第三位线BL3，第二存储单元M2的第二存储位C2连接第二位线BL2，第一存储位元M1和第二存储单元M2共用接第二位线BL2。
继续参照图1，第二存储片元112也包括两列存储单元，从第二存储片元112引出位线分别为位线BL4、BL5和BL6，其中位线BL5为第二存储片元112的两列存储单元共用位线。
可以理解的是，存储阵列100的最小单位为存储位元，图1所示的存储阵列100中包括按行、列排布的存储位元，每列存储位元形成一列存储单元，每两列存储单元形成一列存储片元，每两列存储片元形成一列存储片元组。
该半导体存储器件还包括行选单元400，该行选单元400包括若干条字线，如图1所示字线WL1、WL2、WL3、WL4......WLm，每条字线对应连接该存储阵列中的每一行存储位元，即存储阵列中的每一行存储位元共用一条字线。
本实施例中，半导体存储器件包括多条按照次序排列的接口，如图1中所示的I/01、I/02、I/03、I/04、I/05、I/06；第一输入/输出电路310包括序号为奇数的多个接口，如图1中所示的I/01、I/03、I/05，第二输入/输出电路320包括序号为偶数的多个接口，如图1中所示的I/02、I/04、I/06。
第一列选单元210位于存储阵列100的下侧，第二列选单元220位于存储阵列100的上侧，即本实施例中存储阵列100的下侧为第一侧，上侧为第二侧。
存储片元组按照次序排列，包括依次排列的第一存储片元组、第二存储片元组、第三存储片元组、第四存储片元组、第五存储片元组、第六存储片元组等。各存储片元组中的位线连接到对应序号的接口。
继续参照图1，第一存储片元组110中的位线BL1、BL2、BL3、BL4、BL5和BL6均连接到第一列选单元210，并通过第一列选单元210连接到第一输入/输出电路310的接口I/O1。第二存储片元组120中的位线BL7、BL8、BL9、BL10、BL11和BL12均连接到第二列选单元220，并通过第二列选单元220连接到第二输入/输出电路320的接口I/O2，以此类推(图中未显示)第三存储片元组中的位线通过第一列选单元连接到第一输入/输出电路的接口I/O3，第四存储片元组中的位线通过第二列选单元连接到第二输入/输出电路的接口I/O4，第五存储片元组中的位线通过第一列选单元连接到第一输入/输出电路的接口I/O5，第六存储片元组中的位线通过第二列选单元连接到第二输入/输出电路的接口I/O6等。
参照图2，其示出了本申请实施例提供的位线、列选单元和输入/输出电路连接的示意图。
如图2所示，存储阵列从左至右依次被划分为包括若干列存储片元组，每列存储片元组包括六个位线；第一列选单元和第一输入/输出电路位于存储阵列的下方，第二列选单元和第二输入/输出电路位于存储阵列的上方，该第一列选单元连接第一输入/输出电路，该第二列选单元连接第二输入/输出电路，第一输入/输出电路中包括序号为奇数的多个接口，第二输入/输出电路包括序号为偶数的多个接口；可选地，第一输入/输出电路中包括序号为偶数的多个接口，第二输入/输出电路包括序号为奇数数的多个接口。各列存储片元组的六条位线，按存储片元组从左至右次序，依次交替连接第一列选单元，第二列选单元，使得相邻两列存储片元组分别连接第一列选单元，第二列选单元。
继续参照图2，若干列存储片元组包括从左至右依次排布的第一存储片元组110、第二存储片元组120、第三存储片元组130和第四存储片元组140等。第一存储片元组110包括六个位线，分别为位线BL1、BL2、BL3、BL4、BL5和BL6；第二存储片元组120包括六个位线，分别为位线BL7、BL8、BL9、BL10、BL11和BL12；第三存储片元组130包括六个位线，分别为位线BL13、BL14、BL15、BL16、BL17和BL18；第四存储片元组140包括六个位线，分别为位线BL19、BL20、BL21、BL22、BL23和BL24。其中，第一存储片元组110的六个位线，和，第三存储片元组130的六个位线，向下连接第一列选单元210；第二存储片元组120的六个位线，和，第四存储片元组140的六个位线，向下连接第二列选单元220。
本实施例中，第一列选单元和第二列选单元均包括多个位线选择开关；
每个位线选择开关的一端对应连接一条位线，另一端连接对应的接口，位线选择开关还包括能够接收位线选择信号的控制端。
第一列选单元和第二列选单元能够通过位线选择信号选择对应的位线。
连接一列所述存储片元组的各个位线选择开关，其另一端相连形成一公共节点，所述接口连接对应的公共节点。
参照图3，其示出了本申请实施例提供的第一列选单元和第一输入/输出电路连接的示意图。
如图3所示，图3中仅展示了的第一存储片元组110和第三存储片元组130的位线，省略了其他存储片元组的位线。
其中，第一存储片元组110包括六个位线，分别为位线BL1、BL2、BL3、BL4、BL5和BL6，第一列选单元210中包括与第一存储片元组110的位线连接的第一位线选择开关组211，该第一位线选择开关组211包括位线选择开关C1、C2、C3、C4、C5和C6，该位线选择开关均包括第一连接端、第二连接端和控制端，位线选择开关的控制端用于连接位线选择信号以选择对应的位线；在第一位线选择开关组211中，各位线选择开关的第一连接端对应连接第一存储片元组110的各位线，第二连接端相连并连接到第一输入/输出电路310的第一接口I/O1。
图3中的第三存储片元组130包括六个位线，分别为位线BL13、BL14、BL15、BL16、BL17和BL18，第一列选单元210中包括与第三存储片元组130的位线连接的第三位线选择开关组213，该第三位线选择开关组213包括位线选择开关C13、C14、C15、C16、C17和C18，该位线选择开关均包括第一连接端、第二连接端和控制端，位线选择开关的控制端用于连接位线选择信号以选择对应的位线；在第三位线选择开关组213中，各位线选择开关的第一连接端对应连接第三存储片元组130的各位线，第二连接端相连并连接到第一输入/输出电路310的第三接口I/O3。
需要解释的是，对于第二位线选择开关组、第四位线选择开关组等序号为偶数的选择开关组位于第二列选单元中，其结构可参照图3所示，在此不作赘述。
图4为相关技术中的半导体存储器件原理图。如图4所示，在相关技术中，半导体存储器件包括存储阵列、行译码单元、列译码单元和输入输出电路；存储阵列的位线被按序号上下奇偶分布，即序号为奇数的位线向上连接列译码单元，序号为偶数的位线向下连接列译码单元。
其中列译码单元包括多个列选通单元，如第一列选通单元，第x列选通单元。存储阵列的位线被按序号上下奇偶分布，即序号为奇数的位线向上连接列译码单元，序号为偶数的位线向下连接列译码单元。
如图4所示，以位线BL1至位线BL12的布线结构为例。位线BL1、BL3、BL5、BL7、BL9和BL11六条位线向下连接第一列选通单元，位线BL2、BL4、BL6、BL8、BL10和BL12六条位线向上连接第一列选通单元，其中位线BL1、BL2和BL3，位线BL4、BL5和BL6，位线BL7、BL8和BL9，位线BL10、BL11和BL12分别对应连接在一列存储片元上，位线BL1至位线BL12通过第一列选通单元连接到输入输出电路的第一接口I/O1上。
由此可以看出，列译码单元连接输入输出电路，将位线对应分配给不同的接口，在列译码单元接收到列选信号时能够选通对应的位线，以使得对应的接口与所选通的位线之间形成信号通路。然而上述相关技术中的半导体存储器件，其位线布线结构使得列译码单元在将位线对应分配给不同的接口时，出现连接接口的数据线线道浪费的问题。
对比图1～图3所示的本申请实施例提供的半导体存储器件，与图4所示的相关技术中的半导体存储器件，可以看出，本申请实施例提供的半导体存储器件能够在保证外围电路连接的情形下，能够节省数据线的线道。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种半导体存储器件，其特征在于，所述半导体存储器件包括：
存储阵列，所述存储阵列包括若干列存储片元组，每列所述存储片元组中包括至少一列存储片元，一列所述存储片元引出一组位线；
第一列选单元，所述第一列选单元位于所述存储阵列的第一侧；
第二列选单元，所述第二列选单元位于与所述第一侧相对的第二侧；
各列所述存储片元组，通过对应的位线，按组依次交替连接在第一列选单元，第二列选单元上；连接到所述第一列选单元上的所述存储片元组，通过所述第一列选单元，连接到第一输入/输出电路对应的接口；连接到所述第二列选单元上的所述存储片元组，通过所述第二列选单元，连接到第二输入/输出电路对应的接口。
2.如权利要求1所述的半导体存储器件，其特征在于，所述半导体存储器件包括多条按照次序排列的接口；所述第一输入/输出电路包括序号为奇数的多个接口，所述第二输入/输出电路包括序号为偶数的多个接口。
3.如权利要求1所述的半导体存储器件，其特征在于，所述第一列选单元和第二列选单元均包括多个位线选择开关；
每个所述位线选择开关的一端对应连接一条位线，另一端连接对应的接口，所述位线选择开关还包括能够接收位线选择信号的控制端。
4.如权利要求3所述的半导体存储器件，其特征在于，所述第一列选单元和第二列选单元能够通过位线选择信号选择对应的位线。
5.如权利要求3所述的半导体存储器件，其特征在于，连接一列所述存储片元组的各个位线选择开关，其另一端相连形成一公共节点，所述接口连接对应的公共节点。
6.如权利要求1所述的半导体存储器件，其特征在于，一列所述存储片元包括至少两列存储单元，每列所述存储单元包括多行存储位元。
7.如权利要求6所述的半导体存储器件，其特征在于，所述半导体存储器件还包括行选单元；所述行选单元包括若干条字线，一条所述字线对应连接所述存储阵列中的一行存储位元，用于选择对应存储位元所在的行。
CN202010541595.7A 2020-06-15 2020-06-15 半导体存储器件 Pending CN111816227A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010541595.7A CN111816227A (zh) 2020-06-15 2020-06-15 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010541595.7A CN111816227A (zh) 2020-06-15 2020-06-15 半导体存储器件

Publications (1)

Publication Number Publication Date
CN111816227A true CN111816227A (zh) 2020-10-23

Family

ID=72846274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010541595.7A Pending CN111816227A (zh) 2020-06-15 2020-06-15 半导体存储器件

Country Status (1)

Country Link
CN (1) CN111816227A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485426A (en) * 1993-08-14 1996-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device having a structure for driving input/output lines at a high speed
US6088284A (en) * 1998-01-31 2000-07-11 Lg Semicon Co., Ltd. Memory chip having multiple input/output system
CN1421870A (zh) * 2001-11-28 2003-06-04 富士通株式会社 半导体存储器件
CN101089999A (zh) * 1999-03-19 2007-12-19 株式会社东芝 半导体存储装置
CN101101785A (zh) * 2006-07-05 2008-01-09 松下电器产业株式会社 半导体存储装置、以及其读取方法和读取电路
US20080068909A1 (en) * 2006-09-20 2008-03-20 Elpida Memory, Inc. Semiconductor device
US20090043973A1 (en) * 2007-08-10 2009-02-12 Hynix Semiconductor Inc. Phase change memory device
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列
CN105469823A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 存储器阵列

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485426A (en) * 1993-08-14 1996-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device having a structure for driving input/output lines at a high speed
US6088284A (en) * 1998-01-31 2000-07-11 Lg Semicon Co., Ltd. Memory chip having multiple input/output system
CN101089999A (zh) * 1999-03-19 2007-12-19 株式会社东芝 半导体存储装置
CN1421870A (zh) * 2001-11-28 2003-06-04 富士通株式会社 半导体存储器件
CN101101785A (zh) * 2006-07-05 2008-01-09 松下电器产业株式会社 半导体存储装置、以及其读取方法和读取电路
US20080068909A1 (en) * 2006-09-20 2008-03-20 Elpida Memory, Inc. Semiconductor device
US20090043973A1 (en) * 2007-08-10 2009-02-12 Hynix Semiconductor Inc. Phase change memory device
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列
CN105469823A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 存储器阵列

Similar Documents

Publication Publication Date Title
KR102393976B1 (ko) 반도체 메모리 소자
US8431969B2 (en) Interconnection structure of three-dimensional semiconductor device
US3704455A (en) 3d-coaxial memory construction and method of making
CN106252331B (zh) 使用解码器/编码器的硅通孔冗余方案及结构
US20140056072A1 (en) 3d memory array with read bit line shielding
US11844210B2 (en) Storage device and manufacturing method thereof
TWI815217B (zh) 半導體裝置及其製備方法
KR20130123972A (ko) 안티퓨즈 메모리 셀 어레이를 포함한 메모리 장치 및 메모리 시스템
CN111211126A (zh) 三维存储器及其形成方法
KR900007741B1 (ko) 반도체 기억장치
CN111816227A (zh) 半导体存储器件
US7652904B2 (en) Semiconductor memory device having plural memory cell arrays
USRE44699E1 (en) Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
EP0119002A2 (en) Semiconductor memory device
US5841728A (en) Hierarchic memory device having auxiliary lines connected to word lines
CN100580801C (zh) 具有非矩形存储条的存储芯片结构以及用于布置存储条的方法
CN113934372B (zh) 存储器及其控制系统
JPH0752758B2 (ja) 半導体読出し専用メモリ
US11605640B1 (en) Storage device and manufacturing method thereof
KR100661019B1 (ko) 광 메모리 칩
US6870752B2 (en) High density mask ROM having flat-type bank select
CN103378073B (zh) 半导体结构及其制造方法
CN1321460C (zh) 具有平坦式区块选择晶体管的非挥发性存储器阵列结构
KR0172354B1 (ko) 칩 면적을 축소하기 위한 반도체 메모리 장치의 레이아웃
US6798681B2 (en) Dram

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023

RJ01 Rejection of invention patent application after publication