[go: up one dir, main page]

CN111755527A - 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 - Google Patents

一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 Download PDF

Info

Publication number
CN111755527A
CN111755527A CN202010728841.XA CN202010728841A CN111755527A CN 111755527 A CN111755527 A CN 111755527A CN 202010728841 A CN202010728841 A CN 202010728841A CN 111755527 A CN111755527 A CN 111755527A
Authority
CN
China
Prior art keywords
region
epitaxial layer
layer
thickness
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010728841.XA
Other languages
English (en)
Inventor
史田超
乔庆楠
朱继红
史文华
彭强
吴良虎
李晓东
朱小飞
左万胜
张晓洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Qidi Semiconductor Co ltd
Original Assignee
Wuhu Qidi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Qidi Semiconductor Co ltd filed Critical Wuhu Qidi Semiconductor Co ltd
Priority to CN202010728841.XA priority Critical patent/CN111755527A/zh
Publication of CN111755527A publication Critical patent/CN111755527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示了一种集成肖特基二极管结构SiC MOSFET器件，自下而上包括漏极、SiC衬底、N‑外延层，P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个P阱结构之间设有JEFT区，JEFT区的上表面设有第一N型区域，第一N型区域的上表面设有栅介质层，栅介质层上方设有多晶硅介质层，N+接触区和P+接触区的上表面设有源级，源极旁设有第二N型区域，第二N型区域上面设有肖特基金属。本发明的MOSFET器件能够提升器件电流能力，提高二极管的反向耐压以及抗浪涌能力，省去一次光刻工艺步骤，提高了芯片的集成度和可靠性，另外降低了芯片的面积和制作成本。

Description

一种集成肖特基二极管结构SiC MOSFET器件及其制作方法
技术领域
本发明涉及功率器件技术领域，尤其涉及集成肖特基二极管结构SiC MOSFET器件。
背景技术
以碳化硅SiC、氮化镓GaN、砷化镓GaAs为代表的宽禁带半导体具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、使其倍受人们的关注。SiC可以通过热氧化得到氧化物材料(SiO2)，从而使得基于SiC材料的MOSFET器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOSFET和IGBT)兼容性好，是备受瞩目的新型电力开关器件，具有极为突出的潜力和优势。
MOSFET器件一般会在外部通过反并联的形式并联一个SBD器件，但通常反并联不利于总芯片面积的降低，同时电路之间的电路连接也会增加电路的寄生效应，并且由于工艺复杂，导致制造成本高，因此未来发展方向是MOSFET器件内部集成SBD器件，从而达到缩小总芯片面积，降低制造成本和封装复杂度的目的。
发明内容
本发明所要解决的技术问题是实现一种新型的集成JBS二极管结构的SiC MOSFET器件结构，其结构易于生产，能够降低器件的生产成本。
为了实现上述目的，本发明采用的技术方案为：一种集成肖特基二极管结构SiCMOSFET器件，所述SiC MOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。
所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。
所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。
一种集成肖特基二极管结构SiC MOSFET器件的制作方法，包括以下步骤：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域，对源级旁边的P-外延层进行N型离子注入形成第二N型区域；
步骤6、高温退火；
步骤7、在第一N型区域上制作栅介质层；
步骤8、在栅介质层上制作多晶硅介质层；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极金属及集成肖特基区域上方制作肖特基金属。
所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
所述步骤5中，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触。
本发明的MOSFET器件结构沟道区域通过外延方式形成，能够有效提升器件沟道迁移率，降低器件导通电阻。同时对JEFT上面P外延区进行N型注入反型，提升器件电流能力，集成的二极管结构为JBS结构，提高了二极管的反向耐压以及抗浪涌能力，对P型外延层JEFT区域和PN结结构进行一次光刻反型，省去一次光刻工艺步骤，实现MOSFET器件集成反并联二极管的设计目的，提高了芯片的集成度和可靠性，另外降低了芯片的面积和制作成本。
附图说明
下面对本发明说明书中每幅附图表达的内容及图中的标记作简要说明：
图1为集成肖特基二极管结构SiC MOSFET器件结构示意图；
上述图中的标记均为：1、漏极；2、SiC衬底；3、N-外延层3；4、P阱结构；5、N+接触区5；6、P+接触区；7、第一N型区域；8、第二N型区域；9、多晶硅介质层；10、栅介质层；11、隔离介质；12、源级；13、肖特基金属。
具体实施方式
下面对照附图，通过对实施例的描述，本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
如图1所示集成肖特基二极管结构SiC MOSFET器件的截面图，器件最底层为漏极1；
制作在漏极1之上的层关系依次如下：
1、漏极1是制作在SiC衬底2背面的2、SiC衬底2：SiC衬底2的上表面设有N-外延层3，N-外延层3掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；
3、N-外延层3：N-外延层3的上表面通过离子注入形成构成两个P阱结构4，两个P阱结构4之间的N-外延层3区域为JEFT区，其中P阱结构4的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；
4、接触区和N型区域：接触区位于P阱结构4的上表面，接触区由相互紧邻的N+接触区5和P+接触区6构成，其中，P+接触区6厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，N+接触区5厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3。；
N型区域包括第一N型区域7和第二N型区域8，JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域7，其中P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm，源极旁设有对P-外延层进行反型构成的第二N型区域8；由P-外延层部分反型构成第一N型区域7和第二N型，第一N型区域7和第二N型区域8的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3；
5、栅介质层10：栅介质层10位于第一N型区域7的上表面设，栅介质层10为SiO2氧化层，SiO2氧化层的厚度为50-80nm；
6、肖特基金属13，肖特基金属13位于第二N型区域8的上表面；
7、源级12：N+接触区5和P+接触区6的上表面设有源级12；
8、多晶硅介质层9，多晶硅介质层9位于栅介质层10的上表面，多晶硅介质层9厚度为0.3-0.6μm；
9、隔离介质11：多晶硅介质层9、源级12和肖特基金属13外设有隔离介质11，隔离介质11为Si3N4，厚度为0.5μm～1μm。
制作上述集成肖特基二极管结构SiC MOSFET器件的制作方法，包括以下步骤：
步骤1、在SiC衬底2上制作N-外延层3，在SiC衬底2上利用外延方式形成N-外延层3；
步骤2、在N-外延层3上进行离子注入形成两个P阱结构4，两个P阱结构4之间构成JEFT区，其中，P阱结构4的制作优选：在N-外延层3上进行三到四次Al离子箱式注入，形成P阱结构4；
步骤3、在P阱结构4上方形成二次外延层P-外延层，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；
步骤4、对P阱结构4上方的P-外延层进行离子注入形成P+接触区6和N+接触区5；其中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构4上P-外延层进行三到四次离子注入Al离子注入形成P+接触区6，在每个P阱结构4上P-外延层进行三到四次N离子注入形成N+接触区5；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域7，对源级12旁边的P-外延层进行N型离子注入形成第二N型区域8，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域。
步骤6、高温退火：去除注入掩膜层，进行RCA清洗，晶圆表面进行溅射形成C膜，进行退火工艺，退火温度为1550～1900℃。
步骤7、在第一N型区域7上制作栅介质层10，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
步骤8、在栅介质层10上制作多晶硅介质层9，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
步骤9、在SiC衬底2背面制作漏极1，所述SiC衬底2背面淀积金属Ag/Ni/Ti，形成背面漏极1金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属13，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触；
步骤10、在P+接触区6和N+接触区5上制作源极金属及集成肖特基区域上方制作肖特基金属13。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (10)

1.一种集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述SiC MOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。
2.根据权利要求1所述的集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。
3.根据权利要求1或2所述的集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。
4.一种如权利要求1、2或3所述集成肖特基二极管结构SiC MOSFET器件的制作方法，其特征在于：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域，对源级旁边的P-外延层进行N型离子注入形成第二N型区域；
步骤6、高温退火；
步骤7、在第一N型区域上制作栅介质层；
步骤8、在栅介质层上制作多晶硅介质层；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极金属及集成肖特基区域上方制作肖特基金属。
5.根据权利要求4所述的制作方法，其特征在于：所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
6.根据权利要求4所述的制作方法，其特征在于：所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
7.根据权利要求4所述的制作方法，其特征在于：所述步骤5中，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
8.根据权利要求4所述的制作方法，其特征在于：所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
9.根据权利要求4所述的制作方法，其特征在于：所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
10.根据权利要求4所述的制作方法，其特征在于：所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触。
CN202010728841.XA 2020-07-23 2020-07-23 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 Pending CN111755527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010728841.XA CN111755527A (zh) 2020-07-23 2020-07-23 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010728841.XA CN111755527A (zh) 2020-07-23 2020-07-23 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法

Publications (1)

Publication Number Publication Date
CN111755527A true CN111755527A (zh) 2020-10-09

Family

ID=72711911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010728841.XA Pending CN111755527A (zh) 2020-07-23 2020-07-23 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111755527A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736126A (zh) * 2020-12-31 2021-04-30 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
CN113421927A (zh) * 2021-08-24 2021-09-21 南京晟芯半导体有限公司 一种逆导SiC MOSFET器件及其制造方法
CN114400258A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
CN118712233A (zh) * 2024-06-26 2024-09-27 国网福建省电力有限公司电力科学研究院 一种SiC MOSFET器件
TWI866105B (zh) * 2022-03-23 2024-12-11 加拿大商萬國半導體國際有限合夥公司 具有超薄襯底的晶片級封裝(csp)半導體器件
CN119133252A (zh) * 2024-11-13 2024-12-13 厦门市三安集成电路有限公司 一种GaN基晶体管及其制作方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313570A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
CN106783851A (zh) * 2017-01-19 2017-05-31 北京世纪金光半导体有限公司 集成肖特基二极管的SiCJFET器件及其制作方法
CN110473911A (zh) * 2019-09-06 2019-11-19 芜湖启迪半导体有限公司 一种SiC MOSFET器件及其制作方法
CN213026139U (zh) * 2020-07-23 2021-04-20 芜湖启迪半导体有限公司 一种集成肖特基二极管结构SiC MOSFET器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313570A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
CN106783851A (zh) * 2017-01-19 2017-05-31 北京世纪金光半导体有限公司 集成肖特基二极管的SiCJFET器件及其制作方法
CN110473911A (zh) * 2019-09-06 2019-11-19 芜湖启迪半导体有限公司 一种SiC MOSFET器件及其制作方法
CN213026139U (zh) * 2020-07-23 2021-04-20 芜湖启迪半导体有限公司 一种集成肖特基二极管结构SiC MOSFET器件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736126A (zh) * 2020-12-31 2021-04-30 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
CN113421927A (zh) * 2021-08-24 2021-09-21 南京晟芯半导体有限公司 一种逆导SiC MOSFET器件及其制造方法
CN114400258A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
TWI866105B (zh) * 2022-03-23 2024-12-11 加拿大商萬國半導體國際有限合夥公司 具有超薄襯底的晶片級封裝(csp)半導體器件
US12243808B2 (en) 2022-03-23 2025-03-04 Alpha And Omega Semiconductor International Lp Chip scale package (CSP) semiconductor device having thin substrate
CN118712233A (zh) * 2024-06-26 2024-09-27 国网福建省电力有限公司电力科学研究院 一种SiC MOSFET器件
CN119133252A (zh) * 2024-11-13 2024-12-13 厦门市三安集成电路有限公司 一种GaN基晶体管及其制作方法和应用

Similar Documents

Publication Publication Date Title
CN111755527A (zh) 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN110473911A (zh) 一种SiC MOSFET器件及其制作方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN111863807B (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
CN110610936A (zh) 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN112736126A (zh) 一种SiC MOSFET结构及其制作方法
CN117637817A (zh) 一种单片集成半桥电路结构及其制备方法
CN113838930B (zh) 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN114743881A (zh) 氧化镓垂直场效应晶体管制备方法及场效应晶体管
CN110783400A (zh) 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN112713190A (zh) 一种垂直结构氮化镓hemt器件的制备方法
JP2002334998A (ja) 炭化珪素半導体装置およびその製造方法
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
CN110739349A (zh) 一种碳化硅横向jfet器件及其制备方法
WO2021077563A1 (zh) 一种碳化硅肖特基钳位晶体管及其制备方法
CN213026139U (zh) 一种集成肖特基二极管结构SiC MOSFET器件
CN115117145A (zh) 一种低导通电阻的SiC基MOSFET器件及其制备方法
CN114420742A (zh) 基于GaN基增强型器件的单片集成反相器及其制备方法
CN114695112A (zh) 一种氮化镓肖特基势垒二极管及制备方法
CN210575962U (zh) 一种SiC MOSFET器件
CN108598159B (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN108258040B (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province

Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd.

Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: No. 82 Limin East Road, Matang Street, Yijiang District, Wuhu City, Anhui Province 241000

Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd.

Address before: 1803, Building 3, Service Outsourcing Park, High tech Industrial Development Zone, Wuhu City, Anhui Province

Applicant before: Anhui Changfei Advanced Semiconductor Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20201009

RJ01 Rejection of invention patent application after publication