[go: up one dir, main page]

CN111326589B - 二极管结构及其制备方法 - Google Patents

二极管结构及其制备方法 Download PDF

Info

Publication number
CN111326589B
CN111326589B CN201811542384.4A CN201811542384A CN111326589B CN 111326589 B CN111326589 B CN 111326589B CN 201811542384 A CN201811542384 A CN 201811542384A CN 111326589 B CN111326589 B CN 111326589B
Authority
CN
China
Prior art keywords
region
type
layer
polysilicon gate
diode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811542384.4A
Other languages
English (en)
Other versions
CN111326589A (zh
Inventor
陈晓亮
陈天
钱忠健
金兴成
于绍欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Microelectronics Co Ltd filed Critical Wuxi China Resources Microelectronics Co Ltd
Priority to CN201811542384.4A priority Critical patent/CN111326589B/zh
Publication of CN111326589A publication Critical patent/CN111326589A/zh
Application granted granted Critical
Publication of CN111326589B publication Critical patent/CN111326589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及二极管结构及其制备方法，该二极管结构包括半导体衬底；阱区，具有第一导电类型，形成于半导体衬底内；栅区，包括形成于部分阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，多晶硅栅层具有第二导电类型，多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV；及N型区和P型区，分别形成于栅区两侧的阱区内。通过控制多晶硅栅层的功函数，使其费米能级位于半导体衬底禁带中心附近，减小多晶硅栅层与其下方阱区的功函数差，降低两者之间的接触电势，可解决漏电流、耐压不稳定等问题。

Description

二极管结构及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种二极管结构及二极管结构的制备方法。
背景技术
横向二极管结构中的P型区和N型区均形成于半导体衬底的顶层，其中，P型区和N型区构成PN结。为增强PN结的耐压，将N型区与P型区间隔设置，并在N型区和P型区之间设置隔离结构以提高PN结的耐压。然而，在N型区与P型区之间设置隔离结构后，会使得二极管结构的漏电流较大，反向击穿电压不稳定，从而导致二极管结构不稳定。在特殊应用场合如高温、高湿及太空辐射等环境下，二极管的性能将快速退化，可靠性降低而最终导致失效。
发明内容
基于此，有必要针对上述至少一个技术问题，提出一种新的二极管结构。
一种二极管结构，包括：
半导体衬底；
阱区，具有第一导电类型，形成于所述半导体衬底内；
栅区，包括形成于部分所述阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，所述多晶硅栅层具有第二导电类型，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及
N型区和P型区，分别形成于所述栅区两侧的阱区内。
上述二极管结构，N型区和P型区形成于阱区内，N型区和P型区形成PN结，且N型区和P型区之间的阱区上形成有栅区，通过栅区可以调控P型区和N型区之间阱区载流子的分布，从而提高PN结的耐压。其中，阱区具有第一导电类型，多晶硅栅层具有第二导电类型，阱区的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层的费米能级位于半导体衬底禁带中心的另一侧，调节多晶硅栅层的费米能级，使多晶硅栅层的费米能级处于半导体衬底的禁带中心的附近，使多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，多晶硅栅层和多晶硅栅层下方的阱区之间的功函数差较小，使得多晶硅栅层与阱区之间的接触电势较小，多晶硅栅层与阱区之间的接触电势越小，则在P型区和N型区之间的阱区形成反型层的作用越小，通过栅区控制提高PN结耐压的同时，还可使得N型区和P型区之间的漏电流较小，使二极管结构耐压更加稳定，从而提高二极管结构的可靠性。
在其中一个实施例中，所述半导体衬底包括底层衬底、顶层衬底和形成于所述底层衬底和顶层衬底之间的隔离层，所述阱区形成于所述顶层衬底内。
在其中一个实施例中，所述多晶硅栅层上形成有第一金属硅化物，所述P型区上形成有第二金属硅化物，所述N型区上形成有第三金属硅化物，所述第一金属硅化物上形成有栅极，所述第二金属硅化物上形成有所述二极管结构的阳极，所述第三金属硅化物上形成有所述二极管结构的阴极。
在其中一个实施例中，所述多晶硅栅层的掺杂剂量的数量级范围为1013cm-2-1014cm-2。
在其中一个实施例中，所述阱区的掺杂剂量的数量级为1012cm-2，所述N型区和所述P型区的掺杂剂量的数量级为1015cm-2。
在其中一个实施例中，所述多晶硅栅层的介电常数的范围为8～10。
在其中一个实施例中，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离大于或等于0.1eV。
本申请还提出了一种新的二极管结构制备方法。
一种二极管结构制备方法，包括：
提供半导体衬底，对所述半导体衬底进行第一导电类型掺杂形成阱区；
在部分所述阱区上形成栅氧层并在所述栅氧层上形成多晶硅层，对所述多晶硅层进行第二导电类型掺杂形成多晶硅栅层，所述栅氧层和所述多晶硅栅层构成栅区，其中，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及
对所述栅区的一侧的阱区进行N型掺杂，形成N型区，对所述栅区的另一侧的阱区进行P型掺杂，形成P型区。
上述二极管结构制备方法，在阱区内形成N型区和P型区，并在N型区和P型区之间的阱区上形成栅氧层和多晶硅栅层，多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，其中，N型区和P型区构成PN结，通过多晶硅栅层可以调节PN结的耐压。在本申请中，对半导体衬底进行第一导电类型掺杂形成阱区，对多晶硅层进行第二导电类型掺杂形成多晶硅栅层，即阱区具有第一导电类型，多晶硅栅层具有第二导电类型。阱区的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层的费米能级位于半导体衬底禁带中心的另一侧，调节多晶硅栅层的费米能级，使多晶硅栅层的费米能级处于半导体衬底的禁带中心的附近，且多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，在该范围内，多晶硅栅层和多晶硅栅层下方的阱区之间的功函数差较小，使得多晶硅栅层与阱区之间的接触电势较小，多晶硅栅层与阱区之间的接触电势越小，则在P型区和N型区之间的阱区形成反型层的作用越小，由此在通过栅区控制PN耐压时，N型区和P型区之间的漏电流现较小，二极管结构的反向耐压较稳定，从而提高二极管结构的可靠性。
在其中一个实施例中，对所述多晶硅层进行第二导电类型掺杂的掺杂剂量的数量级范围为1013cm-2-1014cm-2。
在其中一个实施例中，对所述半导体衬底进行的掺杂剂量的数量级为1012cm-2，对所述栅区的一侧的阱区进行N型掺杂和对所述栅区的另一侧的阱区进行P型掺杂的掺杂剂量的数量级为1015cm-2。
附图说明
图1为本申请一实施例中二极管结构的结构示意图；
图2为本申请一实施例中二极管结构能带示意图；
图3为本申请一实施例中二极管结构制备方法步骤流程图；
图4a至图4e为本申请一实施例中二极管结构制备方法各步骤对应的结构状态图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，二极管结构包括半导体衬底100以及形成于半导体衬底内的阱区131，该阱区131具有第一导电类型，在阱区131上形成有栅区，栅区形成于阱区131的中间区域上，栅区包括形成于阱区131上的栅氧层200和形成于栅氧层200上的多晶硅栅层300，该多晶硅栅层300具有第二导电类型掺杂，即该多晶硅栅层300具有第二导电类型，在栅区两侧的阱区131内形成有P型区132和N型区133，P型区132和N型区133形成PN结。
在P型区132和N型区133之间的阱区上形成栅区，通过栅区可调节PN结的耐压。由于阱区131具有第一导电类型，多晶硅栅层300具有第二导电类型，阱区131的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层300的费米能级位于半导体衬底禁带中心的另一侧，多晶硅栅层300与阱区131之间的功函数差为两者费米能级的能带间距。由于多晶硅栅层与阱区之间的功函数差较大，多晶硅栅层与阱区之间的功函数差越大，两者的接触电势越高，越容易在P型区和N型区之间的阱区内形成反型层，从而导致PN结漏电流，影响PN结的耐压。在本申请中，通过调节多晶硅栅层300的费米能级，使多晶硅栅层300的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，即多晶硅栅层300的费米能级处于半导体衬底禁带中心的附近，在该范围内，多晶硅栅层300与阱区131之间的功函数差较小，两者的接触电势较小，多晶硅栅层300下方的阱区131形成反型层的作用较小，因此PN结的漏电流较小，PN结的耐压较为稳定，从而提高二极管结构的可靠性。在本申请中，通过在P型区132和N型区133之间设置栅区以对PN结的耐压进行调节，该二极管结构适用于0.18μm以下的工艺技术，与CMOS工艺具有较好的兼容性，可使用于集成度较高的集成电路中。
其中，第一导电类型可以为P型，第二导电类型可以为N型，或者第一导电类型可以为N型，第二导电类型可以为P型。在一实施例中，第一导电类型为N型，即阱区131为N型阱区，第二导电类型为P型，即多晶硅栅层的掺杂类型为P型。结合图2所示，具有N型掺杂的阱区131的费米能级EF1高于禁带中心Ei，即阱区131的费米能级EF1位于禁带中心Ei与导带底EC之间，阱区的功函数W1＝EO-EF1，其中，EO为真空电子能级。具有P型掺杂的多晶硅栅层300的费米能级EF2低于禁带中心Ei，即多晶硅栅层300的费米能级EF2位于禁带中心Ei与价带顶EV之间，多晶硅栅层300的功函数W2＝EO-EF2，多晶硅栅层300与阱区131之间的功函数差W’＝EF1-EF2。若选用费米能级EF3的为多晶硅栅层，假设EF3大于0.5eV，则多晶硅栅层与阱区之间的功函数较大，容易引起漏电流与耐压不稳定等问题。在本实施例中，调节多晶硅栅层300的费米能级EF2与禁带中心Ei的能带距离小于或等于0.3eV，即使得多晶硅栅层300的费米能级EF2更加接近禁带中心Ei，在该范围内，多晶硅栅层300与阱区131之间的功函数差较小，多晶硅栅层300与阱区131之间的接触势垒较小，减弱PN结的漏电流较小，PN结耐压更加稳定。
在一实施例中，继续参见图1，半导体衬底100包括底层衬底110、顶层衬底130和形成于底层衬底110和顶层衬底130之间隔离层120，其中，隔离层120可为埋氧层，阱区131具体形成于顶层衬底130内。在一实施例中，底层衬底110和顶层衬底130的材料为硅，隔离层120为氧化硅，作为半导体衬底100实际为绝缘体上硅(Silicon-On-Insulator，SOI)。在一实施例中，底层衬底110和顶层衬底130具有第二导电类型。
在一实施例中，多晶硅栅层300中掺杂有第二导电类型杂质，其第二导电类型掺杂的剂量的数量级为1013cm-2-1014cm-2。通常，功率器件中的多晶硅栅的掺杂剂量的数量级范围为1015cm-2-1016cm-2，其掺杂浓度较高。在本实施例中，通过控制多晶硅栅层300的掺杂浓度，减小多晶硅栅层300与阱区131之间的功函数，从而降低两者的接触电势，减少漏电流，使PN结耐压更加稳定。需要说明的是，虽然多晶硅栅层300的掺杂浓度较低，但是其仍具有一定的导电性，形成的二极管可作为静电保护器件，且与现有的CMOS工艺完全兼容，集成度高，节省芯片面积。在一实施例中，为保证多晶硅栅层300具有一定的导电性，多晶硅栅层300具有一定的掺杂浓度，多晶硅栅层300的费米能级与半导体禁带中心的能带距离大于或等于0.1eV。在一具体的实施例中，多晶硅栅层300的费米能级与半导体禁带中心的能带距离等于0.15eV时，多晶硅栅层300即具有较好的导电性，PN结的漏电流也很小，基本能忽略不计，此时二极管结构的性能最佳。
在一实施例中，多晶硅栅层300的厚度范围为100nm至200nm，其折射率范围为1.4至1.6，其介电常数范围为8至10。在一实施例中，栅氧层200的厚度范围为至具体可根据电压规格进行调整。
在一实施例中，阱区131的掺杂剂量的数量级1012cm-2，P型区132和N型区133的掺杂剂量的数量级为1015cm-2。即阱区131为轻掺杂，P型区和N型区为重掺杂，P型区和N型区在阱区131内形成PN结。
在一实施例中，继续参见图1，多晶硅栅层300上形成有第一金属硅化物410，P型区132上形成有第二金属硅化物420，N型区上形成有第三金属硅化物430，形成金属硅化物后再在上方形成层间介质层500，层间介质层500内形成有金属接触孔，其中，第一金属硅化物410上形成有第一金属接触孔610，通过第一金属接触孔610引出栅极，第二金属硅化物420上形成有第二金属接触孔620，通过第二金属接触孔620引出二极管结构的阳极，第三金属硅化物430上形成有第三金属接触孔630，通过第三金属接触孔630引出二极管结构的阴极。
在一实施例中，二极管结构中的P型区和N型区之间的阱区上可形成富氧硅层，该富氧硅层的厚度范围可为至具体可根据不同的工艺进行调整。在P型区和N型区形成有金属硅化物，富氧硅层可作为金属硅化物阻挡层，通过富氧硅层可对P型区和N型区之间的阱区进行屏蔽，在P型区和N型区上形成金属硅化物时不会在P型区和N型区之间的阱区形成金属硅化物，从而对P型区和N型区进行隔离。且富氧硅层与阱区接触的表面态缺陷较小，与阱区之间的功函数差也较小，同样可以避免二极管结构漏电流、耐压不稳定等问题。
本申请还涉及一种二极管结构制备方法，如图3所示，该制备方法包括：
步骤S100：提供半导体衬底，对半导体衬底进行第一导电类型掺杂形成阱区。
如图4a所示，提供半导体衬底100，对半导体衬底100进行第一导电类型掺杂形成阱区131，其中，第一导电类型掺杂的掺杂剂量的数量级1012cm-2，即对半导体衬底100进行轻掺杂形成轻掺杂阱区131，在一实施例中，形成阱区131的步骤具体包括：对半导体衬底100的表面进行第一导电类型离子注入，进行快速热处理激活杂质离子，形成第一导电类型阱区，其中热处理的时间可为10S，保证激活第一导电类型杂质离子。在一实施例中，半导体衬底包括底层衬底110、顶层衬底130和形成于底层衬底110和顶层衬底130之间隔离层120，其中，隔离层120可为埋氧层，阱区131具体形成于顶层衬底130内。在一实施例中，底层衬底110和顶层衬底130的材料为硅，隔离层120为氧化硅，作为半导体衬底100实际为绝缘体上硅(Silicon-On-Insulator，SOI)。在一实施例中，底层衬底110和顶层衬底130具有第二导电类型。
步骤S200：在部分阱区上形成栅氧层并在栅氧层上形成多晶硅层，对多晶硅层进行第二导电类型掺杂形成多晶硅栅层，栅氧层和多晶硅栅层构成栅区，其中，多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV。
在一实施例中，在部分阱区上形成栅氧层并在栅氧层上形成多晶硅栅层的步骤依次包括：在阱区131表面形成栅氧层200，具体可通过热氧化工艺在阱区131表面形成栅氧层200，栅氧层200的厚度范围为至具体可根据电压规格进行调整；在栅氧层200上形成多晶硅层；具体可通过淀积工艺在栅氧层上淀积一层多晶硅层；对多晶硅层进行第二导电类型掺杂形成多晶硅栅层300，对多晶硅层进行第二导电类型掺杂的掺杂剂量的数量级范围为1013cm-2-1014cm-2，多晶硅栅层300厚度范围为100nm至200nm，其折射率范围为1.4至1.6，其介电常数范围为8至10；刻蚀部分多晶硅栅层并保留阱区中间区域上的多晶硅栅层300，具体可通过光刻工艺在多晶硅栅层上形成一层掩膜层，通过掩膜层定义刻蚀窗口后进行刻蚀；以多晶硅栅层为掩膜刻蚀栅氧层并保留多晶硅栅层300下方的栅氧层200。
步骤S300：对栅区的一侧的阱区进行N型掺杂，形成N型区，对栅区的另一侧的阱区进行P型掺杂，形成P型区。
对栅区一侧的阱区131进行P型掺杂形成P型区132，对栅区另一侧的阱区131进行N型掺杂形成N型区133，即P型区132和N型区133分别位于栅区的两侧。在一实施例中，结合图4c和图4d所示，形成P型区和N型区的步骤具体包括：通过第一次光刻工艺在阱区131和多晶硅栅层300上形成第一掩膜层710，并通过第一掩膜层710定义出P型区掺杂窗口，注入P型掺杂离子形成P型区132，去除第一掩膜层710；通过第二次光刻工艺在阱区131、P型区132和多晶硅栅层300上形成第二掩膜层720，并通过第二掩膜层720定义出N型区掺杂窗口，注入N型掺杂离子形成N型区133，去除第二掩膜层720，由此形成PN结。在一实施例中，P型区132和N型区133的掺杂剂量的数量级为1015cm-2。即阱区131为轻掺杂，P型区和N型区为重掺杂，P型区和N型区在阱区131内形成PN结。
本申请中的二极管结构制备方法，在形成多晶硅栅层300的过程中控制多晶硅栅层300的费米能级，使多晶硅栅层300的费米能级处于半导体衬底禁带中心的能带间距小于或等于0.3eV，在该范围内，多晶硅栅层300与阱区131之间的功函数差较小，两者的接触电势较小，多晶硅栅层300下方的阱区131形成反型层的作用较小，因此PN结的漏电流较小，PN结的耐压较为稳定，从而提高二极管结构的可靠性。通过控制多晶硅栅层的功函数来解决二极管结构的上述问题，无需增加新的结构，因此不会增加额外的制备工艺，方法较为简单且效果较好。
其中，第一导电类型可以为P型，第二导电类型可以为N型，或者第一导电类型可以为N型，第二导电类型可以为P型。在一实施例中，第一导电类型为N型，即阱区131为N型阱区，第二导电类型为P型，即多晶硅栅层的掺杂类型为P型。
在一实施例中，如图4e所示，形成P型区132和N型区133后，还包括在P型区132、N型区133和多晶硅栅层300上形成金属硅化物，具体可通过淀积工艺向下淀积一层金属硅化物，其中，形成于多晶硅栅层300上的为第一金属硅化物410，形成于P型区132上的为第二金属硅化物420，形成于N型区133上的为第三金属硅化物430。形成金属硅化物后再在上方淀积层间介质层500，在层间介质层500内形成金属接触孔，其中，在第一金属硅化物410上形成第一金属接触孔610，通过第一金属接触孔610引出栅极，在第二金属硅化物420上形成第二金属接触孔620，通过第二金属接触孔620引出二极管结构的阳极，在第三金属硅化物430上形成第三金属接触孔630，通过第三金属接触孔630引出二极管结构的阴极。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种二极管结构，其特征在于，包括：
半导体衬底；
阱区，具有第一导电类型，形成于所述半导体衬底内；
栅区，包括形成于部分所述阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，所述多晶硅栅层具有第二导电类型，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及
N型区和P型区，分别形成于所述栅区两侧的阱区内。
2.如权利要求1所述的二极管结构，其特征在于，所述半导体衬底包括底层衬底、顶层衬底和形成于所述底层衬底和顶层衬底之间的隔离层，所述阱区形成于所述顶层衬底内。
3.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层上形成有第一金属硅化物，所述P型区上形成有第二金属硅化物，所述N型区上形成有第三金属硅化物，所述第一金属硅化物上形成有栅极，所述第二金属硅化物上形成有所述二极管结构的阳极，所述第三金属硅化物上形成有所述二极管结构的阴极。
4.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层的掺杂剂量的数量级范围为1013cm-2-1014cm-2。
5.如权利要求1所述的二极管结构，其特征在于，所述阱区的掺杂剂量的数量级为1012cm-2，所述N型区和所述P型区的掺杂剂量的数量级为1015cm-2。
6.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层的介电常数的范围为8～10。
7.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离大于或等于0.1eV。
8.一种二极管结构制备方法，其特征在于，包括：
提供半导体衬底，对所述半导体衬底进行第一导电类型掺杂形成阱区；
在部分所述阱区上形成栅氧层并在所述栅氧层上形成多晶硅层，对所述多晶硅层进行第二导电类型掺杂形成多晶硅栅层，所述栅氧层和所述多晶硅栅层构成栅区，其中，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及
对所述栅区的一侧的阱区进行N型掺杂，形成N型区，对所述栅区的另一侧的阱区进行P型掺杂，形成P型区。
9.如权利要求8所述的二极管结构制备方法，其特征在于，对所述多晶硅层进行第二导电类型掺杂的掺杂剂量的数量级范围为1013cm-2-1014cm-2。
10.如权利要求8所述的二极管结构制备方法，其特征在于，对所述半导体衬底进行的掺杂剂量的数量级为1012cm-2，对所述栅区的一侧的阱区进行N型掺杂和对所述栅区的另一侧的阱区进行P型掺杂的掺杂剂量的数量级为1015cm-2。
CN201811542384.4A 2018-12-17 2018-12-17 二极管结构及其制备方法 Active CN111326589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811542384.4A CN111326589B (zh) 2018-12-17 2018-12-17 二极管结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811542384.4A CN111326589B (zh) 2018-12-17 2018-12-17 二极管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111326589A CN111326589A (zh) 2020-06-23
CN111326589B true CN111326589B (zh) 2023-08-25

Family

ID=71165198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811542384.4A Active CN111326589B (zh) 2018-12-17 2018-12-17 二极管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111326589B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122151B (zh) 2020-08-28 2023-10-24 长鑫存储技术有限公司 半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967363B1 (en) * 2003-10-01 2005-11-22 Advanced Micro Devices, Inc. Lateral diode with multiple spacers
CN102082144A (zh) * 2010-11-04 2011-06-01 中国科学院上海微系统与信息技术研究所 一种soi电路中的esd保护结构及制作方法
CN107045980A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465964B2 (en) * 2005-12-30 2008-12-16 Cambridge Semiconductor Limited Semiconductor device in which an injector region is isolated from a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967363B1 (en) * 2003-10-01 2005-11-22 Advanced Micro Devices, Inc. Lateral diode with multiple spacers
CN102082144A (zh) * 2010-11-04 2011-06-01 中国科学院上海微系统与信息技术研究所 一种soi电路中的esd保护结构及制作方法
CN107045980A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN111326589A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
US7161213B2 (en) Low threshold voltage PMOS apparatus and method of fabricating the same
US6277675B1 (en) Method of fabricating high voltage MOS device
US20170287901A1 (en) Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
KR20020084685A (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
US8957494B2 (en) High-voltage Schottky diode and manufacturing method thereof
JP2002043567A (ja) 半導体装置およびその製造方法
CN109935628B (zh) 基于图形化soi衬底的抗辐照晶体管及其制作方法
US20220165880A1 (en) High voltage device and manufacturing method thereof
US20200251590A1 (en) Semiconductor structure and fabrication method thereof
US8933512B2 (en) MOSFET and method for manufacturing the same
US7074657B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
US8063439B2 (en) Semiconductor device and fabrication method thereof
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
CN116487381A (zh) 中高压mos器件及其版图结构和制造方法
CN111326589B (zh) 二极管结构及其制备方法
TWI440181B (zh) 高壓金屬氧化物半導體元件與製作方法
US9627524B2 (en) High voltage metal oxide semiconductor device and method for making same
US20120161235A1 (en) Electrostatic discharge protection device and manufacturing method thereof
US10825927B2 (en) LDMOS device having hot carrier suppression
US8237239B2 (en) Schottky diode device and method for fabricating the same
CN102881593A (zh) 一种结型场效应晶体管的制作方法
US20220328617A1 (en) Field effect transistor and method for manufacturing the same
TWI401801B (zh) 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法
US20080272401A1 (en) Inverted Junction Field Effect Transistor and Method of Forming Thereof
US10811532B2 (en) High voltage device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant