CN111326516B - 非挥发性存储器结构及其制造方法 - Google Patents
非挥发性存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN111326516B CN111326516B CN201811632865.4A CN201811632865A CN111326516B CN 111326516 B CN111326516 B CN 111326516B CN 201811632865 A CN201811632865 A CN 201811632865A CN 111326516 B CN111326516 B CN 111326516B
- Authority
- CN
- China
- Prior art keywords
- charge storage
- storage layer
- trench
- volatile memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000003860 storage Methods 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 45
- 239000011232 storage material Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 202
- 239000000463 material Substances 0.000 description 22
- 238000002955 isolation Methods 0.000 description 12
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非挥发性存储器结构及其制造方法，其中该非挥发性存储器结构包括基底、选择栅极、第一电荷存储层、控制栅极与第一介电层。在基底中具有沿着第一方向延伸的沟槽。选择栅极设置在沟槽中。第一电荷存储层设置在沟槽的侧壁上。第一电荷存储层具有彼此相对的第一侧面与第二侧面。第一侧面与第二侧面在第一方向上排列。控制栅极设置在沟槽中的选择栅极与第一电荷存储层上。控制栅极覆盖第一侧面与第二侧面。第一介电层设置在控制栅极与第一电荷存储层之间。
Description
技术领域
本发明涉及一种存储器结构及其制造方法，且特别是涉及一种非挥发性存储器结构及其制造方法。
背景技术
由于非挥发性存储器(non-volatile memory)可进行多次数据的存入、读取与抹除等操作，且具有当电源供应中断时，所存储的数据不会消失、数据存取时间短以及低消耗功率等优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器。然而，如何能够进一步地提升存储器元件的电性效能(electrical performance)为目前业界持续努力的目标。
发明内容
本发明提供一种非挥发性存储器结构及其制造方法，其可有效地提升存储器元件的电性效能。
本发明提出一种非挥发性存储器结构，包括基底、选择栅极、第一电荷存储层、控制栅极与第一介电层。在基底中具有沿着第一方向延伸的沟槽。选择栅极设置在沟槽中。第一电荷存储层设置在沟槽的侧壁上。第一电荷存储层具有彼此相对的第一侧面与第二侧面。第一侧面与第二侧面在第一方向上排列。控制栅极设置在沟槽中的选择栅极与第一电荷存储层上。控制栅极覆盖第一侧面与第二侧面。第一介电层设置在控制栅极与第一电荷存储层之间。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，选择栅极、第一电荷存储层、控制栅极与基底可彼此电性绝缘。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，第一电荷存储层例如是浮置栅极。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，第一电荷存储层还可具有连接在第一侧面与第二侧面之间的第三侧面。控制栅极可覆盖第三侧面。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第二电荷存储层。第二电荷存储层设置在沟槽的另一侧壁上。第二电荷存储层可具有彼此相对的第四侧面与第五侧面。第四侧面与第五侧面可在第一方向上排列。控制栅极可覆盖第四侧面与第五侧面。第一介电层设置在控制栅极与第二电荷存储层之间。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，第一电荷存储层与第二电荷存储层可在第二方向上排列。第二方向可相交于第一方向。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，第二电荷存储层还可具有连接在第四侧面与第五侧面之间的第六侧面。控制栅极可覆盖第六侧面。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第一掺杂区与第二掺杂区。第一掺杂区位于沟槽下方的基底中。第二掺杂区位于沟槽的一侧的基底中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第三掺杂区。第三掺杂区位于沟槽的另一侧的基底中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第二介电层与第三介电层。第二介电层设置在选择栅极与基底之间。第三介电层设置在第一电荷存储层与基底之间。
本发明提出一种非挥发性存储器结构的制造方法，包括以下步骤。在基底中形成沿着第一方向延伸的沟槽。在沟槽中形成选择栅极。在沟槽的侧壁上形成第一电荷存储层。第一电荷存储层具有彼此相对的第一侧面与第二侧面。第一侧面与第二侧面在第一方向上排列。在沟槽中的选择栅极与第一电荷存储层上形成控制栅极。控制栅极覆盖第一侧面与第二侧面。在控制栅极与第一电荷存储层之间形成第一介电层。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，选择栅极、第一电荷存储层、控制栅极与基底可彼此电性绝缘。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，第一电荷存储层还可具有连接在第一侧面与第二侧面之间的第三侧面。控制栅极可覆盖第三侧面。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，第一电荷存储层与第一介电层的形成方法可包括以下步骤。在沟槽中共形地形成电荷存储材料层。对电荷存储材料层进行回蚀刻制作工艺，而在沟槽的侧壁上形成电荷存储间隙壁。对电荷存储间隙壁进行图案化制作工艺，而形成第一电荷存储层。在形成第一电荷存储层之后，形成覆盖第一电荷存储层的第一介电层。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，还可包括在沟槽的另一侧壁上形成第二电荷存储层。第二电荷存储层可具有彼此相对的第四侧面与第五侧面。第四侧面与第五侧面可在第一方向上排列。控制栅极可覆盖第四侧面与第五侧面。第一介电层设置在控制栅极与第二电荷存储层之间。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，第一电荷存储层与第二电荷存储层可在第二方向上排列。第二方向可相交于第一方向。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，第二电荷存储层还可具有连接在第四侧面与第五侧面之间的第六侧面。控制栅极可覆盖第六侧面。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，还可包括以下步骤。在沟槽下方的基底中形成第一掺杂区。在沟槽的一侧的基底中形成第二掺杂区。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，还可包括在沟槽的另一侧的基底中形成第三掺杂区。
依照本发明的一实施例所述，在上述非挥发性存储器结构的制造方法中，还可包括以下步骤。可在选择栅极与基底之间形成第二介电层。可在第一电荷存储层与基底之间形成第三介电层。
基于上述，在本发明所提出的非挥发性存储器结构及其制造方法中，控制栅极设置在第一电荷存储层上且覆盖第一电荷存储层的第一侧面与第二侧面，且第一介电层设置在控制栅极与第一电荷存储层之间。由此，控制栅极与第一电荷存储层还可在第一电荷存储层的第一侧面与第二侧面进行耦合，进而可增加控制栅极与第一电荷存储层的耦合区域。如此一来，本发明所提出的非挥发性存储器结构可具有较高的耦合率(couplingratio)，因此可有效地提升存储器元件的电性效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1J为本发明一实施例的非挥发性存储器结构的制造流程上视图；
图2A至图2J分别为沿图1A至图1J中的I-I’剖面线的剖视图；
图3A至图3J分别为沿图1A至图1J中的II-II’剖面线的剖视图。
符号说明
10：非挥发性存储器结构
100：基底
102：隔离结构
104：图案化硬掩模层
106：沟槽
108、128、130：掺杂区
110、110a、114、124：介电层
112：选择栅极材料层
112a：选择栅极
116：电荷存储材料层
118、120：电荷存储间隙壁
118a、120a：电荷存储层
122：图案化光致抗蚀剂层
126：控制栅极材料层
126a：控制栅极
AA：主动(有源)区
D1：第一方向
D2：第二方向
S1～S6：侧面
TS1、TS2：顶面
具体实施方式
图1A至图1J为本发明一实施例的非挥发性存储器结构的制造流程上视图。图2A至图2J为沿图1A至图1J中的I-I’剖面线的剖视图。图3A至图3J为沿图1A至图1J中的II-II’剖面线的剖视图。
请参照图1A、图2A与图3A，可在基底100中形成隔离结构102，且可通过隔离结构102在基底100中定义出主动区AA。基底100可为半导体基底，如硅基底。隔离结构102的材料例如是氧化硅。隔离结构102例如是浅沟槽隔离结构(shallow trench isolation，STI)，但本发明并不以此为限。隔离结构102的形成方法例如是进行浅沟槽隔离制作工艺。此外，主动区AA可在第一方向D1上排列，且可在第二方向D2上延伸。第二方向D2可相交于第一方向D1。在本实施例中，以第二方向D2垂直于第一方向D1为例来进行说明，但本发明并不以此为限。
请参照图1B、图2B与图3B，在基底100上形成图案化硬掩模层104。图案化硬掩模层104的材料例如是氮化硅。图案化硬掩模层104的形成方法例如是组合使用沉积制作工艺、光刻制作工艺与蚀刻制作工艺。
接着，可利用图案化硬掩模层104作为掩模，移除部分基底100与部分隔离结构102，而在基底100中形成沿着第一方向D1延伸的沟槽106。部分基底100与部分隔离结构102的移除方法例如是干式蚀刻法。
然后，可在沟槽106下方的基底100中形成掺杂区108。掺杂区108可作为源极线(source line)使用。在本实施例中，掺杂区108是以N型掺杂区为例来进行说明，但本发明并不以此为限。在另一实施例中，掺杂区108也可为P型掺杂区。掺杂区108的形成方法例如是离子注入法。
请参照图1C、图2C与图3C，可在沟槽106的表面上形成介电层110。介电层110的材料例如是氧化硅。介电层110的形成方法例如是热氧化法。
接下来，可形成填入沟槽106的选择栅极材料层112。选择栅极材料层112的材料例如是掺杂多晶硅等导体材料。选择栅极材料层112的形成方法例如是化学气相沉积法。
请参照图1D、图2D与图3D，可对选择栅极材料层112进行回蚀刻制作工艺，以移除沟槽106外部的选择栅极材料层112，而在沟槽106中形成选择栅极112a。
然后，可移除硬掩模层104。硬掩模层104的移除方法例如是湿式蚀刻法。再者，可移除未被选择栅极112a所覆盖的部分介电层110，而在选择栅极112a与基底100之间形成介电层110a。介电层110a可作为栅介电层。由此，选择栅极112a与基底100可彼此电性绝缘。部分介电层110的移除方法例如是湿式蚀刻法。在本实施例中，先移除硬掩模层104，再移除部分介电层110，但本发明并不以此为限。在另一实施例中，也可先移除部分介电层110，再移除硬掩模层104。
请参照图1E、图2E与图3E，可在沟槽106的表面上形成介电层114。此外，介电层114更可形成在基底100的顶面上与选择栅极112a的顶面上。介电层114可作为隧穿介电层。介电层114的材料例如是氧化硅。介电层114的形成方法例如是热氧化法或化学气相沉积法。在本实施例中，介电层114的形成方法是以热氧化法为例来进行说明。
接着，可在沟槽106中共形地形成电荷存储材料层116。电荷存储材料层116的材料可为浮置栅极材料，如掺杂多晶硅或未经掺杂的多晶硅。
请参照图1F、图2F与图3F，可对电荷存储材料层116进行回蚀刻制作工艺。由此，可在沟槽106一侧壁上形成电荷存储间隙壁118，且可在沟槽106的另一侧壁上形成电荷存储间隙壁120。
请参照图1G、图2G与图3G，可在介电层114与电荷存储材料层116上形成图案化光致抗蚀剂层122。图案化光致抗蚀剂层122可具有暴露出部分电荷存储材料层118与部分电荷存储材料层120的开口122a。图案化光致抗蚀剂层122的形成方法例如是进行光刻制作工艺。
请参照图1H、图2H与图3H，可通过图案化光致抗蚀剂层122作为掩模，移除部分电荷存储间隙壁118与部分电荷存储间隙壁120。由此，可对电荷存储间隙壁118与电荷存储间隙壁120进行图案化制作工艺，而在沟槽106的侧壁上形成电荷存储层118a，且在沟槽106的另一侧壁上形成电荷存储层120a。电荷存储层118a与电荷存储层120a可在第二方向D2上排列。电荷存储层118a与电荷存储层120a例如是浮置栅极。
电荷存储层118a具有彼此相对的侧面S1与侧面S2。侧面S1与侧面S2在第一方向D1上排列。此外，电荷存储层118a还可具有顶面TS1与连接在侧面S1与侧面S2之间的侧面S3。介电层114可设置在电荷存储层118a与基底100之间以及电荷存储层118a与选择栅极112a之间。因此，电荷存储层118a与基底100可通过介电层114而彼此电性绝缘，且电荷存储层118a与选择栅极112a可通过介电层114而彼此电性绝缘。
电荷存储层120a可具有彼此相对的侧面S4与侧面S5。侧面S4与侧面S5可在第一方向D1上排列。此外，电荷存储层120a还可具有顶面TS2与连接在侧面S4与侧面S5之间的侧面S6。介电层114可设置在电荷存储层120a与基底100之间以及电荷存储层120a与选择栅极112a之间。由此，电荷存储层120a与基底100可彼此电性绝缘，且电荷存储层120a与选择栅极112a可彼此电性绝缘。
然后，可移除图案化光致抗蚀剂层122。图案化光致抗蚀剂层122的移除方法例如是干式去光致抗蚀剂法(dry stripping)或湿式去光致抗蚀剂法(wet stripping)。
请参照图1I、图2I与图3I，在形成电荷存储层118a之后，可形成覆盖电荷存储层118a的介电层124。介电层124的材料例如是氧化硅、氮化硅或其组合。介电层124可为多层结构或单层结构。举例来说，介电层124可为氧化硅层/氮化硅层/氧化硅层(ONO)的复合层。介电层124的形成方法例如是化学气相沉积法。介电层124可覆盖电荷存储层118a的顶面TS1、侧面S1、侧面S2与侧面S3，且可覆盖电荷存储层120a的顶面TS2、侧面S4、侧面S5与侧面S6。
接下来，可在沟槽106中形成控制栅极材料层126。控制栅极材料层126的材料例如是掺杂多晶硅等导体材料。控制栅极材料层126的形成方法例如是化学气相沉积法。
请参照图1J、图2J与图3J，可移除沟槽106外部的部分控制栅极材料层126，而在沟槽106中的选择栅极112a、电荷存储层118a与电荷存储层120a上形成控制栅极126a。部分控制栅极材料层126的移除方法例如是化学机械研磨法(chemical mechanical polishing，CMP)。控制栅极126a可覆盖电荷存储层118a的顶面TS1、侧面S1、侧面S2与侧面S3，且可覆盖电荷存储层120a的顶面TS2、侧面S4、侧面S5与侧面S6。介电层124可设置在控制栅极126a与电荷存储层118a之间、控制栅极126a与电荷存储层120a之间、控制栅极126a与选择栅极112a之间以及控制栅极126a与基底100之间。因此，控制栅极126a至少可通过介电层124而与电荷存储层118a、电荷存储层120a、选择栅极112a以及基底100彼此电性绝缘。
然后，可在沟槽106的一侧的基底100中形成掺杂区128，且可在沟槽106的另一侧的基底100中形成掺杂区130。掺杂区128与掺杂区130分别可作为源极或漏极。在本实施例中，掺杂区128与掺杂区130是以N型掺杂区为例来进行说明，但本发明并不以此为限。在另一实施例中，掺杂区128与掺杂区130也可为P型掺杂区。掺杂区128与掺杂区130的形成方法例如是离子注入法。
以下，通过图1J、图2J与图3J来说明本实施例的非挥发性存储器结构10。此外，虽然非挥发性存储器结构10的形成方法是以上述方法为例进行说明，但本发明并不以此为限。
请参照图1J、图2J与图3J，非挥发性存储器结构10包括基底100、选择栅极112a、电荷存储层118a、控制栅极126a与介电层124。在基底100中具有沿着第一方向D1延伸的沟槽106。选择栅极112a设置在沟槽106中。电荷存储层118a设置在沟槽106的侧壁上，且位于选择栅极112a上。电荷存储层118a具有彼此相对的侧面S1与侧面S2。侧面S1与侧面S2在第一方向D1上排列。电荷存储层118a还可具有顶面TS1与连接在侧面S1与侧面S2之间的侧面S3。电荷存储层118a例如是浮置栅极。控制栅极126a设置在沟槽106中的选择栅极112a与电荷存储层118a上。控制栅极126a可覆盖电荷存储层118a的顶面TS1、侧面S1、侧面S2与侧面S3。介电层124设置在控制栅极126a与电荷存储层118a之间。
此外，非挥发性存储器结构10还可包括隔离结构102、掺杂区108、介电层110a、介电层114、电荷存储层120a、掺杂区128与掺杂区130中的至少一者。选择栅极112a、电荷存储层118a、电荷存储层120a、控制栅极126a与基底100可通过介电层110a、介电层114与介电层124而彼此电性绝缘。隔离结构102设置在基底100中。掺杂区108位于沟槽106下方的基底100中。介电层110a设置在选择栅极112a与基底100之间。介电层114设置在电荷存储层118a与基底100之间，且可设置在电荷存储层120a与基底100之间。电荷存储层120a设置在沟槽106的另一侧壁上。电荷存储层118a与电荷存储层120a可在第二方向D2上排列。第二方向D2可相交于第一方向D1。电荷存储层120a可具有彼此相对的侧面S4与侧面S5。侧面S4与侧面S5可在第一方向D1上排列。电荷存储层120a还可具有顶面TS2与连接在侧面S4与侧面S5之间的侧面S6。电荷存储层120a例如是浮置栅极。控制栅极126a可覆盖电荷存储层120a的顶面TS2、侧面S4、侧面S5与侧面S6。介电层124可设置在控制栅极126a与电荷存储层120a之间。掺杂区128位于沟槽106的一侧的基底100中。掺杂区130位于沟槽106的另一侧的基底100中。
此外，非挥发性存储器结构10的各构件的材料、设置方式、导电型态、形成方法与功效已于上述实施例进行详尽地说明，在此不再重复说明。
基于上述实施例可知，在非挥发性存储器结构10及其制造方法中，控制栅极126a设置在电荷存储层118a上且覆盖电荷存储层118a的侧面S1与侧面S2，且介电层124设置在控制栅极126a与电荷存储层118a之间。由此，控制栅极126a与电荷存储层118a更可在电荷存储层118a的侧面S1与侧面S2进行耦合，进而可增加控制栅极126a与电荷存储层118a的耦合区域。如此一来，非挥发性存储器结构10可具有较高的耦合率，因此可有效地提升存储器元件的电性效能。
在一些实施例中，非挥发性存储器结构10还可包括电荷存储层120a。控制栅极126a设置在电荷存储层120a上且覆盖电荷存储层120a的侧面S4与侧面S5，且介电层124设置在控制栅极126a与电荷存储层120a之间。由此，控制栅极126a与电荷存储层120a还可在电荷存储层120a的侧面S4与侧面S5进行耦合，进而可增加控制栅极126a与电荷存储层120a的耦合区域。如此一来，非挥发性存储器结构10可具有较高的耦合率，因此可有效地提升存储器元件的电性效能。
此外，由于非挥发性存储器结构10具有垂直通道与埋入式的选择栅极112a，因此可防止短通道效应(short channel effect)与过度抹除现象(over-erase phenomenon)，且可具有较高的存储单元密度(cell density)。
综上所述，在上述实施例的非挥发性存储器结构及其制造方法中，由于控制栅极与电荷存储层可具有较大的耦合区域，因此可使得非挥发性存储器结构具有较高的耦合率，进而可具有较佳的电性效能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (20)
1.一种非挥发性存储器结构，其特征在于，包括：
基底，其中在所述基底中具有沿着第一方向延伸的沟槽；
选择栅极，设置在所述沟槽中；
第一电荷存储层，设置在所述沟槽的侧壁上，且具有彼此相对的第一侧面与第二侧面，其中所述第一侧面与所述第二侧面在所述第一方向上排列；
控制栅极，设置在所述沟槽中的所述选择栅极与所述第一电荷存储层上，且覆盖所述第一侧面与所述第二侧面；以及
第一介电层，设置在所述控制栅极与所述第一电荷存储层之间，
其中该第一电荷存储层具有靠近该选择栅极的端面，该第一介电层具有靠近该选择栅极的下表面，该端面与该下表面彼此齐平。
2.如权利要求1所述的非挥发性存储器结构，其中所述选择栅极、所述第一电荷存储层、所述控制栅极与所述基底彼此电性绝缘。
3.如权利要求1所述的非挥发性存储器结构，其中所述第一电荷存储层包括浮置栅极。
4.如权利要求1所述的非挥发性存储器结构，其中所述第一电荷存储层还具有连接在所述第一侧面与所述第二侧面之间的第三侧面，且所述控制栅极覆盖所述第三侧面。
5.如权利要求1所述的非挥发性存储器结构，还包括：
第二电荷存储层，设置在所述沟槽的另一侧壁上，且具有彼此相对的第四侧面与第五侧面，其中所述第四侧面与所述第五侧面在所述第一方向上排列，所述控制栅极覆盖所述第四侧面与所述第五侧面，且所述第一介电层设置在所述控制栅极与所述第二电荷存储层之间。
6.如权利要求5所述的非挥发性存储器结构，其中所述第一电荷存储层与所述第二电荷存储层在第二方向上排列，且所述第二方向相交于所述第一方向。
7.如权利要求5所述的非挥发性存储器结构，其中所述第二电荷存储层还具有连接在所述第四侧面与所述第五侧面之间的第六侧面，且所述控制栅极覆盖所述第六侧面。
8.如权利要求1所述的非挥发性存储器结构，还包括：
第一掺杂区，位于所述沟槽下方的所述基底中；以及
第二掺杂区，位于所述沟槽的一侧的所述基底中。
9.如权利要求8所述的非挥发性存储器结构，还包括：
第三掺杂区，位于所述沟槽的另一侧的所述基底中。
10.如权利要求1所述的非挥发性存储器结构，还包括：
第二介电层，设置在所述选择栅极与所述基底之间；以及
第三介电层，设置在所述第一电荷存储层与所述基底之间。
11.一种非挥发性存储器结构的制造方法，包括：
在基底中形成沿着第一方向延伸的沟槽；
在所述沟槽中形成选择栅极；
在所述沟槽的侧壁上形成第一电荷存储层，其中所述第一电荷存储层具有彼此相对的第一侧面与第二侧面，且所述第一侧面与所述第二侧面在所述第一方向上排列；
在所述沟槽中的所述选择栅极与所述第一电荷存储层上形成控制栅极，其中所述控制栅极覆盖所述第一侧面与所述第二侧面；以及
在所述控制栅极与所述第一电荷存储层之间形成第一介电层，
其中该第一电荷存储层具有靠近该选择栅极的端面，该第一介电层具有靠近该选择栅极的下表面，该端面与该下表面彼此齐平。
12.如权利要求11所述的非挥发性存储器结构的制造方法，其中所述选择栅极、所述第一电荷存储层、所述控制栅极与所述基底彼此电性绝缘。
13.如权利要求11所述的非挥发性存储器结构的制造方法，其中所述第一电荷存储层还具有连接在所述第一侧面与所述第二侧面之间的第三侧面，且所述控制栅极覆盖所述第三侧面。
14.如权利要求11所述的非挥发性存储器结构的制造方法，其中所述第一电荷存储层与所述第一介电层的形成方法包括：
在所述沟槽中共形地形成电荷存储材料层；
对所述电荷存储材料层进行回蚀刻制作工艺，而在所述沟槽的侧壁上形成电荷存储间隙壁；
对所述电荷存储间隙壁进行图案化制作工艺，而形成所述第一电荷存储层；以及
在形成所述第一电荷存储层之后，形成覆盖所述第一电荷存储层的所述第一介电层。
15.如权利要求11所述的非挥发性存储器结构的制造方法，还包括：
在所述沟槽的另一侧壁上形成第二电荷存储层，其中所述第二电荷存储层具有彼此相对的第四侧面与第五侧面，所述第四侧面与所述第五侧面在所述第一方向上排列，所述控制栅极覆盖所述第四侧面与所述第五侧面，且所述第一介电层设置在所述控制栅极与所述第二电荷存储层之间。
16.如权利要求15所述的非挥发性存储器结构的制造方法，其中所述第一电荷存储层与所述第二电荷存储层在第二方向上排列，且所述第二方向相交于所述第一方向。
17.如权利要求15所述的非挥发性存储器结构的制造方法，其中所述第二电荷存储层还具有连接在所述第四侧面与所述第五侧面之间的第六侧面，且所述控制栅极覆盖所述第六侧面。
18.如权利要求11所述的非挥发性存储器结构的制造方法，还包括：
在所述沟槽下方的所述基底中形成第一掺杂区；以及
在所述沟槽的一侧的所述基底中形成第二掺杂区。
19.如权利要求18所述的非挥发性存储器结构的制造方法，还包括：
在所述沟槽的另一侧的所述基底中形成第三掺杂区。
20.如权利要求11所述的非挥发性存储器结构的制造方法，还包括：
在所述选择栅极与所述基底之间形成第二介电层；以及
在所述第一电荷存储层与所述基底之间形成第三介电层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107145072 | 2018-12-13 | ||
| TW107145072A TWI685954B (zh) | 2018-12-13 | 2018-12-13 | 非揮發性記憶體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111326516A CN111326516A (zh) | 2020-06-23 |
| CN111326516B true CN111326516B (zh) | 2022-12-06 |
Family
ID=70413299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811632865.4A Active CN111326516B (zh) | 2018-12-13 | 2018-12-29 | 非挥发性存储器结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111326516B (zh) |
| TW (1) | TWI685954B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202145534A (zh) * | 2020-05-15 | 2021-12-01 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構 |
| US20240389315A1 (en) * | 2023-05-18 | 2024-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory with stackable memory cells |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3123577A (en) * | 1964-03-03 | Method of liquefying cellular | ||
| CN100461374C (zh) * | 2005-08-19 | 2009-02-11 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
| CN100463145C (zh) * | 2005-12-06 | 2009-02-18 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法 |
| US7592224B2 (en) * | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
| CN101675502A (zh) * | 2007-04-19 | 2010-03-17 | Nxp股份有限公司 | 包括纳米线的非易失性存储器单元及其制造方法 |
| US8630114B2 (en) * | 2011-01-19 | 2014-01-14 | Macronix International Co., Ltd. | Memory architecture of 3D NOR array |
| US8609492B2 (en) * | 2011-07-27 | 2013-12-17 | Micron Technology, Inc. | Vertical memory cell |
-
2018
- 2018-12-13 TW TW107145072A patent/TWI685954B/zh active
- 2018-12-29 CN CN201811632865.4A patent/CN111326516B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111326516A (zh) | 2020-06-23 |
| TWI685954B (zh) | 2020-02-21 |
| TW202023033A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906396B1 (en) | Flash memory and method of fabricating the same | |
| US20070155087A1 (en) | Method of manufacturing split gate flash memory | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| KR20120067634A (ko) | 반도체 소자 제조 방법 | |
| CN101165902A (zh) | 非易失性存储器件及其制造方法 | |
| US8741754B2 (en) | Fabricating method of non-volatile memory | |
| TW202018917A (zh) | 非揮發性記憶體及其製造方法 | |
| KR101736246B1 (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
| CN101022126A (zh) | 半导体器件及其相关制造方法 | |
| JP2005159361A (ja) | スプリットゲート型フラッシュメモリ装置の製造方法 | |
| KR101604199B1 (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| CN111326516B (zh) | 非挥发性存储器结构及其制造方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| KR100764746B1 (ko) | 비휘발성 메모리 장치 및 그의 제조방법 | |
| US7514741B2 (en) | Nonvolatile semiconductor memory device and related method | |
| CN101388363B (zh) | 非挥发性存储器及其制作方法 | |
| CN114068562B (zh) | 半导体存储装置以及其制作方法 | |
| JP2014187132A (ja) | 半導体装置 | |
| US20080003744A1 (en) | Method of manufacturing nand flash memory device | |
| CN111696989B (zh) | 存储元件及其制造方法 | |
| JP2010225916A (ja) | 半導体装置及びその製造方法 | |
| US10504913B2 (en) | Method for manufacturing embedded non-volatile memory | |
| CN107123651B (zh) | 非易失性存储器的制造方法及非易失性存储器 | |
| US9437715B1 (en) | Non-volatile memory and manufacturing method thereof | |
| US20250031365A1 (en) | Memory structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221115 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |