CN111146178B - 半导体封装件 - Google Patents

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：框架，具有腔并且具有将彼此相对的第一表面和第二表面连接的布线结构；连接结构，设置在所述框架的所述第一表面上，并且包括连接到所述布线结构的第一重新分布层；半导体芯片，设置在所述腔内并且具有连接到所述第一重新分布层的连接垫；包封剂，包封所述半导体芯片；以及第二重新分布层，具有重新分布图案以及连接所述布线结构和所述重新分布图案的连接过孔。所述连接过孔包括连接到所述布线结构的第一过孔以及设置在所述第一过孔上并连接到所述重新分布图案的第二过孔，所述第二过孔的下表面具有比所述第一过孔的上表面的面积大的面积。

Description

半导体封装件

本申请要求于2018年11月1日在韩国知识产权局提交的第10-2018-0132775号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用包含于此。

技术领域

本公开涉及一种半导体封装件。

背景技术

近年来，与半导体芯片相关的技术发展的主要趋势之一是减小组件的尺寸，并且同样在封装领域中，随着对用于确保紧凑尺寸的具有多个引脚的紧凑半导体芯片的需求的增加，需要实现紧凑半导体芯片。

为了满足该需求，提出了一种扇出型半导体封装件。在扇出型半导体封装件中，即使在与半导体芯片重叠的区域之外的区域中，也可使连接端子重新分布，因此实现多个引脚，同时具有紧凑的尺寸。一些半导体封装件可能需要背侧重新分布层(RDL)。然而，这种背侧RDL需要额外的光刻作为单独的线工艺。

发明内容

本公开的一方面可以提供一种具有可以通过简化工艺实现的重新分布层的半导体封装件。

根据本公开的一方面，一种半导体封装件可以包括：框架，具有腔并且具有将被构造为彼此相对的第一表面和第二表面连接的布线结构；连接结构，设置在所述框架的所述第一表面上，并且包括连接到所述布线结构的第一重新分布层；半导体芯片，设置所述连接结构上且位于所述腔中，并且具有连接到所述第一重新分布层的连接垫；包封剂，包封位于所述腔中的所述半导体芯片，并且覆盖所述框架的所述第二表面；以及第二重新分布层，具有嵌入在所述包封剂中并暴露在所述包封剂的一个表面中的重新分布图案以及贯穿所述包封剂将所述布线结构和所述重新分布图案连接的连接过孔。所述连接过孔可以包括连接到所述布线结构的第一过孔以及设置在所述第一过孔上并连接到所述重新分布图案的第二过孔，所述第二过孔的下表面可以具有比所述第一过孔的上表面的面积大的面积，并且所述第一过孔和所述第二过孔可以具有一体的结构。

根据本公开的另一方面，一种半导体封装件可以包括：框架，具有腔并且具有将被构造为彼此相对的第一表面和第二表面连接的布线结构；连接结构，设置在所述框架的所述第一表面上，并且包括连接到所述布线结构的第一重新分布层；半导体芯片，设置在所述连接结构上且位于所述腔中，并且具有连接到所述第一重新分布层的连接垫；包封剂，包封位于所述腔中的所述半导体芯片，并且覆盖所述框架的所述第二表面；以及第二重新分布层，具有嵌入在所述包封剂中并暴露在所述包封剂的一个表面中的重新分布图案以及贯穿所述包封剂将所述布线结构和所述重新分布图案连接的连接过孔。所述连接过孔可以包括连接到所述布线结构的第一过孔以及设置在所述第一过孔上、具有与所述第一过孔的中心偏离的中心且连接到所述重新分布图案的第二过孔。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本公开的上述和其它方面、特征和其它优点，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出根据本公开中的示例性实施例的半导体封装件的侧截面图；

图10A和图10B是示出图9中示出的半导体封装件的平面图和仰视图；

图11A和图11B是分别示出图9中示出的半导体封装件的部分区域(部分A)的放大侧截面图和放大平面图；

图12A和图12B是分别示出根据本公开中的示例性实施例的半导体封装件的部分区域的放大侧截面图和放大平面图；

图13A和图13B是分别示出根据本公开中的示例性实施例的半导体封装件的部分区域的放大侧截面图和放大平面图；

图14A至图14F是示出制造图9中示出的半导体封装件的方法的主要工艺(布线层形成和层压工艺)的截面图；

图15A至图15D是示出制造图9中示出的半导体封装件的方法的主要工艺(连接过孔形成工艺)的截面图；

图16A和图16B是分别示出图14E中示出的重新分布层的部分区域(部分A)的侧截面图和平面图；

图17A和图17B是分别示出图15A中示出的重新分布层的部分区域(部分A)的侧截面图和平面图；

图18A和图18B是分别示出图15B中示出的重新分布层的部分区域(部分A)的侧截面图和平面图；

图19和图20是分别示出图15C和图15D中示出的重新分布层的部分区域(部分A)的侧截面图。

具体实施方式

现在将参照附图详细描述本公开的示例性实施例。

描述中的组件与另一组件的“连接”的含义在概念上包括两个组件之间的直接连接以及通过粘合层的间接连接。另外，“电连接”在概念上包括物理连接和物理断开。可以理解的是，当使用诸如“第一”和“第二”的术语来指代元件时，该元件不受此限制。它们可以仅用于将元件与其他元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里阐述的权利要求的范围的情况下，第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。

这里使用的术语“示例性实施例”不指示相同的示例性实施例，而是被提供为强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分地组合来实现。例如，除非其中提供了相反或矛盾的描述，否则在特定示例性实施例中描述的一个元件即使在另一示例性实施例中没有描述时，也可以被理解为与另一示例性实施例相关的描述。

这里使用的术语仅用于描述示例性实施例，而不是限制本公开。在这种情况下，除非上下文中另有解释，否则单数形式包括复数形式。

电子装置

在下文中，将参照附图详细描述本公开中的示例性实施例。

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可以包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可以通过各种信号线1090连接到下面将描述的其他的组件。

芯片相关组件1020可以包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可以包括其它类型的芯片相关组件。另外，芯片相关组件1020可以彼此组合。

网络相关组件1030可以包括实施诸如以下协议的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其他无线和有线协议。然而，网络相关组件1030不限于此，并且可以包括实施各种其它无线或有线标准或协议的组件。另外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可以包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可以包括用于各种其它目的的无源组件等。另外，其他组件1040与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可以物理连接或电连接到主板1010或者可以不物理连接或电连接到主板1010的其他组件。这些其他的组件可以包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他的组件不限于此，并且还可根据电子装置1000的类型等包括用于各种用途的其他的组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其它电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的的。例如，主板1110可以容纳在智能电话1100的主体1101中，各种电子组件1120可以物理连接或电连接到主板1110。另外，可以物理连接或电连接到主板1110或者可以不物理连接或电连接到主板1110的其他组件(诸如，相机模块1130)可被容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，半导体封装件100可以是例如芯片相关组件中的应用处理器，但是不限于此。电子装置1000不必局限于智能电话1100，而是可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作半导体成品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而是被封装并且在封装的状态下在电子装置等中使用。

半导体封装通用的原因在于：在电连接方面，在半导体芯片和电子装置的主板之间的电路宽度中通常存在差异。详细地，半导体芯片的连接垫(pad，或称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，因此使用用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术是有利的。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图，图4示出了说明扇入型半导体封装件的封装工艺的一系列示意性截面图。

参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化膜、氮化膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。在这种情况下，由于连接垫2222非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级印刷电路板(PCB)上以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240以使连接垫2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接垫2222敞开的通路孔2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成延伸通过该开口2251的凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，由于在扇入型半导体封装件中，所有的I/O端子通常需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在最终安装与电子装置的主板上的中介基板上的示意性截面图，图6是示出扇入型半导体封装件嵌在最终安装于电子装置的主板上的中介基板中的示意性截面图。

参照附图，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301再次重新分布，并且扇入型半导体封装件2200可在扇入型半导体封装件2200安装在中介基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外表面可利用包封剂2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，扇入型半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板(例如，2500)上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板(例如，2301或2302)上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过或连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接结构2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。

在本制造工艺中，可在半导体芯片2120的外部形成包封剂2130之后形成连接结构2140。在这种情况下，从连接到半导体芯片2120的连接垫2122的一个或多个过孔2143和重新分布层2142执行用于形成连接结构2140的工艺，因此过孔2143可具有朝向半导体芯片2120减小的宽度(见放大区域)。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片2120上的连接结构2140重新分布并且设置在半导体芯片2120的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子通常需要设置在半导体芯片的内部(例如，封装件上的半导体芯片的引脚(footprint)内)。因此，当半导体芯片的尺寸减小时，通常需要减小球的尺寸和节距，使得可能无法在扇入型半导体封装件中使用标准化的球布局。另外，如上所述，扇出型半导体封装件具有半导体芯片2120的I/O端子通过形成在半导体芯片上的连接结构2140重新分布并且设置在半导体芯2120片的外部(例如，半导体芯片的引脚的外部)的形式。因此，即使在半导体芯片2120的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可如下所述地在不使用单独的中介基板的情况下安装在电子装置的主板上。

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上且能够使连接垫2122重新分布到在半导体芯片2120的区域/引脚的外部的扇出区域，使得标准化的球布局可在扇出型半导体封装件2100中按照原样使用。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可以以比使用中介基板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式来实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术。扇出型半导体封装件是与诸如中介基板等的印刷电路板(PCB)的概念不同的概念，印刷电路板(PCB)具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件。

图9是示出根据本公开中的示例性实施例的半导体封装件的侧截面图，图10A和图10B是示出图9中示出的半导体封装件的俯视图(“T”方向的视图)和仰视图(“B”方向的视图)。

参照图9，根据本示例性实施例的半导体封装件100包括：框架110，具有腔110X以及彼此相对的第一表面110A和第二表面110B；半导体芯片120，设置在腔110X中；连接结构140，设置在框架110的第一表面110A和半导体芯片120的下方；以及包封剂130，包封位于腔110X中的半导体芯片120并且覆盖框架110的第二表面110B。

框架110包括绝缘构件111以及将第一表面110A和第二表面110B连接的布线结构。在该实施例中，布线结构可以包括分别设置在框架110的第一表面110A和第二表面110B上的第一布线图案112a和第二布线图案112b以及将第一布线图案112a和第二布线图案112b连接的贯通过孔113。

连接结构140包括绝缘层141和形成在绝缘层141上的第一重新分布层145。第一重新分布层145包括设置在绝缘层141上的第一重新分布图案142以及贯穿绝缘层141连接到第一重新分布图案142的过孔143。第一重新分布层145可以通过过孔143连接到框架110的布线结构(具体地，第一布线图案112a)和半导体芯片120的连接垫120P。在本示例性实施例中采用的第一重新分布层145被示出为具有设置在两个绝缘层141中的每个上的两级结构，但是不限于此，并且可以具有一级结构或三级结构或更多级结构。

根据本示例性实施例的半导体封装件100包括作为背侧重新分布层的具有第二重新分布图案162(在下文中，被称为“重新分布图案”)和连接过孔163的第二重新分布层165。第二重新分布图案162嵌入在包封剂130中，使得第二重新分布图案162的一个表面从包封剂130的上表面暴露。连接过孔163可贯穿包封剂130以将第二重新分布图案162连接到框架110的布线结构(具体地，第二布线图案112b)。第二重新分布图案162可以通过连接过孔163连接到第二布线图案112b，并且可以通过框架110的布线结构连接到第一重新分布层145和半导体芯片120。

参照图11A和图11B，将更详细地描述该示例性实施例中采用的第二重新分布层165的结构。图11A和图11B分别是示出图9中示出的半导体封装件中的由“A”指示的区域的放大截面图和放大局部平面图。图11A是沿图11B中的线II-II'截取的示出了使焊盘L的触点和连接到连接过孔163的第二重新分布图案162连接的截面的侧截面图。

参照图11A和图11B，第二重新分布图案162嵌入在包封剂130中，使得第二重新分布图案162的一个表面暴露，第二重新分布图案162的暴露的表面可以与包封剂130的表面基本共面，但不限于此。例如，第二重新分布图案162的暴露的表面可以位于比包封剂130的表面稍高或稍低的位置。

连接过孔163包括连接到布线结构的第二布线图案112b的第一过孔163a以及设置在第一过孔163a上并且在水平方向上延伸以连接到第二重新分布图案162的第二过孔163b。由于第二过孔163b延伸为连接到第二重新分布图案162，因此第二过孔163b的下表面的面积(或宽度)大于第一过孔163a的上表面的面积(或宽度)。参照图11A，第一过孔163a和第二过孔163b具有不连续的侧面轮廓，并且第二过孔163b可以被表示为具有比第一过孔163a的宽度D1(或直径)大的宽度D2(或直径)。

此外，虽然在该示例性实施例中采用的第一过孔163a和第二过孔163b具有不连续的侧面轮廓，但是具有一体的结构。

在该公开中，术语“一体的结构”并不意味着两个元件简单地彼此接触，而是指使用相同的金属通过相同的工艺一体地形成的结构。例如，当第一过孔163a和第二过孔163b通过相同的镀覆工艺一起形成时，第一过孔163a和第二过孔163b可以是一体的。

如图11A和图11B中所示，连接过孔163包括位于与包封剂130的界面处的种子层163S和形成在种子层163S上的镀层163P。在这种情况下，因为第一过孔163a和第二过孔163b一体地形成，所以它们可以由一个种子层163S形成。种子层163S形成为从第一过孔163a的底表面和侧表面延伸到第二过孔163b的侧表面。此外，种子层163S还可以位于第二过孔163b与第二重新分布图案162之间的界面处。

第二重新分布图案162可以连接到第二过孔163b的外围的区域。由于在该示例性实施例中采用的连接过孔163通过与第二重新分布图案162不同的工艺形成，因此可在第二过孔163b与第二重新分布图案162之间观察到诸如晶界的界面。

第二过孔163b具有相对大的面积，并且用作用于与第二布线图案112b连接的第二重新分布图案162的焊盘(land)。由于现有的第二重新分布图案162具有环形焊盘，因此在用于孔填充的镀覆期间，在孔被完全填充之前封堵环形的狭窄入口，以在连接过孔中产生接缝空隙。相反，在该示例性实施例中，相对延伸的用于填充的入口被设置为具有第二过孔163b，因此接缝空隙的出现可以被防止(见图15B和图15C)。

第二过孔163b可以具有与第二重新分布图案162的厚度t0不同的高度h2。在该示例性实施例中，示出了第二过孔163b的高度h2略大于第二重新分布图案162的厚度t0。然而，由于第二重新分布图案162是通过与第二过孔163b的工艺不同的工艺形成的，因此根据各自的工艺，第二过孔163b的高度h2可以略小于第二重新分布图案162的厚度t0，或者可以基本相等。第二过孔163b的高度h2可以比第一过孔163a的高度h1小，但是不限于此。

如图11B中所示，第二过孔163b可以设置为第二重新分布图案162的焊盘，第一过孔163a可以连接到第二过孔163b并且被设置为与第二布线图案112b的焊盘L的连接部分。第二过孔163b的中心C2可以偏离第一过孔163a的中心C1。第二过孔163b的中心C2可以比第一过孔163a的中心C1更靠近第二重新分布图案162的连接部分。

在使第二重新分布图案162嵌入在包封剂130中的层压工艺中可能出现匹配误差。考虑到这样的误差，第二布线图案112b的作为连接目标的焊盘L需要形成为具有比一般的焊盘的尺寸(150μm或更小的直径)明显大的尺寸(例如，200μm或更大的直径)，在这种情况下，第二布线图案112b的设计自由度可受到明显限制。本示例性实施例提供了一种通过设置具有多阶结构的连接过孔163而不使第二布线图案112b的焊盘L延伸而解决匹配误差的问题的方法。具体地，第一过孔163a可以被用于精确地连接到第二布线图案112b的焊盘L，具有扩大面积的第二过孔163b可以被用于连接到第二重新分布图案162。

按照这种方式，在该示例性实施例中采用的连接过孔抑制了接缝空隙的出现，并且消除了鉴于匹配误差而扩大布线图案的焊盘的必要性，有利于使电路图案位于焊盘高度上而形成为高密度。.

如图10A中所示，第二重新分布层165可以提供与将要设置在半导体封装件100上的另一半导体芯片/封装件的连接端子的布置相对应的多个第一垫P1和第二垫P2的阵列。具体地，第一钝化层171形成在包封剂130的形成有第二重新分布层165的表面上。第一钝化层171具有使第二重新分布图案162的一部分暴露并且限定多个第一垫P1和第二垫P2的区域的第一开口O1，第一开口O1形成为与将要设置在半导体封装件100上的另一半导体芯片/封装件的连接端子的布置相对应。多个第一垫P1和第二垫P2布置为如图10A中所示，并且可以被划分为扇出区域的第一垫P1和扇入区域的第二垫P2。

虽然在该示例性实施例中采用的第二重新分布层165被示出为具有单层结构，但是也可以使用绝缘树脂层实现为具有包括两层或更多层的多层结构。在该示例性实施例中，第二重新分布图案162被示出为直接嵌入包封剂130中。然而，在一些示例性实施例中，在层压工艺之前，可以提前形成用于使第二重新分布图案嵌入的诸如ABF的绝缘树脂层，并且可以使绝缘树脂层和包封剂结合。

在下文中，将更详细地描述根据本示例性实施例的半导体封装件100中包括的每个组件。

框架110可以维持半导体封装件100的刚性。半导体芯片120可以设置在框架110的腔110X中，并且半导体芯片120可以通过包封剂130固定。框架110在半导体封装件100中提供延伸的布线(routing)区域，并且可以改善半导体封装件100的设计自由度。在该示例性实施例中采用的框架110的布线结构仅是示例，并且可以修改为以各种形式实现。例如，布线结构还可以包括位于框架110的中间高度处的一个或更多个图案。例如，这样的图案可包括除了用于重新分布的图案之外的接地(GND)图案、电力(PWR)图案和信号图案。布线结构可以在半导体芯片120被设置之前形成，从而减少由于半导体芯片120而导致的良率降低的问题。

框架110的绝缘构件111可以包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者诸如玻璃纤维和/或无机填料的增强剂浸在热固性树脂或热塑性树脂中的树脂。例如，可以使用半固化片、ABF(Ajinomoto堆积膜)、FR-4和双马来酰亚胺三嗪(BT)树脂等。可选地，可以使用诸如感光介电(PID)树脂的感光绝缘材料。在另一示例中，可以使用具有优异的刚性和导热性的金属，并且这里可以使用Fe-Ni基合金作为该金属。这里，为了确保与包封剂130和任何其它层间绝缘材料等的粘合力，可以在Fe-Ni基合金的表面上形成Cu镀。绝缘构件111可以由玻璃、陶瓷或塑料等形成，但是不限于此。此外，布线结构可以包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)或它们的合金的导电材料，但不限于此。

连接结构140主要是用于使半导体芯片120的连接垫120P重新分布的组件。具有各种功能的数十至数百的连接垫120P可以通过连接结构140重新分布，并且可以通过电连接金属190物理连接和/或电连接到外部装置。连接结构140连接到半导体芯片120的连接垫120P，并且可以支撑半导体芯片120。连接结构140可以直接电连接到半导体芯片120和框架110的布线结构，第二重新分布层165可以通过绕过连接结构140的第一重新分布层145而电连接到半导体芯片120。

如上所述，连接结构140包括绝缘层141和形成在绝缘层141上的第一重新分布层145。与上述其它绝缘体类似，绝缘层141可以包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂，或者可以使用诸如PID树脂的感光绝缘材料。

第一重新分布层145和第二重新分布层165可以包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)或它们的合金的导电材料。根据需要，表面处理层可以进一步形成在第二重新分布图案162的暴露的垫P1和P2区域上。

包封剂130是用于保护半导体芯片120的组件。在该示例性实施例中，包封剂130包封框架110的第二表面110B以及半导体芯片120。包封形式不受限制，并且可以是围绕半导体芯片120的任何形式。例如，包封剂130可以覆盖半导体芯片120，并且可以填充框架110的腔110X中的其它剩余空间。由于包封剂130填充腔110X，因此包封剂130可以用作粘合剂并用于减少半导体芯片120的屈曲。包封剂130可以覆盖除了半导体芯片120的下表面之外的所有的表面。根据半导体芯片120的连接垫120P的位置和形状，仅半导体芯片120的下表面的一部分可被覆盖。在一些示例性实施例中，包封剂130可以包括利用多种材料形成的多个层。例如，腔110X中的空间可以填充有第一包封剂，框架110的第一表面110A和半导体芯片120可用与第一包封剂不同的第二包封剂覆盖。

包封剂130的材料不受限制。例如，可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂以及诸如玻璃纤维和/或无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(例如，半固化片、ABF等)。另外，可以使用诸如EMC的公知的模塑材料。在一些示例性实施例中，可以使用包括玻璃纤维和/或无机填料以及绝缘树脂的材料以有效地改善改善翘曲。

在一些示例性实施例中，包封剂130可以包括用于电磁屏蔽的导电颗粒。例如，导电颗粒可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和/或焊料，但是不限于此。

根据本示例性实施例的半导体封装件100还可以包括设置在连接结构140下方的第二钝化层172，第二钝化层172与设置在形成有第二重新分布层165的包封剂130上的第一钝化层171类似。

第一钝化层171和第二钝化层172被构造为保护第二重新分布层165和连接结构140免受外部物理或化学损坏。与上述第一钝化层171类似，第二钝化层172具有使连接结构140的第一重新分布图案142的至少一部分暴露的第二开口O2。

第一钝化层171和第二钝化层172的材料没有特别限制，例如，阻焊剂可以被使用。在一些示例性实施例中，可以使用与用于框架110和/或连接结构140的绝缘材料相同或相似的材料(例如，PID树脂、ABF等)。

根据本示例性实施例的半导体封装件100还可以包括设置在第二钝化层172的第二开口O2处并暴露于外部的电连接金属190。电连接金属190被构造为将半导体封装件100物理连接和/或电连接到外部。例如，半导体封装件100可以通过电连接金属190安装在电子装置的母板上。电连接金属190连接到通过第二开口O2暴露的第一重新分布图案142。在一些示例性实施例中，另外的下凸块冶金(UBM)层180可以形成在第一重新分布图案142上以形成电连接金属190。

例如，电连接金属190可以由低熔点金属(例如，锡(Sn)或者包括锡(Sn)的合金)形成。电连接金属190可以具有诸如焊盘、球和引脚等的各种结构，但是不限于此。

如图10B中所示，电连接金属190的一部分可以设置在扇出区域处。扇出型封装件在可靠性方面优于扇入型封装件，扇出型封装件具有多个I/O端子并且有利于3D互联。连接端子的布置(数量，间距等)不受限制，并且可以根据将安装有半导体封装件100的外部装置的条件进行各种修改。在该示例性实施例中，电连接金属190被示出为仅设置在连接结构140的下表面上，但是在一些示例性实施例中，与电连接金属190类似的外部连接端子也可以设置在第二重新分布层165上(即，在第一垫P1和第二垫P2上)。

在该示例性实施例中采用的连接过孔被示出为包括在水平方向上相对于第一过孔延伸并连接到重新分布图案的第二过孔，但是本公开不限于此。例如，在没有形成延伸以具有比第一过孔的面积大的面积的第二过孔的情况下，第二过孔可以通过使第二过孔的中心偏离第一过孔的中心连接到重新分布图案。

在特定示例中，如图12A和图12B中所示，第二过孔163b可以被实现为多个过孔Va、Vb和Vc，多个过孔Va、Vb和Vc被布置为使得它们的中心Ca、Cb和Cc彼此偏离。图12A和图12B中示出的放大图可以被理解为与图9中的部分A对应的部分。

虽然构成第二过孔163b的多个过孔Va、Vb和Vc不被形成为具有比第一过孔163a大的面积，但是多个过孔Va、Vb和Vc可以通过将多个过孔Va、Vb和Vc形成为部分地彼此叠置并且使中心Ca、Cb和Cc一点一点地朝向第二重新分布图案162偏移而连接到第二重新分布图案162。由于多个过孔Va、Vb和Vc中的一个过孔Va连接到第二布线图案112b的焊盘L，因此彼此分隔开的第二布线图案112b和第二重新分布图案162可以稳定地连接。

在一些示例性实施例中，多个过孔Va、Vb和Vc使用相同的激光束形成，因此可以具有大致相同的尺寸，类似地，它们可以具有与第一过孔163a基本相同的尺寸。

图13A和图13B是分别示出根据本公开的示例性实施例的半导体封装件的部分区域的放大侧截面图和放大平面图。

参照图13A和图13B，第二重新分布图案162的一部分具有填充有与连接过孔163相同的金属的修复部分162R。关于作为第二重新分布图案162的短路部分的修复部分162R，在第二重新分布图案162被层压以嵌入在包封剂130中之后，在用于第二过孔的163b的孔形成工艺(见图15B)期间去除包封剂130的与短路部分对应的区域，并且可以在用于连接过孔163的镀覆工艺(见图15C)期间修复该区域，重新分布图案可以通过平坦化工艺(见图15D)经由镀覆-填充修复部分162R而正常地连接。因此，修复部分162R的厚度t可以与第二过孔163b的高度h2基本相等。此外，与连接过孔163相似，修复部分162R包括镀层以及位于镀层与包封剂130之间以及位于镀层与第二重新分布图案162之间的种子层。

此外，如图13A中所示，虽然连接过孔163在填充之后被平坦化，但是与相对深的第一过孔163a的中心C1邻近的部分凹入的上表面RC可以保留。

图14A至图14F是示出制造图9中示出的半导体封装件的方法的主要工艺的截面图。在以下的制造半导体封装件100的方法的描述中，可省略或简化与以上描述相同的多余的描述。

参照图14A，在绝缘构件111上形成布线结构以制备框架110。绝缘构件111可以是具有形成在其上表面和下表面上的薄金属层(例如，铜箔(未示出))的覆铜层压板(CCL)。铜箔可以用作用于图案形成的种子层。在绝缘构件111上形成第一布线图案112a和第二布线图案112b以及将第一布线图案112a和第二布线图案112b连接的贯通过孔113。用于贯通过孔113的孔可以使用机械钻孔和/或激光钻孔(例如，CO₂激光或YAG激光)来形成。孔(未示出)中的树脂毛边可以通过执行去污(desmearing)而去除。贯通过孔113以及第一布线图案112a和第二布线图案112b可以使用干膜图案通过电镀铜或者无电镀铜形成。更具体地，贯通过孔113以及第一布线图案112a和第二布线图案112b可以使用诸如减成工艺、加成工艺、半加成工艺(SAP)或改进的半加成工艺(MSAP)等的方法形成，但不限于此，并且如果需要，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或溅射形成。

参照图14B，形成贯穿框架110的第一表面110A和第二表面110B的腔110X。

形成腔110X的方法也不受限制，腔110X可以通过例如机械钻孔和/或激光钻孔、使用磨料颗粒的喷砂方法或使用等离子体的干蚀刻方法等形成。在使用机械钻孔和/或激光钻孔形成腔110X的情况下，腔110X中的树脂毛边可以通过执行去污而去除。腔110X的尺寸和形状可以根据将要安装的半导体芯片120(图14C)的尺寸、形状和数量来设计。.

下一步，参照图14C，在将粘合支撑件210粘合到框架110的第一表面110A之后，在腔110X中放置半导体芯片120，形成用于包封半导体芯片120的包封剂130。

粘合支撑件210可以是具有能够固定框架110的粘合表面的各种支撑部件。例如，诸如其粘合力由于热处理变弱的热固化粘合带或者其粘合力由于紫外线照射变弱的紫外线固化粘合带等的各种类型的粘合带可以用作粘合支撑件210。

半导体芯片120可以在腔110X中粘合到粘合支撑件210。半导体芯片120的连接垫120P可以粘合到粘合支撑件210(面朝下)。当半导体芯片120的连接垫120P被嵌入时，框架110的第一表面110A和半导体芯片120的下表面可以基本共面。可选地，如果半导体芯片120的连接垫120P突出，框架110的第一表面110A和连接垫120P的下表面可以基本共面。

包封剂130覆盖框架110和半导体芯片120，并且可以填充腔110X中的空间。包封剂130可以通过已知的方法形成。作为涂覆方法，例如，可以使用通过挤压机涂覆油墨的丝网印刷法和雾化油墨并涂覆油墨的喷涂印刷法等。在一些示例性实施例中，包封剂130可通过层压前体并固化该层压前体而形成。

在该示例性实施例中，在涂覆用于形成包封剂130的材料的状态下，在材料完全固化之前(即，半固化状态)，在临时支撑件220上制备的第二重新分布图案162可以被转印为嵌入到包封剂130的表面(见图14D和14E)。

具体地，参照图14D，在临时支撑件220上制备的第二重新分布图案162可以被层压到未固化或半固化的包封剂130的表面。

临时支撑件220可以是但不限于包括形成在其上表面和下表面上的薄金属层(例如，铜箔(未示出))的覆铜层压板。可以在铜箔上形成剥离层，或者可以施加表面处理，使得在后续工艺中可以容易地分离第二重新分布图案162。第二重新分布图案162可以使用铜箔作为种子层通过镀覆而形成。

该工艺可以使用铆钉销匹配方法来执行，而不需要单独的匹配设施。也就是说，通过经由铆钉销将临时支撑件220与粘合支撑件210或者粘合支撑件210的支撑部件一起固定，可以精确地对准将要层压在每个封装件单元中的第二重新分布图案162的位置。这里，虽然使用铆钉销对准第二重新分布图案162，但是可能出现不可避免的匹配误差。

接下来，参照图14E，可以在包封剂130的表面中嵌入第二重新分布图案162。

由于包封剂130处于未固化状态(例如，处于半固化状态)，因此包封剂130可以允许形成为相对于临时支撑件220的表面突出的第二重新分布图案162通过层压工艺嵌入其中。在使用层压工艺的情况下，可以通过如下处理执行层压工艺：热压以在高温下压制预定时间段并减压和冷却到室温，然后冷压以另外冷却。

如图16A和16B中所示，嵌入的第二重新分布图案162不与第二布线图案112b的焊盘L重叠，并且可以在水平方向上与第二布线图案112b间隔开预定距离d。这样的距离d可能由于上述匹配误差而增大。在第二重新分布图案162被嵌入的状态下，完整的固化工艺可以被执行。即使在嵌入第二重新分布图案162之后，也可以在形成第一重新分布层145(或连接结构140)的工艺中将临时支撑件220保持用作支撑件。

参照图14F，在从框架110和半导体芯片120去除粘合支撑件210之后，可以形成连接结构140。

去除工艺不受限制，并且可以以各种方式执行。例如，当其粘合力由于热处理变弱的热固化粘合带或者其粘合力通过紫外线照射变弱的紫外线固化粘合带等被用作粘合支撑件210时，在粘合支撑件210被热处理以使粘合力变弱之后或者在紫外线照射到粘合支撑件210以使其粘合力变弱之后，去除工艺可以被执行。如上所述，临时支撑件220在形成第一重新分布层145的工艺中被用作支撑件。

具有第一重新分布层145的连接结构140形成在框架110和半导体芯片120的下表面上，第二钝化层172可以形成在连接结构140的下方。

在执行上述工艺之后，可以执行形成位于框架110的第二表面110B上的第二重新分布层165的工艺。具体地，执行形成用于将嵌入的第二重新分布图案162连接到布线结构(具体地，第二布线图案112b)的连接过孔的工艺。图15A至图15D是示出图9中示出的半导体封装件的制造方法中的连接第二重新分布层的工艺(连接过孔形成工艺)的主要工艺的截面图.

参照图15A，在从包封剂130的表面去除临时支撑件220之后，可以形成连接到第二布线图案112b的焊盘L第一孔H1。

临时支撑件220可以被去除使得嵌入的第二重新分布图案162保留在包封剂130的表面上。可以使用诸如上述的剥离层的分离部件容易地去除临时支撑件220。根据临时支撑件或剥离层的特性，在通过热处理或紫外线等使粘合力变弱之后，可以很容易地执行这种去除工艺。

在包封剂130中形成用于使第二布线图案112b的焊盘L敞开的第一孔H1。可以使用机械钻孔和/或激光钻孔来执行形成第一孔H1的工艺。如图17A和17B中所示，第一孔H1可以连接到第二布线图案112b的焊盘L，但是不可以连接到第二重新分布图案162。

之后，参照图15B，可以形成连接第一孔H1和第二重新分布图案162的第二孔H2。

第二孔H2可以在第一孔H1的上部区域延伸。例如，在使用激光钻孔工艺的情况下，可以通过使用光学系统等扩大激光束尺寸并且调整输出或辐射时间来形成第二孔H2，以具有比第一孔H1大的尺寸并具有比第一孔H1小的深度。在钻孔工艺之后，可以使用高锰酸盐法等执行去污以去除树脂毛边。

具体地，如图18A和图18B中所示，第一孔H1的上部区域可以通过第二孔H2延伸以连接到第二重新分布图案162。按照这种方式，包括第一孔H1和第二孔H2的通路孔H可以形成为从焊盘L连接到第二重新分布图案162。由于第二孔H2的中心C2比第一孔H1的中心C1更靠近第二重新分布图案162的连接部分，所以当从连接两个中心C1和C2的侧截面(见图18B)观察时，用于连接过孔的孔H的截面可以具有两边不对称的结构。

在另一示例性实施例中，第二孔H2可以形成为如图12A和图12B中所示的与多个过孔Va、Vb和Vc对应的多个孔。多个孔可以部分地彼此重叠，并且可以朝向第二重新分布图案162的连接部分布置。这样的多个孔可以通过重复地照射具有相同尺寸的激光束形成。

如以上参照图13A和图13B所描述的，位于第二重新分布图案162的短路部分中的包封剂130可以在该工艺中一起去除，并且可以在后续工艺中在用于连接过孔163的镀覆期间(见图15C)修复。因此，为了修复而去除的包封剂130的厚度可以与第二孔H2的深度基本相等。

之后，参照图15C，可以在包封剂130上形成镀层163'，从而填充通路孔H的内部。

在该工艺中，在包封剂130的包括通路孔H(见图19)的内表面的表面上形成种子层163S，然后使用种子层163S通过镀覆形成镀层163'。镀层163'可以填充通路孔H的内部空间。

具体地，如图19中所示，镀层163'可以填充通路孔H的内部空间，这里，与通路孔H对应的区域稍微凹入。此外，第二重新分布图案162不具有环形焊盘，并且由于通路孔H的入口由于延伸的第二孔H2而具有大尺寸，因此通路孔H的内部空间可以在镀覆期间基本上完全填充。也就是说，由于在填充工艺期间没有堵塞相对大的入口，因此可以填充通路孔H而没有接缝空隙。

下一步，参照图15D，去除镀层的位于包封剂130上的部分，从而形成连接过孔163。

这种去除工艺可以以诸如回蚀或研磨的平坦化工艺来执行。保留在通路孔H中的镀层部分可以设置为连接过孔163。连接过孔163可以连接布线结构的第二布线图案112b和第二重新分布图案162。具体地，如图20中所示，连接过孔163可以包括连接到布线结构的第一过孔163a和设置在第一过孔163a上并在水平方向上延伸以连接到第二重新分布图案162的第二过孔163b。第一过孔163a和第二过孔163b可以是一体的。连接过孔163与第二重新分布图案162一起提供期望的第二重新分布层165。

连接过孔163包括位于与包封剂130的界面处的种子层163S和形成在种子层163S上的镀层163P。种子层163S形成为从第一过孔163a的底表面和侧表面延伸到第二过孔163b的侧表面。具体地，种子层163S可以位于第二过孔163b与第二重新分布图案162之间的界面处以及也可以位于第二过孔163b与包封剂130之间的界面处，并且实际上，第二过孔163b与第二重新分布图案162之间的界面可以被观察到。

通过该工艺，第二重新分布图案162的暴露表面可以与包封剂130的表面基本共面。在该示例性实施例中，连接过孔163的上表面可以具有平坦化的上表面，但是如果图19中示出的凹入部分形成为深的，那么即使在平坦化工艺之后，连接过孔163的上表面也可以具有与如图13A中所示的第一过孔163a的中心轴邻近的凹入部分RC。

尽管在层压工艺期间出现失配，但是本示例性实施例采用的连接过孔163提供了一种稳定地连接位于下方的焊盘和位于上方的重新分布图案的方案。因此，考虑到失配(即，匹配误差)，不需要扩大位于下方的焊盘的面积，因此，位于焊盘高度处的电路图案可以以高密度形成。此外，由于在连接到焊盘的重新分布图案中不需要采用环形结构，因此可以抑制将焊盘和重新分布图案连接的连接过孔中接缝空隙的出现。

在后续工艺中，在以与第二钝化层172类似的方式形成第一钝化层171之后，分别在第一钝化层171和第二钝化层172中形成多个第一开口O1和第二开口O2，在位于第二开口O2中的UBM层180中形成电连接金属190，从而制造如图9中所示的半导体封装件100。如有需要，可在第二开口O2中另外形成电连接金属。

如上所述，根据本公开的一些示例性实施例，可以提供尽管在层压工艺期间发生误配但是稳定地连接位于下方的焊盘和位于上方的重新分布图案的方案。因此，不需要由于误配而扩大位于下方的焊盘的面积，因此，位于焊盘高度处的电路图案可以以高密度形成。

此外，根据一些示例性实施例，在连接到焊盘的重新分布图案中不需要采用环形结构，因此，可以抑制使焊盘和重新分布图案连接的连接过孔中的接缝空隙的出现。

尽管以上已经示出并描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和变形。

Claims (19)

1.一种半导体封装件，所述半导体封装件包括：

框架，具有腔并且具有将彼此相对的第一表面和第二表面连接的布线结构；

连接结构，设置在所述框架的所述第一表面上，并且包括连接到所述布线结构的第一重新分布层；

半导体芯片，设置在所述连接结构上并位于所述腔中，并且具有连接到所述第一重新分布层的连接垫；

包封剂，包封位于所述腔中的所述半导体芯片，并且覆盖所述框架的所述第二表面；以及

第二重新分布层，具有嵌入在所述包封剂中并从所述包封剂的一个表面暴露的重新分布图案以及贯穿所述包封剂将所述布线结构和所述重新分布图案连接的连接过孔，

其中，所述连接过孔包括：连接到所述布线结构的第一过孔以及设置在所述第一过孔上并在水平方向上延伸以连接到所述重新分布图案的第二过孔，所述第二过孔的下表面具有比所述第一过孔的上表面的面积大的面积，并且所述第一过孔和所述第二过孔具有一体的结构，

其中，所述重新分布图案设置在所述第二过孔的侧表面，并且所述重新分布图案的上表面和所述第二过孔的上表面共面。

2.根据权利要求1所述的半导体封装件，其中，

所述连接过孔包括位于与所述包封剂的界面处的种子层和设置在所述种子层上的镀层，并且所述种子层从所述第一过孔的底表面和侧表面延伸到所述第二过孔的侧表面。

3.根据权利要求1所述的半导体封装件，其中，

所述重新分布图案连接到所述第二过孔的外围的区域。

4.根据权利要求1所述的半导体封装件，其中，

所述第二过孔的中心偏离所述第一过孔的中心。

5.根据权利要求4所述的半导体封装件，其中，

所述第二过孔的所述中心设置为比所述第一过孔的所述中心靠近所述重新分布图案的连接部分。

6.根据权利要求1所述的半导体封装件，其中，

所述第二过孔包括布置为在水平方向上彼此部分地叠置的多个过孔。

7.根据权利要求1所述的半导体封装件，其中，

所述第二过孔具有与所述重新分布图案的厚度不同的高度。

8.根据权利要求1所述的半导体封装件，其中，

所述连接过孔具有上表面，在所述上表面中，与所述第一过孔的中心邻近的部分凹入。

9.根据权利要求1所述的半导体封装件，其中，

所述重新分布图案的暴露的表面与所述包封剂的上表面基本共面。

10.根据权利要求1所述的半导体封装件，其中，

所述重新分布图案的一部分具有填充有与所述连接过孔的金属相同的金属的修复部分。

11.根据权利要求10所述的半导体封装件，其中，

所述修复部分具有与所述第二过孔的高度基本相同的厚度。

12.根据权利要求10所述的半导体封装件，其中，

所述修复部分包括镀层以及位于所述镀层与所述包封剂之间以及位于所述镀层与所述重新分布图案之间的种子层。

13.根据权利要求1所述的半导体封装件，其中，

所述第一重新分布层和所述第二重新分布层分别具有多个第一垫区域和多个第二垫区域，并且

所述半导体封装件还包括：

第一钝化层，设置在所述包封剂的表面上，并且具有使所述多个第一垫区域暴露的开口；以及第二钝化层，设置在所述连接结构的下表面上，并且具有使所述多个第二垫区域暴露的开口。

14.一种半导体封装件，所述半导体封装件包括：

框架，具有腔并且具有将彼此相对的第一表面和第二表面连接的布线结构；

连接结构，设置在所述框架的所述第一表面上，并且包括连接到所述布线结构的第一重新分布层；

半导体芯片，设置在所述连接结构上且位于所述腔中，并且具有连接到所述第一重新分布层的连接垫；

包封剂，包封位于所述腔中的所述半导体芯片并且覆盖所述框架的所述第二表面；以及

第二重新分布层，具有嵌入在所述包封剂中并从所述包封剂的一个表面暴露的重新分布图案以及贯穿所述包封剂将所述布线结构和所述重新分布图案连接的连接过孔，

其中，所述连接过孔包括：连接到所述布线结构的第一过孔以及设置在所述第一过孔上、具有与所述第一过孔的中心偏离的中心、且在水平方向上延伸以连接到所述重新分布图案的第二过孔，所述第二过孔的下表面具有比所述第一过孔的上表面的面积大的面积，

其中，所述重新分布图案设置在所述第二过孔的侧表面，并且所述重新分布图案的上表面和所述第二过孔的上表面共面。

15.根据权利要求14所述的半导体封装件，其中，

所述第二过孔的所述中心设置为比所述第一过孔的所述中心靠近所述重新分布图案的连接部分。

16.根据权利要求14所述的半导体封装件，其中，

所述第二过孔包括布置为在水平方向上彼此部分地叠置的多个过孔，并且所述多个过孔从所述第一过孔朝向所述重新分布图案布置。

17.根据权利要求14所述的半导体封装件，其中，

所述连接过孔包括位于与所述包封剂的界面处的种子层和设置在所述种子层上的镀层，并且所述种子层从所述第一过孔的底表面和侧表面延伸到所述第二过孔的侧表面。

18.根据权利要求14所述的半导体封装件，其中，

所述第二过孔具有与所述重新分布图案的厚度不同的高度。

19.根据权利要求14所述的半导体封装件，其中，

所述重新分布图案的一部分具有填充有与所述连接过孔的金属相同的金属的修复部分。