CN111223832B - 扇出型半导体封装件 - Google Patents

Abstract

本发明提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：半导体芯片；包封剂，覆盖所述半导体芯片；连接结构，设置在所述半导体芯片的下方并且包括重新分布层；以及第一金属图案层和第二金属图案层，设置在所述半导体芯片的不同高度上。所述第一金属图案层用于电连接到电连接构件(诸如框架)，所述电连接构件被设置为用于所述扇出型半导体封装件的通过经由所述第二金属图案层的路径在竖直方向上的电连接。

Description

扇出型半导体封装件

本申请要求于2018年11月26日在韩国知识产权局提交的第10-2018-0147488号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种半导体封装件，例如，涉及一种扇出型半导体封装件。

背景技术

近年来，在与半导体芯片相关的技术开发中的主要趋势之一是减小组件的尺寸。因此，在封装的领域中，根据对小的半导体芯片等的需求激增，有必要实现具有小尺寸的大量的引脚。为了满足这种需求，提出的半导体封装技术之一是扇出型半导体封装件。扇出型半导体封装件可使电连接结构重新分布到其上设置有半导体芯片的区域之外，从而能够在保持小尺寸的同时实现大量的引脚。

此外，近来，为了改善优质智能手机产品的电特性并有效利用空间，并且应用包括不同半导体芯片的半导体封装件的层叠封装(POP)，存在对在半导体封装结构中形成背侧电路的要求。根据对增强芯片特性和减小面积的需求，对背侧电路的线路和空间的要求正在提高。

发明内容

本公开的一方面在于提供一种扇出型半导体封装件，该扇出型半导体封装件虽然具有背侧电路但能够缩短产品的生产时间，控制产品的镀覆质量，消除对产品进行预处理的限制，并且减薄产品的厚度。

本公开的一方面在于使用可分离的载体的金属膜在封装件的背侧上引入第一金属图案层，并且通过镀覆工艺等在所述第一金属图案层的上侧上引入第二金属图案层，其中，所述第一金属图案层用于电连接到电连接构件(诸如框架)，所述电连接构件被设置为用于所述封装件通过经由所述第二金属图案层的路径在竖直方向上的电连接。

根据本公开的一方面，一种扇出型半导体封装件包括：连接结构，包括一个或更多个重新分布层；框架，设置在所述连接结构上，包括一个或更多个布线层并且具有通孔部；半导体芯片，在所述连接结构上设置在所述通孔部中并且具有电连接到所述一个或更多个重新分布层的连接垫；包封剂，设置在所述连接结构上并且覆盖所述框架和所述半导体芯片中的每个的至少一部分；第一金属图案层，设置在所述包封剂上；绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；第二开口，贯穿所述包封剂和所述绝缘材料并且使所述一个或更多个布线层之中的最上布线层的一部分暴露；以及第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口并且分别连接到暴露的所述第一金属图案层和暴露的所述最上布线层。

根据本公开的另一方面，一种扇出型半导体封装件包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在所述连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；电连接构件，设置在所述连接结构上，并且电连接到所述一个或更多个重新分布层以提供竖直电连接路径；包封剂，设置在所述连接结构上并且覆盖所述半导体芯片和所述电连接构件中的每个的至少一部分；第一金属图案层，设置在所述包封剂上；绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；第二开口，贯穿所述包封剂和所述绝缘材料并且使所述电连接构件的一部分暴露；以及第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口并且分别连接到暴露的所述第一金属图案层和暴露的所述电连接构件。

附图说明

通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出扇出型半导体封装件的示例的示意性截面图；

图10至图14是示出图9的扇出型半导体封装件的示例制造步骤的示意图；

图15A至图15C是示出图9的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图；

图16是示出扇出型半导体封装件的另一示例的示意性截面图；

图17是示出扇出型半导体封装件的示例的示意性截面图；

图18至图21是示出图17的扇出型半导体封装件的示例制造步骤的示意图；

图22A至图22C是示出图17的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图；以及

图23是示出扇出型半导体封装件的另一示例的示意性截面图。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。为了清楚起见，可夸大或缩小附图中的元件的形状和尺寸。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可应用到如上所述的各种电子装置以用于各种目的。例如，印刷电路板(诸如主板)1110可包括在智能电话1100的主体1101中。此外，各种组件1120可物理连接和/或电连接到印刷电路板1110。此外，可物理连接和/或电连接到印刷电路板1110或者可不物理连接和/或电连接到印刷电路板1110的其他组件(诸如，相机1130)可容纳在主体1101内。组件1120的一部分可以是芯片相关组件(例如但不限于半导体封装件1121)。电子装置不必然限于智能电话1100，而可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而是可被封装并且在封装的状态下在电子装置等中使用。

这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接垫(pad，或者可称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图。

图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3A至图4，半导体芯片2220可以是，例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251并且可形成凸块下金属层2260等。例如，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距也不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。

图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，扇入型半导体封装件2200可被构造为使得半导体芯片2220的连接垫2222(即，I/O端子)通过印刷电路板2301再一次重新分布，并且安装在印刷电路板2301上的扇入型半导体封装件2200安装在电子装置的主板2500上。此时，焊球2270等可利用底部填充树脂2280固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的印刷电路板2302中，并且半导体芯片2220的连接垫2222(即，I/O端子)可按照嵌入的形式再次重新分布，并且扇入型半导体封装件2200最终安装在电子装置的主板2500上。

如上，可能难以在电子装置的主板上直接安装扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后可通过封装工艺安装在电子装置的主板上，或者可按照嵌在印刷电路板中的形式安装在电子装置的主板上。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当减小半导体芯片的尺寸时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。例如，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且扇出型半导体封装件是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。

在下文中，可参照附图描述一种扇出型半导体封装件，该扇出型半导体封装件虽然具有背侧电路但能够缩短产品的生产时间，控制产品的镀覆质量，消除对产品进行预处理的限制并且减薄产品厚度。

图9是示出扇出型半导体封装件的示例的示意性截面图。

参照附图，根据示例的扇出型半导体封装件100A可包括：连接结构140，包括一个或更多个重新分布层142；框架110，设置在连接结构140上，包括一个或更多个布线层112a、112b和112c并且具有通孔部110H；半导体芯片120，在连接结构140上设置在通孔部110H中并且具有电连接到一个或更多个重新分布层142的连接垫122；包封剂130a和130b，设置在连接结构140上并且覆盖框架110和半导体芯片120中的每个的至少一部分；第一金属图案层132，设置在包封剂130a和130b上；绝缘材料180，设置在包封剂130a和130b上并且覆盖第一金属图案层132；第一开口133h，贯穿绝缘材料180并且使第一金属图案层132的一部分暴露；第二开口135h，贯穿包封剂130a和130b以及绝缘材料180并且使一个或更多个布线层112a、112b和112c之中的最上布线层112c的一部分暴露；以及第二金属图案层134，设置在绝缘材料180上，延伸到第一开口133h和第二开口135h并且分别连接到暴露的第一金属图案层132和暴露的最上布线层112c。

如上所述，由于根据实施例的扇出型半导体封装件100A基本上包括布置在不同高度上的第一金属图案层132和第二金属图案层134作为背侧电路，因此可通过信号图案和接地图案的适当布置等确保优异的信号特性和电力特性。例如，形成在包封剂130a和130b的上表面上的第一金属图案层132不直接连接到框架110的最上布线层112c，而是可仅通过经由第二金属图案层134的路径电连接到最上布线层112c。在这种情况下，不存在连接第一金属图案层132和框架110的最上布线层112c的单独的金属过孔，从而可省略一次过孔工艺。由于不需要过孔镀覆工艺，因此可减小第一金属图案层132的镀覆厚度，结果，也可降低扇出型半导体封装件100A的总厚度。另外，与具有两层或更多层的传统的背侧电路相比，可调节产品的阻抗，可减少产品的交货时间，并且还可降低产品的成本。

第一金属图案层132可使用载体的金属膜形成，如将从稍后描述的工艺看出的，载体的金属膜可分离。具体地，第一金属图案层132可通过如下步骤形成：在载体的金属膜上通过镀覆工艺形成图案化之前的第一金属膜，并且这可按照颠倒的形式引入到封装件的上侧，然后，可从图案化之前的第一金属膜去除载体，并且可利用封孔工艺(tentingprocess)等执行图案化操作，以形成第一金属图案层132。结果，第一金属图案层132可形成为使得载体的金属膜上的镀层(图案化之前的第一金属膜)可用作第一导体层132a，可在第一导体层132a上设置第二金属膜作为第二导体层132b，以具有种子层和镀层的顺序被改变的颠倒的形式。在这种情况下，由于第一导体层132a可通过镀覆工艺形成在第二导体层132b(这里，第二导体层132b也可以是载体上的金属膜)的不光滑表面(matte surface)132b1而不是光滑表面132b2上，因此可在载体步骤中执行预处理工艺或使预处理工艺简化，以缩短产品的生产时间。另外，作为种子层，第二导体层132b(可以是由于厚度限制而对预处理工艺具有相对大的局限的金属膜)的光滑表面132b2可在向上的方向上凸起，从而消除了对预处理工艺的限制。另外，光滑表面132b2可涂覆有防锈组分以便于从载体上剥离，这可通过使光滑表面132b2定向在向上的方向上而容易地去除。另外，可调整第二导体层132b(可以是在载体步骤中难以保证质量的维持的金属膜)的厚度。因此，可通过这样的厚度调节来控制整体界面可靠性风险和镀覆质量。另外，由于第一金属图案层132可利用封孔工艺图案化，因此不必需要额外的铜镀覆工艺等。因此，由于新的ABF等的涂覆、去污工艺和铜化学工艺不是必须的，因此可进一步缩短生产时间。此外，由于光滑表面132b2面向向上的方向，因此可连续地消除通过预处理工艺或去污工艺以及用于形成第二金属图案层134的化学处理等引入的第一开口133h的质量风险等。

包封剂130a和130b可包括：第一包封剂130a，设置在连接结构140上并且覆盖框架110和半导体芯片120中的每个的至少一部分；以及第二包封剂130b，覆盖第一包封剂130a。第一包封剂130a和第二包封剂130b可以是不同的层并且可通过边界来区分，但在一些情况下，边界可以是模糊的。第一金属图案层132和绝缘材料180可设置在第二包封剂130b上。在这种情况下，可获得更好的粘附性。例如，如上所述，当通过镀覆工艺在第二导体层132b(可以是载体上的金属膜)上形成第一导体层132a以形成图案化之前的第一金属图案层132时，图案化之前的第一金属图案层132可利用第二包封剂130b覆盖。然后，当利用第二包封剂130b覆盖的图案化之前的第一金属图案层132按照颠倒的形式被层压并且被引入到第一包封剂130a时，可确保更好的粘附性。

根据示例的扇出型半导体封装件100A还可包括：钝化层150，设置在连接结构140的下方并且具有用于分别使重新分布层142之中的最下重新分布层142的至少一部分暴露的多个开口；多个凸块下金属件160，分别设置在多个开口上并且分别电连接到最下重新分布层142；以及多个电连接金属件170，分别设置在钝化层150的下方并且电连接到多个凸块下金属件160。

在下文中，将参照附图更详细地描述包括在根据示例的扇出型半导体封装件100A中的每个构造。

框架110可根据绝缘层111a和111b的具体材料进一步改善扇出型半导体封装件100A的刚性，并且可起到确保包封剂130a和130b的厚度均匀性的作用。框架110可具有贯穿绝缘层111a和111b的通孔部110H。半导体芯片120可设置在通孔部110H中，并且无源组件(未示出)可根据需要一起设置。通孔部110H可呈围绕半导体芯片120的壁表面的形式，但不限于此。除了绝缘层111a和111b之外，框架110还可包括布线层112a、112b和112c以及布线过孔113a和113b，因此可用作用于提供竖直电连接路径的电连接构件。根据需要，可引入能够提供另一类型的竖直电连接路径(诸如金属柱)而不是框架110的电连接构件。

框架110可包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并且嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与其中嵌有第一布线层112a的一侧相对的一侧上；第二绝缘层111b，设置在第一绝缘层111a上并且覆盖第二布线层112b；以及第三布线层112c，设置在第二绝缘层111b的与其中嵌有第二布线层112b的一侧相对的一侧上。第一布线层112a和第二布线层112b可通过贯穿第一绝缘层111a的第一布线过孔113a彼此电连接，第二布线层112b和第三布线层112c可通过贯穿第二绝缘层111b的第二布线过孔113b彼此电连接。根据其功能，第一布线层112a、第二布线层112b和第三布线层112c可通过重新分布层142和连接过孔143电连接到连接垫122。

绝缘层111a和111b的材料没有特别限制。例如，可使用绝缘材料。诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film)等)可用作绝缘材料。可选地，诸如玻璃纤维、玻璃布、玻璃织物等的芯材料与无机填料一起浸在上述树脂中的材料(例如，半固化片等)可用作绝缘材料。

布线层112a、112b和112c与布线过孔113a和113b一起可提供用于封装件的竖直电连接路径，并且可起到使连接垫122重新分布的作用。可使用金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)作为用于形成布线层112a、112b和112c的材料。布线层112a、112b和112c可根据层的期望设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。接地(GND)图案和电力(PWR)图案可以是相同的图案。布线层112a、112b和112c可包括各种类型的过孔垫等。布线层112a、112b和112c可通过已知的镀覆工艺形成，并且可各自包括种子层和导体层。

布线层112a、112b和112c中的每个的厚度可比重新分布层142中的每个的厚度厚。例如，框架110的厚度可等于或大于半导体芯片120的厚度。为了保持刚性，可选择半固化片等作为绝缘层111a和111b的材料，并且布线层112a、112b和112c可相对厚。连接结构140可能需要精细的电路和高密度设计。因此，可选择感光介电(PID)树脂等作为绝缘层141的材料，并且由此获得的重新分布层142的厚度可相对薄。

第一布线层112a可凹入第一绝缘层111a中。以这种方式，在第一布线层112a凹入第一绝缘层111a中以在第一绝缘层111a的与连接结构140接触的表面和第一布线层112a的与连接结构140接触的表面之间具有高度差的情况下，当半导体芯片120和框架110利用包封剂130a包封时，可防止形成材料渗出而污染第一布线层112a。

布线过孔113a和113b可使形成在不同层上的布线层112a、112b和112c电连接，从而在框架110中形成电路径。可使用金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)作为用于形成布线过孔113a和113b的材料。布线过孔113a和113b可包括信号过孔、电力过孔、接地过孔等。电力过孔和接地过孔可以是相同的过孔。布线过孔113a和113b也可以分别是利用金属材料填充的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。此外，它们均可具有锥形形状。布线过孔113a和113b也可通过镀覆工艺形成，并且可各自包括种子层和导体层。

当形成用于第一布线过孔113a的孔时，第一布线层112a的垫中的一部分可用作阻挡件。就工艺而言，第一布线过孔113a具有其上表面的宽度宽于其下表面的宽度的锥形形状可以是有利的。在这种情况下，第一布线过孔113a可与第二布线层112b的垫图案一体化。当形成用于第二布线过孔113b的孔时，第二布线层112b的垫中的一部分可用作阻挡件。就工艺而言，第二布线过孔113b具有其上表面的宽度宽于其下表面的宽度的锥形形状可以是有利的。在这种情况下，第二布线过孔113b可与第三布线层112c的垫图案一体化。

虽然附图中未示出，但是可根据需要在框架110的通孔部110H的壁表面上设置金属层(未示出)以用于屏蔽电磁波的目的或者用于散热，金属层(未示出)可围绕半导体芯片120。

半导体芯片120可以是数百至数百万个器件集成在一个芯片中的集成电路(IC)。在这种情况下，集成电路可以是诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器等的应用处理器芯片，但不限于此；可以是电源管理IC(PMIC)，或者可以是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等的存储器芯片，或者可以是诸如模拟数字转换器、专用IC(ASIC)等的逻辑芯片。

半导体芯片120可以是没有形成单独的凸块或布线层的处于裸态的集成电路，但不限于此，而根据需要，可以是封装型集成电路。集成电路可基于有效晶圆形成。在这种情况下，可使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为半导体芯片120的主体121的基体材料。各种电路可形成在主体121中。连接垫122可用于使半导体芯片120电连接至其他组件，并且可使用诸如铝(Al)等的导电材料作为其形成材料而没有任何特别限制。使连接垫122暴露的钝化膜123可形成在主体121上。钝化膜123可以是氧化物膜或氮化物膜，或者可以是氧化物膜和氮化物膜的双层。绝缘膜(未示出)等可进一步设置在其他必要的位置。此外，在半导体芯片120中，其上设置有连接垫122的表面可成为有效表面，与其相对的表面可成为无效表面。此时，当钝化膜123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化膜123的最下表面确定位置关系。

第一包封剂130a可包封框架110和半导体芯片120，并且还可填充通孔部110H的至少一部分。第一包封剂130a可包括绝缘材料。绝缘材料的示例可包括，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包含热固性树脂或热塑性树脂与诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT树脂等)。此外，可使用诸如EMC的已知的模制材料。此外，可根据需要使用感光材料(例如，感光包封剂(PIE))。根据需要，还可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸有诸如无机填料和/或玻璃纤维等的芯材料的材料。

此外，第二包封剂130b可覆盖第一包封剂130a。第二包封剂130b也可包括绝缘材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包含热固性树脂或热塑性树脂与诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT树脂等)。此外，可使用诸如EMC的已知的模制材料。此外，可根据需要使用感光材料(例如，感光包封剂(PIE))。根据需要，还可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸有诸如无机填料和/或玻璃纤维等的芯材料的材料。

第一金属图案层132可设置在第二包封剂130b上，以为扇出型半导体封装件100A提供背侧电路。第一金属图案层132也可包括导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。第一金属图案层132可根据期望设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。接地(GND)图案也可用作电力(PWR)图案。

第一金属图案层132可包括设置在第二包封剂130b上的第一导体层132a和设置在第一导体层132a上的第二导体层132b。第一导体层132a和第二导体层132b可分别包括诸如铜(Cu)、钛(Ti)等的上述金属材料。第二导体层132b可通过金属膜引入以用作种子层，第一导体层132a可用作基于这样的种子层形成的镀层。因此，第一导体层132a的厚度可比第二导体层132b的厚度厚。例如，第一金属图案层132可以是其中第一导体层132a和第二导体层132b按照颠倒的形式布置的结构。在这方面，第二导体层132b可具有不光滑表面132b1和光滑表面132b2，第二导体层132b的下表面可以是不光滑表面132b1，第二导体层132b的上表面可以是光滑表面132b2。例如，第二导体层132b的与第一导体层132a接触的表面的表面粗糙度可大于相对表面的表面粗糙度。在这种情况下，如上所述，可在载体步骤中执行预处理工艺或使预处理工艺简化，以缩短产品的生产时间。另外，光滑表面132b2可在向上的方向上凸起，从而消除了对预处理工艺的限制。

绝缘材料180可在扇出型半导体封装件100A的背侧面上进一步提供绝缘层。绝缘材料180也可包括绝缘材料。绝缘材料的示例可包括例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包含热固性树脂或热塑性树脂与诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT树脂等)。此外，可根据需要使用感光材料(例如，感光介电(PID)材料)。根据需要，可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸有诸如无机填料和/或玻璃纤维等的芯材料的材料。

第二金属图案层134可设置在绝缘材料180上以也为扇出型半导体封装件100A提供背侧电路。第二金属图案层134可具有电磁波屏蔽效果和散热效果。第二金属图案层134也可包括诸如铜(Cu)和钛(Ti)的上述金属材料。第二金属图案层134可根据期望设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。接地(GND)图案也可用作电力(PWR)图案。

第二金属图案层134可设置在绝缘材料180上，并且可延伸到第一开口133h和第二开口135h中，因此可分别通过第一开口133h和第二开口135h连接到暴露的金属图案层132和暴露的最上布线层112c。在一个示例中，第一开口133h还可贯穿第二导体层132b，使得第一导体层132a可通过第一开口133h暴露。因此，第二金属图案层134可在第一开口133h中与第一导体层132a的暴露表面和第二导体层132b的侧表面接触。第二金属图案层134可按照共形过孔的形式布置，以沿着第一开口133h和第二开口135h中的每个的壁表面具有恒定的厚度。这里，恒定的厚度指的是大体上相同的厚度。在这种情况下，第二金属图案层134可容易地形成在绝缘材料180上，以连接到第一金属图案层132和最上布线层112c，而没有空隙或咬底(lifting)的问题。第二开口135h可贯穿包封剂130a和130b以及绝缘材料180，而第一开口133h可仅贯穿绝缘材料180。因此，第二开口135h的高度可大于第一开口133h的高度。此外，当以相同的平面切割第一开口133h和第二开口135h时，第二开口135h的切割表面的主轴的距离在任何高度上都比第一开口133h的切割表面的主轴的距离长。

连接结构140可使半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个的连接垫122可通过连接结构140重新分布。根据其功能，连接垫122可通过电连接金属件170物理连接和/或可电连接到外部。连接结构140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及连接过孔143，贯穿绝缘层141并且将连接垫122与重新分布层142以及将布线层112a、112b和112c之中的最下布线层112a与重新分布层142电连接。绝缘层141、重新分布层142和连接过孔143的数量可比附图中所示的绝缘层141、重新分布层142和连接过孔143的数量多或者少。

可使用绝缘材料作为绝缘层141的材料。在这种情况下，可使用感光介电(PID)材料作为绝缘材料。在这种情况下，可通过光刻过孔工艺引入精细的节距。可使半导体芯片120中的数十至数百万个连接垫122如在传统的情况中那样非常有效地重新分布。绝缘层141可彼此有界，并且边界可能不清晰。

重新分布层142可使半导体芯片120的连接垫122重新分布以将半导体芯片120的连接垫122电连接到电连接金属件170。可使用金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)作为用于形成重新分布层142的材料。重新分布层142也可根据期望设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。接地(GND)图案和电力(PWR)可以是相同的图案。另外，重新分布层142可包括各种类型的过孔垫、电连接金属垫等。重新分布层142可通过镀覆工艺形成，并且可包括种子层和导体层。

连接过孔143可使形成在不同层上的重新分布层142电连接，并且可将半导体芯片120的连接垫122和框架110的最下布线层112a电连接到重新分布层142。当半导体芯片120为裸片时，连接过孔143可与连接垫122物理接触。可使用金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)作为用于形成连接过孔143的材料。连接过孔143可包括信号过孔、电力过孔、接地过孔等。电力过孔和接地过孔可以是相同的过孔。连接过孔143也可以是利用金属材料填充的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。此外，布线过孔113a和113b中的每个可具有在相反方向上渐缩的形状。连接过孔143还可使用镀覆工艺形成，并且可包括种子层和导体层。

钝化层150可以是用于保护连接结构140免受外部的物理损坏或化学损坏等的影响的附加结构。钝化层150可包括热固性树脂。例如，钝化层150可以是ABF，但不限于此。钝化层150可具有用于使重新分布层142之中的最下重新分布层142的至少一部分暴露的开口。开口的数量可在数十至数万或者更多或更少的范围内。开口中的每个可利用多个孔形成。根据需要，表面安装组件(诸如电容器)可设置在钝化层150的下表面上以电连接到重新分布层142，结果，可电连接到半导体芯片120。

凸块下金属件160也可以是附加组件，凸块下金属件160改善电连接金属件170的连接可靠性并因此改善根据示例的扇出型半导体封装件100A的板级可靠性。凸块下金属件160可设置为数十至数万个的数量并且可设置为比该数量更多或者更少的数量。每个凸块下金属件160可电连接到形成在钝化层150的开口处的暴露的最下重新分布层142。凸块下金属件160可通过已知的金属化方法使用已知的导电材料(例如，金属)形成，但不限于此。

电连接金属件170也可以是附加组件，电连接金属件170是用于使扇出型半导体封装件100A物理连接和/或电连接到外部的构造。例如，扇出型半导体封装件100A可通过电连接金属件170安装在电子装置的主板上。电连接金属件170可设置在钝化层150上，并且可分别电连接到凸块下金属件160。电连接金属件170可包括低熔点金属(例如，锡(Sn)或包含锡(Sn)的合金)。更具体地，电连接金属件170可利用焊料等形成，但这可仅是示例实施例，材料不特别限于此。

电连接金属件170可以是焊盘、焊球、引脚等。电连接金属件170可利用多层或单层形成。在利用多层形成的情况下，电连接金属件170可包含铜柱和焊料。在利用单层形成的情况下，可包含锡-银焊料或铜，但这可以仅是示例并且不限于此。电连接金属件170的数量、间隔、布置类型等没有特别限制，而是可由本领域技术人员根据设计规范进行充分修改。例如，根据连接垫122的数量，电连接金属件170的数量可在数十至数千的范围内，并且可比以上范围多或者少。

电连接金属件170中的至少一个可设置在扇出区域中。扇出区域可以是除了其中设置有半导体芯片120的区域之外的区域。扇出型封装件可比扇入型封装件可靠，可具有许多I/O端子，并且可促进3D互连。此外，可制造比球栅阵列(BGA)封装件、格栅阵列(LGA)封装件等薄的封装件，并且在价格竞争力方面可以是优异的。

图10至图14是示出图9的扇出型半导体封装件的示例制造步骤的示意图。

图10和图11示意性示出了使用第一载体210形成图案化之前的第一金属图案层132以及覆盖第一金属图案层132的第二包封剂130b的工艺的示例。

参照图10，首先，可制备第一载体210，其中，金属层212和金属膜132b依次布置在第一载体210的至少一个表面上。可使用已知的覆铜层压板(CCL)等作为第一载体210。金属膜132b可用作如稍后将描述的第一金属图案层132的第二导体层132b。接下来，可利用立方氧化锆(CZ)等对金属膜132b的不光滑表面132b1进行预处理，以将金属膜132b调整到期望的厚度。此外，金属膜132b可用作种子层，以在金属膜132b的不光滑表面132b1上形成镀层132a。镀层132a可用作如稍后将描述的第一金属图案层132的第一导体层132a。接下来，可将干膜220涂覆在镀层132a上，可曝光并且可显影以使镀层132a的边缘部暴露。

参照图11，接下来，可通过蚀刻工艺去除镀层132a、金属膜132b和金属层212的边缘部。接下来，可去除干膜220，并且可利用立方氧化锆(CZ)等处理镀层132a的表面。接下来，可通过堆叠并且固化ABF等在第一载体210上形成覆盖镀层132a、金属膜132b和金属层212的第二包封剂130b。可通过单独的工艺在第一载体210上形成图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b。

接下来，图12至图14示意性示出了使用形成在第一载体210上的图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b引入背侧电路的工艺的示例。

参照图12，可将预先制造的框架110附着到带230等，可将半导体芯片120按照面朝下的方式附着在通过框架110的通孔部110H暴露的带230上，并且可利用第一包封剂130a包封框架110和半导体芯片120。接下来，可将第一载体210附着在第一包封剂130a上，使得可在第一包封剂130a上按照颠倒的形式层压图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b(如上所述，第一金属图案层132和第二包封剂130b可通过单独的工艺形成)。第一载体210可在工艺期间执行翘曲控制功能。接下来，可去除带230，并且可在带230被去除的区域中形成连接结构140。可通过重复以下步骤形成连接结构140：使用PID等形成绝缘层141，通过光刻工艺形成通路孔，然后通过镀覆工艺形成重新分布层142和连接过孔143。可使用加成工艺(AP)、半AP(SAP)、改进SAP(MSAP)、封孔工艺等作为使用的镀覆工艺。

参照图13，可将第一载体210和金属层212与金属膜132b分离，并且可将第二载体240附着到连接结构140上。在这种情况下，金属膜132b的光滑表面132b2可涂覆有防锈组分以辅助剥离功能。在示例中，由于光滑表面132b2面向向上的方向，因此可在预处理工艺等中去除这样的防锈组分。第二载体240也可在工艺期间执行翘曲控制功能。接下来，可通过封孔工艺使图案化之前的第一金属图案层132图案化，以形成第一金属图案层132。例如，当通过封孔工艺直接图案化时，单独的镀铜操作等可以不是必须的。因此，由于新的ABF等的涂覆、去污工艺和铜化学工艺不是必须的，因此可进一步缩短生产时间。金属膜132b可通过图案化成为第二导体层132b，镀层132a可成为第一导体层132a。此后，可利用立方氧化锆(CZ)等对第一金属图案层132的第二导体层132b的在向上的方向上暴露的光滑表面132b2进行预处理。接下来，可在第二包封剂130b上堆叠并且固化ABF等以覆盖第一金属图案层132，以形成绝缘材料180。

参照图14，接下来，可通过诸如使用激光钻孔等的工艺形成第一开口133h和第二开口135h。在形成第一开口133h和第二开口135h之后，可执行去污工艺等。接下来，可使用电镀工艺等在绝缘材料180上以及在第一开口133h和第二开口135h上形成第二金属图案层134。接下来，当去除第二载体240并且可根据需要在第二载体240被去除的区域中形成钝化层150、凸块下金属件160、电连接金属件170等时，可制造根据上述示例的扇出型半导体封装件100A。可按照相对大的面板等级执行一系列工艺。在这种情况下，可通过相同的工艺形成多个扇出型半导体封装件100A，然后可通过分割工艺单独形成多个扇出型半导体封装件100A。因此，可进一步提高生产率。

图15A至图15C是示出图9的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图。

参照附图，优选地，第一金属图案层132可按照颠倒的形式设置，然后可如上所述通过封孔工艺图案化。在这种情况下，第一金属图案层132可具有与通过传统的镀覆工艺的金属图案的形式不同的金属图案的形式。例如，如图15A中所示，当仅通过MSAP形成金属图案132'时，种子层132b'和镀层132a'可顺序地设置在基体材料130b'上，并且可形成为具有大体上竖直的侧面。如图15B中所示，在仅通过封孔工艺形成金属图案132”的情况下，种子层132b”和镀层132a”可顺序地设置在基体材料130b”上。此外，镀层132a”可形成为其平均宽度比种子层132b”的平均宽度窄的锥形形状。如图15C中所示，当通过如在示例中的反向封孔工艺形成第一金属图案层132的金属图案时，第一导体层132a(可以为镀层)和第二导体层132b(可以为种子层)可按照颠倒的形式布置在基体材料130b上。此外，作为镀层的第一导体层132a可形成为其平均宽度比作为种子层的第二导体层132b的平均宽度宽的锥形形状。例如，第一金属图案层132的金属图案可具有种子层和镀层颠倒的形式，并且可具有其上表面的宽度窄于其下表面的宽度的锥形形状。

图16是示出扇出型半导体封装件的另一示例的示意性截面图。

参照附图，根据另一示例的扇出型半导体封装件100B可与根据上述示例的扇出型半导体封装件100A中的框架110不同。例如，框架110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的两个表面上；第二绝缘层111b和第三绝缘层111c，分别设置在第一绝缘层111a的两个表面上并且分别覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第二绝缘层111b的与其中嵌有第一布线层112a的一侧相反的一侧上；第四布线层112d，设置在第三绝缘层111c的与其中嵌有第二布线层112b的一侧相反的一侧上；第一布线过孔113a，贯穿第一绝缘层111a并且使第一布线层112a和第二布线层112b电连接；第二布线过孔113b，贯穿第二绝缘层111b并且使第一布线层112a和第三布线层112c电连接；以及第三布线过孔113c，贯穿第三绝缘层111c并且使第二布线层112b和第四布线层112d电连接。由于框架110具有相对大量的布线层112a、112b、112c和112d，因此连接结构140可进一步简化。

第一绝缘层111a可比第二绝缘层111b和第三绝缘层111c厚。第一绝缘层111a可相对厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以具有相对大量的布线层。按照类似的方式，贯穿第一绝缘层111a的第一布线过孔113a可比贯穿第二绝缘层111b的第二布线过孔113b的高度和平均直径以及贯穿第三绝缘层111c的第三布线过孔113c的高度和平均直径大。此外，第一布线过孔113a可具有沙漏形形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可具有彼此相反的锥形形状。布线层112a、112b、112c和112d中的每个的厚度可比重新分布层142的厚度厚。布线层112a、112b、112c和112d中的每个的厚度可分别比第一金属图案层132的厚度和第二金属图案层134的厚度厚。

在根据另一实施例的扇出型半导体封装件100B中，第一金属图案层132也可仅通过第二金属图案层134电连接到框架110的布线层112a、112b、112c和112d之中的最上布线层112d。其他细节可与参照图9至图15C描述的其他细节大体上相同，并且将省略其详细描述。

图17是示出扇出型半导体封装件的示例的示意性截面图。

参照附图，就第一金属图案层132利用单个导体层132b形成的事实而言，根据另一示例的扇出型半导体封装件100C可与根据上述示例的扇出型半导体封装件100A不同。例如，在根据另一示例的扇出型半导体封装件100C中，可省略第一导体层132a，并且可仅设置第二导体层132b。在这种情况下，可进一步简化工艺，可使第一金属图案层132的厚度制造得更薄，并且可使扇出型半导体封装件100C的整个厚度制造得更薄。在导体层132b中，不光滑表面132b1可设置在与第二包封剂130b接触的一侧上，光滑表面132b2可设置在相对侧上。例如，第二导体层132b的与第二包封剂130b接触的表面的表面粗糙度可大于相对表面的表面粗糙度。在这种情况下，如上所述，可在载体步骤中执行预处理工艺或使预处理工艺简化，以缩短产品的生产时间。另外，光滑表面132b2可在向上的方向上凸起，从而消除了对预处理工艺的限制。第一开口133h可仅贯穿至导体层132b的上侧的特定深度，使得导体层132b可具有通过第一开口133h形成的凹槽132bh。第二金属图案层134可与导体层132b的通过凹槽132bh暴露的表面以及导体层132b的在凹槽132bh中的壁表面接触。

在根据另一实施例的扇出型半导体封装件100C中，第一金属图案层132也可仅通过第二金属图案层134电连接到框架110的布线层112a、112b和112c。其他细节可与参照图9至图16描述的其他细节大体上相同，并且将省略其详细描述。

图18至图21是示出图17的扇出型半导体封装件的示例制造步骤的示意图。

首先，图18示意性示出了使用第一载体210形成图案化之前的第一金属图案层132以及覆盖第一金属图案层132的第二包封剂130b的工艺的示例。

参照图18，首先，可制备第一载体210，其中，金属层212和金属膜132b顺序地布置在第一载体210的至少一个表面上。如上所述，可使用已知的覆铜层压板(CCL)等作为第一载体210。在这种情况下，金属膜132b可以是一种具有相当大的厚度的材料。因此，金属膜132b可用作用于形成第一金属图案层132的导体层132b而没有额外的电镀铜操作。接下来，可将干膜220涂覆在金属膜132b上，可曝光并且可显影以使金属膜132b的边缘部暴露。接下来，可通过蚀刻工艺去除金属膜132b和金属层212的边缘部。接下来，可去除干膜220，并且可利用立方氧化锆(CZ)等处理金属膜132b的表面。接下来，可通过堆叠并且固化ABF等在第一载体210上形成覆盖金属膜132b和金属层212的第二包封剂130b。可通过单独的工艺在第一载体210上形成图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b。

接下来，图19至图21示意性示出了使用形成在第一载体210上的图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b引入背侧电路的工艺的示例。

参照图19，可将预先制造的框架110附着到带230等，可将半导体芯片120按照面朝下的方式附着在通过框架110的通孔部110H暴露的带230上，并且可利用第一包封剂130a包封框架110和半导体芯片120。接下来，可将第一载体210附着在第一包封剂130a上，使得可在第一包封剂130a上按照颠倒的形式层压图案化之前的第一金属图案层132和覆盖第一金属图案层132的第二包封剂130b(如上所述，第一金属图案层132和第二包封剂130b可通过单独的工艺形成)。第一载体210可在工艺期间执行翘曲控制功能。接下来，可去除带230，并且可在带230被去除的区域中形成连接结构140。可通过重复以下步骤形成连接结构140：使用PID等形成绝缘层141，通过光刻工艺形成通路孔，然后通过镀覆工艺形成重新分布层142和连接过孔143。可使用AP、SAP、MSAP、封孔工艺等作为使用的镀覆工艺。

参照图20，可将第一载体210和金属层212与导体层132b分离，并且可将第二载体240附着到连接结构140上。在这种情况下，金属膜132b的光滑表面132b2可涂覆有防锈组分以辅助剥离功能。在另一示例中，由于光滑表面132b2面向向上的方向，因此可在预处理工艺等中去除这样的防锈组分。第二载体240也可在工艺期间执行翘曲控制功能。接下来，可通过封孔工艺使图案化之前的金属膜132b(例如，图案化之前的导体层132b)图案化，以形成第一金属图案层132。例如，当通过封孔工艺直接图案化时，单独的镀铜操作等可以不是必须的。因此，由于新的ABF等的涂覆、去污工艺和铜化学工艺不是必须的，因此可进一步缩短生产时间。此后，可利用立方氧化锆(CZ)等对导体层132b的在向上的方向上暴露的光滑表面132b2进行预处理。接下来，可在第二包封剂130b上堆叠并且固化ABF等以覆盖第一金属图案层132，以形成绝缘材料180。

参照图21，接下来，可通过诸如使用激光钻孔等的工艺形成第一开口133h和第二开口135h。在这种情况下，也可形成凹槽133bh。在形成第一开口133h和第二开口135h之后，可执行去污工艺等。接下来，可使用电镀工艺等在绝缘材料180上以及在第一开口133h和第二开口135h上形成第二金属图案层134。接下来，当去除第二载体240并且根据需要在第二载体240被去除的区域中形成钝化层150、凸块下金属件160、电连接金属件170等时，可制造根据上述示例的扇出型半导体封装件100C。可按照相对大的面板等级执行一系列工艺。在这种情况下，可通过相同的工艺形成多个扇出型半导体封装件100C，然后可通过分割工艺单独形成多个扇出型半导体封装件100C。因此，可进一步提高生产率。

图22A至图22C是示出图17的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图。

参照附图，优选地，导体层132b可按照颠倒的形式设置，然后可通过如上所述的封孔工艺使第一金属图案层132图案化。在这种情况下，第一金属图案层132可具有与通过传统的镀覆工艺的金属图案的形式不同的金属图案的形式。例如，如图22A中所示，当仅通过MSAP形成金属图案132'时，种子层132b'和镀层132a'可顺序地设置在基体材料130b'上，并且可形成为具有大体上竖直的侧面。如图22B中所示，在仅通过封孔工艺形成金属图案132”的情况下，种子层132b”和镀层132a”可顺序地设置在基体材料130b”上。此外，镀层132a”可形成为具有比种子层132b”的平均宽度窄的平均宽度的锥形形状。如图22C中所示，当通过如在示例中的反向封孔工艺形成第一金属图案层132的金属图案时，导体层132b可按照颠倒的形式设置在基体材料130b上。因此，第一金属图案层132的金属图案可具有不光滑表面132b1和光滑表面132b2的颠倒的形式，并且可具有其上表面的宽度窄于其下表面的宽度的锥形形状。

图23是示出扇出型半导体封装件的另一示例的示意性截面图。

参照附图，根据另一示例的扇出型半导体封装件100D可与上述根据另一示例的扇出型半导体封装件100C中的框架110不同。例如，框架110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的两个表面上；第二绝缘层111b和第三绝缘层111c，分别设置在第一绝缘层111a的两个表面上并且分别覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第二绝缘层111b的与嵌有第一布线层112a的一侧相反的一侧上；第四布线层112d，设置在第三绝缘层111c的与嵌有第二布线层112b的一侧相反的一侧上；第一布线过孔113a，贯穿第一绝缘层111a并且使第一布线层112a和第二布线层112b电连接；第二布线过孔113b，贯穿第二绝缘层111b并且使第一布线层112a和第三布线层112c电连接；以及第三布线过孔113c，贯穿第三绝缘层111c并且使第二布线层112b和第四布线层112d电连接。由于框架110具有相对大量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140。

在根据另一实施例的扇出型半导体封装件100D中，第一金属图案层132也可仅通过第二金属图案层134电连接到框架110的布线层112a、112b、112c和112d之中的最上布线层112d。其他细节可与参照图9至图22C描述的其他细节大体上相同，并且将省略其详细描述。

在本公开中，为了方便起见，词语“下侧”、“下部”、“下表面”等用于指示相对于附图的截面的向下方向(在附图的竖直方向上，也被称为厚度方向)，而词语“上侧”、“上部”、“上表面”等用于指示与其相反的方向。应理解的是，定义方向是为了方便说明，权利要求的范围不受这样的方向的描述的具体限制，并且向上/向下的方向的概念可随时改变。

本公开中的术语“使(将)……连接”或“连接”不仅可以是直接连接，而且可以是包括通过粘合层等的间接连接的概念。此外，术语“使(将)……电连接”或“电连接”意味着包括物理连接和物理断开两者的概念。此外，“第一”、“第二”等的表述用于将一个组件与另一组件区分开，并不限制组件的顺序和/或重要性。在一些情况下，在不脱离本发明的精神的情况下，第一组件可被称为第二组件，类似地，第二组件可被称为第一组件。

本公开中使用的表述“示例实施例”不都指示相同的实施例，而可被提供用于强调和解释不同的独特特征。然而，上述示例实施例不排除它们与其他示例实施例的特征组合地实现。例如，虽然特定示例实施例中的特征可能未在另一示例实施例中描述，但是除非另外描述或与该另一示例实施例相矛盾，否则该特征可被理解为与该另一示例实施例相关。

本公开中使用的术语仅用于说明示例实施例，并不意在限制本公开。此时，除非上下文另有明确规定，否则单数表述包括复数表述。

根据本公开的一方面，可提供一种扇出型半导体封装件，该扇出型半导体封装件虽然具有背侧电路，但能够缩短产品的生产时间，控制产品的镀覆质量，消除对产品进行预处理的限制，并且减薄产品的厚度。

虽然以上已经示出并且描述了示例，但是对于本领域技术人员来说将显而易见的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可做出修改和变形。

Claims (13)

1.一种扇出型半导体封装件，包括：

连接结构，包括一个或更多个重新分布层；

框架，设置在所述连接结构上，包括一个或更多个布线层并且具有通孔部；

半导体芯片，在所述连接结构上设置在所述通孔部中并且具有电连接到所述一个或更多个重新分布层的连接垫；

包封剂，设置在所述连接结构上并且覆盖所述框架和所述半导体芯片中的每个的至少一部分；

第一金属图案层，设置在所述包封剂上；

绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；

第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；

第二开口，贯穿所述包封剂和所述绝缘材料并且使所述一个或更多个布线层之中的最上布线层的一部分暴露；以及

第二金属图案层，设置在所述绝缘材料上，并且延伸到所述第一开口和所述第二开口以分别连接到暴露的所述第一金属图案层和暴露的所述最上布线层，

其中，所述第一金属图案层仅通过经由所述第二金属图案层的路径电连接到所述最上布线层，

其中，所述第一金属图案层包括设置在所述包封剂上的第一导体层和设置在所述第一导体层上的第二导体层，

其中，所述第一导体层的厚度大于所述第二导体层的厚度，并且

其中，所述第二导体层的与所述第一导体层接触的下表面的表面粗糙度大于所述第二导体层的与所述下表面相对的上表面的表面粗糙度。

2.如权利要求1所述的扇出型半导体封装件，其中，所述第一开口贯穿所述第二导体层以使所述第一导体层暴露。

3.如权利要求2所述的扇出型半导体封装件，其中，所述第二金属图案层与所述第一导体层直接接触。

4.如权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层包括一个或更多个金属图案，

其中，所述一个或更多个金属图案中的每个具有其上表面宽度窄于其下表面宽度的锥形形状。

5.如权利要求1所述的扇出型半导体封装件，其中，所述包封剂包括：第一包封剂，设置在所述连接结构上，覆盖所述框架和所述半导体芯片中的每个的至少一部分并且填充所述通孔部的至少一部分；以及第二包封剂，覆盖所述第一包封剂，

所述第一包封剂和所述第二包封剂是通过边界彼此区分的不同的层，并且

所述第一金属图案层和所述绝缘材料设置在所述第二包封剂上。

6.如权利要求1所述的扇出型半导体封装件，其中，所述第二金属图案层设置为共形过孔形状，以沿着所述第一开口和所述第二开口中的每个的壁表面具有恒定的厚度。

7.如权利要求1所述的扇出型半导体封装件，其中，所述第二开口的高度大于所述第一开口的高度，并且

当以相同的平面切割所述第一开口和所述第二开口时，所述第二开口的切割表面的主轴的距离在任何高度上都比所述第一开口的切割表面的主轴的距离长。

8.如权利要求1所述的扇出型半导体封装件，其中，所述半导体芯片具有其上设置有所述连接垫的有效表面以及与所述有效表面相对的无效表面，并且

所述有效表面接触所述连接结构。

9.如权利要求1所述的扇出型半导体封装件，其中，所述框架包括：第一绝缘层，与所述连接结构接触；第一布线层，与所述连接结构接触并且嵌在所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与其中嵌有所述第一布线层的一侧相对的一侧上；第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；以及第三布线层，设置在所述第二绝缘层的与其中嵌有所述第二布线层的一侧相对的一侧上，

其中，所述一个或更多个布线层包括所述第一布线层至所述第三布线层，

其中，所述第一布线层至所述第三布线层电连接到所述连接垫。

10.如权利要求1所述的扇出型半导体封装件，其中，所述框架包括：第一绝缘层；第一布线层和第二布线层，分别设置在所述第一绝缘层的两个表面上；第二绝缘层和第三绝缘层，分别设置在所述第一绝缘层的所述两个表面上并且分别覆盖所述第一布线层和所述第二布线层；第三布线层，设置在所述第二绝缘层的与其中嵌有所述第一布线层的一侧相反的一侧上；以及第四布线层，设置在所述第三绝缘层的与其中嵌有所述第二布线层的一侧相反的一侧上，

其中，所述一个或更多个布线层包括所述第一布线层至所述第四布线层，

其中，所述第一布线层至所述第四布线层电连接到所述连接垫。

11.一种扇出型半导体封装件，包括：

连接结构，包括一个或更多个重新分布层；

半导体芯片，设置在所述连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；

电连接构件，设置在所述连接结构上，并且电连接到所述一个或更多个重新分布层以提供竖直电连接路径；

包封剂，设置在所述连接结构上并且覆盖所述半导体芯片和所述电连接构件中的每个的至少一部分；

第一金属图案层，设置在所述包封剂上；

绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；

第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；

第二开口，贯穿所述包封剂和所述绝缘材料并且使所述电连接构件的一部分暴露；以及

第二金属图案层，设置在所述绝缘材料上，并且延伸到所述第一开口和所述第二开口以分别连接到暴露的所述第一金属图案层和暴露的所述电连接构件，

其中，所述第一金属图案层仅通过经由所述第二金属图案层的路径电连接到所述电连接构件，

其中，所述第一金属图案层由一个导体层组成，并且

其中，所述一个导体层的与所述包封剂接触的下表面的表面粗糙度大于所述一个导体层的与所述下表面相对的上表面的表面粗糙度。

12.如权利要求11所述的扇出型半导体封装件，其中，所述一个导体层具有通过所述第一开口形成的凹槽。

13.如权利要求11所述的扇出型半导体封装件，其中，所述第一金属图案层包括一个或更多个金属图案，

其中，所述一个或更多个金属图案中的每个具有其上表面宽度窄于其下表面宽度的锥形形状。