CN111128906A - 半导体封装件和包括该半导体封装件的天线模块 - Google Patents

Abstract

本公开提供了半导体封装件和包括该半导体封装件的天线模块。所述半导体封装件包括：芯结构，具有第一通孔并包括具有开口的框架、设置在开口中的无源组件、覆盖框架和无源组件的第一包封剂、设置在第一通孔的内表面上的第一金属层以及设置在开口的内表面上的第二金属层；第一半导体芯片，设置在第一通孔中并具有第一连接垫；第二包封剂，覆盖芯结构和第一半导体芯片；连接结构，设置在芯结构和第一半导体芯片上并包括重新分布层；以及金属图案层，设置在第二包封剂上。第一金属层和第二金属层通过具有彼此不同的高度的第一金属过孔和第二金属过孔连接到金属图案层。

Description

半导体封装件和包括该半导体封装件的天线模块

本申请要求于2018年10月31日在韩国知识产权局提交的第10-2018-0131681号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种半导体封装件和包括该半导体封装件的天线模块。

背景技术

随着信息技术(IT)装置的普及，电子组件变得更加复杂，并且正在变为能够以高性能进行高速数据处理的环境。另外，在射频(RF)产品的情况下，使用频率增加，带宽变宽，并且多频带增加。在这样的环境中，当它们包含可能引起相互干扰的组件(诸如具有高时钟的应用处理器(AP)芯片或高频RF芯片)时，需要使用相对小尺寸的封装件或模块产品来使块隔离。

发明内容

本公开的一方面提供一种半导体封装件和天线模块，其能够在包括多个芯片和组件的同时有效地屏蔽不同类型的块之间的电磁干扰，同时改善散热效果，使天线和天线之间的信号路径的设计最小化，确保全向覆盖特性，并提高天线接收灵敏度。

根据本公开的一方面，设置具有开口和通孔的芯结构，以实现各自包括组件和芯片的不同类型的块。金属层形成在各个开口和通孔的内壁上，金属层形成在包封剂上，形成金属过孔层以连接金属层，从而防止不同类型的块之间的电磁干扰，改善散热效果，有利于设计相对紧凑的半导体封装件。

根据本公开的一方面，一种半导体封装件包括：芯结构，具有第一通孔，芯结构包括具有开口的框架、设置在开口中的无源组件、覆盖框架和无源组件中的每个的至少一部分并填充开口的至少一部分的第一包封剂、设置在第一通孔的内表面上的第一金属层以及设置在开口的内表面上的第二金属层；第一半导体芯片，设置在第一通孔中，第一半导体芯片具有第一有效表面和第一无效表面，在第一有效表面上设置有第一连接垫，第一无效表面与第一有效表面背对；第二包封剂，覆盖芯结构和第一半导体芯片中的每个的至少一部分，并填充第一通孔的至少一部分；连接结构，设置在芯结构和第一有效表面上，并包括电连接到第一连接垫和无源组件的重新分布层；以及金属图案层，设置在第二包封剂上。第一金属层和第二金属层分别设置为延伸到第一包封剂和框架的各自面对金属图案层的表面，并且第一金属层和第二金属层通过具有彼此不同的高度的第一金属过孔和第二金属过孔连接到金属图案层。

根据本公开的另一方面，一种半导体封装件包括：芯结构，在所述芯结构中嵌入有第一半导体芯片、第二半导体芯片和无源组件；连接结构，设置在芯结构的第一侧上，覆盖第一半导体芯片、第二半导体芯片和无源组件，并包括电连接到第一半导体芯片的第一连接垫、第二半导体芯片的第二连接垫和无源组件的重新分布层；以及金属图案层，设置在芯结构的与第一侧背对的第二侧上，并覆盖第一半导体芯片、第二半导体芯片和无源组件。芯结构包括：第一金属层，围绕第一半导体芯片的侧表面；第二金属层，与第一金属层接触并围绕第一半导体芯片的侧表面；第三金属层，围绕无源组件和第二半导体芯片的侧表面；以及第四金属层，与第三金属层间隔开并围绕第二半导体芯片的侧表面。金属图案层电连接到第一金属层至第四金属层中的每个。

根据本公开的另一方面，一种天线模块包括：上述半导体封装件；以及天线基板，设置在半导体封装件上。天线基板包括布线结构和天线结构，布线结构包括馈电图案，天线结构设置在布线结构上并包括天线图案和接地图案，并且半导体封装件和天线基板通过设置在连接结构和布线结构之间的多个电连接金属彼此连接。

附图说明

通过下面结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性剖视图；

图4是示出扇入型半导体封装件的封装工艺的示意性剖视图；

图5是示出其中扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性剖视图；

图6是示出其中扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性剖视图；

图7是示出扇出型半导体封装件的示意性剖视图；

图8是示出其中扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图；

图9是示出天线模块的示例的示意性剖视图；

图10是示出沿线I-I'截取的应用于图9的天线模块的半导体封装件的示意性平面图；

图11是示出应用于图9的天线模块的半导体封装件的示意性电磁屏蔽框图；

图12是示出应用于图9的天线模块的天线基板的示例的示意性透视图；

图13是示出应用于图9的天线模块的天线基板的另一示例的示意性透视图；

图14是示出应用于图9的天线模块的天线基板的贴片天线的示例的示意性透视图；

图15和图16是示出制造应用于图9的天线模块的半导体封装件的示例的示意性工艺图；

图17是示出天线模块的另一示例的示意性剖视图；

图18是示出天线模块的另一示例的示意性剖视图；

图19是示出天线模块的另一示例的示意性剖视图；

图20是示出天线模块的另一示例的示意性剖视图；

图21和图22是示出制造应用于图20的天线模块的半导体封装件的示例的示意性工艺图；

图23是示出天线模块的另一示例的示意性剖视图；

图24是示出天线模块的另一示例的示意性剖视图；以及

图25是示出天线模块的另一示例的示意性剖视图。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可在其中容纳主板1010。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，并且还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照附图，电子装置可以是例如智能电话1100。在智能电话1100中，射频集成电路(RFIC)可以以半导体封装件的形式应用，并且天线可以以基板或模块的形式应用。射频集成电路和天线可以在智能电话1100中电连接，使得天线信号在各个方向上的辐射R是可能的。包括半导体封装件的基板或模块以及包括射频集成电路的天线可以以各种形式应用于诸如智能电话的电子装置。

半导体封装件

通常，半导体芯片中集成了大量细小的电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身不会被使用，而是可被封装并且在封装的状态下在电子装置等中使用。

这里，就电连接而言，由于在半导体芯片和电子装置的主板之间存在电路宽度的差异，因此需要半导体封装。详细地，半导体芯片的连接垫(pad，或称为“焊盘”或“焊垫”)的尺寸以及在半导体芯片的连接垫之间的间距非常细小，而电子装置中使用的主板的安装垫的组件的尺寸以及在主板的安装垫的组件之间的间距显著大于半导体芯片的连接垫的尺寸以及在半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性剖视图。

图4是示出扇入型半导体封装件的封装工艺的示意性剖视图。

参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。例如，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有其中半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使半导体芯片的I/O端子的尺寸以及在半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸以及在半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出其中扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性剖视图。

图6是示出其中扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性剖视图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(例如，I/O端子)可通过印刷电路板2301重新分布，并且在其中扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在其中扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接垫2222(例如，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在其中扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性剖视图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140被重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141、形成在绝缘层2141上的重新分布层2142、以及使连接垫2122和重新分布层2142彼此电连接的过孔2143。

如上所述，扇出型半导体封装件可具有其中半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有其中半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。

图8是示出其中扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。例如，如上所述，扇出型半导体封装件2100包括形成在半导体芯片2120上的连接构件2140，连接构件2140能够使连接垫2122重新分布到在半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

此外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如BGA基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

天线模块

图9是示出天线模块的示例的示意性剖视图。

图10是示出沿线I-I'截取的应用于图9的天线模块的半导体封装件的示意性平面图。

图11是示出应用于图9的天线模块的半导体封装件的示意性电磁屏蔽框图。

根据示例的天线模块300A可以包括半导体封装件100A和设置在半导体封装件100A上的天线基板200。在这种情况下，半导体封装件100A和天线基板200可以通过设置在其间的多个第二电连接金属180彼此电连接。

根据示例的半导体封装件100A可以包括：芯结构110，具有第一通孔110HA；第一半导体芯片121，设置在第一通孔110HA中，第一半导体芯片121具有第一有效表面和第一无效表面，第一有效表面上设置有第一连接垫121P，第一无效表面与第一有效表面背对；第二包封剂130，覆盖芯结构110和第一半导体芯片121中的每个的至少一部分，并填充第一通孔110HA的至少一部分；连接结构140，设置在芯结构110以及第一半导体芯片121的第一有效表面上，并包括电连接到第一连接垫121P的重新分布层142；以及金属图案层132，设置在第二包封剂130上。

芯结构110可包括：框架111，具有开口111H；第一无源组件112A和第二无源组件112B，设置在开口111H中并电连接到重新分布层142；第一包封剂113，覆盖框架111以及第一无源组件112A和第二无源组件112B中的每个的至少一部分并填充开口111H的至少一部分；第一金属层115A，设置在第一通孔110HA的内表面上；以及第二金属层115B，设置在开口111H的内表面上。在这种情况下，第一金属层115A和第二金属层115B可以延伸到第一包封剂113和框架111中的每个的面对金属图案层132的表面，并且

第一金属层115A和第二金属层115B可以通过具有不同高度的第一金属过孔133A和第二金属过孔133B连接到金属图案层132。例如，金属图案层132可以设置在第二包封剂130上以覆盖第一半导体芯片121的第一无效表面以及第一无源组件112A和第二无源组件112B中的每个的正上方的区域，第二包封剂130可以覆盖第一包封剂113的面对金属图案层132的表面，第一金属过孔133A可以穿过第二包封剂130，第二金属过孔133B可以穿过第一包封剂113和第二包封剂130，并且第二金属过孔133B可比第一金属过孔133A高。

芯结构110还可以具有设置在开口111H中的第二通孔110HB，并且还可以包括设置在第二通孔110HB的内表面上的第三金属层115C。具有第二有效表面和第二无效表面的第二半导体芯片122可设置在第二通孔110HB中，第二有效表面上设置有第二连接垫122P，第二无效表面与第二有效表面背对。第二包封剂130可以覆盖第二半导体芯片122的至少一部分并且可以填充第二通孔110HB的至少一部分。连接结构140可以设置在第二半导体芯片122的有效表面上，并且重新分布层142可以电连接到第二连接垫122P。金属图案层132可以设置在第二包封剂130上以覆盖第二半导体芯片122的第二无效表面的正上方的区域。第三金属层115C可以延伸到第一包封剂113的面对金属图案层132的表面，第三金属过孔133C可以连接第三金属层115C和金属图案层132。与第一金属过孔133A类似，第三金属过孔133C可以仅穿过第二包封剂130，并且可以具有与第一金属过孔133A的高度相同或基本相同的高度。

如上所述，在根据示例的半导体封装件100A中，不同类型的块B1、块B2和块B3可以分别包括第一半导体芯片121、第一无源组件112A和第二无源组件112B以及第二半导体芯片122，并且可以分别通过第一通孔110HA、开口111H和第二通孔110HB实现。在这种情况下，不同类型的块B1、块B2和块B3可以通过形成在第一通孔110HA的内壁上的第一金属层115A、形成在第二通孔110HB的内壁上的第三金属层115C、形成在开口111H的内壁上的第二金属层115B、形成在第二包封剂130上的金属图案层132以及使它们连接的第一金属过孔133A、第二金属过孔133B和第三金属过孔133C来彼此隔离。因此，可以有效地阻挡相互电磁干扰，并且还可以改善散热效果。

根据示例的半导体封装件100A可以具有其中第一无源组件112A和第二无源组件112B嵌入在芯结构110中用于紧凑设计的构造。在这种情况下，其中设置有第一半导体芯片121的块B1可以与其中设置有第一无源组件112A和第二无源组件112B的块B2间隔开预定距离，以通过设置在块B1和块B2之间的第一金属层115A和第二金属层115B来屏蔽电磁波，其中，第一金属层115A和第二金属层115B构成多个层(诸如两个(2)、三个(3)或更多个层)。在其中设置有第二半导体芯片122(其中，第二半导体芯片122对缩短第一无源组件112A和第二无源组件112B之间的信号路径来说是重要的)的块B3的情况下，第一无源组件112A和第二无源组件112B可以设置在块B2中，但可以通过第三金属层115C屏蔽电磁波。根据第一半导体芯片121和第二半导体芯片122的类型，可以与第一无源组件112A和第二无源组件112B相关地优化设计。在一个示例中，第一半导体芯片121可以包括射频集成电路(RFIC)，第二半导体芯片122可以包括电源管理集成电路(PMIC)，第一无源组件112A和第二无源组件112B可以包括电容器112A和/或电感器112B。

第二金属层115B也可以相对于开口111H设置在框架111的外表面上。在这种情况下，第一通孔110HA的内表面的至少一部分可以是第二金属层115B。第二金属层115B可以具有延伸部，该延伸部设置在芯层111-1的作为第一通孔110HA和开口111H的分隔壁的一部分的上表面和/或下表面上。在这方面，第二金属层115B的设置在第一通孔110HA的内表面上和设置在开口111H的内表面上的部分的厚度可以彼此相同或基本相同。因此，第一通孔110HA的内表面上的第二金属层115B可以与第一金属层115A物理接触。在这种情况下，可以进一步使其中设置第一半导体芯片121的块B1的电磁屏蔽和散热效果最大化，并且可以使芯结构110和第一金属层115A之间的粘合力更加优异。第二金属层115B可以在开口111H中与第三金属层115C物理地间隔开预定距离，并且第一包封剂113可以设置在第二金属层115B和第三金属层115C之间。在这种情况下，芯结构110中的不同类型的块B2和块B3的电磁波屏蔽设计可能更加紧凑。

芯结构110还可包括：绝缘层116，设置在第一无源组件112A和第二无源组件112B的面对连接结构140的表面上；布线层117，设置在绝缘层116上；以及布线过孔118，穿过绝缘层116并将布线层117电连接到第一无源组件112A和第二无源组件112B。在这种情况下，第一半导体芯片121的第一有效表面和第二半导体芯片122的第二有效表面以及布线层117的与连接结构140接触的表面可以彼此共面。由于第一通孔110HA和第二通孔110HB也可以穿过绝缘层116，所以第一通孔110HA和第二通孔110HB的深度可以比仅穿过框架111的开口111H的深度深。因此，第一通孔110HA和第二通孔110HB的顶表面可以与开口111H的顶表面具有台阶差，使得第一半导体芯片121的第一有效表面和第二半导体芯片122的第二有效表面以及布线层117的与连接结构140接触的表面可以彼此共面。

可以选择绝缘层116的材料，而不管第一半导体芯片121和第二半导体芯片122如何。例如，可以使用包括可以不是感光电介质(PID)的无机填料的非感光绝缘材料，例如，ABF(Ajinomoto Build-up Film)等。该膜型的非感光绝缘材料的平坦度可以是优异的，从而可以改善由第一无源组件112A和第二无源组件112B的突出电极引起的起伏和开裂问题。该非感光绝缘材料也可以通过激光过孔形成开口。即使当第一包封剂113的材料渗出到第一无源组件112A和第二无源组件112B的电极上时，也可以通过激光过孔有效地敞开电极。因此，也可以解决由电极开口故障引起的问题。

另外，可以以与传统情况类似的方式使用感光电介质(PID)作为连接结构140的绝缘层141。在这种情况下，由于可以通过光过孔来引入细小的间距，所以第一半导体芯片121和第二半导体芯片122的数十至数百万的第一连接垫121P和第二连接垫122P可以以与传统情况相似的方式非常有效地重新分布。由于能够选择性地控制其上形成有布线层117和布线过孔118的绝缘层116的材料以及其上形成有重新分布层142和连接过孔143的绝缘层141的材料，因此可以表现出优异的协同效应。

在根据示例的半导体封装件100A中，多个第一无源组件112A和第二无源组件112B以及第一半导体芯片121和第二半导体芯片122可以设置在单个封装件中以进行模块化。因此，由于可以使组件之间的间隔最小化，因此能够使诸如主板的印刷电路板上的安装面积最小化。另外，由于第一半导体芯片121和第二半导体芯片122以及第一无源组件112A和第二无源组件112B之间的电路径可以最小化，因此可以解决噪声问题。首先第一无源组件112A和第二无源组件112B可以用第一包封剂113包封，然后第一半导体芯片121和第二半导体芯片122可以用第二包封剂130包封。由于第一无源组件112A和第二无源组件112B的不良安装导致的第一半导体芯片121和第二半导体芯片122的良率问题可以通过两个(2)或更多个包封剂(113和130)来解决。此外，可以使由于安装和包封第一无源组件112A和第二无源组件112B而导致的异物对第一半导体芯片121和第二半导体芯片122的影响最小化。

接下来，根据示例的天线基板200可以包括：天线结构210，在天线结构210中，包括天线图案212aA的第一图案层212a设置在介电层211的上表面上，包括接地图案212bG的第二图案层212b设置在介电层211的下表面上，并且包括穿过介电层211并电连接到天线图案212aA的馈线过孔213F的导体过孔层213形成在介电层211中；以及布线结构220，设置在天线结构210下方并包括布线层222，布线层222包括电连接到馈线过孔213F的馈电图案222F。天线结构210可以比布线结构220厚。

当天线可以与RFIC一起由单个复合模块形成时，有必要考虑如何实现天线、接地件、介电材料、馈线等以确定天线的谐振频率和带宽。例如，应该恒定地保持敏感地影响天线特性的天线和接地件之间的距离，例如，空气层的厚度或介电材料的厚度，以确保天线的稳定的辐射特性。

在传统方法中，天线可以形成在半导体封装件的重新分布层上，但接地件可以形成在主板上。在这种情况下，应该确保天线和接地件之间的厚度或距离为封装件的焊球的高度。可能存在的问题是，当封装件安装在主板上时，根据焊球的高度可能出现厚度的差异。在这种情况下，由于空气层可以用作介电材料，因此可能不利地增加天线的尺寸。此外，在这种情况下，焊剂或异物可能插入到天线与接地件之间的空间，结果，天线的特性可能受到很大影响。此外，在这种情况下，当在RFIC中产生热量时，由于难以确保足够的散热路径，因此对使用相对大量的电力的装置的应用存在限制。

在根据示例的天线模块300A的情况下，其中以面朝上形式封装第一半导体芯片121和第二半导体芯片122(诸如RFIC和/或PMIC)的半导体封装件100A可以以层叠封装(POP)的形式连接到包括诸如贴片天线等的天线图案212aA的天线基板200。在这种情况下，引入到天线基板200的天线结构210可以在相对于介电层211的两侧具有天线图案212aA和接地图案212bG，并且馈线过孔213F可以通过穿过介电层211的导体过孔层213等来实现。因此，可以稳定地确保天线模块300A中的天线图案212aA和接地图案212bG之间的距离，而不管外部环境的变化如何，使得可以保持天线图案212aA的辐射特性。另外，可以使天线图案212aA与第一半导体芯片121和第二半导体芯片122之间的信号路径最小化，以确保稳定的RF特性等。

可以适当地使用天线基板200的天线结构210的介电层211的介电常数(Dk)和半导体封装件100A的芯结构110的框架111的介电常数(Dk)，以简化整个模块的结构，从而提高空间效率并同时降低成本。此外，可以防止由于天线图案212aA和接地图案212bG之间的空间中的异物的影响导致的天线图案212aA的性能降低。另外，可以通过引入芯结构110来增加天线模块300A的刚性，并且芯结构110可以提供电连接路径。因此，可以有效地提供用于连接到天线模块300A中的主板等直到第一电连接金属170的信号路径。另外，由于第一无源组件112A和第二无源组件112B可以与第一半导体芯片121和第二半导体芯片122一起嵌入在半导体封装件100A中，因此也可以使信号、功率等的损失最小化。

在下文中，将参照附图更详细地描述天线模块300A的组件。

首先，如上所述，根据示例的半导体封装件100A可以包括：芯结构110，包括框架111、第一无源组件112A和第二无源组件112B、第一包封剂113、第一金属层115A、第二金属层115B和第三金属层115C、绝缘层116、布线层117和布线过孔118；第一半导体芯片121和第二半导体芯片122；第二包封剂130；金属图案层132；第一金属过孔133A、第二金属过孔133B和第三金属过孔133C；以及连接结构140。此外，根据示例的半导体封装件100A还可以包括背侧布线层134、背侧布线过孔135、第一钝化层150、第二钝化层160、第一电连接金属170和第二电连接金属180。这里使用的术语“背侧”可以基于第一半导体芯片121和第二半导体芯片122来确定，例如，指的是其中第一无效表面和第二无效表面面对的一侧，在下文中，以与上述类似的方式应用术语“背侧”。

芯结构110可以基本上具有第一通孔110HA。在第一通孔110HA中，第一半导体芯片121可以设置为与第一通孔110HA的壁表面间隔开预定距离。第一通孔110HA可以形成为完全穿过芯结构110，并且第一通孔110HA的壁表面可以连续地形成以围绕第一半导体芯片121。这仅仅是示例，并且第一通孔110HA的形状可以以其他形式进行各种修改。

芯结构110可以包括：框架111，具有开口111H；第一无源组件112A和第二无源组件112B，设置在开口111H中并且电连接到重新分布层142；第一包封剂113，覆盖框架111以及第一无源组件112A和第二无源组件112B中的每个的至少一部分并且填充开口111H的至少一部分；第一金属层115A，设置在第一通孔110HA的内表面上；以及第二金属层115B，设置在开口111H的内表面上并且设置成延伸到框架111的上表面和下表面。

框架111可以包括多个芯布线层111-2a和111-2b，并且可以减少连接结构140的重新分布层142的层数。框架111可以包括使芯布线层111-2a和111-2b电连接的芯布线过孔层111-3，并且还可以用作用于在竖直方向上的电连接的连接结构。根据芯层111-1的特定材料，可以进一步改善半导体封装件100A的刚性，并且可以执行确保第一包封剂113的厚度均匀性的功能。框架111可以具有开口111H，并且无源组件112A和112B可以在开口111H中以距开口111H的壁表面预定距离设置。开口111H可以形成为完全穿过框架111，并且开口111H的壁表面可以连续地形成以围绕无源组件112A和112B。这仅仅是示例，框架111和开口111H的形状可以以不同的形式进行各种修改。

框架111可包括：芯层111-1；第一芯布线层111-2a，设置在芯层111-1的上表面上；第二芯布线层111-2b，设置在芯层111-1的下表面上；以及芯布线过孔层111-3，穿过芯层111-1并使第一芯布线层111-2a和第二芯布线层111-2b连接。诸如芯布线过孔层111-3的布线结构可以与芯层111-1的作为第一通孔110HA和开口111H的分隔壁的部分间隔开。尽管图中未详细示出，但框架111的第一芯布线层111-2a和第二芯布线层111-2b可以比连接结构140的重新分布层142厚。根据第一半导体芯片121和第二半导体芯片122的尺寸，框架111的第一芯布线层111-2a和第二芯布线层111-2b可以通过基板工艺以相对大的尺寸形成。连接结构140的重新分布层142可以以相对小的尺寸形成，以用于精细设计和高密度设计。

芯层111-1的材料不受特别限制。例如，可以使用绝缘材料。作为绝缘材料，可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料一起的混合物或浸渍有诸如玻璃纤维、玻璃布或玻璃织物的材料(例如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可以使用感光介电(PID)树脂。例如，根据所需的材料性质，可以应用低Df(介电损耗因子)和低Dk的常规覆铜层压板(CCL)或者低Df和高Dk的玻璃类或陶瓷类绝缘材料作为芯层111-1的材料。

第一芯布线层111-2a和第二芯布线层111-2b可以执行使第一半导体芯片121的连接垫121P和第二半导体芯片122的连接垫122P重新分布的作用。此外，可以使用第一芯布线层111-2a和第二芯布线层111-2b作为当在竖直方向上将半导体封装件100A电连接到其他组件时的连接图案。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或者它们的合金的金属材料作为用于形成第一芯布线层111-2a和第二芯布线层111-2b的材料。第一芯布线层111-2a和第二芯布线层111-2b可以根据所需的层设计执行各种功能。例如，可以包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可以包括过孔垫等。

芯布线过孔层111-3可以使形成在不同层上的第一芯布线层111-2a和第二芯布线层111-2b电连接，以在框架111中形成电路径。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成芯布线过孔层111-3的材料。芯布线过孔层111-3还可以是完全填充有金属材料的填充型过孔，或者是其中沿着通路孔的壁表面形成金属材料的共形型过孔。此外，可以应用诸如沙漏形或圆柱形的任何已知的形状。芯布线过孔层111-3也可以包括用于信号的过孔、用于接地件的过孔等。

第一无源组件112A和第二无源组件112B可以设置在开口111H中，并且与第一半导体芯片121和第二半导体芯片122并排设置。第一无源组件112A和第二无源组件112B可以是诸如电容器、电感器等的已知的无源组件。作为非限制性示例，第一无源组件112A可以是电容器，第二无源组件112B可以是电感器。第一无源组件112A和第二无源组件112B可以通过连接结构140的重新分布层142电连接到第一半导体芯片121和第二半导体芯片122。此外，它们可以通过连接结构140电连接到天线基板200。第一无源组件112A和第二无源组件112B的数量没有特别限制。

第一包封剂113可以是用于保护框架111、第一无源组件112A和第二无源组件112B等并且提供绝缘区域的结构。包封形式没有特别限制，可以覆盖框架111以及第一无源组件112A和第二无源组件112B中的每个的至少一部分，并且可以填充开口111H的至少一部分。第一包封剂113的材料没有特别限制。例如，可以使用ABF或感光包封剂(PIE)，但不限于此。

第一金属层115A和第二金属层115B可以分别形成在第一通孔110HA和开口111H的整个内表面上，以围绕第一半导体芯片121以及第一无源组件112A和第二无源组件112B。此外，第一金属层115A可以延伸到芯结构110的上表面和下表面，例如，第一包封剂113的下表面和绝缘层116的上表面。第二金属层115B可以延伸到框架111的上表面和下表面，例如，芯层111-1的上表面和下表面。第二金属层115B可以形成在框架111的外表面上，例如，形成在芯层111-1的外表面上。结果，可以改善散热特性，并且可以表现出电磁波屏蔽效果。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第一金属层115A和第二金属层115B的材料。第一金属层115A和第二金属层115B可以电连接到第一芯布线层111-2a和/或第二芯布线层111-2b的接地图案以及重新分布层142的接地图案，以用作接地平面。

芯结构110还可包括：绝缘层116，设置在第一无源组件112A和第二无源组件112B的面对连接结构140的表面上；布线层117，设置在绝缘层116上；以及布线过孔118，穿过绝缘层116并将布线层117电连接到第一无源组件112A和第二无源组件112B。在这种情况下，第一半导体芯片121的第一有效表面和布线层117的与连接结构140接触的表面可以彼此共面。例如，由于第一通孔110HA和第二通孔110HB也可以穿过绝缘层116，因此第一通孔110HA和第二通孔110HB的深度可以比仅穿过框架111的开口111H的深度深。因此，第一通孔110HA和第二通孔110HB的顶表面可以与开口111H的顶表面具有台阶差，使得第一半导体芯片121的第一有效表面和第二半导体芯片122的第二有效表面以及布线层117的与连接结构140接触的表面可以彼此共面。

芯结构110还可以具有形成在开口111H中的第二通孔110HB。在第二通孔110HB中，第二半导体芯片122可以设置为与第二通孔110HB的壁表面间隔开预定距离。第二通孔110HB可以形成为完全穿过芯结构110，并且第二通孔110HB的壁表面可以连续地形成以围绕第二半导体芯片122。这仅仅是示例，并且第二通孔110HB的形状可以以其他形式进行各种修改。

芯结构110还可以包括设置在第二通孔110HB的内表面上的第三金属层115C。第三金属层115C可以形成在第二通孔110HB的整个内表面上以围绕第二半导体芯片122。此外，第三金属层115C可以延伸到芯结构110的上表面和下表面，例如，延伸到第一包封剂113的下表面和绝缘层116的上表面。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第三金属层115C的材料。第三金属层115C可以电连接到第一芯布线层111-2a和/或第二芯布线层111-2b的接地图案以及重新分布层142的接地图案，以用作接地平面。第三金属层115C的厚度和第一金属层115A的厚度可以彼此相同或基本相同。

第二金属层115B的至少一部分可以构成第一通孔110HA的内表面。在这种情况下，第一金属层115A和第二金属层115B可以在第一通孔110HA的内表面上彼此物理接触。在开口111H中，第二金属层115B和第三金属层115C可以以预定距离彼此物理地间隔开，并且第二金属层115B和第三金属层115C之间的大部分空间可以填充有第一包封剂113。相对于框架111的芯层111-1的下表面，第一金属层115A和第三金属层115C可以分别延伸得比第二金属层115B低，并且相对于框架111的芯层111-1的上表面，第一金属层115A和第三金属层115C可以分别延伸得比第二金属层115B高。根据需要，第一金属层115A和第三金属层115C可以比第二金属层115B厚，但是不限于此。

第一半导体芯片121可以是其中数百至数百万个器件集成到一个芯片中的处于裸态的集成电路(IC)。根据需要，第一半导体芯片121可以是封装的集成电路(IC)。集成电路(IC)可以是例如射频集成电路(RFIC)。例如，根据示例的天线模块300A可以是包括RFIC和毫米波(mmWave)/5G天线的复合模块。第一半导体芯片121可以包括其中形成有各种电路的主体，并且第一连接垫121P可以形成在主体的有效表面上。主体可以基于例如有效晶圆形成。在这种情况下，可以使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为基体材料。第一连接垫121P可以用于将第一半导体芯片121电连接到其他组件。第一连接垫121P可以由金属材料形成，优选地由铜(Cu)或铝(Al)形成，但是不限于此。在第一半导体芯片121中，其上可以设置第一连接垫121P的表面可以是第一有效表面，且第一有效表面的背对侧可以是第一无效表面。在第一半导体芯片121的第一有效表面上，可以形成由氧化物膜和/或氮化物膜等构成的钝化膜，所述钝化膜具有使第一连接垫121P的至少一部分暴露的凹槽。在这种情况下，可以基于钝化膜确定第一有效表面与其他组件的位置关系。第一半导体芯片121可以以面朝上的形式布置，因此可以与稍后将描述的天线图案212aA具有最小信号路径。

第二半导体芯片122也可以是其中数百至数百万个器件集成到一个芯片中的处于裸态的集成电路(IC)。根据需要，第二半导体芯片122可以是封装的集成电路(IC)。集成电路(IC)可以是例如PMIC(电源管理集成电路)。例如，根据示例的天线模块300A可以是包括RFIC和PMIC两者的复合模块。第二半导体芯片122可以包括其中形成有各种电路的主体，第二连接垫122P可以形成在主体的有效表面上。主体可以基于例如有效晶圆形成。在这种情况下，可以使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为基体材料。第二连接垫122P可以用于将第二半导体芯片122电连接到其他组件。第二连接垫122P可以由金属材料形成，优选地由铜(Cu)或铝(Al)形成，但是不限于此。第二半导体芯片122的其上设置有第二连接垫122P的表面可以成为第二有效表面，并且与第二有效表面背对的表面成为第二无效表面。在第二半导体芯片122的第二有效表面上，可以形成由氧化物膜和/或氮化物膜等构成的钝化膜，所述钝化膜具有使第二连接垫122P的至少一部分暴露的凹槽。在这种情况下，可以基于钝化膜确定第二有效表面与其他组件的位置关系。第二半导体芯片122可以以面朝上的形式布置，因此可以与稍后将描述的接地图案212bG具有最小信号路径。

第二包封剂130可以是用于保护芯结构110、第一半导体芯片121和第二半导体芯片122等并且提供绝缘区域的结构。包封形式没有特别限制，可以覆盖芯结构110以及第一半导体芯片121和第二半导体芯片122中的每个的至少一部分，并且可以填充第一通孔110HA和第二通孔110HB中的每个的至少一部分。第二包封剂130的材料没有特别限制。例如，可以使用ABF或PIE，但不限于此。

金属图案层132可以有效地阻挡第一半导体芯片121和第二半导体芯片122以及第一无源组件112A和第二无源组件112B向其背侧的电磁波，以隔离块B1、块B2和块B3中的每个。金属图案层132还可以改善第一半导体芯片121和第二半导体芯片122以及第一无源组件112A和第二无源组件112B向其背侧的散热效果。为此，金属图案层132可以以板的形式设置在第二包封剂130上，以覆盖第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面以及第一无源组件112A和第二无源组件112B中的每个的正上方的区域。例如，金属图案层132可以是单个板的形式，并且根据需要，可以是多个板的形式。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成金属图案层132的材料。金属图案层132可以电连接到第一芯布线层111-2a和/或第二芯布线层111-2b的接地图案以及重新分布层142的接地图案，以用作接地平面。金属图案层132还可以为第一电连接金属170提供垫。在这种情况下，可以提供连接到金属图案层132的第一电连接金属170以用于电源或接地。

第一金属过孔133A、第二金属过孔133B和第三金属过孔133C可以将第一金属层115A、第二金属层115B和第三金属层115C连接到金属图案层132，以有效地阻挡第一半导体芯片121和第二半导体芯片122以及第一无源组件112A和第二无源组件112B向其背侧的电磁波，从而隔离块B1、块B2和块B3中的每个。此外，第一半导体芯片121和第二半导体芯片122以及第一无源组件112A和第二无源组件112B向其背侧的散热效果也可以得到改善。第一金属过孔133A和第二金属过孔133B之间可以具有台阶差，并且第三金属过孔133C和第二金属过孔133B之间可以具有台阶差。例如，相对于金属图案层132，第二金属过孔133B可以延伸得比第一金属过孔133A和第三金属过孔133C更高。此外，第一金属过孔133A、第二金属过孔133B和第三金属过孔133C可以为在以沟槽形式形成的通路孔中填充有金属材料的具有预定长度的线过孔的形式，并且第一金属层115A、第二金属层115B和第三金属层115C可以连接到金属图案层132。因此，可以进一步改善电磁波屏蔽效果。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第一金属过孔133A、第二金属过孔133B和第三金属过孔133C的材料。第一金属过孔133A、第二金属过孔133B和第三金属过孔133C可以电连接到第一芯布线层111-2a和/或第二芯布线层111-2b的接地图案以及重新分布层142的接地图案，以用作接地平面。

背侧布线层134可以电连接到芯结构110的框架111的第一芯布线层111-2a和第二芯布线层111-2b，并且可以用作与第一电连接金属170的垫连接的垫以用于信号。当天线模块300A安装在主板等上时，背侧布线层134可以提供信号的连接路径。背侧布线层134可以使第一半导体芯片121的第一连接垫121P和第二半导体芯片122的第二连接垫122P重新分布。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成背侧布线层134的材料。背侧布线层134可以根据期望的设计执行各种功能。例如，可以包括信号图案等。此外，还可以包括过孔垫、电连接金属垫等。

背侧布线过孔135可以将形成在不同层上的背侧布线层134电连接到第二芯布线层111-2b等。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成背侧布线过孔135的材料。背侧布线过孔135也可以是完全填充有金属材料的填充型过孔，或者是其中沿着通路孔的壁表面形成金属材料的共形型过孔。背侧布线过孔135的高度可以与第二金属过孔133B的高度相同。此外，背侧布线过孔135的形状可以是与连接结构140的连接过孔143方向相反的锥形形状。

连接结构140可以使第一半导体芯片121的第一连接垫121P和第二半导体芯片122的第二连接垫122P重新分布。第一半导体芯片121的第一连接垫121P和第二半导体芯片122的第二连接垫122P可以电连接到第一无源组件112A和第二无源组件112B。可以通过连接结构140分别使第一半导体芯片121和第二半导体芯片122的具有各种功能的数十至数百万的第一连接垫121P和第二连接垫122P重新分布。另外，连接结构140可以连接到稍后描述的布线结构220，以在半导体封装件100A和天线基板200之间提供电连接路径。连接结构140可以包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及连接过孔143，穿过绝缘层141并连接到重新分布层142。连接结构140可以设计成具有比图中所示的层数更少或更多的层数。

可以使用绝缘材料作为绝缘层141的材料。在这种情况下，除了上述绝缘材料之外，诸如PID树脂的感光绝缘材料可以用作绝缘材料。例如，绝缘层141可以是感光绝缘层。当绝缘层141具有感光性时，可以使绝缘层141更薄并且可以更容易地实现连接过孔143的精细节距。绝缘层141可以是包含绝缘树脂和无机填料的感光绝缘层。当绝缘层141具有多个层时，这些材料可以彼此相同，并且根据需要可以彼此不同。当绝缘层141可以是多层的时，由于它们根据工艺而是统一的，因此边界可能不清楚。

重新分布层142可以用于使连接垫121P和122P重新分布。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成重新分布层142的材料。重新分布层142还可以根据层的期望设计执行各种功能。例如，可以包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可以包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可以包括过孔垫、电连接金属垫等。重新分布层142可以包括电连接到馈线223F的馈电图案。

连接过孔143可以使形成在不同层上的重新分布层142、第一连接垫121P和第二连接垫122P、第一无源组件112A和第二无源组件112B等电连接，以在半导体封装件100A中形成电路径。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成连接过孔143的材料。连接过孔143也可以是完全填充有金属材料的填充型过孔，或者是其中沿着通路孔的壁表面形成金属材料的共形型过孔。此外，连接过孔143的形状可以是在与背侧布线过孔135方向相反的锥形形状。连接过孔143可以包括电连接到馈线223F的馈电图案。

第一钝化层150可以保护金属图案层132和背侧布线层134免受外部物理或化学损坏等的影响。第一钝化层150可以包括绝缘树脂和无机填料，但是可以不包括玻璃纤维。例如，第一钝化层150可以是ABF，但不限于此，并且也可以是PID、已知的阻焊剂(SR)等。

第二钝化层160可以保护连接结构140的重新分布层142免受外部物理或化学损坏等的影响。第二钝化层160可以包括绝缘树脂和无机填料，但是可以不包括玻璃纤维。例如，第二钝化层160可以是ABF，但不限于此，并且也可以是PID、已知的阻焊剂(SR)等。

第一电连接金属170可以将半导体封装件100A和/或天线模块300A物理连接和/或电连接到外部。例如，半导体封装件100A和/或天线模块300A可以通过第一电连接金属170安装在电子装置的主板上。第一电连接金属170可以由包括低熔点金属(诸如锡(Sn))的材料(更具体地，焊料)形成，但仅仅是示例。第一电连接金属170可以是焊盘、焊球、引脚等。第一电连接金属170可以由多层或单层形成。在第一电连接金属170由多层形成的情况下，基板可以包括铜柱和焊料。在第一电连接金属170由单层形成的情况下，基板可以包括焊料或铜，但是这可以仅仅是示例，并且不限于此。第一电连接金属170的数量、间隔、布置类型等没有特别限制，并且技术人员根据设计规范可以进行充分修改。镍(Ni)/金(Au)等的表面处理层P可以形成在金属图案层132和/或背侧布线层134的从第一钝化层150暴露的表面上，并且根据需要连接到第一电连接金属170。

第一电连接金属170中的至少一个可以设置在扇出区域中。扇出区域是指除了其中设置第一半导体芯片121和第二半导体芯片122的区域之外的区域。扇出型封装件可以比扇入型封装件更可靠，可以具有许多I/O端子，并且可以有利于3D互连。另外，可以制造与球栅阵列(BGA)封装件、焊盘网格阵列(LGA)封装件等相比更薄的封装件，并且在价格竞争力方面可以是优异的。例如，半导体封装件100A可以是扇出型半导体封装件100A。

第二电连接金属180可以使半导体封装件100A和天线基板200连接，以设置天线模块300A。可以通过第二电连接金属180设置天线模块300A的电连接路径。第二电连接金属180也可以由包括低熔点金属(诸如锡(Sn))的材料(更具体地，焊料等)形成，但这可以仅仅是示例，材料可以不特别限于此。第二电连接金属180也可以是焊盘、焊球、引脚等，并且可以由多层或单层形成。此外，第二电连接金属180的数量、间隔、布置形式等没有特别限制，并且本领域技术人员可以根据设计规范进行充分修改。

接下来，如上所述，天线基板200可以包括天线结构210和布线结构220。天线基板200还可以包括：第一覆盖层230，设置在天线结构210的上部并覆盖第一图案层212a；以及第二覆盖层250，设置在布线结构220的下部并覆盖布线层222。天线结构210可以比布线结构220厚。布线结构220和连接结构140可以彼此物理接触(例如，可以彼此成为一体)，而不彼此电连接。天线基板200可以具有相对于天线结构210的非对称结构。

天线结构210可以是能够实现mmWave/5G天线的区域，并且可以包括：介电层211；第一图案层212a，形成在介电层211的上表面上；第二图案层212b，形成在介电层211的下表面上；以及导体过孔层213，穿过介电层211并将第一图案层212a和第二图案层212b彼此电连接。在天线结构210中，第一图案层212a可以包括天线图案212aA，第二图案层212b可以包括接地图案212bG，并且介电层211可以设置在它们之间。因此，由于可以在天线模块内稳定地确保天线与接地平面之间的距离而不管外部环境的变化如何，因此可以保持天线的辐射特性。此外，由于可以通过适当地使用介电层211的介电常数(Dk)来使天线的尺寸小型化以减小整个模块的结构，因此空间效率可以增加并且可以降低成本。例如，天线结构210的介电层211的介电常数(Dk)可以高于框架111的芯层111-1的介电常数(Dk)。天线结构210的介电层211可以相对于天线模块300A中的其他绝缘层或介电层具有更高的介电常数(Dk)。

可以使用绝缘材料作为介电层211的材料。可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包含诸如玻璃纤维和/或无机填料的增强材料的材料(例如，半固化片、ABF、FR-4、BT等)作为绝缘材料。例如，可以根据所需的材料性质，应用低Df和低Dk的常规覆铜层压板(CCL)或者低Df和高Dk的玻璃基或陶瓷基绝缘材料作为介电层211的材料。可选择地，也可以使用液晶聚合物(LCP)，并且与使用低Df和高Dk的玻璃基或陶瓷基绝缘材料作为介电层211的材料的情况相比，可以形成能够减小尺寸的天线。在使用LCP的情况下，尽管小型化，也能够形成具有更高性能的天线。可以根据阻抗匹配特性自由地改变介电层211的厚度。

第一图案层212a可以包括实现mmWave/5G天线等的天线图案212aA，并且可以包括其他接地图案212aG等。天线图案212aA可以是偶极天线、贴片天线等。天线图案212aA的外围部分可以被接地图案围绕，但是不限于此。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第一图案层212a的材料。第二图案层212b可以包括用于天线图案212aA的接地图案212bG，并且可以包括其他信号图案等。接地图案212bG可以是接地平面的形式。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第二图案层212b的材料。

导体过孔层213可以使形成在不同层上的第一图案层212a和第二图案层212b电连接，从而在天线结构210内提供电路径。导体过孔层213可以包括馈线过孔213F，并且可以包括其他接地过孔213G等。馈线过孔213F可以电连接到天线图案212aA。接地过孔213G可以密集地围绕馈线过孔213F。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成导体过孔层213的材料。导体过孔层213可以是完全填充有金属材料的填充型过孔，或者以与附图中所示的方式不同的方式，可以是其中沿着通路孔的壁表面形成金属材料的共形型过孔。此外，可以应用诸如沙漏形或圆柱形的任何已知的竖直截面形状。

布线结构220可以包括：绝缘层221；布线层222，形成在绝缘层221上；以及布线过孔223，穿过绝缘层221并且使形成在不同层中的布线层222电连接，或者电连接到具有不同构件的图案层或重新分布层。布线结构220可以具有相对大量的布线层，或者可以仅具有一个布线层。

可以使用绝缘材料作为绝缘层221的材料。可以使用ABF、PID等作为绝缘材料。当设置多个绝缘层221时，各个层的边界可以不清楚，但不限于此。布线层222可以包括电连接到馈线过孔213F的馈电图案222F，并且可以包括其他接地图案222G等。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成布线层222的材料。布线过孔223可以使形成在不同层上的布线层222电连接，或者将布线层222电连接到具有其他构件的图案层或重新分布层，以提供电路径。布线过孔223可以包括电连接到馈电图案222F的馈线223F。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成布线过孔223的材料。

第一覆盖层230和第二覆盖层250可以分别保护天线结构210和布线结构220免受外部物理或化学损坏等的影响。第一覆盖层230和第二覆盖层250可以分别包括绝缘树脂和无机填料，而可以不包括玻璃纤维。例如，第一覆盖层230和第二覆盖层250可以是ABF，但不限于此，并且也可以是PID、阻焊剂(SR)等。

图12是示出应用于图9的天线模块的天线基板的示例的示意性透视图。

图13是示出应用于图9的天线模块的天线基板的另一示例的示意性透视图。

参照附图，天线基板200A可以被构造为包括多个偶极天线210DA和多个贴片天线210PA。可选择地，天线基板200B也可以被构造为包括相对大量的贴片天线210PA。例如，根据设计，天线基板200A和天线基板200B可以包括各种类型的天线。

图14是示出应用于图9的天线模块的天线基板的贴片天线的示例的示意性透视图。

参照附图，贴片天线210PA可以具有由其中天线图案212aA和馈线过孔213F密集地形成的接地过孔213G围绕的形状。诸如第一覆盖层230的绝缘材料可以设置在天线图案212aA和接地过孔213G之间。馈线过孔213F可以电连接到馈电图案222F，并且因此可以电连接到连接垫121P和122P。

图15和图16是示出制造应用于图9的天线模块的半导体封装件的示例的示意性工艺图。

参照图15，首先，可以制备框架111。例如，可以通过覆铜层压板等制备芯层111-1，并且可以通过镀覆工艺在芯层111-1中形成芯布线层111-2a和111-2b以及芯布线过孔层111-3。此外，可以通过激光钻孔工艺等在芯层111-1中形成开口111H，并且可以通过镀覆工艺形成第二金属层115B。根据上述，可以制备其中形成有第二金属层115B的框架111。第二金属层115B的形成在开口111H和第一通孔110HA的内壁上的部分可以具有相同的厚度，或者考虑到工艺的变化，可以具有基本相同的厚度。接下来，可以通过使用胶带等将第一无源组件112A和第二无源组件112B设置在开口111H中，并且可以通过第一包封剂113包封框架111以及第一无源组件112A和第二无源组件112B。接下来，可以形成绝缘层116、布线层117和布线过孔118。然后，可以通过使用激光钻孔等形成穿过绝缘层116和第一包封剂113的第一通孔110HA和第二通孔110HB，并且可以通过镀覆工艺形成第一金属层115A和第三金属层115C。因为第一金属层115A和第三金属层115C可以利用相同的材料通过相同的工艺形成，所以第一金属层115A和第三金属层115C的厚度可以相同，或者考虑到工艺的变化，可以基本相同。最终，可以通过一系列工艺制造芯结构110。

参照图16，可以通过使用胶带等将第一半导体芯片121和第二半导体芯片122设置在第一通孔110HA和第二通孔110HB中。可以通过第二包封剂130包封芯结构110以及第一半导体芯片121和第二半导体芯片122。可以在第二包封剂130上形成铜箔(未示出)。此后，可以部分地形成绝缘层141、重新分布层142和连接过孔143。接下来，可以使用铜箔(未示出)作为种子层通过镀覆工艺在第二包封剂130上形成并排设置或设置在同一水平上的金属图案层132和背侧布线层134。种子层和镀层的部分可以构成金属图案层132，种子层和镀层的其他部分可以构成背侧布线层134。此外，可以通过镀覆工艺形成第一金属过孔133A、第二金属过孔133B和第三金属过孔133C以及背侧布线过孔135。在这种情况下，可以另外形成绝缘层141、重新分布层142和连接过孔143，结果，可以形成连接结构140。接下来，可以分别堆叠第一钝化层150和第二钝化层160，并且根据需要，可以形成表面处理层P。此后，可以分别形成第一电连接金属170和第二电连接金属180。最终，可以制造根据上述示例的半导体封装件100A。

由于其他构造可以与参照图9至图14描述的其他构造基本相同，因此将省略其详细描述。

图17是示出天线模块的另一示例的示意性剖视图。

根据另一示例的天线模块300B(具体地，框架111)可以包括：第一积聚层111-1a，半导体封装件100B的框架111与连接结构140在其中接触；第一积聚布线层111-2a，与连接结构140接触并且嵌入第一积聚层111-1a中；第二积聚布线层111-2b，设置在第一积聚层111-1a的与其中嵌入第一积聚布线层111-2a的表面背对的表面上；第二积聚层111-1b，设置在第一积聚层111-1a上并覆盖第二积聚布线层111-2b；以及第三积聚布线层111-2c，设置在第二积聚层111-1b上。第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c可以电连接到第一连接垫121P和第二连接垫122P。第一积聚布线层111-2a和第二积聚布线层111-2b可以通过穿过第一积聚层111-1a的第一积聚布线过孔层111-3a彼此连接，并且第二积聚布线层111-2b和第三积聚布线层111-2c可以通过穿过第二积聚层111-1b的第二积聚布线过孔层111-3b彼此连接。这样，当框架111包括相对大量的布线层111-2a、111-2b和111-2c时，可以进一步简化连接结构140的设计。因此，可以改善在形成连接结构140期间发生的第一半导体芯片121和第二半导体芯片122的良率问题。

第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c中的至少一个可以包括电连接到天线图案212aA的滤波器图案(未示出)。在这种情况下，为了天线的小型化，可以使用具有高介电常数的材料作为天线结构210的绝缘材料，并且为了减少滤波器损失，可以使用具有低介电常数的材料作为框架111的绝缘材料，但不限于此。

当第一积聚布线层111-2a嵌入第一积聚层111-1a中时，由于可以使由第一积聚布线层111-2a的厚度产生的台阶差最小化，因此用于使连接结构140绝缘的距离可以是恒定的。例如，从连接结构140的重新分布层142到第一积聚层111-1a的上表面的距离与从连接结构140的重新分布层142到第一连接垫121P和第二连接垫122P的距离之间的差可以小于第一积聚布线层111-2a的厚度。因此，可以容易地执行连接结构140的高密度布线设计。

框架111的第一积聚布线层111-2a与连接结构140的重新分布层142之间的距离可以比连接结构140的重新分布层142与第一连接垫121P和第二连接垫122P之间的距离长。这可能是因为第一积聚布线层111-2a可以凹入到第一积聚层111-1a中。如上，当第一积聚布线层111-2a凹入到第一积聚层111-1a中以在第一积聚层111-1a的上表面和第一积聚布线层111-2a的上表面之间具有台阶差时，可以防止用于形成第二包封剂130的材料渗出而污染第一积聚布线层111-2a。框架111的第二积聚布线层111-2b可以分别位于第一半导体芯片121的有效表面和无效表面之间以及第二半导体芯片122的有效表面和无效表面之间。由于框架111可以具有相当大的厚度，因此形成在框架111内部的第二积聚布线层111-2b可以分别设置在第一半导体芯片121的有效表面和无效表面之间的水平上以及第二半导体芯片122的有效表面和无效表面之间的水平上。

尽管未在图中具体示出，但是框架111的第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c中的每个的厚度可以比连接结构140的重新分布层142的厚度厚。由于框架111可以具有相当大的厚度，因此第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c可以根据尺寸而形成为具有相对大的尺寸。连接结构140的重新分布层142可以以比第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c相对小的尺寸形成，以用于精细电路设计。

第一积聚层111-1a和第二积聚层111-1b的材料没有特别限制。例如，可以使用绝缘材料。可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂与无机填料的混合物或浸渍有诸如玻璃纤维的芯材料的材料(例如，半固化片、ABF、FR-4、BT等)作为绝缘材料。根据需要，可以使用感光介电(PID)树脂。

第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c可以执行使第一半导体芯片121的第一连接垫121P和第二半导体芯片122的第二连接垫122P重新分布的功能，框架111可以执行连接结构的功能。可以使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料作为用于形成第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c的材料。第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c还可以根据层的期望设计执行各种功能。例如，可以包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可以包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可以包括信号过孔垫、接地过孔垫等。

第一积聚布线过孔层111-3a和第二积聚布线过孔层111-3b可以使形成在不同层上的第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c电连接，从而在框架111中形成电路径。第一积聚布线过孔层111-3a和第二积聚布线过孔层111-3b也可以由金属材料形成。第一积聚布线过孔层111-3a和第二积聚布线过孔层111-3b可以分别是完全填充有金属材料的填充型过孔，或者可以是沿着通路孔的壁表面形成金属材料的共形型过孔。此外，它们可以各自具有锥形形状。当形成用于第一积聚布线过孔层111-3a的孔时，第一积聚布线层111-2a的垫的一部分可以用作阻挡件。第一积聚布线过孔层111-3a在其下表面的宽度比其上表面的宽度宽的锥形形状的方面可以是有利的。在这种情况下，第一积聚布线过孔层111-3a可以与第二积聚布线层111-2b的垫图案成为一体。另外，当形成用于第二积聚布线过孔层111-3b的孔时，第二积聚布线层111-2b的垫的一部分可以用作阻挡件。就工艺而言，可能有利的是，第二积聚布线过孔层111-3b具有其下表面的宽度比其上表面的宽度宽的锥形形状。在这种情况下，第二积聚布线过孔层111-3b可以与第三积聚布线层111-2c的垫图案成为一体。

由于其他构造可以与参照图9至图16描述的其他构造基本相同，因此将省略其详细描述。

图18是示出天线模块的另一示例的示意性剖视图。

参照附图，在根据另一示例的天线模块300C中，半导体封装件100C的框架111可包括：芯层111-1a；第一芯布线层111-2a和第二芯布线层111-2b，设置在芯层111-1a的两个表面上；第一积聚层111-1b，设置在第一芯布线层111-2a上并覆盖第一芯布线层111-2a；第一积聚布线层111-2c，设置在第一积聚层111-1b上；第二积聚层111-1c，设置在芯层111-1a上并覆盖第二芯布线层111-2b；以及第二积聚布线层111-2d，设置在第二积聚层111-1c上。第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d可以电连接到第一连接垫121P和第二连接垫122P。由于框架111可以包括相对大量的布线层111-2a、111-2b、111-2c和111-2d，所以可以进一步简化连接结构140。第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d可以通过穿过芯层111-1a的芯布线过孔层111-3a以及穿过第一积聚层111-1b的第一积聚布线过孔层111-3b和穿过第二积聚层111-1c的第二积聚布线过孔层111-3c彼此电连接。

第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d中的至少一个可以包括电连接到天线图案212aA的滤波器图案(未示出)。在这种情况下，为了天线的小型化，可以使用具有高介电常数的材料作为天线结构210的绝缘材料，并且为了减少滤波器损失，可以使用具有低介电常数的材料作为框架111的绝缘材料，但不限于此。

芯层111-1a可以比第一积聚层111-1b和第二积聚层111-1c厚。芯层111-1a可以相对厚以基本上保持刚性。可以设置第一积聚层111-1b和第二积聚层111-1c以形成相对大量的第一积聚布线层111-2c和第二积聚布线层111-2d。以类似的方式，穿过芯层111-1a的芯布线过孔层111-3a的平均直径可以大于穿过第一积聚层111-1b的第一积聚布线过孔层111-3b的平均直径和穿过第二积聚层111-1c的第二积聚布线过孔层111-3c的平均直径。

尽管未在附图中示出，但是第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d中的每个的厚度可以比连接结构140的重新分布层142中的每个的厚度厚。由于框架111可具有相当大的厚度，所以第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d也可以以相对大的尺寸形成。连接结构140的重新分布层142可以以相对小的尺寸形成，以用于精细电路设计。

由于其他构造可以与参照图9至图17描述的其他构造基本相同，因此将省略其详细描述。

图19是示出天线模块的另一示例的示意性剖视图。

参照附图，在根据另一示例的天线模块300D中，半导体封装件100D的第一金属层115A和第三金属层115C可以选择性地在第一包封剂113上延伸以覆盖第一无源组件112A正上方的区域，而不覆盖第二无源组件112B正上方的区域。第一金属过孔133A和第三金属过孔133C中的至少一个可以将第一金属层115A和第三金属层115C连接到第一无源组件112A的正上方的区域中的金属图案层132。第一无源组件112A可以是电容器，第二无源组件112B可以是电感器。例如，第一无源组件112A正上方的区域(可能特别需要该区域产生热量)可以选择性地利用金属材料覆盖，并且可以通过金属过孔有效地散热。在第二无源组件112B需要与金属材料间隔开的情况下，正上方的区域可以不利用金属材料覆盖。根据需要，第一金属层115A和第三金属层115C可以彼此连接并且可以在第一包封剂113上成为一体。

由于其他构造可以与参照图9至图18描述的其他构造基本相同，因此将省略其详细描述。图19中描述的天线模块300D的半导体封装件100D可以与图17中描述的天线模块300B的半导体封装件100B和图18中描述的天线模块300C的半导体封装件100C组合。

图20是示出天线模块的另一示例的示意性剖视图。

参照附图，在根据另一示例的天线模块300E中，半导体封装件100E的第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面可以物理连接到金属图案层132，并且可以与第二包封剂130的与金属图案层132接触的表面共面。在这种情况下，从第一半导体芯片121和第二半导体芯片122产生的热量可以更有效地通过金属图案层132消散。例如，由于可以加宽热路径的区域并且可以直接散热，因此可以进一步改善散热效果。

由于其他构造可以与参照图9至图19描述的其他构造基本相同，因此将省略其详细描述。

图21和图22是示出制造应用于图20的天线模块的半导体封装件的示例的示意性工艺图。

参照图21，首先，可以如上所述形成具有第一通孔110HA和第二通孔110HB的芯结构110，可以使用胶带190将第一半导体芯片121和第二半导体芯片122分别设置在第一通孔110HA和第二通孔110HB中，可以利用第二包封剂130包封芯结构110以及第一半导体芯片121和第二半导体芯片122。接下来，第二包封剂130可以经历研磨工艺，使得第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面通过研磨工艺暴露。接下来，可以去除胶带190，并且可以根据需要形成绝缘层141、重新分布层142和连接过孔143，以形成连接结构140。

参照图22，在第二包封剂130上，可以形成通路孔133a、133b、133c和135a，并且可以形成种子层130s。接下来，可以使用种子层130s通过镀覆工艺来形成金属图案层132和背侧布线层134。此外，可以通过镀覆工艺形成第一金属过孔133A、第二金属过孔133B、第三金属过孔133C以及背侧布线过孔135。接下来，可以堆叠第一钝化层150和第二钝化层160，并且根据需要，可以形成表面处理层P。然后，在分别形成第一电连接金属170和第二电连接金属180之后，可以制造根据上述另一示例的半导体封装件100E。

由于其他构造可以与参照图9至图20描述的其他构造基本相同，因此将省略其详细描述。

图23是示出天线模块的另一示例的示意性剖视图。

参照附图，根据另一示例的天线模块300F(具体地，框架111)可以包括：第一积聚层111-1a，半导体封装件100F的框架111与连接结构140在其中接触；第一积聚布线层111-2a，与连接结构140接触并嵌入第一积聚层111-1a中；第二积聚布线层111-2b，设置在第一积聚层111-1a的与嵌入有第一积聚布线层111-2a的表面背对的表面上；第二积聚层111-1b，设置在第一积聚层111-1a上并覆盖第二积聚布线层111-2b；以及第三积聚布线层111-2c，设置在第二积聚层111-1b上。第一积聚布线层111-2a、第二积聚布线层111-2b和第三积聚布线层111-2c可以电连接到第一连接垫121P和第二连接垫122P。第一积聚布线层111-2a和第二积聚布线层111-2b可以通过穿过第一积聚层111-1a的第一积聚布线过孔层111-3a彼此连接，并且第二积聚布线层111-2b和第三积聚布线层111-2c可以通过穿过第二积聚层111-1b的第二积聚布线过孔层111-3b彼此连接。第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面可以物理连接到金属图案层132，并且可以与第二包封剂130的与金属图案层132接触的表面共面。

由于其他构造可以与参照图9至图22描述的其他构造基本相同，因此将省略其详细描述。

图24是示出天线模块的另一示例的示意性剖视图。

参照附图，在根据另一示例的天线模块300G中，半导体封装件100G的框架111可包括：芯层111-1a；第一芯布线层111-2a和第二芯布线层111-2b，设置在芯层111-1a的两个表面上；第一积聚层111-1b，设置在第一芯布线层111-2a上并覆盖第一芯布线层111-2a；第一积聚布线层111-2c，设置在第一积聚层111-1b上；第二积聚层111-1c，设置在芯层111-1a上并覆盖第二芯布线层111-2b；以及第二积聚布线层111-2d，设置在第二积聚层111-1c上。第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d可以电连接到第一连接垫121P和第二连接垫122P。第一芯布线层111-2a和第二芯布线层111-2b以及第一积聚布线层111-2c和第二积聚布线层111-2d可以通过穿过芯层111-1a的芯布线过孔层111-3a以及穿过第一积聚层111-1b的第一积聚布线过孔层111-3b和穿过第二积聚层111-1c的第二积聚布线过孔层111-3c彼此电连接。第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面可以物理连接到金属图案层132，并且可以与第二包封剂130的与金属图案层132接触的表面共面。

由于其他构造可以与参照图9至图23描述的其他构造基本相同，因此将省略其详细描述。

图25是示出天线模块的另一示例的示意性剖视图。

参照附图，在根据另一示例的天线模块300H中，半导体封装件100H的第一金属层115A和第三金属层115C可以选择性地在第一包封剂113上延伸，以覆盖第一无源组件112A正上方的区域，而不覆盖第二无源组件112B正上方的区域。第一金属过孔133A和第三金属过孔133C中的至少一个可以将第一金属层115A和第三金属层115C连接到第一无源组件112A正上方的区域中的金属图案层132。第一无源组件112A可以是电容器，第二无源组件112B可以是电感器。例如，第一无源组件112A正上方的区域(可能特别需要该区域产生热量)可以选择性地利用金属材料覆盖，并且可以通过金属过孔有效地散热。在第二无源组件112B需要与金属材料间隔开的情况下，正上方的区域可以不利用金属材料覆盖。第一半导体芯片121的第一无效表面和第二半导体芯片122的第二无效表面可以物理连接到金属图案层132，并且可以与第二包封剂130的与金属图案层132接触的表面共面。

由于其他构造可以与参照图9至图24描述的其他构造基本相同，因此将省略其详细描述。图25中描述的天线模块300H的半导体封装件100H可以与图23中描述的天线模块300F的半导体封装件100F和图24中描述的天线模块300G的半导体封装件100G组合。

本公开中使用的表述“结合到”可以是包括其中两个组件成为一体以彼此接触的情况和其中通过使用介质堆叠两个组件的情况的概念。

提供本公开中使用的表述“示例”以便强调和描述各种实施例的不同的独特特征。然而，上述建议示例也可以实现为与另一示例的特征组合。例如，除非在另一示例中描述为相反或相矛盾，否则即使对于示例描述的内容没有在另一示例中描述，但是可以理解为与另一示例相关的描述。

本公开中的术语“连接”或其变型不仅可以是直接连接，而且可以是包括通过粘合剂层等的间接连接的概念。另外，术语“电连接”或其变型是包括物理连接和物理断开两者的概念。此外，“第一”、“第二”等的表述用于将一个组件与另一个组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本公开的精神的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。

在本公开中，为方便起见，词语“下”、“下部”、“下表面”等用于表示相对于附图的剖面的向下方向(在附图的竖直方向上，也被称为厚度方向)，而词语“上”、“上部”、“上表面”等用于表示与其相反的方向。应当理解的是，这些定义是指为了便于说明的方向，权利要求的范围不受这些方向的描述的特别限制，并且可以在任何时间改变向上/向下方向的概念。

根据本公开的一方面，可以提供一种半导体封装件和天线模块，其能够在包括多个芯片和组件的同时有效地屏蔽不同类型的块之间的电磁干扰，同时改善散热效果，使天线和天线之间的信号路径的设计最小化，确保全向覆盖特性，并提高天线接收灵敏度。

尽管上面已经示出和描述了示例，但是对于本领域技术人员将明显的是，可在不脱离本公开的由所附权利要求限定的范围的情况下进行修改和变型。

Claims (25)

1.一种半导体封装件，所述半导体封装件包括：

芯结构，具有第一通孔，所述芯结构包括具有开口的框架、设置在所述开口中的无源组件、覆盖所述框架和所述无源组件中的每个的至少一部分并填充所述开口的至少一部分的第一包封剂、设置在所述第一通孔的内表面上的第一金属层以及设置在所述开口的内表面上的第二金属层；

第一半导体芯片，设置在所述第一通孔中，所述第一半导体芯片具有第一有效表面和第一无效表面，在所述第一有效表面上设置有第一连接垫，所述第一无效表面与所述第一有效表面背对；

第二包封剂，覆盖所述芯结构和所述第一半导体芯片中的每个的至少一部分，并填充所述第一通孔的至少一部分；

连接结构，设置在所述芯结构和所述第一有效表面上，并包括电连接到所述第一连接垫和所述无源组件的重新分布层；以及

金属图案层，设置在所述第二包封剂上，

其中，所述第一金属层和所述第二金属层分别延伸到所述第一包封剂和所述框架的各自面对所述金属图案层的表面，并且

所述第一金属层和所述第二金属层通过具有彼此不同的高度的第一金属过孔和第二金属过孔连接到所述金属图案层。

2.根据权利要求1所述的半导体封装件，

其中，所述第二包封剂覆盖所述第一包封剂的面对所述金属图案层的表面，

所述第一金属过孔穿过所述第二包封剂，

所述第二金属过孔穿过所述第一包封剂和所述第二包封剂，并且

所述第二金属过孔比所述第一金属过孔高。

3.根据权利要求1所述的半导体封装件，

其中，所述芯结构还具有形成在所述开口中的第二通孔，并且还包括设置在所述第二通孔的内表面上的第三金属层，

第二半导体芯片设置在所述第二通孔中，所述第二半导体芯片具有第二有效表面和第二无效表面，在所述第二有效表面上设置有第二连接垫，所述第二无效表面与所述第二有效表面背对，

所述第二包封剂覆盖所述第二半导体芯片的至少一部分并填充所述第二通孔的至少一部分，

所述连接结构设置在所述第二有效表面上，并且

所述重新分布层电连接到所述第二连接垫。

4.根据权利要求3所述的半导体封装件，其中，所述金属图案层设置在所述第二包封剂上，以覆盖所述第一无效表面和所述第二无效表面中的每个的正上方的区域和所述无源组件的正上方的区域。

5.根据权利要求3所述的半导体封装件，其中，所述第三金属层延伸到所述第一包封剂的面对所述金属图案层的表面，

第三金属过孔将所述第三金属层连接到所述金属图案层，

所述第三金属过孔穿过所述第二包封剂，并且

所述第三金属过孔的高度与所述第一金属过孔的高度基本相同。

6.根据权利要求3所述的半导体封装件，其中，所述第二金属层的至少一部分构成所述第一通孔的内表面，并且

所述第一金属层和所述第二金属层在所述第一通孔中彼此物理接触。

7.根据权利要求3所述的半导体封装件，其中，所述第二金属层和所述第三金属层在所述开口中彼此物理地间隔开。

8.根据权利要求3所述的半导体封装件，

其中，所述第一半导体芯片包括射频集成电路，

所述第二半导体芯片包括电源管理集成电路，并且

所述无源组件包括电感器和电容器中的至少一种。

9.根据权利要求8所述的半导体封装件，

其中，所述无源组件包括所述电感器和所述电容器，

所述第一金属层和所述第三金属层延伸到所述第一包封剂上以覆盖所述电容器的正上方的区域，而不覆盖所述电感器的正上方的区域，

所述第一金属过孔将所述第一金属层连接到所述电容器的正上方的区域中的所述金属图案层，或者第三金属过孔将所述第三金属层连接到所述电容器的正上方的区域中的所述金属图案层，

所述第三金属过孔穿过所述第二包封剂，并且

所述第三金属过孔的高度与所述第一金属过孔的高度基本相同。

10.根据权利要求1所述的半导体封装件，其中，所述芯结构还包括：绝缘层，设置在所述无源组件的面向所述连接结构的表面上；布线层，设置在所述绝缘层上；以及布线过孔，穿过所述绝缘层并使所述布线层和所述无源组件电连接，

其中，所述第一有效表面和所述布线层的与所述连接结构接触的表面彼此共面。

11.根据权利要求1所述的半导体封装件，

其中，所述框架包括多个布线层，

其中，所述框架的所述多个布线层电连接到所述重新分布层，并且

所述框架的所述多个布线层中的至少一个嵌入在所述框架中。

12.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：

背侧布线层，与所述金属图案层并排地设置在所述第二包封剂上；以及

背侧布线过孔，将所述框架的所述多个布线层电连接到所述背侧布线层，

其中，所述背侧布线过孔的高度与所述第二金属过孔的高度相同。

13.根据权利要求12所述的半导体封装件，所述半导体封装件还包括：多个电连接金属，设置在所述背侧布线层上，并且将所述金属图案层电连接到所述背侧布线层，

其中，所述多个电连接金属的一部分布置在扇出区域中。

14.根据权利要求1所述的半导体封装件，其中，所述第一无效表面与所述金属图案层物理接触，并且同所述第二包封剂的与所述金属图案层接触的表面共面。

15.一种天线模块，所述天线模块包括：

根据权利要求1所述的半导体封装件；以及

天线基板，设置在所述半导体封装件上，

其中，所述天线基板包括布线结构和天线结构，所述布线结构包括馈电图案，所述天线结构设置在所述布线结构上并包括天线图案和接地图案，并且

所述半导体封装件和所述天线基板通过设置在所述连接结构和所述布线结构之间的多个电连接金属彼此连接。

16.根据权利要求15所述的天线模块，其中，所述天线结构包括：

介电层；

第一图案层，设置在所述介电层的与面对所述布线结构的表面背对的表面上，并包括所述天线图案；

第二图案层，设置在所述介电层的面对所述布线结构的表面上；以及

导体过孔层，包括穿过所述介电层并电连接到所述天线图案的馈线过孔。

17.一种半导体封装件，所述半导体封装件包括：

芯结构，在所述芯结构中嵌入有第一半导体芯片、第二半导体芯片和无源组件；

连接结构，设置在所述芯结构的第一侧上，覆盖所述第一半导体芯片、所述第二半导体芯片和所述无源组件，并包括电连接到所述第一半导体芯片的第一连接垫、所述第二半导体芯片的第二连接垫和所述无源组件的重新分布层；以及

金属图案层，设置在所述芯结构的与所述第一侧背对的第二侧上，并覆盖所述第一半导体芯片、所述第二半导体芯片和所述无源组件，

其中，所述芯结构包括：第一金属层，围绕所述第一半导体芯片的侧表面；第二金属层，与所述第一金属层接触并围绕所述第一半导体芯片的所述侧表面；第三金属层，围绕所述无源组件和所述第二半导体芯片的侧表面；以及第四金属层，与所述第三金属层间隔开并围绕所述第二半导体芯片的所述侧表面，并且

所述金属图案层电连接到所述第一金属层至所述第四金属层中的每个。

18.根据权利要求17所述的半导体封装件，其中，所述第一金属层的厚度和所述第三金属层的厚度彼此基本相同，并且

所述第二金属层的厚度和所述第四金属层的厚度彼此基本相同。

19.根据权利要求17所述的半导体封装件，其中，所述第一金属层的厚度与所述第二金属层的厚度之和大于所述第三金属层的厚度和所述第四金属层的厚度。

20.根据权利要求17所述的半导体封装件，其中，所述第一金属层和所述第三金属层通过设置在所述芯结构的框架的下表面上的第一金属延伸部彼此连接，并且

所述半导体封装件还包括：第一过孔，将所述金属图案层连接到所述第一金属延伸部；第二过孔，将所述金属图案层连接到所述第二金属层的设置在所述芯结构的下表面上的第二金属延伸部；以及第三过孔，将所述金属图案层连接到所述第四金属层的设置在所述芯结构的所述下表面上的第三金属延伸部。

21.根据权利要求20所述的半导体封装件，其中，所述第二过孔的高度与所述第三过孔的高度基本相同并且小于所述第一过孔的高度。

22.根据权利要求21所述的半导体封装件，其中，所述芯结构还包括：

第一包封剂，包封所述无源组件；

第二包封剂，包封所述第一包封剂以及所述第一半导体芯片和所述第二半导体芯片，并与所述无源组件间隔开；以及

框架，包括将背侧布线层和所述重新分布层彼此连接的布线结构，并且

所述背侧布线层和所述金属图案层设置在同一水平上。

23.根据权利要求22所述的半导体封装件，其中，所述第一过孔穿透所述第一包封剂和所述第二包封剂，并且

所述第二过孔和所述第三过孔中的每个仅穿透所述第二包封剂。

24.根据权利要求22所述的半导体封装件，其中，所述布线结构与所述框架的设置在所述第一金属层和所述第三金属层之间的部分间隔开。

25.根据权利要求17所述的半导体封装件，其中，所述无源组件设置在所述第三金属层和所述第四金属层之间。

Images