CN111786074A - 天线模块 - Google Patents

Abstract

本发明提供一种天线模块，所述天线模块包括：天线基板；第一半导体封装件，设置在所述天线基板上，包括第一连接构件以及设置在所述第一连接构件上的第一半导体芯片，所述第一连接构件包括电连接到所述天线基板的一个或更多个第一重新分布层；以及第二半导体封装件，设置在所述天线基板上并且与所述第一半导体封装件分开，所述第二半导体封装件包括第二连接构件以及设置在所述第二连接构件上的第二半导体芯片，所述第二连接构件包括电连接到所述天线基板的一个或更多个第二重新分布层。所述第一半导体芯片和所述第二半导体芯片是不同类型的半导体芯片。

Description

天线模块

本申请要求于2019年4月4日在韩国知识产权局提交的第10-2019-0039437号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。

技术领域

本公开涉及一种天线模块。

背景技术

近来，已经研究了包括第五代(5G)通信的毫米波(mmWave)通信，并且已经进行了能够平稳地实现mmWave通信的天线模块的商业化研究。

传统地，提供mmWave通信环境的天线模块使用这样的结构：在该结构中，集成电路(IC)和天线设置在板上并通过同轴电缆彼此连接以在高频率下提供高水平的天线性能(例如，发送和接收速率、增益、方向性等)。

然而，这种结构可能导致天线布局空间的不足、天线形状的自由度的限制、天线与IC之间的干扰的增加以及天线模块的尺寸/成本的增加。

发明内容

本公开的一方面在于提供一种天线模块，在该天线模块中，天线和半导体芯片之间的信号路径缩短，并且天线的形状方面的自由度高。

根据本公开的一个方面，包括第一半导体芯片的第一半导体封装件和包括第二半导体芯片的第二半导体封装件安装在天线基板上以彼此分开。

例如，一种天线模块包括：天线基板，包括芯层、设置在所述芯层的顶表面上的一个或更多个上布线层以及设置在所述芯层的底表面上的一个或更多个下布线层；第一半导体封装件，设置在所述天线基板上，包括第一连接构件以及设置在所述第一连接构件上的第一半导体芯片，所述第一连接构件包括电连接到所述天线基板的一个或更多个第一重新分布层；以及第二半导体封装件，设置在所述天线基板上以与所述第一半导体封装件分开，包括第二连接构件以及设置在所述第二连接构件上的第二半导体芯片，所述第二连接构件包括电连接到所述天线基板的一个或更多个第二重新分布层。所述第一半导体芯片和所述第二半导体芯片是不同类型的半导体芯片。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：

图1是示意性地示出电子装置系统的示例的框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌入在BGA基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出天线模块的示例的示意性截面图；

图10A至图10E是示出多种类型的天线基板的平面图；

图11是示出天线模块的另一示例的示意性截面图；

图12是示出天线模块的另一示例的示意性截面图；

图13是示出天线模块的另一示例的示意性截面图；

图14是示出天线模块的另一示例的示意性截面图；以及

图15是示出天线模块的另一示例的示意性截面图。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其它组件。

芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其它类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括基于诸如以下协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括基于多种其它无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，并且还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其它组件。这些其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其它组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其它电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其它组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其它电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是可被封装并且在封装状态下在电子装置等中使用。

这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图。

图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，为了使连接焊盘2222重新分布，可根据半导体芯片2220的尺寸而在半导体芯片2220上形成连接构件2240。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图。

图6是示出扇入型半导体封装件嵌入在BGA基板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2301重新分布，并且在扇入型半导体封装件2200安装在BGA基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的BGA基板2302中，在扇入型半导体封装件2200嵌入在BGA基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的BGA基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在BGA基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，如下所述。

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的BGA基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用BGA基板的扇入型半导体封装件的厚度低的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装件(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

此外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如BGA基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

天线模块

图9是示出天线模块的示例的示意性截面图，并且图10A至图10E是示出多种类型的天线基板的平面图。

参照图9，根据示例实施例的天线模块600A包括：天线基板100A，包括芯层111a、设置在芯层111a的顶表面上的一个或更多个上布线层112a以及设置在芯层111a的底表面上的一个或更多个下布线层112b；第一半导体封装件200A，设置在天线基板100A上，第一半导体封装件200A包括第一连接构件240以及设置在第一连接构件240上的第一半导体芯片220，第一连构件240包括电连接到天线基板100A的一个或更多个第一重新分布层242；以及第二半导体封装件300A，设置在天线基板100A上以与第一半导体封装件200A分开，第二半导体封装件300A包括第二连接构件340以及设置在第二连接构件340上的第二半导体芯片320，第二连接构件340包括电连接到线基板100A的一个或更多个第二重新分布层342。第一半导体芯片220和第二半导体芯片320是不同类型的半导体芯片，并且可以通过下布线层112b彼此电连接。

当被配置为实现包括第五代(5G)通信的毫米波(mmWave)通信的天线模块应用于诸如智能手机的移动装置时，需要天线的形状、天线模块的确定设计以及高自由度地以各种方式设计天线的形状来确保天线模块在组中的布置的自由度。

参照图10A至图10E，天线图案112A可具有各种形状和布置。例如，天线图案112A可具有矩形、圆形、曲线和/或十字形状，但不限于此。天线图案112A可以是多个天线图案，并且多个天线图案可分别彼此间隔开预定距离。

因此，在天线模块600A中，使用表面安装技术(SMT)安装以每组封装各种类型的半导体芯片220和320以及无源组件325的第一半导体封装件200A和第二半导体封装件300A。例如，由于安装在天线基板100A上的封装件可根据天线基板100A的形状被划分以被适当地设置，因此可确保天线基板100A的形状的自由度。结果，可在组中确保天线模块的布置的自由度。

天线模块600A可包括用于形成与外部基板(例如，主板等)电连接的电连接金属件270-1和270-2。例如，第一半导体封装件200A和第二半导体封装件300A可包括多个第一电连接金属件270-1和第二电连接金属件270-2。多个第一电连接金属件270-1具有面对天线基板100A的底表面的第一表面和与第一表面相对的第二表面，多个第一电连接金属件270-1分别设置在第一半导体封装件200A和第二半导体封装件300A的第一表面上并且电连接到第一重新分布层242、第二重新分布层342和天线基板100A的下布线层112b。第二电连接金属件270-2设置在相应的第一半导体封装件200A和第二半导体封装件300A上，并且电连接到背侧布线层232和背侧金属层234。

在下文中，将参照附图详细描述天线模块600A的组件。

天线基板

天线基板100A是其中可实现mmWave/5G天线的区域，并且包括天线图案112A和接地图案112G。更具体地，天线基板100A包括芯层111a、绝缘层111b、钝化层111c、布线层112和连接过孔层113。天线基板100A可具有其中绝缘层111b在芯层111a的基础上构建到芯层111a的两侧的形状。在这种情况下，分别设置在芯层111a的上方和下方的上布线层112a和下布线层112b可设置在芯层111a和相应的绝缘层111b上。布线层112可通过穿透芯层111a和相应的绝缘层111b的连接过孔层113彼此电连接。

布线层112的天线图案112A可设置在芯层111a的顶表面上，并且布线层112的接地图案112G可设置在芯层111a的底表面上。天线图案112A可分别设置在构建到芯层111a的上侧的绝缘层111b上。分别设置在构建到芯层111a的上侧的绝缘层111b上的天线图案112A可设置在彼此的正上方和正下方，以彼此结合。例如，可形成电容。然而，天线图案112A的布置可根据天线的类型而变化。根据需要，绝缘层111b可仅构建到芯层111a的下侧。在这种情况下，可省略设置在构建到芯层111a的上侧的绝缘层111b上的天线图案112A。

设置在芯层111a的顶表面上的天线图案112A可通过布线层112的馈电图案112F和连接过孔层113的馈电过孔113F电连接和/或信号连接到半导体芯片220和320中的至少一者。接地图案112G可通过布线层112的另一接地图案和连接过孔层113的用于接地的连接过孔电连接到半导体芯片220和320中的至少一者以及无源组件325。芯层111a设置在天线图案112A和接地图案112G之间，使得无论外部环境如何变化，都可在单个复杂模块中稳定地确保天线图案和接地图案之间的距离，从而保持天线的辐射特性。此外，天线基板100A可通过适当地使用芯层111a的介电常数Dk而被小型化，从而减小天线模块600A的尺寸。因此，可减小整个模块结构，以提高空间效率并实现成本降低。

芯层111a的材料可以是绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与诸如无机填料的增强材料混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片)。然而，芯层111a的材料不限于树脂材料，并且可以是玻璃板或陶瓷板。芯层111a的厚度可大于绝缘层111b中的每个的厚度，以确保天线图案112A和接地图案112G之间的足够的距离。

绝缘层111b的材料可以是绝缘材料。绝缘材料可以诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与诸如无机填料的增强材料混合的树脂(例如，ABF(Ajinomoto build-up film))。然而，绝缘材料不限于此，并且可以是感光电介质(PID)。即使各个绝缘层111b的材料相同，它们之间的边界也可以是明显的。

钝化层111c可设置在天线基板100A的最外层上，以保护天线基板100A中的组件。钝化层111c中的每个也可包括绝缘材料。绝缘材料可以是例如ABF等，但不限于此。未示出的开口可以以这样的方式形成在下面的钝化层111c中：布线层112的至少一部分被暴露，以将布线层112电连接到无源组件325和/或连接器400(见图12)。

布线层112包括基本上实现mmWave/5G天线等的天线图案112A，并且可包括其它的接地图案112G、馈电图案112F等。根据天线图案112A的布置和形状，天线图案112A可以是偶极天线、贴片天线等。接地图案112G可具有接地面(ground plane)的形状。天线图案112A的外周可被设置在同一高度上的未示出的接地图案围绕，但不限于此。布线层112还可包括另一信号图案、电力图案、电阻图案等。布线层112可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成，但导电材料不限于此。

连接过孔层113将设置在不同层上的布线层112彼此电连接，以在天线基板100A中提供电路径。连接过孔层113包括馈电过孔113F，并且可包括用于接地的另一连接过孔等。连接过孔层113还可包括用于信号的另一连接过孔、用于电力的连接过孔等。馈电过孔113F可电连接和/或信号连接到天线图案112A。用于接地的一些连接过孔(未示出)可密集地围绕在馈电过孔113F的外周。连接过孔层113可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。连接过孔层113中的每个的连接过孔可利用导电材料填充。可选地，与附图不同，导电材料沿通路孔的壁表面形成。此外，连接过孔层113可具有所有已知的竖直截面形状，诸如圆柱形形状、沙漏形状、锥形形状等。

第一半导体封装件和第二半导体封装件

第一半导体封装件200A和第二半导体封装件300A被构造为将嵌入其中的第一半导体芯片220和第二半导体芯片320分别电连接到天线基板100A。然而，第一半导体封装件200A和第二半导体封装件300A的构造不限于稍后描述的第一半导体封装件200A和第二半导体封装件300A的构造。在第二半导体封装件300A的组件与第一半导体封装件200A的组件重复的情况下，附图中将省略其附图标记。

框架210包括布线层212a和212b，并且可减少连接构件240和340的层数。框架210可根据绝缘层211的具体材料进一步改善半导体封装件200A和300A的刚性，并可用于确保包封剂230和330的厚度均匀性。通过框架210的布线层212a和212b以及连接过孔213可在半导体封装件200A和300A中提供上电路径和下电路径。框架210具有通孔210H和310HA。在通孔210H和310HA中，半导体芯片220和320设置为分别与框架210分开预定距离。在第二半导体封装件300A的情况下，与附图不同，在通孔310HA中，第二半导体芯片320和无源组件325可并排设置以分别与框架210分开预定距离。半导体芯片220和320以及无源组件325的侧表面的外周可被框架210围绕。然而，这种形式仅是示例并且可进行各种修改以具有其它形式，并且框架210可根据这种形式执行另一种功能。

在第二半导体封装件300A的情况下，框架210可具有一个或更多个通孔。例如，框架210可具有第一通孔310HA、第二通孔310HB和第三通孔310HC，第二半导体芯片320设置在第一通孔310HA中，无源组件325设置在第二通孔310HB和第三通孔310HC中，但实施例不限于此。在第一通孔310HA、第二通孔310HB和第三通孔310HC中的每个中，第二半导体芯片320和无源组件325可并排设置以与框架210分开预定距离。第二半导体芯片320和无源组件325的侧表面的外周可被框架210围绕。然而，这种形式仅是示例并且可进行各种修改以具有其它形式，并且框架210可根据这种形式执行另一种功能。

框架210包括：绝缘层211；第一布线层212a，设置在绝缘层211的顶表面上；第二布线层212b，设置在绝缘层211的底表面上；以及连接过孔213，穿透绝缘层211并将第一布线层212a和第二布线层212b彼此电连接。框架210的第一布线层212a和第二布线层212b中的每个的厚度可大于连接构件240的重新分布层242的厚度。框架210的厚度可类似于或大于半导体芯片220和320中的每个的厚度。因此，第一布线层212a和第二布线层212b可通过衬底工艺(substrate process)形成为具有匹配其规格的较大的厚度。另一方面，连接构件240的重新分布层242可通过半导体工艺形成为具有较小的尺寸以变薄。

绝缘层211的材料不受限制，并且可以是例如绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与诸如无机填料的增强材料混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片)，但不限于此。例如，根据所需的材料特性，绝缘层211的材料可以是玻璃或陶瓷基绝缘材料。

布线层212a和212b可用于使半导体芯片220和320的连接焊盘220P和320P重新分布。此外，当封装件200A和300A电连接到上面和下面的其他组件时，布线层212a和212b可用作连接图案。布线层212a和212b可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。布线层212a和212b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。此外，布线层212a和212b可包括过孔焊盘等。

连接过孔213可将设置在不同层上的布线层212a和212b彼此电连接。因此，在框架210中形成电路径。

连接过孔213也可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。连接过孔213可利用导电材料填充。可选地，与附图不同，导电材料可沿通路孔的壁表面形成。此外，连接过孔213可具有所有已知的竖直截面形状，诸如沙漏形状、圆柱形形状等。连接过孔213也可包括用于信号的连接过孔、用于接地的连接过孔等。

根据需要，金属层215还可设置在框架210的通孔210H、310HA、310HB和310HC的相应的壁表面上。金属层215可形成在通孔210H、310HA、310HB和310HC的相应的整个壁表面上，以围绕半导体芯片220和320以及无源组件325。结果，可改善辐射特性并且可实现电磁干扰(EMI)屏蔽效果。金属层215可延伸到框架210的顶表面和底表面，例如，绝缘层211的顶表面和底表面。金属层215可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。金属层215可电连接到第一布线层212a和/或第二布线层212b的接地图案和/或电力图案，以用作接地面。

半导体芯片220和320中的每个可以是数百至数百万或更多的器件集成在单个芯片中的裸态的集成电路(IC)。半导体芯片220和320中的每个可包括其中形成各种电路的主体。连接焊盘220P和320P可分别形成在主体的有效表面上。主体可基于例如有效晶圆形成。在这种情况下，基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘220P和320P可被设置为分别将半导体芯片220和320电连接到其它组件。连接焊盘220P和320P可利用导电材料(详细地，铝(Al))形成，但导电材料不限于此。半导体芯片220和320可各自具有其上设置有连接焊盘220P和320P的有效表面以及与有效表面相对的无效表面。尽管未示出，但是包括氧化物层和/或氮化物层的钝化层可形成在半导体芯片220和320中的每个的有效表面上。钝化层的氧化物层具有使连接焊盘220P和320P中的每个的至少一部分暴露的开口。半导体芯片220和320中的每个可以以面朝上的取向设置，以具有到天线基板100A的最小信号路径。

第一半导体芯片220的集成电路(IC)可以是例如射频集成电路(RFIC)，并且第二半导体芯片320的集成电路(IC)可以是例如电源管理集成电路(PMIC)。

无源组件325与第二半导体芯片320平行地设置在第二半导体封装件300A中。无源组件325可以是已知的无源组件，诸如电容器、电感器等。作为非限制性示例，无源组件325可以是电容器，更详细地，可以是多层陶瓷电容器(MLCC)。无源组件325可通过连接构件240和340电连接到半导体芯片220和320的相应连接焊盘220P和320P。无源组件的数量不受限制。

包封剂230和330可保护半导体芯片220和320、无源组件325等，并且可提供绝缘区域。包封剂230和330的包封形式不受限制，只要半导体芯片220和320的至少一部分以及无源组件325的至少一部分由包封剂230和330覆盖即可。例如，包封剂230和330可覆盖框架210的底表面、半导体芯片220和320中的每个的侧表面和无效表面以及无源组件325的侧表面和底表面。包封剂230和330可填充通孔210H、310HA、310HB和310HC中的空间。包封剂230和330的具体材料不受限制，并且可以是诸如ABF等的绝缘材料。根据需要，包封剂230和330的材料可以是感光包封剂(PIE)。根据需要，包封剂230和330可包括多个包封剂，诸如包封无源组件的第一包封剂330、包封第一半导体芯片220和第二半导体芯片320的第二包封剂230等。

背侧布线层232和背侧金属层234可设置在包封剂230和330的底表面上。背侧布线层232可通过穿透包封剂230和330的背侧连接过孔233连接到框架210的第二布线层212b。背侧金属层234可通过穿透包封剂230和330的背侧金属过孔235连接到框架210的金属层215。背侧布线层232和背侧金属层234可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧布线层232可包括单个图案、用于信号的过孔焊盘等。背侧金属层234可覆盖半导体芯片220和320的无效表面以及无源组件325，并且可通过背侧金属过孔235连接到金属层215，以实现改善的辐射效果和改善的电磁干扰(EMI)屏蔽效果。背侧金属层234还可连接到框架210的布线层212a和212b的接地图案和/或电力图案以用作接地件。

连接构件240和340可使半导体芯片220和320的连接焊盘220P和320P重新分布。半导体芯片220和320的具有各种功能的数十至数百个连接焊盘220P和320P可分别通过连接构件240和340重新分布。连接构件240和340可将半导体芯片220和320的连接焊盘220P和320P电连接到无源组件325。连接构件240和340可提供与天线基板100A的电连接路径。连接构件240包括绝缘层241、设置在绝缘层241上的重新分布层242以及连接到重新分布层242并穿透绝缘层241的重新分布过孔243，连接构件340包括绝缘层341、设置在绝缘层341上的重新分布层342以及连接到重新分布层342并穿透绝缘层341的重新分布过孔343。连接构件240和340中的每个可包括单个层，或者可被设计为数量大于附图中所示的层的数量的多个层。

绝缘层241和341的材料可以是绝缘材料。除了上述绝缘材料之外，绝缘材料可以是诸如PID树脂的感光绝缘材料。例如，绝缘层241和341可以是感光绝缘层。当绝缘层241和341具有感光性质时，绝缘层241和341中的每个可形成为具有较小的厚度，并且可更容易地实现重新分布过孔243和343的精细节距。绝缘层241和341中的每个可以是包括绝缘树脂和无机填料的感光绝缘层。当绝缘层241和341形成为多层结构时，绝缘层241和341的材料可彼此相同，并且根据需要，可彼此不同。当绝缘层241和341是多个层时，绝缘层241和341可根据工艺彼此一体化，使得它们之间的边界可以不明显。

重新分布层242和342可用于基本上使连接焊盘220P和320P重新分布。重新分布层242和342中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布层242和342可根据其相应层的设计执行各种功能。重新分布层242和342可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。此外，重新分布层242和342可包括各种焊盘图案，诸如过孔焊盘、连接端子焊盘等。重新分布层242和342可包括馈电图案。

重新分布过孔243和343将设置在不同层上的重新分布层242和342彼此电连接，以在封装件200A和300A中提供电路径。重新分布过孔243和343可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。重新分布过孔243和343可利用导电材料填充。可选地，导电材料沿通路孔的壁表面形成。此外，重新分布过孔243和343可在与背侧连接过孔233和背侧金属过孔235相反的方向上具有锥形形状。重新分布过孔243和343可具有馈电过孔。

具有使重新分布层242和342的至少部分暴露的开口的第一钝化层250-1可设置在连接构件240和340上。第一钝化层250-1可保护连接构件240和340不受外部的物理或化学冲击影响。第一钝化层250-1可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第一钝化层250-1可以是ABF，但不限于此，并且可以是PID、阻焊剂等。

第二钝化层250-2可设置在包封剂230和330的下方，以覆盖背侧布线层232和/或背侧金属层234的至少一部分。第二钝化层250-2可保护背侧布线层232和/或背侧金属层234不受外部的物理或化学冲击影响。第二钝化层250-2也可包括绝缘树脂和无机填料，并且可不包括玻璃纤维。例如，第二钝化层250-2可以是ABF，但不限于此，并且可以是PID、阻焊剂等。

多个电连接金属件270-1和270-2可设置在钝化层250-1和250-2的开口上，以电连接到暴露的重新分布层242和342。电连接金属件270-1和270-2被构造为将封装件200A和300A物理连接和/或电连接到天线基板100A。电连接金属件270-1和270-2可利用低熔点金属(更详细地，焊料等)形成，例如，锡(Sn)或含Sn合金。然而，上述材料仅是示例性材料，并且电连接金属件270-1和270-2的材料不限于此。电连接金属件270-1和270-2中的每个可以是焊盘、焊球、引脚等。电连接金属件270-1和270-2可形成为多层结构或单层结构。当电连接金属件270-1和270-2形成为多层结构时，电连接金属件270-1和270-2可包括铜柱和焊料。当电连接金属件270-1和270-2形成为单层结构时，电连接金属件270-1和270-2可包括锡-银焊料或铜。然而，上述材料仅是示例性材料，并且电连接金属件270-1和270-2的材料不限于此。电连接金属件270-1和270-2的数量、间隔、布置等不受限制，并且可由本领域技术人员根据设计细节充分地修改。

电连接金属件270-1和270-2中的至少一个可设置在扇出区域中。术语“扇出区域”指的是除了其中设置半导体芯片220和320的区域之外的区域。例如，半导体封装件100A可以是扇出型半导体封装件。与扇入型封装件相比，扇出型封装件可具有提高的可靠性，可允许实现多个输入/输出(I/O)端子，并且可促进三维(3D)互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可制造为具有小的厚度，并且可在价格竞争力方面具有优势。

凸块下金属件260可提高电连接金属件270-1和270-2的连接可靠性，以提高封装件200A和300A的板级可靠性。凸块下金属件260通过钝化层250-1和250-2的开口连接到重新分布层242和342或背侧布线层232和/或背侧金属层234。凸块下金属件260可使用导电材料(例如，金属)通过金属化方法形成在开口中，但其形成方法不限于此。根据需要，可添加或省略凸块下金属件260。在附图中，凸块下金属件260示出在第二钝化层250-2的开口中，并且在第一钝化层250-1的开口中被省略。

图11是示出天线模块的另一示例的示意性截面图。

参照图11，根据另一示例的天线模块600B包括根据另一示例的天线基板100B和根据另一示例的第二半导体封装件300B。在天线基板100B中，上布线层112a包括比下布线层112b的数量更多数量的层。第二半导体封装件300B的第二重新分布层342包括比第一半导体封装件200A的第一重新分布层242的数量更多数量的层。例如，除了电连接金属件270-1之外的第二连接构件340的厚度340t大于除了电连接金属件270-1之外的第一连接构件240的厚度240t。第二半导体封装件300B的第二连接构件340包括第二重新分布层342，第二重新分布层342包括比天线基板100B的下布线层112b的数量更多数量的层。

在这种情况下，天线基板100B的其中形成有下布线层112b的单个绝缘层111b的厚度111bt大于第二连接构件340的其中形成有第二重新分布层342的单个绝缘层341的厚度341t。因此，可通过减少下布线层112b的层数和增加第二重新分布层342的层数来降低天线模块600B的总厚度。由于天线基板100B的下布线层112b的层数减少，因此可缩短设置在第一半导体封装件200A中的第一半导体芯片220和天线图案112A之间的信号路径。

第二半导体封装件300B还可包括设置在第二连接构件340的底表面上的多个无源组件325，并且多个无源组件325中的至少一些可通过一个或更多个第二重新分布层342彼此电连接。例如，提供使嵌入在第二半导体封装件300B中的多个无源组件325连接的路径的第二重新分布层342的层数可足以确保以使嵌入的无源组件325通过第二连接构件340的第二重新分布层342彼此连接，而不是通过穿过天线基板100B的下布线层112b的路径彼此连接。

其它组件的描述与天线模块600A中的详细描述基本相同，在此将被省略。

图12是示出天线模块的另一示例的示意性截面图。

参照图12，根据另一示例的天线模块600C包括根据另一示例的天线基板100C以及根据另一示例的第一封装件200B和第二封装件300C。

天线基板100C还可包括可电连接到外部组件的连接器400。当天线模块600C设置在组中时，连接器400可连接到同轴电缆、柔性印刷电路板(FPCB)等，以提供与组中的其它组件的物理连接和/或电连接路径。因此，根据另一示例的第一半导体封装件200B和第二半导体封装件300C可不包括其下方的电连接金属件。连接器400的材料或形状不受限制，并且可使用所有已知的材料或形状。

第二半导体封装件300C包括：框架310，具有通孔310H并且包括一个或更多个布线层312以及使一个或更多个布线层312电连接的一个或更多个连接过孔313；第二半导体芯片320，设置在通孔310H中，具有其上设置有连接焊盘300P的第一表面和与第一表面相对的第二表面；包封剂330，包封框架310的至少一部分和第二半导体芯片320的至少一部分；第二连接构件340，设置在框架310和第二半导体芯片320的第一表面上，具有面对框架310的第一侧和与第一侧相对的第二侧，并且包括电连接到连接焊盘和一个或更多个布线层312的一个或更多个第二重新分布层342；一个或更多个无源组件325，设置在第二连接构件340的第二侧上并且电连接到一个或更多个第二重新分布层342；模制材料380，设置在第二连接构件340的第二侧上，覆盖一个或更多个无源组件325中的每个的至少一部分；以及金属层390，覆盖框架310、第二连接构件340和模制材料380中的每个的外表面的至少一部分。

在第二半导体封装件300C中，第二半导体芯片320和无源组件325分别竖直地设置在第二连接构件340的第一侧和第二侧上，以减小被第二半导体封装件300C占据的左右空间。因此，可确保天线基板100C的额外区域W，以进一步改善天线的设计的自由度。

框架310可根据具体材料进一步改善封装件300C的刚性，并且可用于确保包封剂330的厚度均匀性。框架310具有至少一个通孔310H。通孔310H可穿透框架310，并且第二半导体芯片320可设置在通孔310H中。第二半导体芯片320设置为与通孔310H的壁表面分开预定距离，并且可被通孔310H的壁表面围绕。然而，这种形式仅是示例并且可被不同地修改为具有其它形式，并且框架310可根据这种形式执行另一种功能。

框架310包括允许第二连接构件340进一步简化的大量布线层312a、312b和312c。因此，可防止由在形成第二连接构件340期间发生的缺陷引起的良率降低。例如，框架310包括：第一绝缘层311a，设置为与第二连接构件340接触；第一布线层312a，设置为与第二连接构件340接触并嵌入第一绝缘层311a中；第二布线层312b，设置在第一绝缘层311a的底表面上，第一绝缘层311a的底表面是第一绝缘层311a的与嵌入有第一布线层312a的侧相对的侧；第二绝缘层311b，设置在第一绝缘层311a的底表面上，覆盖第二布线层312b；第三布线层312c，设置在第二绝缘层311b的底表面上；第一连接过孔313a，穿透第一绝缘层311a并将第一布线层312a和第二布线层312b彼此连接；以及第二连接过孔313b，穿透第二绝缘层311b并将第二布线层312b和第三布线层312c彼此连接。由于埋设了第一布线层312a，因此连接构件340的绝缘层341的绝缘距离可基本恒定。

绝缘层311a和311b的材料不受限制。例如，绝缘层311a和311b的材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者包括诸如无机填料(例如，二氧化硅、氧化铝等)的增强材料的树脂，更具体地，ABF(Ajinomoto Buildup Film)、FR-4、双马来酰亚胺三嗪(BT)、感光介电(PID)树脂等。可选地，绝缘层311a和311b的材料可以是其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料，例如，半固化片等。在这种情况下，可保持框架310的改善的刚性，并且框架310可用作一种类型的支撑构件。第一绝缘层311a和第二绝缘层311b可包括相同的绝缘材料，并且它们之间的边界可以是明显的，但不限于此。

表面处理层(未示出)还可形成在布线层312a、312b和312c中的通过形成在包封剂330中的开口暴露的特定的布线层312c上。表面处理层(未示出)不受限制，只要其是本领域已知的并且可通过例如电解镀金、无电镀金、有机可焊性保护层(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀金、直接浸金(DIG)镀、热风整平(HASL)等形成即可。框架310的布线层312a、312b和312c中的每个的厚度可大于连接构件340的重新分布层342的厚度。这是因为在需要连接构件340变薄的同时，框架310可具有与半导体芯片320相同的厚度水平，并且工艺彼此不同。

连接过孔313a和313b将设置在不同层上的布线层312a、312b和312c彼此电连接。结果，在框架310中形成电路径。连接过孔313a和313b也可利用导电材料形成。连接过孔313可利用导电材料填充。可选地，导电材料沿通路孔的壁表面形成。此外，连接过孔313可具有锥形形状以及诸如圆柱形形状等的所有已知的形状。

当形成用于第一连接过孔313a的孔时，第一布线层312a的一些焊盘可用作阻挡件，并且当形成用于第二连接过孔313b的孔时，第二布线层312b的一些焊盘可用作阻挡件。因此，在工艺中有利的是，第一连接过孔313a和第二连接过孔313b中的每个具有其中上表面的宽度大于下表面的宽度的锥形形状。在这种情况下，第一连接过孔313a可与第二布线层312b的一部分一体化，并且第二连接过孔313b可与第三布线层312c的一部分一体化。

包封剂330填充通孔310H的至少一部分并包封半导体芯片320。包封剂330的包封形式不受限制，只要半导体芯片320的至少一部分被包封剂330覆盖即可。例如，包封剂330可覆盖框架310和半导体芯片320的无效表面的至少一部分，并且可填充通孔310H的壁表面和半导体芯片320的侧表面之间的空间的至少一部分。

包封剂330可填充通孔310H以根据具体材料作为用于固定半导体芯片320的粘合剂并且减小屈曲。包封剂330包括绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者包括诸如无机填料的增强材料的树脂等，更具体地，ABF、FR-4、BT。可选地，绝缘材料是环氧塑封料(EMC)、感光包封剂(PIE)等。根据需要，绝缘材料可以是其中热固性树脂或热塑性树脂浸有无机填料和/或玻璃纤维的材料。

无源组件325可通过低熔点金属件安装在第二连接构件340上，以电连接到重新分布层342。低熔点金属件是指熔点低于铜(Cu)的熔点的诸如锡(Sn)的金属件，并且可以是例如焊料凸块等。当在第二半导体芯片320的有效表面的方向上观察时，无源组件325中的至少一个可设置在第二半导体芯片320的有效表面内的区域中。例如，无源组件325可安装在第二连接构件340的下部的大部分区域中。此外，无源组件325可直接安装在第二连接构件340上。因此，当安装多个无源组件325时，它们之间的距离可显著缩短，以改善安装密度。底部填充树脂(未示出)可设置在第二连接构件340和模制材料380之间，以使第二连接构件340和模制材料380结合。无源组件325可通过将使无源组件325连接到第二重新分布层342的低熔点金属件嵌入而更有效地安装在连接构件340上并更有效地固定到连接构件340。

无源组件325可具有不同的尺寸和厚度，并且可具有与第二半导体芯片320的厚度不同的厚度。例如，无源组件325可包括第一无源组件和厚度小于第一无源组件的厚度的第二无源组件。第一无源组件可设置在第二无源组件的外侧，并且具有相对较小的厚度的第二无源组件的至少一部分可设置在其中第二无源组件的至少一部分与半导体芯片在竖直方向上重叠的位置上。无源组件325的数量不受限制，并且可大于或小于附图中示出的组件的数量。

模制材料380可包封无源组件325的顶表面的至少一部分和连接构件340的顶表面的至少一部分。模制材料380的包封形式不受限制，只要模制材料380覆盖连接构件340上的无源组件325的至少一部分即可。模制材料380可覆盖无源组件325的顶表面的至少一部分、底表面的至少一部分和侧表面的至少一部分。模制材料380可延伸到第二连接构件340上以与第二重新分布层342的顶表面接触。模制材料380可包括与包封剂330的材料相同或不同的材料。例如，包封剂330可以是ABF，并且模制材料可以是EMC，反之亦然。

金属层390覆盖模制材料380的顶表面和侧表面，并且延伸到连接构件340的侧表面和框架310的侧表面。金属层390可在未示出的区域中连接到重新分布层342以从连接构件340接收接地信号，但不限于此。还可通过金属层390改善封装件300C的EMI屏蔽功能。金属层390可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。此外，不同类型的金属材料可构成包括两层或更多层的多层结构。

背侧布线层可设置在包封剂330上以电连接到框架310的布线层312。提供了具有使背侧布线层的至少一部分暴露的开口的钝化层350以及设置在钝化层350的开口中的电连接金属件370。

其它组件的描述与天线模块600A中的详细描述基本相同，并且在此将被省略。

图13是示出天线模块的另一示例的示意性截面图。

参照图13，根据另一示例的天线模块600D包括根据另一示例的天线基板100D和根据另一示例的第二半导体封装件300D。

天线基板100D还包括无源组件500，无源组件500设置在天线基板100D的底表面上以与第一半导体封装件200B和第二半导体封装件300D分开并且电连接到天线基板100D的下布线层112b。无源组件500的厚度t3可大于嵌入第二半导体封装件300D中的第一无源组件325的厚度t2，并且大于或等于第二半导体芯片320的厚度t1。例如，无源组件500可以是诸如电容器、电感器等的无源组件，无源组件500的厚度t3大于第二半导体芯片320的厚度t1和第一无源组件325的厚度t2。

例如，无源组件500可以是要求具有大厚度以便具有高电容的功率电感器(PI)。无源组件500可通过天线基板100D的下布线层112b电连接到第二半导体封装件的第二半导体芯片320和/或无源组件325。第二无源组件500可使用焊料粘合剂等安装，但是第二无源组件500的安装不限于此。

因此，嵌入在第二半导体封装件300D中的第一无源组件325包括多个无源组件，每个无源组件的厚度t2小于直接安装在天线基板100D上的第二无源组件500的厚度t3。

其它组件的描述与天线模块600A中的详细描述基本相同，并且在此将被省略。

图14是示出天线模块的另一示例的示意性截面图。

参照图14，根据另一示例的天线模块600E包括根据另一示例的第二半导体封装件300E。

第二半导体封装件300E包括：框架310，包括一个或更多个绝缘层311a、311b和311c、分别设置在绝缘层311a、311b和311c上的一个或更多个布线层312a、312b、312c和312d以及穿透绝缘层311a、311b和311c并电连接一个或更多个布线层312a、312b、312c和312d的一个或更多个连接过孔313a、313b和313c，框架310设置有一侧覆盖有金属板315的腔310H；第二半导体芯片，具有其上设置有连接焊盘的第一表面和与第一表面相对的第二表面，以第二表面面对金属板315这样的方式设置在腔310H中；包封剂，覆盖框架310和第二半导体芯片中的每个的至少一部分；第二连接构件340，设置在框架310和第二半导体芯片的第一表面上，包括一个或更多个第二重新分布层342，具有面对框架310的第一侧以及与第一侧相对的第二侧，电连接到连接焊盘和布线层；一个或更多个无源组件325，设置在框架310和第二半导体芯片的第二表面上，并电连接到框架310的一个或更多个布线层；模制材料380，设置在框架310和第二半导体芯片的第二表面上，覆盖无源组件325中的每个的至少一部分；以及金属层390，覆盖框架310、第二连接构件340和模制材料380中的每个的外表面的至少一部分。

在第二半导体封装件300E中，可使用多个布线层312减少第二重新分布层342的层数，以降低制造成本并改善工艺效率。例如，第二重新分布层342可形成为包括比框架310的布线层312a、312b、312c和312d的数量更少数量的层。

第二半导体芯片和无源组件325可竖直设置，以减小被第二半导体封装件300E占据的左右空间。因此，可确保天线基板100C的额外区域W，以进一步改善天线的设计的自由度。

框架包括绝缘层311a、311b和311c、布线层312a、312b、312c和312d以及连接过孔313a、313b和313c，并且包括分别设置在第二半导体芯片320的有效表面和无效表面上的布线层312c和312d。因此，可提供用于第二半导体芯片320的背侧布线层，而无需形成背侧布线层的额外工艺。

框架310具有其中金属板315形成为阻挡件的盲孔形腔310H，并且第二半导体芯片320具有经由诸如裸片附着膜(DAF)等的已知的粘合构件320A附着到金属板315的第二表面。腔310H可使用喷砂工艺形成。在这种情况下，腔310H的截面形状可以是锥形形状。例如，腔310H的壁表面可相对于金属板315具有预定的斜率。在这种情况下，可更容易地执行第二半导体芯片320的对齐工艺以提高良率。

第一绝缘层311a的厚度可大于第二绝缘层311b和第三绝缘层311c的厚度。第一绝缘层311a可具有相对大的厚度以保持刚性，并且可引入第二绝缘层311b和第三绝缘层311c以形成更多数量的布线层312c和312d。第一绝缘层311a可包括与第二绝缘层311b和第三绝缘层311c的绝缘材料不同的绝缘材料。例如，第一绝缘层311a可包括其中绝缘树脂与无机填料一起浸在玻璃纤维中的绝缘材料(例如，半固化片)，并且第二绝缘层311b和第三绝缘层311c可包括包含无机填料和绝缘树脂的ABF膜或者PID膜。然而，第一绝缘层311a、第二绝缘层311b和第三绝缘层311c的绝缘材料不限于此。在类似的观点下，穿透第一绝缘层311a的第一连接过孔313a的平均直径可大于第二连接过孔313b和第三连接过孔313c中的每个的平均直径。

第二半导体芯片320可包括设置在连接焊盘上并连接到连接焊盘的凸块。凸块可包括诸如铜(Cu)等的金属材料或焊料材料。框架310的面对第二连接构件340的重新分布层342的表面可设置在与第二半导体芯片320的凸块的面对重新分布层342的表面的高度相同的高度上。因此，将凸块连接到重新分布层342的重新分布过孔343可具有与将第三布线层312c连接到重新分布层342的重新分布过孔343的高度相同的高度。表述“相同的高度”是指包括根据工艺误差的细微差异的概念。如上所述，当通过研磨工艺使其上形成有第二连接构件340的表面平坦化时，绝缘层341被平坦化。因此，可更精细地形成重新分布层342或重新分布过孔343。

根据需要，可省略具有使第二重新分布层342的至少一部分暴露的开口的第一钝化层350-1以及具有使框架310的设置为与无源组件325直接接触的布线层312d的至少一部分暴露的开口的第二钝化层350-2。

尽管附图中未示出，但是根据需要，可在腔110H的壁表面上形成金属薄膜以实现热辐射和/或EMI屏蔽。此外，根据需要，可在腔310H中设置执行彼此相同功能或彼此不同功能的多个半导体芯片。此外，在无源组件325中，根据需要，可将具有彼此不同高度的一些无源组件设置在第二半导体封装件的外部。

其它组件的描述与天线模块600A中的详细描述基本相同，并且在此将被省略。

图15是示出天线模块的另一示例的示意性截面图。

参照图15，根据另一示例的天线模块600F包括根据另一示例的第二半导体封装件300F。与上述第二半导体封装件300E不同，第二半导体封装件300F还包括：一个或更多个无源组件325，设置在第二连接构件的第二侧上并且电连接到一个或更多个第二重新分布层342；以及模制材料380，设置在第二连接构件340的第二侧上，覆盖无源组件325中的每个的至少一部分。金属层390覆盖框架310、第二连接构件340和模制材料380中的每个的外表面的至少一部分。

如上所述，可提供一种其中天线和半导体芯片之间的信号路径被缩短并且天线的形状的自由度高的天线模块。

在本公开中，与附图的截面相关的下侧、下部、下表面等用于表示朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于表示与朝向安装表面的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向特别限制。

在说明书中组件与另一组件的“连接”的含义包括两个组件之间的通过粘合层的间接连接以及直接连接。此外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当元件使用“第一”和“第二”表示时，元件不会由此受到限制。它们可仅用于将元件与其它元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。

在此使用的术语“示例实施例”不表示相同的示例实施例，并且被提供用于强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例实施例被认为能够通过整体或部分地彼此组合来实现。例如，除非在其中提供相反或矛盾的描述，否则在特定示例性实施例中描述的一个元件即使其未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关的描述。

在此使用的术语仅用于描述示例实施例而非限制本公开。在这种情况下，除非在上下文中另有说明，否则单数形式包括复数形式。

虽然以上已经示出和描述了示例实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和改变。

Claims (15)

1.一种天线模块，包括：

天线基板，包括芯层、设置在所述芯层的顶表面上的一个或更多个上布线层以及设置在所述芯层的底表面上的一个或更多个下布线层；

第一半导体封装件，设置在所述天线基板上，所述第一半导体封装件包括第一连接构件以及设置在所述第一连接构件上的第一半导体芯片，所述第一连接构件包括电连接到所述天线基板的一个或更多个第一重新分布层；以及

第二半导体封装件，设置在所述天线基板上并且与所述第一半导体封装件分开，所述第二半导体封装件包括第二连接构件以及设置在所述第二连接构件上的第二半导体芯片，所述第二连接构件包括电连接到所述天线基板的一个或更多个第二重新分布层，

其中，所述第一半导体芯片和所述第二半导体芯片是不同类型的半导体芯片。

2.根据权利要求1所述的天线模块，其中，所述第二半导体封装件的所述第二连接构件包括具有比所述天线基板的所述一个或更多个下布线层的层数多的层数的所述第二重新分布层。

3.根据权利要求1所述的天线模块，其中，所述第二半导体封装件的所述第二连接构件包括具有比所述第一半导体封装件的所述第一连接构件的所述一个或更多个第一重新分布层的层数多的层数的所述第二重新分布层。

4.根据权利要求1所述的天线模块，其中，所述第一半导体芯片和所述第二半导体芯片通过所述下布线层彼此电连接。

5.根据权利要求1所述的天线模块，所述天线模块还包括：

一个或更多个无源组件，设置在所述第二连接构件上并且设置为平行于所述第二半导体芯片，

其中，所述一个或更多个无源组件的至少一部分通过所述一个或更多个第二重新分布层彼此电连接。

6.根据权利要求1所述的天线模块，其中，所述第一半导体芯片包括射频集成电路。

7.根据权利要求1所述的天线模块，其中，所述第二半导体芯片包括电源管理集成电路。

8.根据权利要求1所述的天线模块，其中，所述第二半导体封装件包括：

框架，具有通孔并包括一个或更多个布线层和将所述一个或更多个布线层彼此电连接的一个或更多个连接过孔；

所述第二半导体芯片，设置在所述通孔中，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面；

包封剂，包封所述框架的至少一部分和所述第二半导体芯片的至少一部分；

所述第二连接构件，设置在所述框架和所述第二半导体芯片的所述第一表面上，具有面对所述框架的第一侧和与所述第一侧相对的第二侧，并且包括电连接到所述连接焊盘和所述一个或更多个布线层的所述一个或更多个第二重新分布层；

一个或更多个第一无源组件，设置在所述第二连接构件的所述第二侧上并且电连接到所述一个或更多个第二重新分布层；

模制材料，设置在所述第二连接构件的所述第二侧上，覆盖所述一个或更多个第一无源组件中的每个的至少一部分；以及

金属层，覆盖所述框架、所述第二连接构件和所述模制材料中的每个的外表面的至少一部分。

9.根据权利要求8所述的天线模块，所述天线模块还包括：

第二无源组件，设置在所述天线基板上，与所述第一半导体封装件和所述第二半导体封装件分开，并且电连接到所述天线基板的所述下布线层，

其中，所述第二无源组件的厚度大于所述一个或更多个第一无源组件中的每个的厚度。

10.根据权利要求9所述的天线模块，其中，所述第二无源组件是功率电感器。

11.根据权利要求8所述的天线模块，所述天线模块还包括：

连接器，设置在所述天线基板的一侧并且电连接到所述天线基板。

12.根据权利要求1所述的天线模块，其中，所述第二半导体封装件包括：

框架，包括一个或更多个绝缘层、分别设置在所述一个或更多个绝缘层上的一个或更多个布线层以及分别穿透所述一个或更多个绝缘层并使所述一个或更多个布线层电连接的一个或更多个连接过孔，所述框架包括具有由金属板覆盖的一个表面的腔；

所述第二半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面，设置在所述腔中使得所述第二表面面对所述金属板；

包封剂，覆盖所述框架和所述第二半导体芯片中的每个的至少一部分；

所述第二连接构件，设置在所述框架和所述第二半导体芯片的所述第一表面上，包括所述一个或更多个第二重新分布层，具有面对所述框架的第一侧和与所述第一侧相对的第二侧，并且电连接到所述连接焊盘和所述一个或更多个布线层；

一个或更多个第一无源组件，设置在所述框架和所述第二半导体芯片的所述第二表面上并且电连接到所述框架的所述一个或更多个布线层；

模制材料，设置在所述框架和所述第二半导体芯片的所述第二表面上，覆盖所述一个或更多个第一无源组件中的每个的至少一部分；以及

金属层，覆盖所述框架、所述第二连接构件和所述模制材料中的每个的外表面的至少一部分。

13.根据权利要求1所述的天线模块，其中，所述第二半导体封装件包括：

框架，包括一个或更多个绝缘层、分别设置在所述一个或更多个绝缘层上的一个或更多个布线层以及分别穿过所述一个或更多个绝缘层并且使所述一个或更多个布线层电连接的一个或更多个连接过孔，所述框架包括具有由金属板覆盖的一个表面的腔；

所述第二半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对第二表面，设置在所述腔中使得所述第二表面面对所述金属板；

包封剂，覆盖所述框架和所述第二半导体芯片中的每个的至少一部分；

所述第二连接构件，设置在所述框架和所述第二半导体芯片的所述第一表面上，包括所述一个或更多个第二重新分布层，具有面对所述框架的第一侧和与所述第一侧相对的第二侧，电连接到所述连接焊盘和所述一个或更多个布线层；

一个或更多个无源组件，设置在所述第二连接构件的所述第二侧上并电连接到所述一个或更多个第二重新分布层；

模制构件，设置在所述第二连接构件的所述第二侧上，覆盖所述一个或更多个无源组件中的每个的至少一部分；以及

金属层，覆盖所述框架、所述第二连接构件和所述模制材料中的每个的外表面的至少一部分。

14.根据权利要求13所述的天线模块，所述天线模块还包括：

连接器，设置在所述天线基板的一侧上并且电连接到所述天线基板。

15.根据权利要求1所述的天线模块，所述天线模块还包括：

多个电连接金属件，分别设置在所述第一半导体封装件的底表面和所述第二半导体封装件的底表面上，并且分别电连接到所述一个或更多个第一重新分布层和所述一个或更多个第二重新分布层。

Images