CN111199927B - 封装模块 - Google Patents

Abstract

本发明提供一种封装模块，所述封装模块包括芯结构，所述芯结构包括：框架，具有贯穿部；电子组件，设置在所述贯穿部中；以及绝缘材料，覆盖所述框架和所述电子组件中的每个的至少一部分并且填充所述贯穿部的至少一部分。所述芯结构还具有凹部，其中，阻挡层设置在所述凹部的底表面上。半导体芯片具有连接垫并且设置在所述凹部中使得无效表面面对所述阻挡层。包封剂覆盖所述芯结构和所述半导体芯片中的每个的至少一部分，并且填充所述凹部的至少一部分。互连结构设置在所述芯结构以及所述半导体芯片的有效表面上，并且包括重新分布层。

Description

封装模块

本申请要求于2018年11月20日在韩国知识产权局提交的第10-2018-0143303号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种封装模块，在所述封装模块中，一个或更多个半导体芯片以及一个或更多个电子组件一起设置在单个封装件中。

背景技术

随着对提高信息技术(IT)装置的性能的需求，已经设计了愈加复杂的电子组件构造以实现用于处理高速数据的高性能。在使用射频(RF)产品的情况下，频率范围已经增加，其带宽也已经变宽，并且多频带功能已经越来越多地使用。在这样的环境下，当小型封装件或模块产品包括可能发生相互干扰的组件(诸如，具有高时钟的应用处理器芯片或使用高频的RF芯片)时，可能需要使块彼此隔离的结构，并且还可能需要可有效散去芯片或组件产生的热量的结构。

发明内容

本公开的一方面提供一种封装模块，即使在所述封装模块中包括多个芯片和多个组件时也可使所述封装模块减小尺寸并且使所述封装模块小型化，当在基本结构中适当包括金属层等时所述封装模块可有效防止不同类型的块之间的电磁干扰，并且所述封装模块可有效提高散热效果。

根据本公开的一方面，电子组件可设置在贯穿框架的贯穿部中，并且半导体芯片可设置在贯穿包括框架作为子组件的芯结构的盲腔形式的凹部中，使得在单个封装件中可包括模块化的基本结构，并且金属层可形成在所述封装模块的所述基板结构中的不同位置中。

根据本公开的一方面，一种封装模块包括芯结构，所述芯结构包括：框架，具有贯穿部；电子组件，设置在所述贯穿部中；以及绝缘材料，覆盖所述框架和所述电子组件中的每个的至少一部分并且填充所述贯穿部的至少一部分。所述芯结构还具有凹部，其中，阻挡层设置在所述凹部的底表面上。半导体芯片具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面，并且所述半导体芯片设置在所述凹部中使得所述无效表面面对所述阻挡层。包封剂覆盖所述芯结构和所述半导体芯片中的每个的至少一部分，并且填充所述凹部的至少一部分。互连结构设置在所述芯结构以及所述半导体芯片的所述有效表面上，并且包括电连接到所述电子组件和所述连接垫的重新分布层。

根据本公开的一方面，所述芯结构还可包括：第一金属层，设置在所述贯穿部的侧壁上；以及第二金属层，设置在所述凹部的侧壁上，并且所述阻挡层可包括金属材料。所述第二金属层可延伸到所述凹部的所述底表面，并且所述第二金属层可覆盖所述阻挡层的至少一部分。所述芯结构还可包括：背侧金属层，设置在所述绝缘材料的背离所述互连结构的部分上；第一金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述第一金属层；以及第二金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述阻挡层，并且所述背侧金属层可在所述绝缘材料上覆盖所述电子组件中的每个的正上部区域和所述半导体芯片的所述无效表面。因此，可有效屏蔽不同类型的块之间的电磁干扰，并且可提高散热效果。

根据本公开的另一方面，一种封装模块可包括：框架，具有相对的第一表面和第二表面；凹部，朝向所述第一表面敞开并且延伸到所述框架中；导体图案层，设置在所述第二表面上；以及导电阻挡层，形成所述凹部的底表面并且与设置在所述第二表面上的所述导体图案层基本共面。半导体芯片具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面，并且设置在所述凹部中，使得所述无效表面面对所述导电阻挡层。金属层设置在所述凹部的侧壁上并且接触所述导电阻挡层。互连结构设置在所述框架和所述半导体芯片的所述有效表面上，并且包括电连接到所述连接垫的重新分布层。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在封装工艺之前和封装工艺之后的状态的示意性截面图；

图4是示出封装扇入型半导体封装件的工艺的示意性截面图；

图5是示出安装在印刷电路板上并且安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；

图6是示出嵌入在印刷电路板中并且安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图；

图9是示出封装模块的示例的示意性截面图；

图10是沿线I-I′截取的图9中所示的封装模块的示意性平面图；

图11至图16是示出制造图9中所示的封装模块的工艺的示图；

图17是示出封装模块的另一示例的示意性截面图；并且

图18是示出封装模块的另一示例的示意性截面图。

具体实施方式

在下文中，将参照附图描述本公开的示例实施例。在附图中，为了描述的清楚起见，可夸大或简要示出元件的形状、尺寸等。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是也可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、笔记本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或不电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是被封装并且在封装状态下用在电子装置等中。

这里，就电连接而言，使用半导体封装的原因在于半导体芯片和电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接垫(pad，或者称为“焊盘”)的尺寸以及半导体芯片的连接垫之间的间距非常细小，而用在电子装置中的主板的组件安装垫的尺寸以及主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸以及半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且使用用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术是有利的。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在封装工艺之前和封装工艺之后的状态的示意性截面图。

图4是示出封装扇入型半导体封装件的工艺的示意性截面图。

参照示图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物层、氮化物层等)，形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装件形式，并且可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片内部，因此扇入型半导体封装件具有显著的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在印刷电路板上并且安装在电子装置的主板上的示例的示意性截面图。

图6是示出扇入型半导体封装件安装在印刷电路板中并且安装在电子装置的主板上的示例的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过BGA基板2301重新分布，并且在扇入型半导体封装件2200安装在BGA基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模塑材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的BGA基板2302中，在扇入型半导体封装件2200嵌入在BGA基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过BGA基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的BGA基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在BGA基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140重新分布到半导体芯片2120外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片之外的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片之外的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上(如下所述)。

图8是示出扇出型半导体封装件安装在电子装置的主板上的示例的示意性截面图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的BGA基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用BGA基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的一般的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装是指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如BGA基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

在以下描述中，提出了一种封装模块，即使在该封装模块包括多个芯片和多个组件时，也可使该封装模块减小尺寸并且使该封装模块小型化。当在示例实施例中的基本结构中适当包括金属层等时，封装模块可有效地防止不同类型的块之间的电磁干扰。封装模块还可具有提高的散热效果。

封装模块

图9是示出封装模块的示例的示意性截面图。

图10是沿线I-I′截取的图9中所示的封装模块的示意性平面图。

参照示图，在示例实施例中的封装模块100A可包括：芯结构150，具有第一凹部150HA和第二凹部150HB，其中，第一阻挡层152A和第二阻挡层152B分别设置在第一凹部150HA的底表面上和第二凹部150HB的底表面上；第一半导体芯片161，具有其上设置有第一连接垫161P的第一有效表面以及与第一有效表面相对的第一无效表面，其中，第一无效表面与第一阻挡层152A相对(例如，与第一阻挡层152A相邻)；第二半导体芯片162，具有其上设置有第二连接垫162P的第二有效表面以及与第二有效表面相对的第二无效表面，其中，第二无效表面与第二阻挡层152B相对(例如，与第二阻挡层152B相邻)；第一粘合构件165A和第二粘合构件165B，分别将第一无效表面和第二无效表面附着到第一阻挡层152A和第二阻挡层152B；第一连接构件161B和第二连接构件162B，分别将第一连接垫161P和第二连接垫162P电连接到重新分布层182；第三连接构件142B，将布线层142电连接至重新分布层182；包封剂170，覆盖芯结构150以及第一半导体芯片161和第二半导体芯片162中的每个的至少一部分，覆盖第一连接构件161B和第二连接构件162B中的每个的侧表面，并且填充第一凹部150HA和第二凹部150HB中的每个的至少一部分；互连结构180，设置在芯结构150以及第一有效表面和第二有效表面上，并且包括电连接到第一连接垫161P和第二连接垫162P的重新分布层182；第一钝化层191，设置在互连结构180上；第二钝化层192，设置在芯结构上；多个凸块下金属193，分别设置在第一钝化层191的多个开口中；以及多个电连接件金属194，设置在第一钝化层191上并且分别连接到多个凸块下金属。

芯结构150可包括：框架110，具有第一贯穿部110HA和第二贯穿部110HB，并且包括彼此电连接的多个导体图案层112a和112b；第一电子组件120A和第二电子组件120B，分别设置在第一贯穿部110HA和第二贯穿部110HB中；绝缘材料130，覆盖框架110以及第一电子组件120A和第二电子组件120B中的每个的至少一部分，并且填充第一贯穿部110HA和第二贯穿部110HB中的每个的至少一部分；布线构件140，设置在框架110的一部分上以及第一电子组件120A和第二电子组件120B的一部分上，并且包括布线层142，布线层142电连接到多个导体图案层112a和112b、第一电子组件120A和第二电子组件120B以及重新分布层182；第一金属层115，设置在第一贯穿部110HA和第二贯穿部110HB的侧壁上并延伸到框架110的至少一个表面；第二金属层155，设置在第一凹部150HA和第二凹部150HB的侧壁上并延伸到芯结构150的一个表面上；背侧金属层132A，设置在绝缘材料的背对绝缘材料的与互连结构180相对的部分的一部分上；第一金属过孔133Aa，贯穿绝缘材料130并且将背侧金属层132A连接到第一金属层115；第二金属过孔133Ab，贯穿绝缘材料130并且将背侧金属层132A连接到第一阻挡层152A和第二阻挡层152B；背侧导体图案层132B，设置在框架110以及第一电子组件120A和第二电子组件120B的背对框架110以及第一电子组件120A和第二电子组件120B的与互连结构180相对的部分一部分上，该部分背对框架110以及第一电子组件120A和第二电子组件120B的与互连结构180相对的部分；以及背侧导体过孔133B，贯穿绝缘材料130并且将背侧导体图案层132B电连接到多个导体图案层112a和112b。

在示例实施例中的封装模块100A中，可提供具有第一贯穿部110HA和第二贯穿部110HB的框架110，并且第一电子组件120A和第二电子组件120B可嵌入其中，并且第一半导体芯片161和第二半导体芯片162可分别设置在包括框架110的芯结构150的第一凹部150HA和第二凹部150HB中，从而可形成不同类型的组件可彼此区分的块，并且可实现紧凑设计。因此，即使在包括多个芯片和组件的情况下，也可使封装模块在尺寸上减小并且使封装模块小型化。例如，由于第一电子组件120A和第二电子组件120B与第一半导体芯片161和第二半导体芯片162一起设置在一个封装件中并且被模块化，所以可显著减小芯片与组件之间的间隙，使得可显著减小诸如主板的印刷电路板的安装面积。另外，由于可显著缩短第一半导体芯片161和第二半导体芯片162与第一电子组件120A和第二电子组件120B之间的电路径，所以可解决噪声问题。另外，可执行其中第一电子组件120A和第二电子组件120B可利用绝缘材料130包封并且第一半导体芯片161和第二半导体芯片162可利用包封剂170包封的两个或更多个单独的顺序的包封工艺，使得可解决由第一电子组件120A和第二电子组件120B的安装缺陷引起的第一半导体芯片161和第二半导体芯片162的良率问题，并且可显著减小源自第一电子组件120A和第二电子组件120B的异物效应(这可能影响第一半导体芯片161和第二半导体芯片162)。

在示例实施例中的封装模块100A中，第一金属层115可设置在第一贯穿部110HA和第二贯穿部110HB的侧壁上，并且第二金属层155可设置在第一凹部150HA和第二凹部150HB的侧壁上。因此，可有效防止不同类型的块之间的电磁干扰，并且可提高散热效果。另外，由于包括第一金属层115和第二金属层155，所以第一半导体芯片161和第二半导体芯片162可具有双层屏蔽层，因此，可有效屏蔽并阻挡电磁波。此外，第一半导体芯片161和第二半导体芯片162可分别设置在芯结构150的第一凹部150HA和第二凹部150HB(均具有盲腔形式)中，并且第一凹部150HA的第一阻挡层152A和第二凹部150HB的第二阻挡层152B均可包括金属材料，并且可连接到第二金属层155，因此，可有效屏蔽第一半导体芯片161和第二半导体芯片162中的电磁波，并且可提高散热效果。

在示例实施例中的封装模块100A中，芯结构150可包括设置在绝缘材料130上的背侧金属层132A，以及将背侧金属层132A连接到第一金属层115与第一阻挡层152A和第二阻挡层152B的背侧金属过孔133Aa和133Ab。因此，即使没有背侧处理，也可包括覆盖第一半导体芯片161的第一无效表面和第二半导体芯片162的第二无效表面以及第一电子组件120A和第二电子组件120B的正上部区域的金属材料，因此，可容易且有效地屏蔽不同类型的块之间的电磁干扰，并且可提高散热效果。此外，由于芯结构150还包括设置在绝缘材料130上的背侧导体图案层132B，以及将背侧导体图案层132B连接到多个导体图案层112a和112b的背侧导体过孔133B，因此即使没有背侧工艺也可设计背侧布线。可在设置或安装第一半导体芯片161和第二半导体芯片162之前形成背侧金属层132A、背侧导体图案层132B、背侧金属过孔133Aa和133Ab以及背侧导体过孔133B，因此在芯结构150的生产中发生的任何缺陷都不会影响第一半导体芯片161和第二半导体芯片162的良率。在示例实施例中，术语“背侧”可参考第一半导体芯片161和第二半导体芯片162确定，并且可表示第一无效表面和第二无效表面的方向。

示例实施例中的封装模块100A可包括作为芯结构150的子组件的布线构件140，布线构件140包括布线层142，布线层142可优先将第一电子组件120A和第二电子组件120B重新分布在框架110上，封装模块100A进而可通过形成贯穿布线构件140的第一凹部150HA和第二凹部150HB而包括第一半导体芯片161和第二半导体芯片162。因此，当布线构件140先于其他组件设置在芯结构150中时，可在不考虑第一半导体芯片161和第二半导体芯片162情况下选择布线构件140的绝缘层141的材料。例如，可使用包括无机填料的非感光绝缘材料(诸如，ABF(Ajinomoto build-up film))等而不是感光材料(PID)作为绝缘层141的材料。由于膜型非感光绝缘材料可易于平坦化，所以可解决由第一电子组件120A和第二电子组件120B的突出电极引起的不平坦(undulation)问题或裂纹。另外，膜型非感光绝缘材料可使用激光过孔工艺形成开口，因此，即使当绝缘材料130的材料渗出到第一电子组件120A和第二电子组件120B的电极时，也可使用激光过孔工艺而使电极有效敞开。因此，可解决敞开的电极缺陷的问题。另外，由于布线构件140可在设置或安装第一半导体芯片161和第二半导体芯片162之前形成，所以不会影响第一半导体芯片161和第二半导体芯片162的良率。

在示例实施例中的封装模块100A中，感光绝缘材料(PID)可用于互连结构180的绝缘层181，在这种情况下，可通过光过孔包括精细节距。因此，可如一般的封装模块中那样有效地重新分布第一半导体芯片161和第二半导体芯片162的数十个或数百个第一连接垫161P和第二连接垫162P。因此，可选择性地控制其上形成有布线层142和布线过孔143的绝缘层141的材料，以及其上形成有重新分布层182和连接过孔183的绝缘层181的材料。

在示例实施例中的封装模块100A中，在形成第一凹部150HA和第二凹部150HB(第一半导体芯片161和第二半导体芯片162设置在第一凹部150HA和第二凹部150HB中)之前，布线构件140可包括在芯结构150中。因此，第一贯穿部110HA和第二贯穿部110HB的底表面可与第一凹部150HA和第二凹部150HB的敞开的表面形成台阶部，使得第一电子组件120A和第二电子组件120B的底表面可彼此共面，并且台阶部可形成在(第一电子组件120A和第二电子组件120B的)底表面与第一半导体芯片161的第一有效表面和第二半导体芯片162的第二有效表面之间。第一半导体芯片161的第一有效表面和第二半导体芯片162的第二有效表面可位于比第一电子组件120A和第二电子组件120B的与布线构件140相接触的表面的水平低的水平处。因此，第一连接构件161B和第二连接构件162B可分别设置在第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P上，第三连接构件142B可设置在布线层142上，连接构件和布线层142可使用包封剂170一起掩埋，并且可执行磨削工艺。因此，可提供用于构建互连结构180的平面。例如，第一连接构件161B和第二连接构件162B的与互连结构180相接触的表面、第三连接构件142B的与互连结构180相接触的表面以及包封剂170的与互连结构180相接触的表面可彼此共面。互连结构180可形成在该共面的表面上，因此，可易于实现互连结构180的精细设计。

在示例实施例中的封装模块100A中，第一电子组件120A和第二电子组件120B可以是电容器和/或电感器，并且第一半导体芯片161和第二半导体芯片162可以是电源管理集成电路(PMIC)和/或射频集成电路(RFIC)。因此，当天线封装件(未示出)以层叠封装(POP)的形式设置在基于上述紧凑设计而制造的封装模块100A上时，可实现适当形式的天线模块(未示出)。因此，可提供一种天线模块，该天线模块即使在包括多个芯片和组件时也可有效地防止不同类型的块之间的电磁干扰，可提高散热，可缩短天线和芯片之间的信号路径，可确保全向覆盖特性并且可提高接收灵敏度。

在以下描述中，将参照附图更详细地描述封装模块100A的元件。

由于框架110包括多个导体图案层112a和112b，所以可减少互连结构180的重新分布层182的层数。另外，由于框架110包括用于电连接导体图案层112a和112b的导体过孔113，所以框架110可用作用于向上电连接和向下电连接的电连接件构件。如果需要，框架110可根据绝缘层111的具体材料提高封装模块100A的刚度，并且可确保绝缘材料的厚度的均匀性。框架110可具有彼此间隔开预定距离的第一贯穿部110HA和第二贯穿部110HB，并且一个或更多个第一电子组件120A和第二电子组件120B可设置在第一贯穿部110HA和第二贯穿部110HB中并且可与第一贯穿部110HA和第二贯穿部110HB的侧壁间隔开。第一贯穿部110HA和第二贯穿部110HB可贯穿框架110，并且第一贯穿部110HA和第二贯穿部110HB的侧壁可连续地形成以围绕第一电子组件120A和第二电子组件120B。然而，其示例实施例不限于此，并且框架110以及第一贯穿部110HA和第二贯穿部110HB的形式可改变。如果需要，框架110可仅具有第一贯穿部110HA或仅具有第二贯穿部110HB，并且可仅设置第一电子组件120A或仅设置第二电子组件120B。

框架110可包括：绝缘层111；第一导体图案层112a，设置在绝缘层111的下表面上；第二导体图案层112b，设置在绝缘层111的上表面上；以及导体过孔113，贯穿绝缘层111并连接第一导体图案层112a和第二导体图案层112b。框架110的第一导体图案层112a和第二导体图案层112b的厚度可大于互连结构180的重新分布层182的厚度。框架110的第一导体图案层112a和第二导体图案层112b可根据第一电子组件120A和第二电子组件120B的规格通过基板工艺而具有增大的尺寸。互连结构180的重新分布层182可具有减小的尺寸以用于精细设计和高密度设计。

绝缘层111的材料可不限于任何特定材料。例如，可使用绝缘材料。绝缘材料可以是例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料一起浸渍在芯材料(诸如，玻璃纤维(或者玻璃布或玻璃织物))中的树脂(诸如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，还可使用感光包封剂(PIE)树脂。例如，根据用于绝缘层111的材料的期望特性，可应用低Df(介电损耗因数)且低Dk(介电常数)的一般的覆铜层压板(CCL)，或者低Df且高Dk的玻璃绝缘材料或陶瓷绝缘材料。

第一导体图案层112a和第二导体图案层112b可重新分布(或互连)第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P和/或第一电子组件120A和第二电子组件120B的端子，并且还可提供封装模块100A的上下电连接路径。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作第一导体图案层112a和第二导体图案层112b的材料。第一导体图案层112a和第二导体图案层112b可根据对应层的设计执行各种功能。例如，第一导体图案层112a和第二导体图案层112b可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案的各种信号图案。接地(GND)图案和电力(PWR)图案可具有相同的图案。第一导体图案层112a和第二导体图案层112b可包括各种类型的过孔垫等。

导体过孔113可使形成在不同层上的第一导体图案层112a和第二导体图案层112b电连接，因此可在框架110中形成电路径。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作导体过孔113的材料。导体过孔113可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。导体过孔113可具有沙漏形形状、圆柱形形状等。导体过孔113可包括用于信号的过孔、用于接地和/或电力的过孔等。

第一电子组件120A和第二电子组件120B可分别设置在第一贯穿部110HA和第二贯穿部110HB中。第一电子组件120A和第二电子组件120B可设置成与第一半导体芯片161和第二半导体芯片162基本平行(例如，与第一半导体芯片161和第二半导体芯片162在横向上处于同一水平)。第一电子组件120A和第二电子组件120B可以是诸如电容器、电感器等的一般的无源组件。然而，第一电子组件120A和第二电子组件120B的示例不限于此，如果需要，第一电子组件120A和第二电子组件120B可包括集成电路裸片。第一电子组件120A和第二电子组件120B可通过互连结构180的重新分布层182电连接到第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P。第一电子组件120A和第二电子组件120B的数量不限于任何特定数量。

绝缘材料130可保护框架110以及第一电子组件120A和第二电子组件120B，并且可提供绝缘区域。包封形式的示例不限于任何特定形式，并且绝缘材料130可覆盖框架110以及第一电子组件120A和第二电子组件120B中的每个的至少一部分，并且可填充第一贯穿部110HA和第二贯穿部110HB中的每个的至少一部分。绝缘材料130可设置在第一电子组件120A与第一贯穿部110HA的侧壁之间以及第二电子组件120B与第二贯穿部110HB的侧壁之间。绝缘材料130的材料不限于任何特定材料。例如，可使用ABF或感光包封剂(PIE)，但是绝缘材料130的材料不限于此。

布线构件140可包括：一个或更多个绝缘层141，设置在框架110以及第一电子组件120A和第二电子组件120B的与互连结构180相对的部分上；一个或更多个布线层142，设置在绝缘层141上；以及一个或更多个布线过孔143，贯穿绝缘层141并且使布线层142与第一电子组件120A和第二电子组件120B电连接。布线构件140可包括比示图中所示的示例的绝缘层141、布线层142和布线过孔143的数量更多数量的绝缘层141、布线层142和布线过孔143。如果需要，可省去布线构件140，但芯结构150可包括如上所述的布线构件140。

绝缘材料可用作绝缘层141的材料，并且绝缘材料可以是如上所述的非感光绝缘材料(诸如，ABF)。因此，绝缘层141可以是非感光绝缘层。当设置多个绝缘层141时，由于绝缘层可通过工艺彼此一体化，所以绝缘层之间的边界可不明显。

布线层142可主要重新分布第一电子组件120A和第二电子组件120B，并且布线层142的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层142可根据对应层的设计执行各种功能。例如，布线层142可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案的各种信号图案。接地(GND)图案和电力(PWR)图案可具有相同的图案。布线层142可包括各种类型的过孔垫等。

布线过孔143可使形成在不同层上的布线层142、第一电子组件120A和第二电子组件120B、第一导体图案层112a等彼此电连接，因此可在芯结构150中形成电路径。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作布线过孔143的材料。布线过孔143可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。布线过孔143可具有锥形形状。布线过孔143可包括用于信号的过孔、用于接地和/或电力的过孔等。

第一金属层115可设置在第一贯穿部110HA和第二贯穿部110HB中的每个的侧壁上，并且例如，可延伸到框架110的至少一个表面(诸如，框架110的上表面和下表面)。第一金属层115可覆盖第一贯穿部110HA和第二贯穿部110HB的整个侧壁，因此可围绕第一电子组件120A和第二电子组件120B的侧表面，使得第一金属层115可有效地屏蔽电磁波并且可提高散热效果。第一金属层115可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一金属层115可电连接到第一导体图案层112a和/或第二导体图案层112b的接地图案，以及布线层142和/或重新分布层182的接地图案，并且可用作接地表面。可省去第一金属层115，但可包括第一金属层115，以在实现如上所述的紧凑设计的同时有效屏蔽电磁波并提高散热效果。

第二金属层155可设置在第一凹部150HA和第二凹部150HB的侧壁上，并且可延伸到芯结构150的一个表面(例如，延伸到芯结构150的下表面)。第二金属层155可覆盖第一凹部150HA和第二凹部150HB的整个侧壁，因此可围绕第一半导体芯片161和第二半导体芯片162的侧表面，从而有效地屏蔽电磁波并且提高散热效果。第二金属层155可接触第一阻挡层152A和第二阻挡层152B。第二金属层155可延伸到第一凹部150HA和第二凹部150HB的底表面，并且可覆盖第一阻挡层152A和第二阻挡层152B中的每个的至少一部分。由于第二金属层155连接到第一阻挡层152A和第二阻挡层152B，因此可有效实现屏蔽效果，并且可提高散热效果。第二金属层155可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第二金属层155可电连接到第一导体图案层112a和/或第二导体图案层112b的接地图案，以及布线层142和/或重新分布层182的接地图案，并且可用作接地表面。可省去第二金属层155，但可包括第二金属层155，以在实现如上所述的紧凑设计的同时有效屏蔽电磁波并提高散热效果。

背侧金属层132A可有效地阻挡流入第一半导体芯片161和第二半导体芯片162以及第一电子组件120A和第二电子组件120B的背侧的电磁波，因此可使不同类型的块彼此有效地隔离。背侧金属层132A还可提高第一半导体芯片161和第二半导体芯片162以及第一电子组件120A和第二电子组件120B的背侧中的散热效果。为此，背侧金属层132A可以以板的形式设置，以覆盖第一半导体芯片161的第一无效表面和第二半导体芯片162的第二无效表面以及第一电子组件120A和第二电子组件120B的正上部区域(或与第一电子组件120A和第二电子组件120B重叠的区域)。因此，背侧金属层132A可具有板形状，如果需要，可将背侧金属层132A实现为多个板。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作背侧金属层132A的材料。背侧金属层132A也可电连接到第一导体图案层112a和/或第二导体图案层112b的接地图案，以及布线层142和/或重新分布层182的接地图案，并且可用作接地表面。可省去背侧金属层132A，但可包括背侧金属层132A，以在实现如上所述的紧凑设计的同时有效屏蔽电磁波并提高散热效果。

第一背侧金属过孔133Aa和第二背侧金属过孔133Ab可将背侧金属层132A连接到第一金属层115以及第一阻挡层152A和第二阻挡层152B，使得第一背侧金属过孔133Aa和第二背侧金属过孔133Ab可在第一半导体芯片161和第二半导体芯片162以及第一电子组件120A和第二电子组件120B的背侧中有效阻挡电磁波，因此可有效地隔离不同类型的块。多个第二背侧金属过孔133Ab可设置在第一半导体芯片161的第一无效表面和第二半导体芯片162的第二无效表面的正上部区域上(或与第一半导体芯片161的第一无效表面和第二半导体芯片162的第二无效表面的重叠的区域)，使得可提高在第一半导体芯片161和第二半导体芯片162的背侧中的散热效果。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作第一背侧金属过孔133Aa和第二背侧金属过孔133Ab的材料。第一背侧金属过孔133Aa和第二背侧金属过孔133Ab均可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。第一背侧金属过孔133Aa和第二背侧金属过孔133Ab可具有在与布线过孔143的渐缩方向相反的方向上渐缩的锥形形状。第一背侧金属过孔133Aa和第二背侧金属过孔133Ab还可电连接到第一导体图案层112a和/或第二导体图案层112b的接地图案，以及布线层142和/或重新分布层182的接地图案，并且可用作接地表面。可省去第一背侧金属过孔133Aa和第二背侧金属过孔133Ab，但可包括第一背侧金属过孔133Aa和第二背侧金属过孔133Ab，以在实现如上所述的紧凑设计的同时有效屏蔽电磁波并提高散热效果。

背侧导体图案层132B可电连接到框架110的第一导体图案层112a和第二导体图案层112b，并且可为电连接件金属中的用于信号的元件提供垫。因此，当封装模块100A安装在主板等上时，背侧导体图案层132B可提供用于信号的连接路径。背侧导体图案层132B可重新分布第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P以及第一电子组件120A和第二电子组件120B。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作背侧导体图案层132B的材料。背侧导体图案层132B可根据设计执行各种功能。例如，背侧导体图案层132B可包括信号图案。背侧导体图案层132B还可包括过孔垫、电连接件金属垫等。可选地，可省去背侧导体图案层132B，但可包括背侧导体图案层132B，以实现紧凑设计并与封装模块100A的其他元件形成电连接。

背侧导体过孔133B可电连接形成在不同层上的背侧导体图案层132B、第二导体图案层112b等。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作背侧导体过孔133B的材料。背侧导体过孔133B可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。背侧导体过孔133B可具有在与布线过孔143的渐缩方向相反的方向上渐缩的锥形形状。背侧导体过孔133B也可用作用于信号连接的过孔。可选地，可省去背侧导体过孔133B，但是可包括背侧导体过孔133B，以实现紧凑的设计并与封装模块100A的其他元件形成电连接。

第一半导体芯片161可以是数百到数百万或更多的器件集成在单个芯片中的处于裸态的集成电路(IC)，如果需要，第一半导体芯片161也可以是封装的集成电路(IC)。集成电路(IC)可以是例如电源管理集成电路(PMIC)。第一半导体芯片161可包括其中设置有各种电路的主体，并且第一连接垫161P可设置在主体的有效表面上。主体可在有源晶圆的基础上形成，例如，在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作基体材料。第一连接垫161P可将第一半导体芯片161电连接到其他元件，并且第一连接垫161P的材料可优选为诸如铜(Cu)或铝(Al)的金属材料，但第一连接垫161P的材料不限于此。第一半导体芯片161可包括其上设置有第一连接垫161P的第一有效表面以及与第一有效表面相对的第一无效表面。包括氧化膜和/或氮化膜的钝化膜(未示出)可形成在第一半导体芯片161的第一有效表面上形成，钝化膜具有使第一连接垫161P的至少一部分的暴露的凹槽或开口。在这种情况下，可参照钝化膜(未示出)确定与在第一有效表面上的其他元件的位置关系。第一半导体芯片161可设置在第一凹部150HA上，使得第一无效表面可使用第一粘合构件165A(诸如，裸片贴附膜(DAF，die attach film))作为介质而附着到第一阻挡层152A。第一凹部150HA可具有盲腔形式，并且第一凹部150HA的侧壁可围绕第一半导体芯片161，并且侧壁可具有预定斜度(例如，侧壁可不与第一凹部150HA的底表面垂直)。当侧壁具有预定斜度时，可易于设置第一半导体芯片161。

第二半导体芯片162也可以是处于裸态的集成电路(IC)，如果需要，第二半导体芯片162可以是封装的集成电路(IC)。集成电路(IC)可以是例如射频集成电路(RFIC)。因此，示例实施例中的封装模块100A可以是包括RFIC和PMIC两者的复合模块，但是其示例实施例不限于此。在芯结构150中可形成第一凹部150HA和第二凹部150HB中的仅一者，并且可包括第一凹部150HA和第二凹部150HB中的仅一者。第二半导体芯片162还可包括形成在主体上的第二连接垫162P，如果需要，第二半导体芯片162还可包括钝化膜(未示出)等。第二半导体芯片162可包括其上设置有第二连接垫162P的第二有效表面以及与第二有效表面相对的第二无效表面。当形成钝化膜(未示出)时，可参照钝化膜(未示出)确定与第二有效表面上的其他元件的位置关系。第二半导体芯片162可设置在第二凹部150HB上，使得第二无效表面可使用第二粘合构件165B(例如，裸片贴附膜(DAF))作为介质而附着到第二阻挡层152B。第二凹部150HB可具有盲腔形式，并且第二凹部150HB的侧壁可围绕第二半导体芯片162，并且侧壁可具有预定斜度(例如，侧壁可不与第二凹部150HB的底表面垂直)。当侧壁具有预定斜度时，可易于设置第二半导体芯片162。

可包括第一连接构件161B和第二连接构件162B，以将第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P连接到互连结构180的重新分布层182。第一连接构件161B和第二连接构件162B均可以是金属桩或金属柱(诸如，铜桩或铜柱)，但其示例实施例不限于此。由于包括第一连接构件161B和第二连接构件162B，所以第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P可容易地连接到互连结构180的重新分布层182，而无需考虑第一半导体芯片161和第二半导体芯片162的厚度。第一连接构件161B和第二连接构件162B可具有大致竖直的侧表面。第一连接构件161B和第二连接构件162B的数量可不限于任何特定数量，并且可根据第一连接垫161P和第二连接垫162P的数量而改变。第一连接构件161B和第二连接构件162B可通过互连结构180的连接过孔183中的第一连接过孔和第二连接过孔而电连接到重新分布层182，并且可与连接过孔183的第一连接过孔和第二连接过孔物理接触。如果需要，可省去第一连接构件161B和第二连接构件162B，并且第一连接垫161P和第二连接垫162P可分别直接连接到连接过孔183的第一连接过孔和第二连接过孔，但可包括第一连接构件161B和第二连接构件162B以控制厚度。

可包括第三连接构件142B以将布线构件140的布线层142电连接到互连结构180的重新分布层182。当不包括第三连接构件142B时，可在磨削工艺期间处理布线层142的表面，在这种情况下，表面积可能是宽的，使得可能出现铜毛刺。当包括第三连接构件142B时，可磨削具有相对小的表面积的第三连接构件142B的表面而非布线层142的表面，因此，可解决铜毛刺的问题。第三连接构件142B可具有其中过孔部和侧表面是竖直的柱状部。第三连接构件142B的数目不限于任何特定数目，并且可根据布线层142的图案的设计而改变。第三连接构件142B可通过互连结构180的连接过孔183中的第三连接过孔而电连接到重新分布层182，并且可与第三连接过孔物理接触。如果需要，可设置多个布线层142和多个布线过孔143来代替第三连接构件142B。在这种情况下，设置在示图中所示的示例中的最下部中的布线层142和布线过孔143可用作第三连接构件142B。第三连接构件142B可作为布线构件140的子元件包括在布线层142和布线过孔143中。如果需要，可在第三连接构件142B上设置诸如铜桩或铜柱的附加连接构件(未示出)，在这种情况下，附加设置的连接构件(未示出)可与互连结构180的连接过孔183中的第三连接过孔物理接触。

包封剂170可保护芯结构150以及第一半导体芯片161和第二半导体芯片162，并且可提供绝缘区域。包封形式不限于任何特定形式，并且包封剂170可覆盖芯结构150以及第一半导体芯片161和第二半导体芯片162中的每个的至少一部分，并且可填充第一贯穿部110HA和第二贯穿部110HB中的每个的至少一部分。包封剂170还可覆盖第一连接构件161B和第二连接构件162B以及第三连接构件142B的侧表面。当另一连接构件(未示出)设置在第三连接构件142B上时，包封剂170也可覆盖所述另一连接构件的侧表面。包封剂170的具体材料不限于任何特定材料。例如，可使用ABF或PIE，但包封剂170的材料的示例不限于此。

包封剂170可掩埋第一连接构件161B和第二连接构件162B以及第三连接构件142B，使得第一连接构件161B和第二连接构件162B以及第三连接构件142B的与互连结构180相接触的表面可从包封剂170的与互连结构180相接触的表面暴露。第一连接构件161B和第二连接构件162B以及第三连接构件142B的与互连结构180相接触的表面可与包封剂170的与互连结构180相接触的表面共面。这是因为第一连接构件161B、第二连接构件162B、第三连接构件142B和包封剂170可同时接地。在这种情况下，可为制造互连结构180的工艺提供平面表面，并且可易于实现互连结构180的精细设计。当在第三连接构件142B上进一步设置另一连接构件(未示出)时，所述另一连接构件(未示出)的与互连结构180相接触的表面可与第一连接构件161B和第二连接构件162B以及包封剂170的与互连结构180相接触的表面共面。

互连结构180可重新分布第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P，并且可将第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P电连接到第一电子组件120A和第二电子组件120B。通过互连结构180，可重新分布第一半导体芯片161和第二半导体芯片162的具有各种功能的数十至数百万个第一连接垫161P和第二连接垫162P。互连结构180可包括设置在上述共面的表面上的绝缘层181、设置在绝缘层181上的重新分布层182以及贯穿绝缘层181并连接到重新分布层182的连接过孔183。互连结构180的数量可被构造成大于或小于示图中所示的示例的互连结构180的数量。例如，多个互连结构180可彼此堆叠，并且其对应的重新分布层182通过贯穿其中的连接过孔183互连。

绝缘材料可用作绝缘层181的材料，并且绝缘材料可以是除了上述绝缘材料之外的感光绝缘材料(诸如，PID树脂)。绝缘层181可以是感光绝缘层。当绝缘层181是感光的时，可进一步减小绝缘层181的厚度，因此，可易于实现连接过孔183的精细节距。绝缘层181可以是包括绝缘树脂和无机填料的感光绝缘层。当设置多个绝缘层181时，绝缘层的材料可以相同，或者如果需要可以不同。当设置多个绝缘层181时，绝缘层可彼此一体化，使得绝缘层之间的边界可不明显。

重新分布层182可重新分布第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P以及第一电子组件120A和第二电子组件120B的电极，并且诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作重新分布层182的材料。重新分布层182可根据对应层的设计执行各种功能。例如，重新分布层182可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。接地(GND)图案和电力(PWR)图案可具有相同的图案。重新分布层182可包括各种类型的过孔垫、连接端子垫等。

连接过孔183可电连接形成在不同层上的重新分布层182、第一连接构件161B和第二连接构件162B、第三连接构件142B等，因此可在封装模块100A中形成电路径。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作连接过孔183的材料。连接过孔183可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。连接过孔183可具有在与背侧导体过孔133B的渐缩方向相反的方向上渐缩的锥形形状。连接过孔183可包括用于信号的过孔、用于接地和/或电力的过孔等。

第一钝化层191可以是附加元件，并且可保护互连结构180的重新分布层182免受外部物理损坏和化学损坏等。第一钝化层191可包括绝缘树脂和无机填料，并且可不包括玻璃纤维。例如，第一钝化层191可以是ABF，但第一钝化层191的材料不限于此，并且钝化层191的材料可以是PID、阻焊剂(SR)等。钝化层191可包括使互连结构180的重新分布层182的至少一部分暴露的多个开口。

第二钝化层192也可以是附加元件，并且可保护背侧金属层132A和背侧导体图案层132B免受外部物理和化学损坏等。可设置多个第二钝化层192。第二钝化层192a和192b中的每个可包括绝缘树脂和无机填料，并且可不包括玻璃纤维，并且可以是例如ABF，但是第二钝化层的材料不限于此。如果需要，第一层192a可以是半固化片，而第二层192b可以是ABF。表面处理层P可形成在背侧金属层132A和背侧导体图案层132B中的每个的通过开口192h暴露的表面上。表面处理层P可以是镍(Ni)/金(Au)镀层，但表面处理层P的示例不限于此。尽管未示出，但电连接到暴露的背侧金属层132A和暴露的背侧导体图案层132B的多个电连接件金属(未示出)可设置在多个开口192h上。

凸块下金属193也可以是附加元件，并且可设置在第一钝化层191的多个开口中的每个中，并且可电连接到重新分布层182。凸块下金属193可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。凸块下金属193可连接到电连接件金属194并且可提高电连接件金属194的可靠性。

电连接件金属194可将封装模块100A物理连接和/或电连接到外部实体。例如，封装模块100A可通过电连接件金属194连接到天线基板(未示出)。在这种情况下，电连接件金属可用于将封装模块安装在电子装置的主板(未示出)等上。封装模块100A可通过电连接件金属194安装在电子装置的主板上。电连接件金属194可利用具有低熔点(例如，包括锡(Sn)的材料)的金属形成(诸如，焊料)。然而，电连接件金属194的材料不限于此。电连接件金属194可以是焊盘(land)、焊球、引脚等。电连接件金属194可实现为多层，或者可实现为单层。当电连接件金属194实现为多层时，电连接件金属194可包括铜柱和焊料，而当电连接件金属194实现为单层时，电连接件金属194还可包括焊料或铜，但其示例实施例不限于此。电连接件金属194的数量、电连接件金属194之间的间距、电连接件金属194的布置形式不限于任何特定示例，并且可改变。

电连接件金属194中的至少一个可设置在扇出区域中。扇出区域可以是指在设置有第一半导体芯片161和第二半导体芯片162的区域之外的(或外部的)区域(例如，沿着第一半导体芯片161和第二半导体芯片162在互连结构180上的堆叠方向与第一半导体芯片161和第二半导体芯片162重叠的区域的外部的区域)。与扇入型封装件相比，扇出型封装件可具有提高的可靠性，可实现多个I/O端子，并且可易于执行3D互连。另外，与栅格阵列(LGA)封装件等相比，扇出型封装件可具有减小的厚度，并且可具有成本竞争力。因此，封装模块100A可以是扇出型封装模块100A。

图11至图16是示出制造诸如图9中所示的封装模块的工艺的步骤顺序的示图。

参照图11，可制备框架110。例如，可使用覆铜层压板(CCL)来制备绝缘层111，可使用镀覆工艺(诸如，加成工艺(AP)、半AP(SAP)、改进SAP(MSAP)、封孔工艺等)形成第一阻挡层152A和第二阻挡层152B、第一导体图案层112a和第二导体图案层112b以及一个或更多个导体过孔113，可使用激光钻孔贯穿绝缘层111来形成第一贯穿部110HA和第二贯穿部110HB，并且可使用上述工艺形成第一金属层115，从而制备框架110。可使用带等在第一贯穿部110HA和第二贯穿部110HB中分别设置第一电子组件120A和第二电子组件120B，并且可使用诸如ABF等的绝缘材料130包封框架110以及第一电子组件120A和第二电子组件120B。可通过层叠ABF等在去除带的区域中形成绝缘层141。

参照图12，可使用激光钻孔等在绝缘层141上形成通路孔143h或者贯穿绝缘层141来形成通路孔143h，并且可以使用激光钻孔等在绝缘材料130上形成通路孔133h或者贯穿绝缘材料130来形成通路孔133h。可以使用上述镀覆工艺在绝缘层141上和通路孔143h中分别形成布线层142和布线过孔143。可在绝缘材料130上和通路孔133h中形成背侧金属层132A、背侧导体图案层132B、背侧金属过孔133Aa和133Ab以及背侧导体过孔133B。表面处理层P可通过镀镍(Ni)/金(Au)来形成。

参照图13，可通过层叠ABF等额外形成绝缘层141，并且可相应地形成布线构件140。可通过层叠ABF等在相对侧上形成第二钝化层192的第一层192a。可使用激光钻孔等在绝缘层141中形成通路孔142Bh。可使用上述镀覆工艺形成第三连接构件142B。如上所述，可用额外形成的布线层142和布线过孔143来代替第三连接构件142B。第三连接构件142B可以是布线层142和布线过孔143的一部分。通过上述工艺，可制造芯结构150。

参照图14，可在载体210的形成有绝缘层192b的一个表面上设置芯结构150。绝缘层192b可用作第二钝化层192的第二层192b。可在使用干膜220阻挡芯结构150的与设置在载体210上的一侧相对的侧的一部分时通过喷砂工艺等形成各自具有盲腔形式的第一凹部150HA和第二凹部150HB。在这个工艺中，第一阻挡层152A和第二阻挡层152B可用作阻挡件。可去除干膜220，并且可使用上述镀覆工艺在第一凹部150HA和第二凹部150HB中的每个侧壁上形成第二金属层155。第二金属层155可形成为延伸到芯结构150的一个表面，并且可延伸到第一凹部150HA和第二凹部150HB的底表面，以覆盖(和/或接触)第一阻挡层152A和第二阻挡层152B中的每个的至少一部分。

参照图15，可使用第一粘合构件165A和第二粘合构件165B将第一半导体芯片161和第二半导体芯片162分别设置在第一凹部150HA和第二凹部150HB中，可在第一连接垫161P上形成第一连接构件161B并可在第二连接垫162P上形成第二连接构件162B。可使用包封剂170包封芯结构150、第一半导体芯片161和第二半导体芯片162以及第一连接构件161B和第二连接构件162B。如果需要，为了解决铜毛刺或元件之间的厚度差异的问题，还可在第三连接构件142B上设置连接构件(未示出)、铜桩或铜柱。可将第一连接构件161B的一个表面、第二连接构件162B的一个表面、第三连接构件142B的一个表面和包封剂170的一个表面处理成彼此共面。例如，可使用诸如磨削工艺的工艺来处理包封剂的表面以使贯穿其的第一连接构件161B和第二连接构件162B以及第三连接构件142B暴露。

参照图16，可在第一连接构件161B和第二连接构件162B、第三连接构件142B和包封剂170的共面的表面上形成互连结构180。可通过以下步骤制造互连结构180：重复通过PID涂覆工艺形成绝缘层181并固化绝缘层的工艺，在绝缘层181中形成光过孔，以及通过上述镀覆工艺在绝缘层181上形成重新分布层182并在绝缘层181中形成连接过孔183。可通过层叠ABF等在互连结构180上形成第一钝化层191，可贯穿第一钝化层191形成多个开口，可使用上述工艺在开口中形成多个凸块下金属193，可形成连接到多个凸块下金属193的多个电连接件金属194，可去除载体210，并且可形成开口192h等，从而制造封装模块100A。

其他元件的描述可与参照图9和图10描述的内容基本上相同，因此将不提供其详细描述。

图17是示出封装模块的另一示例的示意性截面图。

参照示图，在示例实施例中的封装模块100B中，芯结构150的框架110可包括：第一绝缘层111a；第一导体图案层112a，埋入第一绝缘层111a中，使得第一导体图案层112a的一个表面暴露；第二导体图案层112b，设置在第一绝缘层111a的与掩埋第一导体图案层112a的部分(或表面)相对的部分(或表面)中；第二绝缘层111b，设置在第一绝缘层111a的与掩埋第一导体图案层112a的部分(或表面)相对的部分(或表面)中，并且覆盖第二导体图案层112b；以及第三导体图案层112c，设置在第二绝缘层111b的与和第一绝缘层111a相接触的部分(或表面)相对的部分(或表面)中。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可电连接到第一连接垫161P和第二连接垫162P以及第一电子组件120A和第二电子组件120B。第一导体图案层112a和第二导体图案层112b以及第二导体图案层112b和第三导体图案层112c可分别通过贯穿第一绝缘层111a的第一导体过孔113a和贯穿第二绝缘层111b的第二导体过孔113b电连接。因此，当框架110包括较多数量的导体图案层112a，112b和112c时，可进一步简化互连结构180的设计，并且可解决在制造互连结构180的工艺中出现的第一半导体芯片161和第二半导体芯片162的良率问题。

当第一导体图案层112a埋在第一绝缘层111a中时，由于第一导体图案层112a的厚度而形成的台阶部可显著减小，因此，互连结构180的绝缘距离可以是恒定的。因此，从重新分布层182到第一绝缘层111a的距离可减小。因此，可实现互连结构180的高密度布线设计。

第一导体图案层112a可凹入第一绝缘层111a中。因此，当第一导体图案层112a凹入第一绝缘层111a中，并且在第一绝缘层111a的一个表面和第一导体图案层112a的一个表面之间形成台阶部时，可防止由包封剂170的材料渗出引起的第一导体图案层112a的污染。框架110的第二导体图案层112b可位于第一半导体芯片161和第二半导体芯片162中的每个的有效表面和无效表面之间。框架110可具有显著大的厚度，并且形成在框架110中的第二导体图案层112b可设置在第一半导体芯片161和第二半导体芯片162中的每个的有效表面与无效表面之间的水平上。

第一导体图案层112a、第二导体图案层112b和第三导体图案层112c中的每个的厚度可大于每个重新分布层182的厚度。由于框架110具有显著大的厚度，因此第一导体图案层112a、第二导体图案层112b和第三导体图案层112c还可根据框架110的厚度而具有增大的尺寸。重新分布层182可具有比第一导体图案层112a、第二导体图案层112b和第三导体图案层112c的尺寸相对小的尺寸，以实现精细电路设计。

第一绝缘层111a和第二绝缘层111b的材料可不限于任何特定材料。例如，可使用绝缘材料，并且可使用例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸渍在芯材料(诸如，玻璃纤维)中的树脂(诸如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。

第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可重新分布第一半导体芯片161的第一连接垫161P和第二半导体芯片162的第二连接垫162P以及第一电子组件120A和第二电子组件120B的电极，并且可控制框架110执行为电连接构件。诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作第一导体图案层112a、第二导体图案层112b和第三导体图案层112c的材料。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可根据对应层的设计执行各种功能。例如，第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。例如，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。接地(GND)图案和电力(PWR)图案可具有相同的图案。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可包括信号过孔垫、接地过孔垫等。

第一导体过孔113a和第二导体过孔113b可电连接形成在不同层上的第一导体图案层112a、第二导体图案层112b和第三导体图案层112c，因此可在框架110中形成电路径。第一导体过孔113a和第二导体过孔113b可以是金属材料。第一导体过孔113a和第二导体过孔113b均可以是利用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的侧壁形成的共形型过孔。第一导体过孔113a和第二导体过孔113b可具有在彼此相同的方向上渐缩的锥形形状。当形成用于第一导体过孔113a的孔时，第一导体图案层112a的一部分可用作阻挡件，因此，第一导体过孔113a可具有底表面(与第一导体图案层112a相邻)的宽度可小于顶表面(与第二导体图案层112b相邻)的宽度的锥形形状。在这种情况下，第一导体过孔113a可与第二导体图案层112b的垫图案一体化。另外，当形成用于第二导体过孔113b的孔时，第二导体图案层112b的一部分可用作阻挡件，因此，第二导体过孔113b可具有底表面的宽度可小于顶表面的宽度的锥形形状。在这种情况下，第二导体过孔113b可与第三导体图案层112c的垫图案一体化。

其他元件的描述可与参照图9至图16描述的内容基本上相同，因此，将不重复其详细描述。

图18是示出封装模块的另一示例的示意性截面图。

参照示图，在示例实施例中的封装模块100C中，芯结构150的框架110可包括：第一绝缘层111a；第一导体图案层112a和第二导体图案层112b，设置在第一绝缘层111a的相对的表面上；第二绝缘层111b和第三绝缘层111c，设置在第一绝缘层111a的相对的表面上并且分别覆盖第一导体图案层112a和第二导体图案层112b；第三导体图案层112c，设置在第二绝缘层111b的与掩埋第一导体图案层112a的部分(或表面)相对的部分(或表面)中；以及第四导体图案层112d，设置在第三绝缘层111c的与掩埋第二导体图案层112b的部分(或表面)相对的部分(或表面)中。第一导体图案层112a和第二导体图案层112b以及第三导体图案层112c和第四导体图案层112d可电连接到第一连接垫161P和第二连接垫162P以及第一电子组件120A和第二电子组件120B。由于框架110包括较多数量的导体图案层112a、112b、112c和112d，因此互连结构180可进一步简化。第一导体图案层112a和第二导体图案层112b以及第三导体图案层112c和第四导体图案层112d可分别通过贯穿第一绝缘层111a的第一导体过孔113a、贯穿第二绝缘层111b的第二导体过孔113b和贯穿第三绝缘层111c的第三导体过孔113c而电连接。

第一绝缘层111a的厚度可大于第二绝缘层111b和第三绝缘层111c的厚度。第一绝缘层111a的厚度可相对较大以保持刚度，并且可设置第二绝缘层111b和第三绝缘层111c，以形成较多数量的第三导体图案层112c和第四导体图案层112d。类似地，贯穿第一绝缘层111a的第一导体过孔113a的平均直径可大于贯穿第二绝缘层111b的第二导体过孔113b和贯穿第三绝缘层111c的第三导体过孔113c的平均直径。第一导体过孔113a可具有圆柱形状或沙漏形状。第二导体过孔113b和第三导体过孔113c可具有在相反方向上渐缩的锥形形状。第一导体图案层112a、第二导体图案层112b、第三导体图案层112c和第四导体图案层112d中的每个的厚度可大于重新分布层182中的每个的厚度。

其他元件的描述可与参照图9至图17描述的内容基本上相同，因此，将不重复其详细描述。

根据前述示例实施例，可提供一种封装模块，使得即使在该封装模块包括多个芯片和组件时，也可使该封装模块减小尺寸并使该封装模块小型化，当在示例实施例中的基本结构中适当包括金属层时，该封装模块可有效地防止不同类型的块之间的电磁干扰，并且该封装模块可具有提高的散热效果。

在示例实施例中，表述“共面”可表示元件可精准位于同一水平上，但也可表示由于磨削工艺等引起的元件可基本位于同一水平上。

在示例实施例中，术语“示例实施例”可不表示同一示例实施例，而是可被提供以用于描述和强调每个示例实施例的不同的独特特征。可实现以上建议的示例实施例，但不排除与其他示例实施例的特征进行组合的可能性。例如，除非另有说明，否则即使在一个示例实施例中描述的特征未在另一示例实施例中描述，该描述也可被理解为与另一示例实施例相关。

在示例实施例中，术语“连接”不仅可表示“直接连接”，而且还包括通过粘合层等的手段的“间接连接”。另外，术语“电连接”可包括元件“物理连接”的情况和元件“不物理连接”的情况二者。此外，术语“第一”、“第二”等可用于将一个元件与另一元件区分开，并且可不限制与元件相关的顺序和/或重要性或其他。在一些情况下，在不脱离示例实施例的权利范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。

在示例实施例中，为了便于描述，术语“下侧”、“下部”、“下表面”等可用于表示参照示图中的截面面向下的方向，并且术语“上侧”、“上部”、“上表面”等可用于表示与上述方向相反的方向。为了便于描述，这些术语可如上定义，并且示例实施例的权利范围不具体限于上述术语。

虽然以上已经示出和描述了示例实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (20)

1.一种封装模块，所述封装模块包括：

芯结构，包括：框架，具有贯穿部；电子组件，设置在所述贯穿部中；以及绝缘材料，覆盖所述框架和所述电子组件中的每个的至少一部分并且填充所述贯穿部的至少一部分，所述芯结构还具有凹部，其中，阻挡层设置在所述凹部的底表面上；

半导体芯片，具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面，并且所述半导体芯片设置在所述凹部中使得所述无效表面面对所述阻挡层；

包封剂，覆盖所述芯结构和所述半导体芯片中的每个的至少一部分，并且填充所述凹部的至少一部分；以及

互连结构，设置在所述芯结构以及所述半导体芯片的所述有效表面上，并且包括电连接到所述电子组件和所述连接垫的重新分布层，

其中，所述芯结构还包括：第一金属层，设置在所述贯穿部的侧壁上；以及第二金属层，设置在所述凹部的侧壁上，并且

其中，所述第二金属层延伸到所述凹部的所述底表面。

2.根据权利要求1所述的封装模块，

其中，所述阻挡层包括金属材料。

3.根据权利要求2所述的封装模块，

其中，所述第二金属层覆盖所述阻挡层的至少一部分。

4.根据权利要求2所述的封装模块，

其中，所述第一金属层从所述贯穿部的所述侧壁延伸到所述框架的至少一个表面，并且

其中，所述芯结构还包括：背侧金属层，设置在所述绝缘材料的背离所述互连结构的部分上；第一金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述第一金属层；以及第二金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述阻挡层。

5.根据权利要求4所述的封装模块，其中，所述背侧金属层在所述绝缘材料上与所述电子组件的上部区域和所述半导体芯片的所述无效表面重叠。

6.根据权利要求1所述的封装模块，其中，所述芯结构还包括布线构件，所述布线构件设置在所述框架和所述电子组件的面对所述互连结构的部分上，并且所述布线构件包括布线层，所述布线层电连接到所述电子组件。

7.根据权利要求6所述的封装模块，其中，相比于所述电子组件的与所述布线构件相接触的表面靠近所述互连结构，所述半导体芯片的所述有效表面更靠近所述互连结构。

8.根据权利要求6所述的封装模块，所述封装模块还包括：

第一连接构件，将所述连接垫电连接到所述重新分布层；以及

第二连接构件，将所述布线层电连接到所述重新分布层，

其中，所述包封剂覆盖所述第一连接构件的侧表面和所述第二连接构件的侧表面。

9.根据权利要求8所述的封装模块，其中，所述第一连接构件和所述第二连接构件中的每个与所述互连结构相接触的表面同所述包封剂的与所述互连结构相接触的表面共面。

10.根据权利要求9所述的封装模块，其中，所述互连结构包括：绝缘层，设置在所述第一连接构件和所述第二连接构件与所述包封剂的共面的表面上；第一连接过孔和第二连接过孔，贯穿所述绝缘层并且分别与所述第一连接构件和所述第二连接构件相接触；以及所述重新分布层，设置在所述绝缘层上并且通过所述第一连接过孔和所述第二连接过孔电连接到所述第一连接构件和所述第二连接构件。

11.根据权利要求1所述的封装模块，

其中，所述框架包括多个导体图案层，所述多个导体图案层彼此电连接，并且

其中，所述多个导体图案层电连接到所述重新分布层。

12.根据权利要求11所述的封装模块，其中，所述芯结构还包括：背侧导体图案层，设置在所述绝缘材料的背离所述互连结构的表面上；以及背侧导体过孔，贯穿所述绝缘材料并将所述背侧导体图案层电连接到所述多个导体图案层。

13.根据权利要求11所述的封装模块，

其中，所述框架包括：第一绝缘层；第一导体图案层，嵌在所述第一绝缘层中，使得所述第一导体图案层的一个表面暴露；第二导体图案层，设置在所述第一绝缘层的与其中嵌有所述第一导体图案层的第二表面相对的第一表面上；第二绝缘层，设置在所述第一绝缘层的所述第一表面上并且覆盖所述第二导体图案层；以及第三导体图案层，设置在所述第二绝缘层的与其中嵌有所述第二导体图案层的表面相对的表面上，并且

其中，所述多个导体图案层包括所述第一导体图案层、所述第二导体图案层和所述第三导体图案层。

14.根据权利要求11所述的封装模块，

其中，所述框架包括：第一绝缘层；第一导体图案层和第二导体图案层，设置在所述第一绝缘层的相对的表面上；第二绝缘层和第三绝缘层，分别设置在所述第一绝缘层的所述相对的表面上，并且分别覆盖所述第一导体图案层和所述第二导体图案层；第三导体图案层，设置在所述第二绝缘层的与其中嵌有所述第一导体图案层的表面相对的表面上；以及第四导体图案层，设置在所述第三绝缘层的与其中嵌有所述第二导体图案层的表面相对的表面上，并且

其中，所述多个导体图案层包括所述第一导体图案层、所述第二导体图案层、所述第三导体图案层和所述第四导体图案层。

15.根据权利要求1所述的封装模块，

其中，所述贯穿部包括彼此间隔开的第一贯穿部和第二贯穿部，

其中，所述电子组件包括设置在所述第一贯穿部中的第一电子组件以及设置在所述第二贯穿部中的第二电子组件，

其中，所述凹部包括彼此间隔开的第一凹部和第二凹部，

其中，所述阻挡层包括设置在所述第一凹部的底表面上的第一阻挡层以及设置在所述第二凹部的底表面上的第二阻挡层，并且

其中，所述半导体芯片包括设置在所述第一凹部中的第一半导体芯片以及设置在所述第二凹部中的第二半导体芯片，使得所述第一半导体芯片和所述第二半导体芯片的无效表面分别面对所述第一阻挡层和所述第二阻挡层。

16.根据权利要求15所述的封装模块，

其中，所述第一半导体芯片包括电源管理集成电路，

其中，所述第二半导体芯片包括射频集成电路，并且

其中，所述第一电子组件和所述第二电子组件均包括电容器和电感器中的至少一者。

17.一种封装模块，所述封装模块包括：

框架，具有相对的第一表面和第二表面；凹部，朝向所述第一表面敞开并且延伸到所述框架中；导体图案层，设置在所述第二表面上；以及导电阻挡层，形成所述凹部的底表面并且与设置在所述第二表面上的所述导体图案层共面；

半导体芯片，具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面，并且设置在所述凹部中，使得所述无效表面面对所述导电阻挡层；

第一金属层，设置在所述框架的贯穿部的侧壁上并且接触所述导电阻挡层；

第二金属层，设置在所述凹部的侧壁上并且延伸到所述凹部的所述底表面；以及

互连结构，设置在所述框架和所述半导体芯片的所述有效表面上，并且包括电连接到所述连接垫的重新分布层。

18.根据权利要求17所述的封装模块，其中，所述贯穿部从所述第一表面到所述第二表面延伸穿过所述框架，所述封装模块还包括：

电子组件，设置在所述贯穿部中并且电连接到所述互连结构的所述重新分布层。

19.根据权利要求18所述的封装模块，所述封装模块还包括：

绝缘材料，覆盖所述框架、所述电子组件、所述导体图案层和所述导电阻挡层中的每个的至少一部分，并且填充所述贯穿部的至少一部分；

背侧金属层，设置在所述绝缘材料的覆盖所述导体图案层和所述导电阻挡层的部分上；

第一金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述导体图案层；以及第二金属过孔，贯穿所述绝缘材料并且将所述背侧金属层连接到所述导电阻挡层。

20.根据权利要求17所述的封装模块，其中，相比于所述框架靠近所述互连结构，所述半导体芯片的所述有效表面更靠近所述互连结构，并且

所述封装模块还包括布线构件，所述布线构件具有绝缘层、布线层以及布线过孔，所述布线构件设置在所述框架的所述第一表面与所述互连结构之间。