CN111009508A - 半导体封装件 - Google Patents

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：连接结构，具有彼此背对的第一表面和第二表面并且包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上，包封所述半导体芯片，并且包括不透明或半透明树脂；标记，表示识别信息并且雕刻在所述包封剂中；以及钝化层，设置在所述包封剂上并且包括透明树脂。

Description

半导体封装件

本申请要求于2018年10月8日在韩国知识产权局提交的第10-2018-0119974号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种半导体封装件。

背景技术

近来，在与半导体芯片相关的技术开发中的显著趋势是半导体芯片的尺寸的减小。因此，在封装技术的领域中，根据对小尺寸的半导体芯片等的需求的快速增加，已经需要实现在包括多个引脚的同时实现具有紧凑尺寸的半导体封装件。提出以满足上述技术需求的封装技术的一种类型可以是扇出型封装件。这样的扇出型封装件具有紧凑的尺寸，并且可允许通过将连接端子重新分布到设置有半导体芯片的区域的外部而实现多个引脚。

发明内容

本公开的一方面可提供一种半导体封装件，该半导体封装件具有可确保其可见性的标记。

根据本公开的一方面，一种半导体封装件可包括：连接结构，具有彼此背对的第一表面和第二表面并且包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上，包封所述半导体芯片，并且包括不透明或半透明树脂；标记，表示识别信息并且雕刻在所述包封剂中；以及钝化层，设置在所述包封剂上并且包括透明树脂。

根据本公开的另一方面，一种半导体封装件可包括：连接结构，具有彼此背对的第一表面和第二表面，并且包括第一重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述第一重新分布层的连接垫；框架，设置在所述连接结构的所述第一表面上并且具有其中容纳所述半导体芯片的腔；布线结构，连接到所述第一重新分布层并且贯穿所述框架；包封剂，设置在所述连接结构的所述第一表面上，包封所述半导体芯片，并且包括不透明或半透明树脂；第二重新分布层，设置在所述包封剂的上表面的第一区域上并且连接到所述布线结构；标记，表示识别信息并且雕刻在所述包封剂的所述上表面的第二区域中；以及钝化层，设置在所述包封剂的所述上表面上以覆盖所述第二重新分布层，并且所述钝化层包括透明树脂。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；

图10是沿着图9的半导体封装件的线I-I'截取的平面图；

图11是表示图9的半导体封装件的第二重新分布层和识别标记的平面图；

图12A至图12F是用于描述制造根据本公开中的示例性实施例的半导体封装件的方法的主要工艺的截面图；并且

图13和图14是示出根据本公开中的各种示例性实施例的半导体封装件的示意性截面图。

具体实施方式

在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。

这里，为了方便起见，与附图的截面相关的下侧、下部、下表面等用于指向下的方向，而上侧、上部、上表面等用于指与向下的方向相反的方向。然而，这些方向是为了便于说明而定义的，权利要求不被如上所述定义的方向具体限制，并且上部和下部的概念可彼此交换。

在说明书中，一个组件与另一组件“连接”的含义在概念上包括两个组件之间通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将一个元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。

在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在其中提供了相反或相矛盾的描述，否则在特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，其也可被理解为与另一示例性实施例相关的描述。

在此使用的术语仅用于描述示例性实施例而不限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件1121可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身不被使用，而是被封装并且在封装状态下在电子装置等中使用。

需要半导体封装的原因是：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接垫(pad，或称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫(pad，或称为“焊盘”)的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，会难以将半导体芯片直接安装在主板上，因此需要用于缓解半导体和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图，图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫(pad，或称为“焊盘”)2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。由于连接垫2222可能非常小，因此会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接垫2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光电介质(PID)的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接垫2222敞开的通路孔2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，低熔点金属球或低熔点合金球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用包封剂2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可被包封剂2130保护，并且半导体芯片2120的连接垫(pad，或称为“焊盘”)2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。低熔点金属球或低熔点合金球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接垫2122和重新分布层2142彼此电连接。

在本制造工艺中，可在半导体芯片2120的外部形成包封剂2130之后形成连接结构2140。在这种情况下，连接结构2140可在包封半导体芯片2120之后形成，因此，连接到重新分布层的过孔2143可具有随着过孔2143变得靠近半导体芯片而变小的宽度。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可如下所述地在不使用单独的中介基板的情况下安装在电子装置的主板上。

图8是示出安装在电子装置的主板上的扇出型半导体封装件的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过低熔点金属球或低熔点合金球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图，图10是沿着图9的半导体封装件的线I-I'截取的平面图。

参照图9和图10，根据本示例性实施例的半导体封装件100A可包括：连接结构140，具有彼此背对的第一表面140A和第二表面140B；半导体芯片120，设置在连接结构140的第一表面140A上；包封剂130，设置在连接结构140的第一表面140A上并且包封半导体芯片120；以及钝化层190，设置在包封剂130上。

图9中示出的半导体封装件100A可包括形成在包封剂130上并且表示识别信息的标记M。在本示例性实施例中使用的包封剂130可包括包封区域131和形成在包封区域131的上表面上的绝缘层132。绝缘层132可设置在包封区域131的在用于为形成第二重新分布层152而提供合适的表面状态的工艺中被损坏的表面上(见图12B和图12C)。

标记M可包括雕刻部CP，雕刻部CP雕刻在绝缘层132中以表示识别信息。这里，识别信息可包括具有半导体封装件的可追溯性的各种类型的信息，即，工艺编号、制造商、制造日期、产品名称、产品类型和它们的组合。另外，标记M可包括二维条码(在窄的区域中包括许多类型的信息)以及符号、数字和字符。例如，二维条码可按照诸如数据矩阵、快速响应(QR)码等的各种类型实现。

参照图11，以二维(2D)条码的形式为例示出了标记M。图11中示出的平面可被理解为包封剂130的从其去除钝化层190并且其上形成有第二重新分布层152和标记M的表面。标记M可设置在绝缘层132的上表面上的没有形成第二重新分布层152的区域中，并且布莱叶盲文(Braille)型或者马赛克型标记可被设置为多个雕刻部CP。例如，标记M可与第二重新分布层152间隔开。

在使用标记M(2D条码)识别时，可通过向标记M照射光并且将由于雕刻部CP的深度的差异引起的反射量的差异转换为数字信号来获得期望的识别信息。当标记M被设置为符号等时，可用裸眼确认识别信息。

在本示例性实施例中，标记M可形成在绝缘层132上，但是当没有引入绝缘层132时，标记M可直接形成在包封剂130的包封区域131的表面上。在本示例性实施例中，如图9中所示，构成标记M的雕刻部CP的深度d可形成为小于绝缘层132的厚度t。

在现有的半导体封装件中，标记M被设置在半导体封装件的最上表面上，从而可容易地确保标记M的可见性。然而，如在本示例性实施例中，当钝化层190包括透明树脂时，包封剂130(具体地，绝缘层132)可利用非透明的树脂(即，不透明树脂或半透明树脂)形成，以确保形成在包封剂130的表面上的标记的可见性。如上所述，雕刻部可选择性地形成在包封剂130(具体地，绝缘层132)的表面上，并且可形成具有识别信息的标记M，该识别信息可利用由于雕刻部引起的深度的差异来识别。绝缘层132可利用与包封区域131的材料相同或类似的材料形成，但不限于此。构成包封剂130的包封区域131和绝缘层132可利用例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)形成。在一些示例性实施例中，绝缘层132可利用黑色的ABF形成。

连接结构140可包括两个第一重新分布层142，并且半导体芯片120的设置在连接结构140的第一表面140A上的连接垫122(pad，或称为“焊盘”)可连接到第一重新分布层142。

框架110可设置在连接结构140的第一表面140A上，并且半导体芯片120可容纳在框架的腔110H中。框架110可具有布线结构，布线结构包括三个布线层112a、112b和112c以及使三个布线层112a、112b和112c彼此连接的布线过孔113a和113b。框架110的布线结构可连接到连接结构140的第一重新分布层142。

包封剂130可包封容纳在腔110H中的半导体芯片120，并且可具有延伸至框架110的上表面的延伸区域。包封剂130的延伸区域可具有使最上布线层112c的至少部分敞开的开口130h。第二重新分布层152(称为“背侧重新分布层”)可形成在包封剂130(具体地，绝缘层132)上。第二重新分布层152可通过形成在开口130h中的第二重新分布过孔153连接到最上布线层112c。

钝化层190可具有使第二重新分布层152的至少部分敞开的开口190h，并且表面处理层132P可形成在敞开的部分中。表面处理层132P可通过例如电解镀金、无电镀金、有机可焊性保护(OSP)或无电镀锡、无电镀银、无电镀镍/取代镀金、直接浸金(DIG)镀覆、热风整平(HASL)等形成，但不限于此。

附加的钝化层160可形成在连接结构140的第二表面140B上。附加的钝化层160可具有使第一重新分布层142的至少部分敞开的开口160h。凸块下金属层170可分别设置在开口160h中，并且可分别连接到电连接金属件180。

在根据本示例性实施例的结构中，连接结构140的第一重新分布层142可连接到半导体芯片120的连接垫122，并且还可通过布线结构连接到位于半导体封装件100A的上部(或背侧)处的第二重新分布层152。如上所述，背侧电路(例如，第二重新分布层152)可附加地形成在半导体封装件100A的一个表面上，以因此改善近来的优质智能手机的电特性并且有效地利用空间。

在下文中，将更详细地描述包括在根据本示例性实施例的半导体封装件100A中的各个组件。

框架110可根据绝缘层111a和111b的特定材料改善半导体封装件100A的刚性，并且用于确保包封剂130的厚度的均匀性。框架110可具有贯穿绝缘层111a和111b的腔110H。半导体芯片120可设置在腔110H中，并且在一些示例性实施例中，无源组件可与半导体芯片120一起设置在腔110H中。腔110H可具有腔110H的壁围绕半导体芯片120的形式，但不必局限于此。框架110除了包括绝缘层111a和111b之外，还可包括布线层112a、112b和112c以及布线过孔113a和113b。在这种情况下，布线层112a、112b和112c以及布线过孔113a和113b可用作封装结构中的竖直连接构件。在一些示例性实施例中，作为替代框架110的另一形式，半导体封装件可具有诸如金属柱的竖直连接构件(见图14)。

框架110可包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并且嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一个表面背对的另一表面上；第二绝缘层111b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一个表面背对的另一表面上，并且覆盖第二布线层112b的至少部分；以及第三布线层112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌有第二布线层112b的一个表面背对的另一表面上。第一布线层112a和第二布线层112b可通过贯穿第一绝缘层111a的第一布线过孔113a而彼此电连接，第二布线层112b和第三布线层112c可通过贯穿第二绝缘层111b的第二布线过孔113b而彼此电连接。第一布线层112a、第二布线层112b和第三布线层112c可通过连接结构140的第一重新分布层142电连接到连接垫122。尽管本示例性实施例中使用的框架的布线结构被例示为包括三个布线层112a、112b和112c以及使三个布线层112a、112b和112c彼此连接的布线过孔113a和113b的形式，但是布线结构中的层数可与上述层数不同，并且可实现各种其他布线结构(见图13)。

绝缘层111a和111b中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层111a和111b中的每个的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film)等)可用作绝缘材料。可选地，热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料(例如，半固化片等)也可用作绝缘材料。在一些示例性实施例中，感光电介质(PID)也可用作绝缘材料。

如上所述，包括布线层112a、112b和112c以及布线过孔113a和113b的布线结构可提供半导体封装件100A的竖直连接路径，并且用于使半导体芯片120的连接垫122重新分布。布线层112a、112b和112c中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层112a、112b和112c可根据相应的层的设计执行各种功能。例如，布线层112a、112b和112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，布线层112a、112b和112c可包括过孔垫、布线垫、电连接结构垫等。布线层112a、112b和112c中的每个可通过任意已知的镀覆工艺形成，并且可包括种子层和导体层。布线层112a、112b和112c中的每个的厚度可大于第一重新分布层142的厚度。

如图9中所示，第一布线层112a可凹入到第一绝缘层111a中。如上所述，当第一布线层112a凹入到第一绝缘层111a中时，使得在第一绝缘层111a的下表面和第一布线层112a的下表面之间具有台阶，可防止包封剂130的材料渗出而污染第一布线层112a的现象。

布线过孔113a和113b可使形成在不同层上的布线层112a、112b和112c彼此电连接，结果在框架110中形成电路径。布线过孔113a和113b中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线过孔113a和113b中的每个可以是利用导电材料填充的填充型过孔，或者可以是导电材料可沿着通路孔中的每个的壁形成的共形型过孔。此外，布线过孔113a和113b中的每个可具有锥台形状。布线过孔113a和113b中的每个可通过镀覆工艺形成，并且可包括种子层和导体层。

当形成用于第一布线过孔113a的孔时，第一布线层112a的垫中的一些可用作阻挡件。因此，在工艺中可以有利的是第一布线过孔113a中的每个具有上端的宽度大于下端的宽度的锥台形状。在这种情况下，第一布线过孔113a可与第二布线层112b的垫图案一体化。此外，当形成用于第二布线过孔113b的孔时，第二布线层112b的垫中的一些可用作阻挡件。因此，与第一布线过孔113a类似，在工艺中可以有利的是第二布线过孔113b中的每个具有上端的宽度大于下端的宽度的锥台形状。在这种情况下，第二布线过孔113b可与第三布线层112c的垫图案一体化。另外，尽管附图中未示出，但在一些示例性实施例中，为了阻挡电磁波或散热，可在框架110的腔110H的壁上设置金属层(未示出)。金属层(未示出)可围绕半导体芯片120。

半导体芯片120可以是按照数百至数百万个或更多的数量的元件集成在单个芯片中而提供的集成电路(IC)。在这种情况下，IC可以是例如诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片，但不限于此。IC可以是电源管理IC(PMIC)、诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片或者诸如模拟数字转换器、专用集成IC(ASIC)等的逻辑芯片。

半导体芯片120可以是处于裸态(没有形成单独的凸块或重新分布层)的集成电路。然而，半导体芯片120不限于此，并且如果需要，半导体芯片120可以是封装型IC。集成电路可在有效晶圆的基础上形成。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接垫122可使半导体芯片120电连接到其他组件。连接垫122中的每个的材料可以是诸如铝(Al)等的导电材料。使连接垫122暴露的钝化层123可形成在主体121上，并且钝化层123可以为氧化物层、氮化物层等或者氧化物层和氮化物层的双层。绝缘层(未示出)等还可设置在其他需要的位置。另外，半导体芯片120的有效表面指的是半导体芯片120的其上设置有连接垫122的表面，并且半导体芯片120的无效表面指的是半导体芯片120的与有效表面背对的表面。在这种情况下，当钝化层123形成在半导体芯片120的有效表面上时，可基于钝化层123的最下表面确定半导体芯片120的有效表面的位置关系。

包封剂130可包封框架110和半导体芯片120，并且可填充腔110H的至少一部分。包封剂130可利用绝缘材料形成，并且包封剂130可仅包括包封半导体芯片120的包封区域131。然而，如上所述，当形成第二重新分布层152时，绝缘层132可被附加地引入到包封剂130中以改善包封区域131的被损坏的表面。包封区域131的绝缘材料可以为例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF、FR-4、BT等)。此外，可使用诸如环氧塑封料(EMC)的模制材料或者感光材料(即，感光包封剂(PIE))作为绝缘材料。在一些示例性实施例中，诸如热固性树脂或热塑性树脂的绝缘树脂浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料和/或无机填料中的材料也可用作绝缘材料。

包封剂130的绝缘层132可利用与包封区域131的材料相同或类似的材料形成，并且可包括不透明或半透明树脂，以确保标记M的可见性。在一些示例性实施例中，当没有引入绝缘层132时，标记M可形成在包封区域131上。因此，在这种情况下，包封区域131可利用不透明或半透明树脂形成(见图14)。

第二重新分布层152可设置在绝缘层132上。与第一重新分布层142以及布线层112a、112b和112c类似，第二重新分布层152也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布层152可根据设计执行各种功能。例如，第二重新分布层152可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，第二重新分布层152可包括过孔垫、布线垫、电连接结构垫等。第二重新分布层152可通过任意已知的镀覆工艺形成，并且可包括种子层和导体层。

第二重新分布(RDL)过孔153可使第二重新分布层152和布线结构的第三布线层112c通过开口130h彼此电连接。与第二重新分布层152类似，第二重新分布过孔153中的每个也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布过孔153中的每个可以是利用导电材料填充的填充型过孔，或者可以是导电材料可沿着通路孔中的每个的壁形成的共形型过孔。此外，第二重新分布过孔153中的每个可具有锥台形状。第二重新分布过孔153中的每个可通过镀覆工艺形成，并且可包括种子层和导体层。

连接结构140可被构造为使半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个连接垫122可通过连接结构140重新分布，并且可根据功能通过电连接金属件180物理连接或电连接到外部。如上所述，虽然示出了连接结构140包括两个绝缘层141、两个第一重新分布层142以及两个第一重新分布过孔143的形式，但是在其他示例性实施例中，连接结构140可实现为单层或者可实现为比上述的层数多的层数。

绝缘层141中的每个的材料可以是绝缘材料。这里，绝缘材料可以为PID。在这种情况下，可通过光刻过孔(photo-via)引入精细的节距，因此，半导体芯片120的数十至数百万个连接垫122可被非常有效地重新分布。

第一重新分布层142可使半导体芯片120的连接垫122重新分布，以使连接垫122电连接到电连接金属件180。第一重新分布层142中的每个的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布层142也可根据设计执行各种功能。例如，第一重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，第一重新分布层142可包括过孔垫、电连接结构垫等。

第一重新分布过孔143可使形成在不同层上的第一重新分布层142彼此电连接，并且具体地，可用于使半导体芯片120的连接垫122与第一重新分布层142彼此电连接。当半导体芯片120为裸片时，第一重新分布过孔143可与连接垫122物理接触。第一重新分布过孔143中的每个的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布过孔143中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔中的每个的壁形成。此外，第一重新分布过孔143中的每个也可具有锥台形状。

钝化层160和190可设置为用于保护半导体封装件免受外部物理损坏或化学损坏的层。详细地，可设置位于下层上的钝化层160(在下文中，称为“第一钝化层”)以保护连接结构140，并且可设置位于上层上的钝化层190(在下文中，称为“第二钝化层”)以保护第二重新分布层152。与第二钝化层190类似，第一钝化层160可具有使最下第一重新分布层142的至少部分敞开的开口160h。第一钝化层160可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第一钝化层160可利用ABF形成，但不限于此，第一钝化层160可利用PID形成。另一方面，在本示例性实施例中使用的第二钝化层190可利用诸如PID的透明树脂形成。

凸块下金属层170可用于提高电连接金属件180的连接可靠性。也就是说，凸块下金属层170可提高根据本示例性实施例的半导体封装件100A的板级可靠性。凸块下金属层170的数量可以为数十至数万个。各个凸块下金属层170可通过贯穿第一钝化层160的开口160h连接到第一重新分布层142。凸块下金属层170可通过任意已知的金属化方法使用金属形成，但不限于此。

电连接金属件180可被构造为将半导体封装件100A物理连接或者电连接到外部。例如，半导体封装件100A可通过电连接金属件180安装在电子装置的主板上。电连接金属件180中的每个可利用低熔点金属(诸如，锡(Sn)或包括锡(Sn)的合金)形成。更详细地，电连接金属件180中的每个可利用焊料等形成。然而，这仅是示例，并且电连接金属件180中的每个的材料不被具体地限制于此。电连接金属件180中的每个可以是垫、焊球、引脚等。电连接金属件180可形成为多层结构或单层结构。当电连接金属件180形成为多层结构时，电连接金属件180可包括铜(Cu)柱和焊料。当电连接金属件180形成为单层结构时，电连接金属件180可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接金属件180不限于此。电连接金属件180的数量、间距、布置形式等没有具体地限制，而是本领域技术人员可根据设计细节进行充分地修改。例如，电连接金属件180可根据连接垫122的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。

电连接金属件180中的至少一个可设置在扇出区域中。扇出区域指的是不与设置有半导体芯片120的区域重叠的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。

图12A至图12F是用于描述制造根据本公开中的示例性实施例的半导体封装件的方法的主要工艺的截面图。

参照图12A，可在粘合膜210上设置半导体芯片120和具有腔110H(半导体芯片120容纳在腔110H中)的框架110，并且可形成包封半导体芯片120的包封区域131。

如上所述，在本示例性实施例中使用的框架110可包括布线结构以及第一绝缘层111a和第二绝缘层111b，并且布线结构可包括三个布线层112a、112b和112c以及使三个布线层112a、112b和112c彼此连接的布线过孔113a和113b。第一粘合膜210可附着到第一绝缘层111a的下侧。例如，第一粘合膜210可以是包括环氧树脂的带等。可将半导体芯片120安装在框架110的腔110H中，并且可使用合适的包封材料形成包封半导体芯片120的包封区域131。包封区域131可延伸到框架110的上表面以覆盖第三布线层112c。

然后，参照图12B，可将第二粘合膜220附着到包封区域131的上表面，可去除第一粘合膜，然后，可在第一粘合膜被去除的表面上形成连接结构140。

可通过层压方法、涂覆方法形成绝缘层141、在绝缘层141中形成通路孔并且通过电镀或无电镀覆形成第一重新分布层142和第一重新分布过孔143而形成连接结构140。当PID用作绝缘层的材料时，可通过使用光刻法按照精细的节距形成通路孔。

然后，如图12C中所示，可去除第二粘合膜220，并且可在包封区域131的去除了第二粘合膜220的表面上形成绝缘层132。

在本示例性实施例中，绝缘层132可与包封区域131一起设置为包封剂130。如上所述，包封区域131可能具有这样的表面状态：在包封半导体芯片120之后，在形成连接结构140的工艺以及在去除第二粘合膜220的工艺中，难以实现诸如第二重新分布层152的精细电路。为了解决这样的问题，可在包封区域131的表面上附加形成绝缘层132，并且可在绝缘层132的上表面上顺利地形成第二重新分布层152(见图12F)。

另外，绝缘层132可利用不透明或半透明树脂形成，以在随后的工艺中形成标记。在一些示例性实施例中，绝缘层132可利用有色的绝缘树脂形成以确保足够的可见性。例如，绝缘层132可利用诸如有色(例如，黑色)ABF的热固性树脂形成。包封区域131还可利用与绝缘层132的材料类似的材料形成。

然后，参照图12D，可形成使框架110的第三布线层112c的至少部分敞开的开口130h。

可根据包封剂130(即，包封区域131和绝缘层132)的材料选择对开口130h进行钻孔的方法，例如，当包封剂130为非感光绝缘层(诸如，ABF)时，可将第三布线层112c用作阻挡层通过激光钻孔形成开口130h。在形成开口130h之后，可对包封剂130的材料执行清洁。例如，当包封剂130是非感光绝缘层(诸如，ABF)时，可通过去污工艺来清洁包封剂130的材料。

然后，参照图12E，可在包封剂130(即，绝缘层132)的表面上形成标记M。

在本工艺中形成的标记M可具有雕刻部CP以表示识别信息。如图11中所示，标记M可以为2D条码。标记M可设置在绝缘层132的上表面上的没有形成第二重新分布层152的区域中，并且可将布莱叶盲文型或者马赛克型标记设置为多个雕刻部CP，以表示期望的识别信息。如上所述，形成在利用不透明树脂形成的绝缘层132上的标记M可基于由于雕刻部CP引起的反射量的差异而包括期望的识别信息。

可通过激光工艺形成构成标记M的雕刻部CP。本工艺与前一工艺中形成开口130h的激光钻孔连续地实现，从而可在不使用附加设备的情况下执行形成标记M的工艺(即使需要调节光束尺寸)。在本示例性实施例中，虽然标记M可形成在绝缘层132上，但是当没有引入绝缘层132时，标记M可直接形成在包封区域131的表面上。

然后，参照图12F，可在包封剂130上形成第二重新分布层152，并且可形成钝化层190。

可通过镀覆工艺在绝缘层132上形成第二重新分布层152。在该工艺中，可在开口130h中形成第二重新分布过孔153，以使第二重新分布层152和第三布线层112c彼此连接。另外，可在包封剂130上形成第二钝化层190以覆盖第二重新分布层。即使第二钝化层190也覆盖标记M，但是第二钝化层190可包括具有透明性的树脂(例如，PID树脂)，因此可确保标记M的可见性。

然后，如果需要，可通过任意已知的方法在连接结构140上形成第一钝化层160、凸块下金属层170、电连接金属件180等。另外，可以以面板级执行该系列工艺。在这种情况下，当执行切割工艺时，可通过执行一次工艺来制造多个半导体封装件100A。

图13是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图。

参照图13，可理解的是，除了与标记M相关的部分和框架110的布线结构之外，根据本示例性实施例的半导体封装件100B具有与图9至图11中所示的结构类似的结构。除非另外明确地描述，否则可参照图9至图11中示出的半导体封装件100A的相同或类似的组件的描述来理解根据本示例性实施例的组件。

与前一示例性实施例不同，本示例性实施例中使用的标记M可具有以比绝缘层132的厚度大的深度d形成的雕刻部CP。详细地，雕刻部CP可穿过绝缘层而形成在包封区域的表面上。换句话说，雕刻部CP可雕刻在绝缘层和包封区域中。另外，为了确保标记的足够的可见性，可形成钝化层190的附加的开口(第二开口h2)，从而使形成标记M的区域暴露。因此，本示例性实施例中使用的钝化层190可包括使标记M暴露的第二开口h2以及用于层叠封装的第一开口h1。

在本示例性实施例中使用的框架110可具有与上述框架110的结构不同的结构，并且框架110的布线结构可因此而改变。详细地，框架110可包括：第一绝缘层111a；第一布线层112a，设置在第一绝缘层111a的一个表面上；第二布线层112b，设置在第一绝缘层111a的另一表面上；第二绝缘层111b，设置在第一绝缘层111a的一个表面上并覆盖第一布线层112a的至少部分；第三布线层112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌有第一布线层112a的一个表面背对的另一表面上；第三绝缘层111c，设置在第一绝缘层111a的另一表面上并覆盖第二布线层112b的至少部分；第四布线层112d，设置在第三绝缘层111c的与第三绝缘层111c的嵌有第二布线层112b的一个表面背对的另一表面上；第一布线过孔113a，贯穿第一绝缘层111a并且使第一布线层112a和第二布线层112b彼此电连接；第二布线过孔113b，贯穿第二绝缘层111b并且使第一布线层112a和第三布线层112c彼此电连接；以及第三布线过孔113c，贯穿第三绝缘层111c并且使第二布线层112b和第四布线层112d彼此电连接。由于在本示例性实施例中使用的框架110具有更多数量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140的第一重新分布层142。

第一绝缘层111a的厚度可大于第二绝缘层111b的厚度和第三绝缘层111c的厚度。第一绝缘层111a可基本上相对厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c，以形成更多数量的布线层112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括诸如玻璃纤维的芯材料、无机填料和绝缘树脂的半固化片，并且第二绝缘层111b和第三绝缘层111c可以是包括无机填料和绝缘树脂的ABF或PID。然而，第一绝缘层111a以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似地，贯穿第一绝缘层111a的第一布线过孔113a的直径(例如，平均直径)可大于贯穿第二绝缘层111b的第二布线过孔113b的直径(例如，平均直径)和贯穿第三绝缘层111c的第三布线过孔113c的直径(例如，平均直径)。此外，第一布线过孔113a可具有沙漏形形状或圆柱形形状，并且第二布线过孔113b和第三布线过孔113c可具有方向彼此相反的锥台形状。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d中的每个的厚度可大于第一重新分布层142的厚度。

图14是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图。

参照图14，可理解的是，除了根据本示例性实施例的半导体封装件100C不包括框架并因此布线结构113的形式和标记M的位置与图9至图11中示出的布线结构的形式和标记的位置不同之外，根据本示例性实施例的半导体封装件100C具有与图9至图11中示出的结构类似的结构。除非另外明确地描述，否则可参照图9至图11中示出的半导体封装件100A的相同或类似的组件的描述来理解根据本示例性实施例的组件。

根据本示例性实施例的半导体封装件100C不使用包括布线结构的框架。也就是说，在本示例性实施例中使用的布线结构113可在不使用框架的情况下连接到连接结构140的第一重新分布层142，并且可具有其在包封剂130的厚度方向上延伸的形式。例如，布线结构113可以是金属柱。此外，包封剂130不包括绝缘层，并且可仅包括包封半导体芯片120的包封区域。第二重新分布层152可形成在包封剂130的表面上并且连接到布线结构113。在本示例性实施例中使用的标记M可包括直接形成在包封剂130的表面上而不直接形成在单独的绝缘层上的雕刻部CP。因此，包封剂130可利用非透明树脂(即，不透明或半透明树脂)形成，并且如上所述，钝化层190可利用透明树脂形成。

本公开的精神的范围可应用于其他封装件结构。例如，本公开的精神的范围可应用于具有各种结构的半导体封装件，诸如省略了布线结构和第二重新分布层的半导体封装件，其中，钝化层(最外层)可利用透明树脂形成并且包封剂在钝化层中的表面可被处理以提供标记，从而确保标记的可见性。

如上所述，根据本公开中的示例性实施例，当使用透明的钝化层时，可通过雕刻位于钝化层的下方的包封剂(或者位于包封剂的表面上的绝缘层)形成识别标记，以确保识别标记的可见性。这样的雕刻工艺可与形成背侧重新分布层(即，第二重新分布层)的工艺(例如，使用激光钻通路孔的工艺)一起容易地实现。

虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变形。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：

连接结构，具有彼此背对的第一表面和第二表面并且包括第一重新分布层；

半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述第一重新分布层的连接垫；

包封剂，设置在所述连接结构的所述第一表面上，包封所述半导体芯片，并且包括不透明或半透明树脂；

标记，表示识别信息并且雕刻在所述包封剂中；以及

第一钝化层，设置在所述包封剂上并且包括透明树脂。

2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括布线结构和第二重新分布层，所述布线结构连接到所述第一重新分布层并且在所述包封剂的厚度方向上延伸，所述第二重新分布层设置在所述包封剂上并且连接到所述布线结构。

3.根据权利要求2所述的半导体封装件，其中，所述包封剂包括包封所述半导体芯片的包封区域和设置在所述包封区域上的绝缘层，并且

所述第二重新分布层设置在所述绝缘层上，并且所述标记雕刻在所述绝缘层中。

4.根据权利要求3所述的半导体封装件，其中，所述标记的雕刻深度小于所述绝缘层的厚度。

5.根据权利要求3所述的半导体封装件，其中，所述标记雕刻在所述绝缘层和所述包封区域中。

6.根据权利要求3所述的半导体封装件，其中，所述包封区域和所述绝缘层包括相同的树脂。

7.根据权利要求2所述的半导体封装件，所述半导体封装件还包括框架，所述框架设置在所述连接结构的所述第一表面上并且具有其中容纳所述半导体芯片的腔，

其中，所述布线结构贯穿所述框架。

8.根据权利要求7所述的半导体封装件，所述半导体封装件还包括重新分布过孔，所述重新分布过孔贯穿所述包封剂的延伸区域并且使所述第二重新分布层和所述布线结构彼此连接，

其中，所述包封剂的所述延伸区域覆盖所述框架的上表面。

9.根据权利要求2所述的半导体封装件，其中，所述第一钝化层包括使所述第二重新分布层的一部分暴露的第一开口。

10.根据权利要求9所述的半导体封装件，其中，所述第一钝化层包括使所述标记暴露的第二开口。

11.根据权利要求2所述的半导体封装件，其中，所述布线结构包括贯穿所述包封剂的上表面和下表面的金属柱。

12.根据权利要求2所述的半导体封装件，其中，所述标记和所述第二重新分布层彼此间隔开。

13.根据权利要求1所述的半导体封装件，其中，所述第一钝化层包括感光电介质(PID)。

14.根据权利要求1所述的半导体封装件，其中，所述连接结构还包括绝缘层，所述绝缘层上形成有所述第一重新分布层，并且

所述第一钝化层和所述绝缘层包括感光电介质。

15.根据权利要求1所述的半导体封装件，其中，所述标记包括二维(2D)条码。

16.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：

第二钝化层，设置在所述连接结构的所述第二表面上并且具有使所述第一重新分布层的区域暴露的开口；

凸块下金属层，设置在所述第二钝化层的所述开口中并且连接到所述第一重新分布层的被暴露的所述区域；以及

电连接金属件，设置在所述凸块下金属层上并且电连接到所述第一重新分布层。

17.一种半导体封装件，所述半导体封装件包括：

连接结构，具有彼此背对的第一表面和第二表面，并且包括第一重新分布层；

半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述第一重新分布层的连接垫；

框架，设置在所述连接结构的所述第一表面上并且具有其中容纳所述半导体芯片的腔；

布线结构，连接到所述第一重新分布层并且贯穿所述框架；

包封剂，设置在所述连接结构的所述第一表面上，包封所述半导体芯片，并且包括不透明或半透明树脂；

第二重新分布层，设置在所述包封剂的上表面的第一区域上并且连接到所述布线结构；

标记，表示识别信息并且雕刻在所述包封剂的所述上表面的第二区域中；以及

钝化层，设置在所述包封剂的所述上表面上以覆盖所述第二重新分布层，并且所述钝化层包括透明树脂。

18.根据权利要求17所述的半导体封装件，其中，所述钝化层包括感光电介质，并且所述包封剂包括热固性树脂。

19.根据权利要求17所述的半导体封装件，其中，所述钝化层包括使所述第二重新分布层的一部分暴露的第一开口。

20.根据权利要求19所述的半导体封装件，其中，所述钝化层包括使所述标记暴露的第二开口。

Images