CN111180411B - 半导体封装件 - Google Patents

Abstract

本发明提供一种半导体封装件，所述半导体封装件可包括连接结构，所述连接结构包括一个或更多个重新分布层。半导体芯片设置在所述连接结构上并具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有电连接到所述重新分布层的连接垫。包封剂设置在所述连接结构上并覆盖所述半导体芯片的所述无效表面的至少一部分。导体图案层嵌在所述包封剂中使得所述导体图案层的一个暴露表面从所述包封剂暴露。金属层设置在所述包封剂上并覆盖所述导体图案层的所述一个暴露表面。

Description

半导体封装件

本申请要求于2018年11月9日在韩国知识产权局提交的第10-2018-0137526号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种半导体封装件，例如，一种能够将电连接结构延伸到其中设置有半导体芯片的区域的外部的扇出型半导体封装件。

背景技术

近年来，与半导体芯片相关的技术发展的一个主要趋势是减小组件的尺寸。因此，在封装领域，根据对小的半导体芯片等激增的需求，已做出努力来实现大量引脚并且具有小尺寸。

为了满足这种需要，一种提出的半导体封装件技术是扇出型半导体封装件。扇出型半导体封装件可使电连接结构重新分布到设置有半导体芯片的区域的外部，从而在保持小尺寸的同时能够实现大量的引脚。

发明内容

本公开的一方面在于提供一种半导体封装件，所述半导体封装件可具有优异的散热特性和可靠性，可具有翘曲控制效果和电磁屏蔽效果，并且可改善半导体芯片的良率。

本公开的一方面在于将一种散热结构引入用于包封半导体芯片的包封剂中，所述散热结构的至少一部分嵌在包封剂中。

根据本公开的一方面，一种半导体封装件包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在所述连接结构上并具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有电连接到所述重新分布层的连接垫；以及包封剂，设置在所述连接结构上并覆盖所述半导体芯片的所述无效表面的至少一部分。导体图案层嵌在所述包封剂中使得所述导体图案层的一个暴露表面从所述包封剂暴露，并且金属层设置在所述包封剂上并覆盖所述导体图案层的所述一个暴露表面。

根据本公开的另一方面，一种半导体封装件包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在所述连接结构上并具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有电连接到所述重新分布层的连接垫；第一包封剂，设置在所述连接结构上并覆盖所述半导体芯片的所述无效表面的至少一部分；以及第二包封剂，设置在所述第一包封剂上并覆盖所述第一包封剂。散热结构设置在所述第二包封剂上并至少部分地嵌在所述第二包封剂中。

根据本公开的另一方面，一种半导体封装件包括：半导体芯片，具有有效表面和与所述有效表面背对的无效表面，所述有效表面包括设置在其上的连接垫；包封剂，覆盖所述半导体芯片的所述无效表面的至少一部分；以及散热结构，设置在所述包封剂上。所述散热结构的面对所述包封剂的表面包括突出到所述包封剂中的多个导体图案。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图。

图2是示出电子装置的示例的示意性透视图。

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。

图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的示意性截面图。

图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的示意性截面图。

图7是示出扇出型半导体封装件的示意性截面图。

图8是示出扇出型半导体封装件安装在电子装置的主板上的示意性截面图。

图9是示出半导体封装件的示例的示意性截面图。

图10是沿着线I-I'截取的图9的半导体封装件的示意性平面图。

图11、图12和图13是示出图9的半导体封装件的示例制造过程的示意图。

图14示意性示出扇出型半导体封装件的另一示例。

图15示意性示出扇出型半导体封装件的另一示例。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。为了清楚起见，可夸大或缩小附图中元件的形状和尺寸。

电子装置

图1是示意性示出电子装置系统的示例性实施例的框图。

参照附图，电子装置1000可包括主板1010。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030以及其他组件1040。它们也可通过各种信号线1090与稍后将描述的其他组件组合。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片，诸如模数转换器、专用IC(ASIC)等；等等，但不限于此，而是可包括其他类型的芯片相关组件。这些芯片相关组件1020可彼此组合。

网络相关组件1030可包括根据以下的协议操作的组件：Wi-Fi(IEEE 802.11族等)、WiMAX(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G协议、4G协议和5G协议以及作为以后指定的任意其他无线协议和有线协议，但不限于此，而是还可包括任意其他各种无线标准或协议或者有线标准或协议。网络相关组件1030也可与芯片相关组件1020组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷冷凝器(MLCC)，但不限于此，而是可包括用于各种其他目的的其他无源组件。除了与芯片相关组件1020和/或网络相关组件1030组合之外，其他组件1040还可彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等，但不限于此，而是可根据电子装置1000的类型而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板电脑、膝上型电脑、上网本、电视机、视频游戏机、智能手表、汽车组件等，但不限于此，而是可以是处理数据的任意其他电子装置。

图2是示意性示出电子装置的示例性实施例的透视图。

参照附图，半导体封装件可应用于如上所述的各种电子装置以用于各种目的。例如，诸如主板的印刷电路板1110可包括在智能电话1100的主体1101中。此外，各种组件1120可物理连接和/或电连接到印刷电路板1110。另外，可物理连接和/或电连接到印刷电路板1110或者可不物理连接和/或电连接到印刷电路板1110的其他组件(诸如，相机1130)可容置在主体1101内。组件1120中的一部分可以是芯片相关组件，例如但不限于半导体封装件1121。电子装置不必局限于智能电话1100，而是可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片可具有集成在其中的许多微电子电路，但半导体芯片本身不必然用作半导体的成品，并且半导体芯片可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法按照原样被使用，而是可被封装并且在这样的封装件状态下用作电子装置等。

考虑到电连接，半导体封装件可在例如其中半导体芯片和电子装置的主板之间的电路宽度存在差异的情况下使用。具体地，对于半导体芯片，连接垫(pad，或称为“焊盘”)的尺寸和连接垫之间的间距非常小和窄，而组件安装垫的尺寸和组件安装垫之间的间距分别比半导体芯片的规格大得多和宽得多。因此，由于难以将半导体芯片直接安装在这样的主板上，因此存在对于可缓解半导体芯片和主板之间的电路宽度的差异的封装技术的需要。

通过这样的封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示意性示出扇入型半导体封装件在被封装之前和封装之后的状态的截面图。

图4是示意性示出扇入型半导体封装件的封装工艺的截面图。

参照附图，半导体芯片2220可以是处于裸态的集成电路(IC)。主体2221可包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接垫2222可包括形成在主体2221的一个表面上的诸如铝(Al)等的导电材料。诸如氧化物膜、氮化物膜等的钝化膜2223可形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。此时，由于连接垫2222非常小，因此可能难以将集成电路(IC)安装在即使中等尺寸等级的印刷电路板(PCB)以及电子装置的主板上。

为了使连接垫2222重新分布，连接结构2240可按照半导体芯片2220的尺寸形成在半导体芯片2220上。连接结构2240可通过如下方法制备：用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接垫2222敞开的通路孔2243h；以及形成布线图案2242和过孔2243。此后，可形成用于保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。例如，可通过一系列工艺形成包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可以是其中半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)布置在元件内部的封装件类型。扇入型半导体封装件可具有良好的电特性，并且可按照相对低的成本生产。因此，智能电话中的许多元件可按照扇入型半导体封装件的形式来制造。具体地，正沿着同时实现小尺寸形式和实现快速的信号传输的方向进行开发。

在扇入型半导体封装件中，由于所有的I/O端子应该设置在半导体芯片的内部，因此可能存在很多空间上的限制。因此，这样的结构可能难以应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于这样的问题，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。即使当半导体芯片的I/O端子的尺寸和间距在重新分布工艺中被增大，它们仍不具有足以直接安装在电子装置的主板上的尺寸和间距。

图5是示意性示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的截面图。

图6是示意性示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的截面图。

参照附图，扇入型半导体封装件2200可构造为使得半导体芯片2220的连接垫2222(即，I/O端子)通过印刷电路板2301再次重新分布，并且安装在印刷电路板2301上的扇入型半导体封装件2200安装在电子装置的主板2500上。此时，焊球2270等可通过底部填充树脂2280固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的印刷电路板2302中，并且半导体芯片2220的连接垫2222(即，I/O端子)可以以嵌入的形式再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上面的，可能会难以在电子装置的主板上直接安装扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后可通过封装工艺安装在电子装置的主板上，或者可以以嵌在印刷电路板中的形式安装在电子装置的主板上。

扇出型半导体封装件

图7是示意性示出扇出型半导体封装件的截面图。

参照附图，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接结构2140重新分布到半导体芯片2120的外部。钝化层2150还可形成在连接结构2140上。凸块下金属层2160还可形成在钝化层2150的开口上。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和布线层2142电连接。

扇出型半导体封装件可通过将I/O端子经由形成在半导体芯片上的连接结构重新分布到半导体芯片的外部而形成。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子应设置在半导体芯片的内部。当元件的尺寸减小时，球的尺寸和节距应减小。因此，可能无法使用标准化的球布局。另一方面，在扇出型半导体封装件中，I/O端子可通过形成在半导体芯片上的连接结构从半导体芯片向外重新分布。尽管半导体芯片的尺寸减小，但仍可按照原样使用标准化的球布局。因此，如稍后描述的，扇出型半导体封装件可在没有使用单独的印刷电路板的情况下安装在电子装置的主板上。

图8是示意性示出扇出型半导体封装件安装在电子装置的主板上的截面图。

参照附图，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。例如，如上所述，扇出型半导体封装件2100可包括位于半导体芯片2120上的连接结构2140，连接结构2140可使连接垫2122重新分布到半导体芯片2120的尺寸的外部的扇出区域。可按照原样使用标准化的球布局，结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。

如上面的，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可制造得比使用印刷电路板的扇入型半导体封装件薄。因此，扇出型半导体封装件可实现小型化和纤薄化。由于扇出型半导体封装件的优异的热性能和电性能，使得其也可适合于移动产品。另外，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的普通的层压封装(POP)类型紧凑，并且可防止由弯曲现象引起的问题。

扇出型半导体封装件可指用于将半导体芯片安装在电子装置的主板等上并且用于保护半导体芯片免受外部冲击的封装件技术，并且可具有与印刷电路板(PCB)(诸如其中嵌有扇入型半导体封装件的印刷电路板)不同的概念，其在规格、用途等方面彼此不同。

在下文中，可参照附图描述具有新颖结构的半导体封装件，其显著减小了半导体芯片和无源组件的安装面积，显著减小了半导体芯片和无源组件之间的电路径，显著减少了诸如起伏和裂纹的工艺缺陷，并且此外，通过激光过孔工艺等容易地将无源组件的电极连接到连接过孔。

图9是示出半导体封装件的示例的示意性截面图。

图10是沿线I-I'截取的图9的半导体封装件的示意性平面图。

根据示例实施例的半导体封装件100A(也可称为封装件100A或扇出型半导体封装件100A)可包括：连接结构140，包括一个或更多个重新分布层142；半导体芯片120，设置在连接结构140上并具有有效表面和与有效表面背对的无效表面，在有效表面上设置有电连接到重新分布层142的连接垫122；包封剂130，设置在连接结构140上并覆盖半导体芯片120的无效表面的至少一部分；以及散热结构180，设置在包封剂130上并且至少部分地嵌在包封剂130中。散热结构180可包括：导体图案层181，嵌在包封剂130中使得导体图案层181的一个表面从包封剂130暴露；以及金属层182，设置在包封剂130和导体图案层181的一个暴露表面上。散热结构180还可包括：导电粘合剂183，设置在金属层182上；以及散热构件184，设置在导电粘合剂183上。

近年来，由于半导体芯片的功能已改善，因此有效地释放从其中产生的热已变得重要。为此目的，通常，产生的热量已经以这样的方式消散：用粘合剂将诸如金属板的散热构件简单地附着到半导体封装件的上部，或者简单地镀覆金属层。在这种情况下，由于散热构件和半导体芯片之间的距离相当大，因此可能存在其中难以获得足够的散热效果的问题。另外，由于散热构件会形成在已制造的半导体封装件上，所以当在形成散热构件的工艺中出现缺陷时，半导体芯片也应被废弃，从而降低了半导体芯片制造工艺的良率。具体地，当简单地附着诸如金属板的散热构件时，利用包封剂或模制材料的粘合力会低，这导致剥离风险的问题。

根据示例实施例的半导体封装件100A可包括设置在包封剂130上并且至少部分地嵌在包封剂130中的散热结构180。散热结构180可包括：导体图案层181，嵌在包封剂130中使得导体图案层181的一个表面从包封剂130暴露或通过包封剂130暴露；以及金属层182，设置在包封剂130和导体图案层181的一个暴露表面上。嵌入的导体图案层181可更靠近半导体芯片120的无效表面(例如，相比于靠近半导体芯片120的有效表面更靠近无效表面)，并且可更可靠地沿向上方向散发从半导体芯片120产生的热。导体图案层181可嵌在包封剂130中以具有良好的粘合性，并且金属层182也可形成为覆盖并接触导体图案层181的通过包封剂130暴露的表面和包封剂130通过导体图案层181暴露的表面，以具有优异的粘合性。

散热结构180还可包括设置在金属层182上的导电粘合剂183和设置在导电粘合剂183上的散热构件184，以更好地散热。在这种情况下，由于导电粘合剂183设置在金属层182而不是包封剂130(包封剂130可利用有机材料形成)上，因此也可发挥更好的粘合性。由于根据示例实施例的半导体封装件100A具有特殊结构的散热结构180，因此与通常的半导体封装件相比，可改善散热效果和可靠性两者。此外，通过布置这样的金属材料，也可改善封装件100A的翘曲问题，并且也具有电磁波屏蔽效果。散热结构180的导体图案层181和金属层182可使用载体等单独制造，使得可仅将良好的产品引入到封装件100A的上部。因此，可改善半导体芯片120制造工艺的良率问题，并且可不影响产品的整个工艺时间。

包封剂130可包括：第一包封剂130a，设置在连接结构140上并覆盖半导体芯片120的至少一部分(诸如，无效表面的至少一部分)；以及第二包封剂130b，设置在第一包封剂130a上并覆盖第一包封剂130a。第一包封剂130a和第二包封剂130b可设置为彼此分开的不同层。在这种情况下，导体图案层181可嵌在第二包封剂130b中，使得导体图案层181的一个暴露表面从第二包封剂130b暴露，并且金属层182可设置在第二包封剂130b上以覆盖导体图案层181的一个暴露表面。可在载体上形成导体图案层181和金属层182，然后可通过将导体图案层181和金属层182在由第二包封剂130b提供覆盖的情况下层压在封装件100A的第一包封剂130a上而引入导体图案层181和金属层182。在这种情况下，由于导体图案层181嵌在第二包封剂130b中并且金属层182在第二包封剂130b的未固化状态下覆盖第二包封剂130b，因此可改善异质材料之间的粘合性以降低界面的剥离风险。另外，第一包封剂130a和第二包封剂130b之间的绝缘树脂的连接可具有更好的粘合效果，并且可进一步改善封装件100A的可靠性。

导体图案层181可包括多个金属图案181P，并且多个金属图案181P的至少一部分可彼此间隔开，并且在距半导体芯片120的无效表面的预定距离处面对半导体芯片120的无效表面。在这种情况下，可通过压花效果在保持优异的散热效果的同时改善粘合性。金属层182可具有单个金属板的形式以提供平坦表面。金属层182可横跨导体图案层181的金属图案181P之间的空间延伸，并可一体地横跨半导体芯片120的无效表面延伸。金属层182在多个导体图案181P之间可接触包封剂130。在这种情况下，可通过导电粘合剂183进一步改善散热构件184的粘合可靠性。导电粘合剂183可包括导热界面材料(TIM)，并且散热构件184可包括金属块。在这种情况下，散热效果可最大化。

导体图案层181可包括与金属层182接触并且嵌在包封剂130中的第一导体层181a和设置在第一导体层181a上并且嵌在包封剂130中的第二导体层181b。第一导体层181a可以是通过诸如金属溅射等的无电镀覆工艺在位于载体上的金属层182的一个表面上形成的种子层，并且第二导体层181b可以是使用第一导体层181a作为种子层通过电镀工艺形成的镀层。因此，第二导体层181b的厚度可比第一导体层181a的厚度厚。如上所述，导体图案层181可以以种子层和镀层颠倒的这样的方式嵌在包封剂130中(例如，当封装件设置在图9中示出的方位上时，种子层可设置在镀层的上方)。

根据示例实施例的半导体封装件100A还可包括框架110，框架110设置在连接结构140上并且具有通孔110H。在这种情况下，半导体芯片120可设置在通孔110H中，使得其有效表面面对连接结构140，并且包封剂130(特别是第一包封剂130a)可覆盖或直接接触框架110的至少一部分并且可填充通孔110H的至少一部分。当设置框架110时，可将更好的刚性引入封装件，并且可有助于确保包封剂130(特别是第一包封剂130a)的厚度均匀性。框架110可包括：绝缘层111，其中形成有通孔110H；第一金属层115a和第二金属层115b，分别设置在绝缘层111的背对的下表面和上表面上；以及第三金属层115c，设置在通孔110H的壁表面上。在这种情况下，可实现更好的散热效果。此外，可进一步增强电磁波屏蔽效果和翘曲改善效果。

如所示出的，根据示例实施例的半导体封装件100A还可包括：钝化层150，设置在连接结构140的下侧并且具有用于分别使重新分布层142中的最下面的重新分布层142的至少一部分敞开或暴露的多个开口；多个凸块下金属160，设置在多个开口上或多个开口中，并且电连接到最下面的重新分布层142；以及多个电连接金属170，设置在钝化层150的下侧并且电连接到多个凸块下金属160。

在下文中，将更详细地描述包括在根据一个示例的半导体封装件100A中的每个构造。

框架110可根据绝缘层111的特定材料进一步改善封装件100A的刚性，并且可起到确保第一包封剂130a的厚度均匀性的作用。框架110可具有穿过绝缘层111的通孔110H。根据需要，半导体芯片120可设置在通孔110H中，并且无源组件(未示出)可设置在一起(例如，在具有半导体芯片120的通孔110H中或者在框架110中的不同通孔中)。通孔110H可具有围绕半导体芯片120的壁表面，但是本公开不限于此。金属层115a、115b和115c可分别设置在绝缘层111的下表面和上表面以及通孔110H的壁表面上，并且可彼此连接或直接接触。金属层115a、115b和115c可具有更好的散热效果，并且可进一步增强电磁波屏蔽效果和翘曲改善效果。

绝缘层111的材料没有特别限制。例如，可使用绝缘材料。作为绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中这些树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film)等)。可选地，可使用其中上述树脂与无机填料一起浸在诸如玻璃纤维、玻璃布、玻璃织物等的芯材料中的材料(例如，半固化片等)。

金属层115a、115b和115c可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的金属材料形成。根据需要，金属层115a、115b和115c可电连接到重新分布层142的接地图案和/或电力图案，以执行接地图案和/或电力图案的功能。

半导体芯片120可以是其中数百至数百万个器件集成在一个芯片中的集成电路(IC)。在这种情况下，集成电路可以是应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器等，但不限于此，集成电路可以是电源管理集成电路(PMIC)，或者可以是：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；逻辑芯片，诸如模数转换器、专用IC(ASIC)等。

半导体芯片120可以是处于其中没有形成单独的凸块或布线层的裸态的集成电路。本公开不限于此，并且根据需要，可以是封装型集成电路。集成电路可基于有源晶圆形成。在这种情况下，可使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为半导体芯片120的主体121的基体材料。各种电路可形成在主体121中。连接垫122可用于将半导体芯片120电连接到其他组件，并且诸如铝(Al)的导电材料可用作其形成材料而没有任何特别限制。使连接垫122暴露的钝化膜123可形成在主体121上。钝化膜123可以是氧化物膜或氮化物膜等，或者可以是氧化物膜和氮化物膜的双层。绝缘膜(未示出)等可进一步设置在其他适当的位置。另外，在半导体芯片120中，其上设置有连接垫122的表面可成为有效表面，并且与其背对的表面可成为无效表面。此时，当钝化膜123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化膜123的最下面的表面确定位置关系。

第一包封剂130a可包封框架110和半导体芯片120，并且也可填充通孔110H的至少一部分。第一包封剂130a可包括绝缘材料。绝缘材料的示例可包括诸如热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者包括上述材料与诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、BT树脂等)。另外，可使用已知的模制材料，诸如EMC。此外，根据需要，可使用感光材料，例如感光包封剂(PIE)。根据需要，可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂与诸如无机填料和/或玻璃纤维、玻璃布、玻璃织物等的芯材料浸渍的材料。

第二包封剂130b还可提供位于封装件100A的背侧上的绝缘层，并且可在其中嵌入导体图案层181。第二包封剂130b也可包括绝缘材料。绝缘材料的示例可包括诸如热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者包括上述材料与诸如无机填料的增强材料的树脂(具体地ABF、FR-4、BT树脂等)。此外，根据需要，可使用感光材料，例如感光介电(PID)材料。根据需要，可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂与诸如无机填料和/或玻璃纤维、玻璃布、玻璃织物等的芯材料浸渍的材料。第二包封剂130b可利用与第一包封剂130a相同的材料形成，或者可利用不同的材料形成。第一包封剂130a和第二包封剂130b可设置为彼此分开的不同层，并且可彼此分开。

连接结构140可使半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个连接垫122可通过连接结构140重新分布。连接垫122根据其功能通过电连接金属170可物理连接到外部和/或可电连接到外部。连接结构140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及连接过孔143，穿透绝缘层141并使连接垫122和重新分布层142电连接。绝缘层、重新分布层、连接过孔和连接垫的数量可多于或少于附图中所示的绝缘层、重新分布层、连接过孔和连接垫的数量。

作为绝缘层141的材料，可使用绝缘材料。在这种情况下，感光介电(PID)材料可用作绝缘材料。在这种情况下，可通过光过孔工艺引入精细节距。如在通常情况下那样，可非常有效地使半导体芯片120中的数十到数百个连接垫122重新分布。多个绝缘层141可彼此有边界，或者它们之间的边界可能不清楚。

可使重新分布层142重新分布以将半导体芯片120的连接垫122电连接到电连接金属170。作为用于形成重新分布层142的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。根据期望的设计，重新分布层142也可执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。接地(GND)图案和电力(PWR)图案可以是相同的图案。另外，重新分布层142可包括各种类型的过孔垫、电连接金属垫等。重新分布层142可通过镀覆工艺形成，并且可包括种子层和导体层。

连接过孔143可将形成在不同层上的重新分布层142电连接，并且可将半导体芯片120的连接垫122电连接到重新分布层142。当半导体芯片120是裸片时，连接过孔143可与连接垫122物理接触。作为用于形成连接过孔143的材料，可使用金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。连接过孔143可包括信号过孔、电力过孔、接地过孔等。电力过孔和接地过孔可以是相同的过孔。连接过孔143也可以是用金属材料填充的填充型过孔，或者可以是其中金属材料沿通路孔的壁表面形成的共形型过孔。此外，连接过孔143可具有锥形形状。连接过孔143也可使用镀覆工艺形成，并且可包括种子层和导体层。

钝化层150可以是用于保护连接结构140免受外部物理损坏或化学损坏等的附加结构。钝化层150可包括热固性树脂。例如，钝化层150可以是ABF，但不限于此。钝化层150可具有用于使重新分布层142中的最下面的重新分布层142的至少一部分敞开或暴露的开口。开口的数量可在数十至数万或者更多或更少的范围内。开口中的每个可由多个孔形成。诸如电容器的表面安装组件可设置在钝化层150的下表面上以电连接到重新分布层142，结果，可电连接到半导体芯片120。尽管附图中未示出，但还可在钝化层150的下表面上设置诸如电容器的单独的表面安装组件(未示出)，并且可通过重新分布层142电连接到连接垫122。

凸块下金属160也可以是附加组件，凸块下金属160改善了电连接金属170的连接可靠性，并因此改善了根据一个示例的扇出型半导体封装件100A的板级可靠性。凸块下金属160可以以数十至数万的数量设置，并且可以以多于或少于该数量的数量设置。每个凸块下金属160可电连接到形成在钝化层150的开口处的敞开的最下面的重新分布层142。凸块下金属160可通过使用已知的导电材料(例如，金属)的已知的金属化方法形成，但不限于此。

电连接金属170也可以是附加组件(用于将半导体封装件100A物理连接和/或电连接到外部的构造)。例如，半导体封装件100A可通过电连接金属170安装在电子装置的主板上。电连接金属170可设置在钝化层150上，并且可分别电连接到凸块下金属160。电连接金属170可包括低熔点金属，例如，锡(Sn)或包括锡(Sn)的合金。更具体地，电连接金属170可利用焊料等形成，但是这可仅是示例实施例，并且材料不特别限于此。

电连接金属170可以是焊盘、焊球、引脚等。电连接金属170可利用多层或单层形成。在利用多层形成的情况下，电连接金属170可包括铜柱和焊料。在利用单层形成的情况下，可包括锡-银焊料或铜，但这可仅是示例而不限于此。电连接金属170的数量、间距、布置类型等没有特别限制，并且技术人员可根据设计规范进行充分修改。例如，根据连接垫122的数量，电连接金属170的数量可在数十至数千的范围内，并且可大于或小于上述范围。

至少一个电连接金属170可设置在扇出区域中。扇出区域可以是除了其中设置有半导体芯片120的区域之外的区域(例如，与半导体芯片120叠置的区域的外部的区域)。扇出型封装件可比扇入型封装件更可靠，可具有许多I/O端子，并且可促进3D互连。另外，可制造比球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等薄的封装件，并且可具有优异的价格竞争力。

导体图案层181可嵌在第二包封剂130b中，以提供能够对封装件100A的背侧执行散热功能的多个金属图案181P。导体图案层181也可包括导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。导体图案层181可通过已知的镀覆工艺形成，并且可包括第一导体层181a(种子层)以及第二导体层181b(镀层)。导体图案层181可形成为相对厚以缩短距半导体芯片120的无效表面的距离。例如，导体图案层181的厚度可比重新分布层142中的每个的厚度大。

金属层182可设置在第二包封剂130b上以提供能够对封装件100A的背侧执行散热功能的金属板。金属层182也可包括导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。金属层182可完全覆盖第二包封剂130b的上表面和暴露的导体图案层181的上表面。

导电粘合剂183可以是可传热的任意材料，而不管材料的类型如何，并且可包括例如导热界面材料(TIM)。散热构件184也可以是具有散热效果的任意材料，并且可包括例如金属块(更具体地，铜块)。为了优异的散热效果，散热构件184可比导电粘合剂183的厚度、金属层182的厚度和导体图案层181的厚度厚。

图11至图13是示出图9的半导体封装件的制造过程的示例的示意图。

参照图11，首先，可制备具有形成在其至少一个表面上的金属层182的载体210。载体210可包括设置在载体210和金属层182之间的离型层(未示出)，以便在与金属层182的界面处更容易剥离。接下来，可使用镀覆工艺在金属层182上形成导体图案层181。导体图案层181可通过以下方法形成：通过诸如金属溅射的无电镀覆工艺形成作为种子层的第一导体层181a；以及通过电解镀覆工艺在第一导体层181a上形成作为实质镀层的第二导体层181b。作为使用的镀覆方法，可使用加成工艺(AP)、半AP(SAP)、改进SAP(MSAP)、封孔工艺(tenting process)等。接下来，可将未固化状态下的ABF等堆叠在金属层182上，使得导体图案层181可嵌在ABF等中，并固化以形成第二包封剂130b。固化工艺可在稍后与第一包封剂130a进行。

参照图12，可将包括具有通孔110H的绝缘层111以及金属层115a、115b和115c的框架110附着在带220上。利用主体121、连接垫122、钝化膜123等形成的半导体芯片120可设置在通孔110H中，并且可以以面朝下的方式附着到带220。可使用未固化状态下的ABF等来覆盖框架110和带220上的半导体芯片120，并形成填充通孔110H的第一包封剂130a。可固化第一包封剂130a。此后，可层压金属层182和被单独制造的用第二包封剂130b覆盖的导体图案层181，使得第一包封剂130a和第二包封剂130b彼此连接。在层压之后，可与第二包封剂130b一起固化第一包封剂130a。

接下来，可去除带220，并且可通过将PID等涂覆到已经去除带220的区域并硬化PID等来形成绝缘层141。在通过光刻工艺形成通路孔之后，可将形成重新分布层142和连接过孔143的操作重复一次、两次或更多次以形成连接结构140。另外，根据需要，可使用ABF等形成钝化层150，并且可在钝化层150中形成一个或更多个开口，并且可通过在镀覆工艺填充开口来形成多个凸块下金属160(参照图13)。

参照图13，然后，可从金属层182剥离载体210。接下来，可使用导热界面材料(TIM)等在金属层182上形成导电粘合剂183，并且可通过导电粘合剂183附着诸如金属块的散热构件184。根据需要，可在钝化层150上形成连接到凸块下金属160的电连接金属170，然后可回流以制造根据上述示例的半导体封装件100A。

图14示意性示出扇出型半导体封装件的另一示例。

参照附图，根据另一示例的半导体封装件100B可具有与根据上述示例的半导体封装件100A中的框架110不同的构造。例如，框架110可包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与其上设置有第一布线层112a的一侧背对的一侧上；第二绝缘层111b，设置在第一绝缘层111a上并覆盖第二布线层112b；以及第三布线层112c，设置在第二绝缘层111b的与其中嵌入有第二布线层112b的一侧背对的一侧上。第一布线层112a和第二布线层112b可电连接到穿过第一绝缘层111a的第一布线过孔113a，并且第二布线层112b和第三布线层112c可电连接到穿过第二绝缘层111b的第二布线过孔113b。第一布线层112a、第二布线层112b和第三布线层112c可根据其功能通过重新分布层142和连接过孔143电连接到连接垫122。框架110可用作具有布线层112a、112b和112c的竖直电连接路径，并且连接结构140的重新分布层142的设计可被简化以促进其纤薄化。此外，可改善由于在形成连接结构140的工艺中出现的缺陷导致的半导体芯片120的良率问题。

绝缘层111a和111b的材料没有特别限制。例如，可使用绝缘材料。作为绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者这些树脂与无机填料混合物或者其中上述树脂与诸如二氧化硅的无机填料浸在诸如玻璃纤维、玻璃布、玻璃织物的芯材料中的树脂(例如，半固化片)。

布线层112a、112b和112c与布线过孔113a和113b一起可以为封装件提供竖直电连接路径，并且可起到使连接垫122重新分布的作用。作为用于形成布线层112a、112b和112c的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层112a、112b和112c可根据层的期望的设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等的各种信号图案，例如，数据信号图案等。接地(GND)图案和电力(PWR)图案可以是相同的图案。布线层112a、112b和112c可包括各种类型的过孔垫等。布线层112a、112b和112c可通过已知的镀覆工艺形成，并且可各自包括种子层和导体层。

布线层112a、112b和112c中的每个的厚度可比重新分布层142中的每个的厚度厚。例如，框架110可具有等于或大于半导体芯片120的厚度的厚度。为了保持刚性，可选择半固化片等作为绝缘层111a和111b的材料，并且布线层112a、112b和112c可相对厚。连接结构140可提供微电路和高密度设计。因此，可选择PID等作为绝缘层141的材料，并且由此获得的重新分布层142的厚度可相对薄。

第一布线层112a可凹入第一绝缘层111a中。以这种方式，在其中第一布线层112a凹入第一绝缘层111a中以在第一绝缘层111a的与连接结构140接触的下表面和第一布线层112a与连接结构140接触的下表面之间具有台阶差的情况下，当半导体芯片120和框架110用第一包封剂130a包封时，可防止形成材料(例如，用于形成第一包封剂130a的材料)渗出而污染第一布线层112a和/或污染第一布线层112a和重新分布层142之间的触点。

布线过孔113a和113b可将形成在不同层上的布线层112a、112b和112c电连接，从而在框架110中形成电路径。作为用于形成布线过孔113a和113b的材料，可使用金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。布线过孔113a和113b可包括信号过孔、电力过孔、接地过孔等。电力过孔和接地过孔可以是相同的过孔。布线过孔113a和113b也可以是用金属材料填充的填充型过孔，或者可以是其中金属材料沿通路孔的壁表面形成的共形型过孔。此外，布线过孔113a和113b可各自具有锥形形状。布线过孔113a和113b也可通过镀覆工艺形成，并且可包括种子层和导体层。

当形成用于第一布线过孔113a的孔时，第一布线层112a的垫的一部分可用作阻挡件。在工艺方面，第一布线过孔113a可具有其中第一布线过孔113a的上表面的宽度比其下表面的宽度宽的锥形形状。在这种情况下，第一布线过孔113a可与第二布线层112b的垫图案一体化。当形成用于第二布线过孔113b的孔时，第二布线层112b的垫的一部分可用作阻挡件。在工艺方面，第二布线过孔113b可具有其中第二布线过孔113b的上表面的宽度比其下表面的宽度宽的锥形形状。在这种情况下，第二布线过孔113b可与第三布线层112c的垫图案一体化。

尽管在附图中未示出，但是出于屏蔽电磁波的目的或为了散热，可在框架110的通孔110H的壁表面上设置金属层(未示出)，并且金属层(未示出)可围绕半导体芯片120。

其他细节可与上面关于根据上述示例的半导体封装件100A描述的细节基本相同，并且将省略其详细描述。

图15示意性示出扇出型半导体封装件的另一示例。

参照附图，根据另一示例的半导体封装件100C可具有与根据上述示例的半导体封装件100A中的框架110不同的构造。例如，框架110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的背对的下表面和上表面上；第二绝缘层111b和第三绝缘层111c，分别设置在第一绝缘层111a的背对的下侧和上侧上并分别覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第二绝缘层111b的与其中嵌入有第一布线层112a的一侧背对的下侧上；第四布线层112d，设置在第三绝缘层111c的与其中嵌入有第二布线层112b的一侧背对的上侧上；第一布线过孔113a，穿透第一绝缘层111a并且将第一布线层112a和第二布线层112b电连接；第二布线过孔113b，穿透第二绝缘层111b并将第一布线层112a和第三布线层112c电连接；以及第三布线过孔113c，穿透第三绝缘层111c并将第二布线层112b和第四布线层112d电连接。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可通过重新分布层142电连接到连接垫122。由于框架110具有相对大量的布线层112a、112b，112c和112d，所以连接结构140可进一步简化。

第一绝缘层111a可比第二绝缘层111b和第三绝缘层111c厚。第一绝缘层111a可相对厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以具有相对更大数量的布线层。以类似的方式，穿透第一绝缘层111a的第一布线过孔113a的高度和平均直径可大于穿透第二绝缘层111b的第二布线过孔113b的高度和平均直径以及穿透第三绝缘层111c的第三布线过孔113c的高度和平均直径。此外，第一布线过孔113a可具有沙漏形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可具有方向彼此相反的锥形形状。布线层112a、112b、112c和112d中的每个的厚度可比重新分布层142的厚度厚(例如，比重新分布层142内设置的布线层的厚度厚)。

其他细节可与关于根据上述一个示例的半导体封装件100A和根据上述另一示例的半导体封装件100B描述的细节基本相同，并且将省略其详细描述。

在本公开中，为了方便起见，下方、下部、下表面等词语用于表示相对于附图的截面的向下方向(在附图的竖直方向上，也称为厚度方向)，而上方、上部、上表面等词语用于表示与其相反的方向。应当理解，表示方向的定义是为了便于解释，权利要求的范围不受这样的方向的描述的特别限制，并且向上方向/向下方向的概念可在任意时间改变。

本公开中的术语“使……连接”或“连接”不仅可以是直接连接，而且也可以是包括通过粘合剂层等的间接连接的概念。另外，术语“电连接的”或“电连接”意思是包括物理连接和物理断开两者的概念。另外，“第一”、“第二”等表述用于将一个组件与另一个组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本发明的精神的情况下，第一组件可被称为第二组件，并且类似地，第二组件可被称为第一组件。

在本公开中，表述“示例实施例”的使用不是全部表示相同的实施例，而是可被提供以用于强调和解释不同的独特特征。然而，上述示例实施例不排除它们可与其他示例实施例的特征组合来实现。例如，尽管在具体示例实施例中的描述可能未在另一示例实施例中描述，但是除非通过其他示例实施例另外地描述或与其他示例实施例相矛盾，否则其可被理解为与另一示例实施例相关的解释。

本公开中使用的术语仅用于说明示例实施例而非意图限制本公开。此时，除非在上下文另外清楚表示，否则单数表述包括复数表述。

作为本公开的各种效果之一，可提供一种半导体封装件，通过引入散热结构，该半导体封装件具有优异的散热特性和可靠性以及翘曲控制、电磁屏蔽效果和改善的半导体芯片的良率。

虽然上面已经示出和描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (17)

1.一种半导体封装件，所述半导体封装件包括：

连接结构，包括一个或更多个重新分布层；

半导体芯片，设置在所述连接结构上并具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有电连接到所述重新分布层的连接垫；

包封剂，包括设置在所述连接结构上并覆盖所述半导体芯片的至少一部分的第一包封剂以及设置在所述第一包封剂上的第二包封剂，所述第一包封剂具有覆盖所述半导体芯片的所述无效表面的至少一部分的第一部分；

多个导体图案层，在与所述半导体芯片的所述无效表面平行的方向上彼此间隔开，所述多个导体图案层中的每个与所述半导体芯片间隔开，并且嵌在所述第二包封剂中使得所述多个导体图案层中的每个的第一表面被所述第二包封剂覆盖并且所述多个导体图案层中的每个的与所述第一表面相对的第二表面从所述第二包封剂暴露；以及

金属层，设置在所述第二包封剂上以与所述第二包封剂的两侧对齐，并完全覆盖所述多个导体图案层的所述第二表面，

其中，所述多个导体图案层中的每个包括：第一导体层，位于所述金属层的下表面上；以及第二导体层，位于所述第一导体层的下方，所述第二导体层的厚度大于所述第一导体层的厚度，

其中，所述多个导体图案层中的位于边缘处的导体图案层与所述第二包封剂的所述两侧间隔开，并且

其中，所述第二包封剂的最大厚度大于所述第一包封剂的所述第一部分的厚度。

2.如权利要求1所述的半导体封装件，其中，所述第一包封剂和所述第二包封剂设置为彼此分开的不同层。

3.如权利要求2所述的半导体封装件，其中，所述金属层接触所述多个导体图案层中的每个的所述第二表面和所述第二包封剂。

4.如权利要求1所述的半导体封装件，其中，所述多个导体图案层中的每个包括彼此间隔开的多个金属图案，并且

所述金属层具有金属板的形式，所述金属板横跨所述多个导体图案层的所述金属图案之间的空间延伸。

5.如权利要求4所述的半导体封装件，其中，所述多个金属图案的至少一部分被设置为在距所述半导体芯片的所述无效表面的预定距离处面对所述半导体芯片的所述无效表面。

6.如权利要求1所述的半导体封装件，所述半导体封装件还包括：

导电粘合剂，设置在所述金属层上；以及

散热构件，设置在所述导电粘合剂上。

7.如权利要求6所述的半导体封装件，其中，所述导电粘合剂包括导热界面材料，并且

所述散热构件包括金属块。

8.如权利要求1所述的半导体封装件，其中，所述多个导体图案层中的每个的厚度比所述重新分布层中的每个的厚度厚。

9.如权利要求1所述的半导体封装件，所述半导体封装件还包括框架，所述框架设置在所述连接结构上并具有通孔，

其中，所述半导体芯片设置在所述通孔中使得所述半导体芯片的所述有效表面面对所述连接结构，并且

所述第一包封剂还覆盖所述框架的至少一部分，并还填充所述通孔的至少一部分。

10.如权利要求9所述的半导体封装件，其中，所述框架包括：绝缘层，所述通孔形成在所述绝缘层中；第一金属层和第二金属层，分别设置在所述绝缘层的背对的表面上；以及第三金属层，设置在所述通孔的壁表面上。

11.如权利要求9所述的半导体封装件，其中，所述框架包括：第一绝缘层，与所述连接结构接触；第一布线层，与所述连接结构接触并嵌在所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与其上设置有所述第一布线层的一侧背对的一侧上；第二绝缘层，设置在所述第一绝缘层上并覆盖所述第二布线层；以及第三布线层，设置在所述第二绝缘层的与其中嵌入有所述第二布线层的一侧背对的一侧上，

其中，所述第一布线层、所述第二布线层和所述第三布线层电连接到所述连接垫。

12.如权利要求9所述的半导体封装件，其中，所述框架包括：第一绝缘层；第一布线层和第二布线层，分别设置在所述第一绝缘层的背对的表面上；第二绝缘层和第三绝缘层，分别设置在所述第一绝缘层的背对的表面上并且分别覆盖所述第一布线层和所述第二布线层；第三布线层，设置在所述第二绝缘层的与其中嵌入有所述第一布线层的一侧背对的一侧上；以及第四布线层，设置在所述第三绝缘层的与其中嵌入有所述第二布线层的一侧背对的一侧上，

其中，所述第一布线层、所述第二布线层、所述第三布线层和所述第四布线层电连接到所述连接垫。

13.如权利要求1所述的半导体封装件，其中，所述半导体封装件是扇出型半导体封装件。

14.一种半导体封装件，所述半导体封装件包括：

连接结构，包括一个或更多个重新分布层；

半导体芯片，设置在所述连接结构上并具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有电连接到所述重新分布层的连接垫；

第一包封剂，设置在所述连接结构上并覆盖所述半导体芯片的至少一部分，所述第一包封剂具有覆盖所述半导体芯片的所述无效表面的至少一部分的第一部分；

第二包封剂，设置在所述第一包封剂上并覆盖所述第一包封剂；以及

散热结构，设置在所述第二包封剂上并至少部分地嵌在所述第二包封剂中，

其中，所述散热结构包括：多个导体图案层，在与所述半导体芯片的所述无效表面平行的方向上彼此间隔开，所述多个导体图案层中的每个与所述半导体芯片间隔开，并且嵌在所述第二包封剂中使得所述多个导体图案层中的每个的第一表面被所述第二包封剂覆盖并且所述多个导体图案层中的每个的与所述第一表面相对的第二表面从所述第二包封剂暴露；金属层，设置在所述第二包封剂上以与所述第二包封剂的两侧对齐，与所述第二包封剂接触，并且完全覆盖所述多个导体图案层中的每个的所述第二表面，

其中，所述多个导体图案层中的每个包括：第一导体层，位于所述金属层的下表面上；以及第二导体层，位于所述第一导体层的下方，所述第二导体层的厚度大于所述第一导体层的厚度，并且

其中，所述第二包封剂的最大厚度大于所述第一包封剂的所述第一部分的厚度。

15.如权利要求14所述的半导体封装件，其中，所述散热结构还包括：导热界面材料，设置在所述金属层上；以及金属块，设置在所述导热界面材料上。

16.一种半导体封装件，所述半导体封装件包括：

半导体芯片，具有有效表面和与所述有效表面背对的无效表面，所述有效表面包括设置在其上的连接垫；

包封剂，包括具有覆盖所述半导体芯片的至少一部分的第一部分的第一包封剂以及设置在所述第一包封剂上的第二包封剂；以及

散热结构，设置在所述第二包封剂上，

其中，所述散热结构的面对所述第二包封剂的表面包括与所述半导体芯片间隔开并且突出到所述第二包封剂中的多个导体图案，

其中，所述散热结构包括金属层，所述金属层具有面对所述半导体芯片的一个表面并且一体地横跨所述半导体芯片的所述无效表面延伸，并且所述金属层在所述第二包封剂上与所述第二包封剂的两侧对齐，并且所述多个导体图案从所述金属层的所述一个表面突出到所述第二包封剂中，

其中，所述多个导体图案中的每个包括：种子层，位于所述金属层的下表面上；以及镀层，位于所述种子层的下方，所述镀层的厚度大于所述种子层的厚度，

其中，所述多个导体图案中的位于边缘处的导体图案与所述第二包封剂的所述两侧间隔开，并且

其中，所述第二包封剂的最大厚度大于所述第一包封剂的所述第一部分的厚度。

17.如权利要求16所述的半导体封装件，其中，所述金属层在所述多个导体图案之间接触所述第二包封剂。