CN1248292C - 半导体器件栅凹槽与n+凹槽自对准加工方法 - Google Patents
半导体器件栅凹槽与n+凹槽自对准加工方法 Download PDFInfo
- Publication number
- CN1248292C CN1248292C CN 02124062 CN02124062A CN1248292C CN 1248292 C CN1248292 C CN 1248292C CN 02124062 CN02124062 CN 02124062 CN 02124062 A CN02124062 A CN 02124062A CN 1248292 C CN1248292 C CN 1248292C
- Authority
- CN
- China
- Prior art keywords
- gaas
- groove
- silicon nitride
- photoresist
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005260 corrosion Methods 0.000 claims abstract description 11
- 230000007797 corrosion Effects 0.000 claims abstract description 11
- 238000003672 processing method Methods 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000005036 potential barrier Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- -1 silicon nitrides Chemical class 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 10
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种半导体器件栅凹槽与N+凹槽自对准加工方法，它涉及半导体器件的工艺制备方法。它采用普通的工艺设备，采用一次光刻、两次腐蚀介质的工艺过程，制造得到栅凹槽自动位于N+凹槽的中心，达到栅凹槽与N+凹槽二者自对准的加工目的。使常规工艺流程中两次光刻、套刻对准简化为一次光刻，降低了工艺难度和降低了加工成本，同时提高了成品率。本发明既能保证半导体器件有较高的击穿电压，又能保证半导体器件有较高的增益、输出功率和工作频率，大大提高了器件的性能。特别适用于大圆片半导体器件的生产制造，可推广应用。
Description
技术领域
本发明涉及一种半导体器件栅凹槽与N+凹槽自对准加工方法，特别适用于砷化镓(GaAs)半导体器件及其单片工艺流程中栅凹槽及N+凹槽的制备。
背景技术
半导体器件中“N+”符号是指半导体材料中的高浓度层，是半导体技术领域中专用技术术语的专用符号。
在砷化镓(GaAs)半导体器件及其单片电路制造中，为了提高器件的击穿电压，增大输出功率，通常采用如下措施：先光刻出较大的N+凹槽窗口，将窗口内砷化镓(GaAs)材料上原有的N+层腐蚀掉，形成一个N+凹槽，然后第二次光刻，在N+凹槽内光刻出较小的窗口，再腐蚀窗口内的砷化镓(GaAs)至所需的深度，经淀积金属、剥离后得到栅凹槽位于N+凹槽中的栅金属条。由于国内现有光刻设备比较落后，前后两次光刻对准精度差，致使栅凹槽在N+凹槽中的位置向左或向右偏离，使栅金属条靠近N+凹槽边缘，造成击穿电压下降。为此，有意识地将N+凹槽加宽，免得栅金属条靠近N+凹槽边缘，保证击穿电压不下降，其代价是器件的其他参数，诸如增益、输出功率、工作频率等受到影响。
发明内容
本发明的目的在于避免上述背景技术中的不足之处而提供一种既能保证半导体器件有较高的击穿电压，又能保证半导体器件有较高的增益、输出功率、工作频率的半导体器件栅凹槽与N+凹槽自对准加工方法，且本发明还具有减少光刻次数，工艺难度降低，提高成品率，降低加工成本等优点。
本发明的目的是这样实现的，它包含的制造加工步骤有：
在砷化镓1衬底的N+层8(N+层是砷化镓1衬底通过外延工艺制备的)上用100℃至200℃生长温度淀积一层氮化硅4膜，氮化硅4膜上用250℃至350℃生长温度淀积一层氮化硅5膜，氮化硅5膜上涂一层光刻胶6；
用一块掩模版放在光刻胶6上，对位曝光显影，光刻胶6上曝光显影出所需尺寸的光刻胶窗口；
反应离子刻蚀光刻胶6上窗口内的氮化硅5膜和氮化硅4膜，将光刻胶6上的窗口复印到氮化硅5、氮化硅4层上，露出砷化镓1衬底的N+层8；
用砷化镓腐蚀液，腐蚀砷化镓1衬底上的N+层8凹槽3至所需深度；
用氢氟酸腐蚀液腐蚀氮化硅4的窗口，将其扩展至所需的宽度尺寸(9)；
再用砷化镓腐蚀液腐蚀砷化镓1凹槽至所需深度，形成砷化镓1上的凹槽2；
在砷化镓1片上垂直淀积栅势垒金属膜，剥离掉氮化硅5上光刻胶6及其上面的势垒金属膜，得到带有栅势垒金属条7的栅凹槽与N+凹槽自对准的凹槽图形。
本发明还包含以下制造加工步骤：
本发明在砷化镓(GaAs)1衬底的N+层8上淀积总厚度为2000至3000氮化硅4、5膜；用砷化镓腐蚀液腐蚀砷化镓1衬底上的N+层8凹槽3，深度尺寸为200至2000；用氢氟酸腐蚀液腐蚀氮化硅4的窗口，窗口宽度尺寸9为0.5μm至2μm；再用砷化镓腐蚀液腐蚀砷化镓1凹槽2，同时向两侧扩展凹槽3的尺寸，砷化镓1凹槽2和N+层8凹槽3的总深度尺寸为300至3000。
本发明相比背景技术有如下优点：
1、本发明将常规工艺中需两次光刻、腐蚀制作栅凹槽和N+凹槽的方法，合为一次光刻、腐蚀完成，简化了工艺，降低了成本。
2、本发明中加工栅凹槽与N+凹槽为自动对准，解决了两次光刻需要套刻，加工难度较大的问题，使工艺难度大大降低，且提高了成品率。
3、本发明由于不需要套刻对准，在保证足够的击穿电压的条件下，N+凹槽的宽度可缩小，大大提高半导体器件的增益、输出功率及工作频率等性能。
附图说明
图1是本发明淀积两层氮化硅(Si3N4)4、5及涂光刻胶6的工艺结构示意图。
图2是本发明光刻胶6光刻胶窗口的工艺结构示意图。
图3是本发明反应离子刻蚀氮化硅(Si3N4)4、5的工艺结构示意图。
图4是本发明腐蚀砷化镓(CaAs)1衬底上的N+层8凹槽3的工艺结构示意图。
图5是本发明腐蚀氮化硅(Si3N4)4窗口宽度尺寸9的工艺结构示意图。
图6是本发明腐蚀砷化镓(CaAs)1凹槽2同时向两侧扩展凹槽3尺寸的工艺结构示意图。
图7是本发明淀积栅势垒金属、剥离后带有栅势垒金属条7的栅凹槽与N+凹槽的工艺结构示意图。
具体实施方式
参照图1至图7，本发明采取以下加工步骤：
(1)利用市场上通用的PECVD型淀积炉在砷化镓(CaAs)1衬底上的N+层8上用150℃生长温度淀积一层氮化硅(Si3N4)4膜，氮化硅4膜上用300℃生长温度淀积一层氮化硅(Si3N4)5膜，先后淀积总厚度为2000至3000氮化硅4、5膜。实施例淀积的氮化硅(Si3N4)4膜厚度为1000，淀积的氮化硅(Si3N4)5膜厚度为1500，淀积氮化硅(Si3N4)4膜生长温度可以在100℃至200℃温度内任选，淀积氮化硅(Si3N4)5膜生长温度可以在250℃至350℃温度内任选。随后在氮化硅(Si3N4)5膜上涂一层AZ1450型光刻胶6，实施例涂光刻胶6的厚度为8000至15000内任选，并用烘箱在温度100℃烘烤15分钟。
(2)用一块掩模版放在光刻胶6上，在常规曝光机上对位曝光10秒钟，再放到四甲基氢氧化铵比水等于1∶3的显影液中显影10至60秒钟，在光刻胶6上得到宽度为0.2至1μm的窗口。
(3)在通用的反应离子刻蚀机中反应离子刻蚀光刻胶6上窗口内的氮化硅(Si3N4)4、5膜，将光刻胶6上窗口图形复印到氮化硅(Si3N4)4、5膜上，露出砷化镓(CaAs)上衬底上的N+层8。
(4)在室温下，用砷化镓(CaAs)的腐蚀液，实施例采用磷酸系(H3PO4)腐蚀液，第一次腐蚀砷化镓(CaAs)1衬底上的N+层8的凹槽3，腐蚀时间为10至100秒钟，在砷化镓(CaAs)1的N+层8上得到一个深度为200至2000的凹槽，实施例得到的N+层8凹槽3的深度为1000。
(5)在室温下，用氢氟酸腐蚀液腐蚀氮化硅(Si3N4)4窗口，将其窗口扩展，宽度尺寸9为0.5μm至2μm，实施例采用腐蚀时间10至40秒钟，得到的宽度尺寸9为1μm。此时，氢氟酸腐蚀液基本上不腐蚀氮化硅(Si3N4)5的窗口，其尺寸不变，仍然支撑着光刻胶6，避免窗口处的光刻胶下塌。
(6)在室温下，第二次用砷化镓腐蚀液，实施例采用磷酸系(H3PO4)腐蚀液腐蚀砷化镓(CaAs)1的凹槽2，深度尺寸为200至2000，采用腐蚀时间10至100秒钟，同时也腐蚀窗口9两侧的N+层8，将步骤4中形成的凹槽3向两侧扩展至4窗口的边缘附近。实施例得到砷化镓(CaAs)1的凹槽2的深度尺寸为1000。
(7)用市售电子束蒸发台在砷化镓(CaAs)1片上垂直淀积栅势垒金属膜，剥离掉氮化硅5上光刻胶6及光刻胶6上的栅势垒金属膜，得到栅势垒金属条7，留下的(Si3N4)4、5膜作为CaAs场效应器件沟道区的钝化膜，起保护作用。实施例势垒金属膜7的厚度钛(Ti)为1000，铂(Pt)为2000，金(Au)为7000。
Claims (2)
1、一种半导体器件栅凹槽与N+凹槽自对准加工方法，其特征在于它包含的加工步骤有：
在砷化镓(1)衬底的N+层(8)上用100℃至200℃生长温度淀积一层氮化硅(4)膜，氮化硅(4)膜上用250℃至350℃生长温度淀积一层氮化硅(5)膜，氮化硅(5)膜上涂一层光刻胶(6)；
用一块掩模版放在光刻胶(6)上，对位曝光显影，光刻胶(6)上曝光显影出所需尺寸的光刻胶窗口；
反应离子刻蚀光刻胶(6)上窗口内的氮化硅(5)膜和氮化硅(4)膜，将光刻胶(6)上的窗口复印到氮化硅(5)、氮化硅(4)层上，露出砷化镓(1)衬底的N+层(8)；
用砷化镓腐蚀液，腐蚀砷化镓(1)衬底上的N+层(8)凹槽(3)至所需深度；
用氢氟酸腐蚀液腐蚀氮化硅(4)的窗口，将其扩展至所需的宽度尺寸(9)；
再用砷化镓腐蚀液腐蚀砷化镓(1)凹槽至所需深度，形成砷化镓(1)上的凹槽(2)；
在砷化镓(1)片上垂直淀积栅势垒金属膜，剥离掉氮化硅(5)上光刻胶(6)及其上面的栅势垒金属膜，得到带有栅势垒金属条(7)的栅凹槽与N+凹槽自对准的凹槽图形。
2、根据权利要求1所述半导体器件栅凹槽与N+凹槽自对准加工方法，其特征在于在砷化镓(1)衬底的N+层(8)上淀积总厚度为2000至3000氮化硅(4)、(5)膜；用砷化镓腐蚀液腐蚀砷化镓(1)衬底上的N+层(8)凹槽(3)，深度尺寸为200至2000；用氢氟酸腐蚀液腐蚀氮化硅(4)的窗口，窗口宽度尺寸(9)为0.5μm至2μm；再用砷化镓腐蚀液腐蚀砷化镓(1)凹槽(2)，砷化镓(1)凹槽(2)和N+层(8)凹槽(3)总深度尺寸为300至3000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02124062 CN1248292C (zh) | 2002-06-18 | 2002-06-18 | 半导体器件栅凹槽与n+凹槽自对准加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02124062 CN1248292C (zh) | 2002-06-18 | 2002-06-18 | 半导体器件栅凹槽与n+凹槽自对准加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1383190A CN1383190A (zh) | 2002-12-04 |
| CN1248292C true CN1248292C (zh) | 2006-03-29 |
Family
ID=4745315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02124062 Expired - Lifetime CN1248292C (zh) | 2002-06-18 | 2002-06-18 | 半导体器件栅凹槽与n+凹槽自对准加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1248292C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789037B (zh) * | 2016-03-18 | 2021-03-02 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
-
2002
- 2002-06-18 CN CN 02124062 patent/CN1248292C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1383190A (zh) | 2002-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0395560B1 (en) | Multilayered intermetallic connection for semiconductor devices | |
| CN1280878C (zh) | 半导体器件的制法 | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| CN1142684A (zh) | 制造金属氧化物场效应晶体管的方法 | |
| JPH0551175B2 (zh) | ||
| US4321104A (en) | Photoetching method | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| GB2170649A (en) | Sputtered silicon as an anti-reflective coating for metal layer lithography | |
| US6103457A (en) | Method for reducing faceting on a photoresist layer during an etch process | |
| US5112763A (en) | Process for forming a Schottky barrier gate | |
| CN1110065C (zh) | 半导体器件栅帽与栅足自对准的t形栅加工方法 | |
| KR0172026B1 (ko) | 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법 | |
| JPH08203876A (ja) | パターン形成方法 | |
| CN1248292C (zh) | 半导体器件栅凹槽与n+凹槽自对准加工方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| CN1048354C (zh) | 半导体器件的t形栅加工方法 | |
| CN1266747C (zh) | 有助于残留物去除的各向同性电阻器保护蚀刻 | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| US20060276021A1 (en) | Method for forming metal line of semiconductor device | |
| CN1374687A (zh) | 可获得纳米栅的高电子迁移率晶体管制作方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| US20050277300A1 (en) | Method for providing whisker-free aluminum metal lines or aluminum alloy lines in integrated circuits | |
| US7517810B2 (en) | Reduced metal design rules for power devices | |
| KR19980036499A (ko) | 이중 게이트를 갖는 tft 기판 | |
| CN1044839C (zh) | 真空微电子器件制造中的无版光刻工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060329 |