[go: up one dir, main page]

CN110870077A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN110870077A
CN110870077A CN201780092980.4A CN201780092980A CN110870077A CN 110870077 A CN110870077 A CN 110870077A CN 201780092980 A CN201780092980 A CN 201780092980A CN 110870077 A CN110870077 A CN 110870077A
Authority
CN
China
Prior art keywords
region
layer
semiconductor
opening
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780092980.4A
Other languages
English (en)
Inventor
石田茂
井上智博
高仓良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN110870077A publication Critical patent/CN110870077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置包括薄膜晶体管，所述薄膜晶体管包含：基板1；栅极电极2，被基板1支撑；半导体层4，在栅极电极上介隔栅极绝缘层3而设置，包含第一区域Rs、第二区域Rd、位于第一区域以及第二区域之间，且，从基板的法线方向观察时与栅极电极重叠的源极漏极间区域SG；与第一区域相接的第一接触层Cs，以及与第二区域相接的第二接触层Cd；源极电极8s，经由第一接触层而与第一区域电连接；漏极电极8d，经由第二接触层而与第二区域电连接；其中半导体层包含结晶质硅区域4c，结晶质硅区域的至少一部分位于源极漏极间区域SG；半导体层位于源极漏极间区域SG，且，包含到达栅极绝缘层的至少一个开口部P。

Description

半导体装置以及其制造方法
技术领域
本发明是关于包括薄膜晶体管的半导体装置以及其制造方法。
背景技术
薄膜晶体管(Thin Film Transistor；以下，“TFT”)是，例如，在有源矩阵基板中作为开关元件使用。在本说明书中，将如此的TFT称作“像素用TFT”。作为像素用TFT，以往，广泛使用将非晶硅膜(以下，简称为“a-Si膜”)设为活性层的非晶质硅TFT、将多晶硅膜等的结晶质硅膜(以下，简称为“c-Si膜”)设为活性层的结晶质硅TFT等。一般而言，由于c-Si膜的场效应迁移率(field effect mobility)比a-Si膜的场效应迁移率高，结晶质硅TFT具有比非晶质硅TFT高的电流驱动力(即导通电流(on current)大)。
在显示装置等使用的有源矩阵基板，成为结晶质硅TFT的活性层的c-Si膜是，例如，在玻璃基板上形成a-Si膜后，以对a-Si膜照射激光使其结晶化而形成(激光退火)。
作为藉由激光退火的结晶化方法，提出有使用微透镜阵列，仅对a-Si膜之中成为TFT的活性层的区域将激光聚光，藉此使a-Si膜部分地结晶化的方法(专利文献1～3)。在本说明书，将此结晶化方法叫作“部分激光退火”。若使用部分激光退火，则由于与将线状的激光跨及a-Si膜整面而扫描的以往的激光退火比较，能够大幅度地缩短结晶化所需的时间，可提高量产性。
另外，若利用部分激光退火而形成TFT的活性层，则活性层有，除了被照射激光而结晶化的结晶质硅区域之外，包含未被照射激光而保持非晶质状态而留下的非晶质硅区域。本说明书的“结晶质硅TFT”的活性层可以是仅由结晶质硅区域构成，也可以包含结晶质硅区域以及非晶质硅区域的两方。
现有技术文献
专利文献
专利文献1：国际公开专利第2011/132559号
专利文献2：国际公开专利第2016/157351号
专利文献3：国际公开专利第2016/170571号
发明内容
本发明所要解决的技术问题
在结晶质硅TFT，虽然与非晶质硅TFT相比导通电流增加，但截止漏电电流(off-leak current)也增加。因此，根据结晶质硅TFT的用途，要求减低截止漏电电流。
本发明的一实施方式是鉴于上述事情而成，其目的在于，提供包括减低截止漏电电流的薄膜晶体管的半导体装置以及如此的半导体装置的制造方法。
解决问题的方案
本发明的一实施方式的半导体装置是包括薄膜晶体管的半导体装置，所述薄膜晶体管包含：基板；栅极电极，被所述基板支撑；半导体层，在所述栅极电极上介隔栅极绝缘层而设置，所述半导体层包含第一区域、第二区域、位于所述第一区域以及所述第二区域之间，且，从所述基板的法线方向观察时与所述栅极电极重叠的源极漏极间区域，其中所述源极漏极间区域包含沟道区域；与所述第一区域相接的第一接触层、以及与所述第二区域相接的第二接触层；源极电极，经由所述第一接触层而与所述第一区域电连接；以及漏极电极，经由所述第二接触层而与所述第二区域电连接；其中所述半导体层包含结晶质硅区域，所述结晶质硅区域的至少一部分位于所述源极漏极间区域；所述半导体层位于所述源极漏极间区域，且，包含到达所述栅极绝缘层的至少一个开口部。
发明效果
根据本发明的一实施方式，提供包括减低截止漏电电流的薄膜晶体管的半导体装置以及如此的半导体装置的制造方法。
附图说明
图1(a)～(d)分别是本发明的一实施方式的TFT101的示意性的俯视图以及剖面图。
图2(a)～(d)分别是本发明的一实施方式的其他TFT的示意性的俯视图以及剖面图。
图3(a)～(c)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图4(a)～(c)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图5(a)～(d)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图6(a)～(d)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图7(a)～(d)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图8(a)～(d)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图9(a)～(d)分别是用以说明本发明的一实施方式的半导体装置的制造方法的例子的示意性的工序俯视图以及工序剖面图。
图10(a)以及(b)是表示本发明的一实施方式的变形例的TFT102的俯视图以及剖面图。
图11(a)～(d)分别是用以说明TFT102的制造方法的例子的示意性的工序剖面图。
图12(a)是表示c-Si区域的沟道宽度方向的长度与TFT的电流特性的关系的图，(b)是a-Si区域的沟道宽度方向的长度与TFT的截止电流以及迁移率的关系的图。
图13(a)～(f)分别是表示源极漏极间区域的开口部P或者切口部Q的配置例1～6的示意性的俯视图。
图14(a)～(f)分别是表示源极漏极间区域的开口部P或者切口部Q与a-Si区域4a的配置例7～12的示意性的俯视图。
图15(a)～(e)分别是表示源极漏极间区域的开口部P或者切口部Q与a-Si区域4a的其他配置例的示意性的俯视图。
具体实施方式
(实施方式)
以下，一边参照图式，一边说明本发明的一实施方式的半导体装置。本实施方式的半导体装置包括具有包含c-Si区域的活性层的结晶质硅TFT即可，广泛包含有源矩阵基板等的电路基板、液晶显示装置或有机EL显示装置等的各种显示装置、图像传感器、电子设备等。
图1(a)是本实施方式的半导体装置的薄膜晶体管(TFT)101的示意性的俯视图，图1(b)～(d)分别是沿着I-I’、II-II’、III-III’线的TFT101的剖面图。
TFT101是，例如，具有底栅构造的沟道蚀刻型的TFT。TFT101包括：被玻璃基板等的基板1支撑，形成在基板1之上的栅极电极2；以在基板1之上覆盖栅极电极2的方式形成的栅极绝缘层3；形成在栅极绝缘层3之上的半导体层(活性层)4；配置在半导体层4上的第一接触层Cs以及第二接触层Cd；源极电极8s以及漏极电极8d。源极电极8s经由第一接触层Cs而与半导体层4的一部分电连接。漏极电极8d经由第二接触层Cd而与半导体层4的其他一部分电连接。
半导体层4是作为TFT101的活性层而发挥功能的层，包含结晶质硅区域(c-Si区域)4c。c-Si区域4c是主要包含结晶质硅(包含多晶硅、微晶硅、单晶硅)的区域。c-Si区域4c的至少一部分是以介隔栅极绝缘层3而与栅极电极2重叠的方式配置。
半导体层4也可以包含c-Si区域4c、主要包含a-Si的非晶质硅区域(a-Si区域)4a。或者，半导体层4的整体也可以是c-Si区域4c。半导体层4是例如本征硅层。另外，在本说明书，“本征硅层”指的是实质性地不包含杂质，即不积极地注入杂质的硅层。
半导体层4，又，包含与第一接触层Cs相接的第一区域Rs、与第二接触层Cd相接的第二区域Rd、以及位于第一区域Rs以及第二区域Rd之间的区域(以下，称为“源极漏极间区域”)RG。第一区域Rs经由第一接触层Cs而与源极电极8s电连接。第二区域Rd经由第二接触层Cd而与漏极电极8d电连接。源极漏极间区域RG是半导体层4之中与栅极电极2介隔栅极绝缘层3而重叠，且，位于第一区域Rs以及第二区域Rd之间的部分。在半导体层4的源极漏极间区域RG内，设置有到达栅极绝缘层3的开口部P。源极漏极间区域RG之中未形成有开口部P的部分成为形成TFT101的沟道的“沟道区域Rc”。
在半导体层4中，c-Si区域4c的至少一部分位于源极漏极间区域RG。在这个例子中，源极漏极间区域RG包含c-Si区域4c，不包含a-Si区域4a。另外，源极漏极间区域RG也可以包含c-Si区域4c以及a-Si区域4a的两方(参照后述的图14、15)。
半导体层4的第一区域Rs以及第二区域Rd较佳为分别包含c-Si区域4c。第一区域Rs以及第二区域Rd分别也可以是仅以c-Si区域4c构成，也可以是包含c-Si区域4c以及a-Si区域4a的两方。
虽然第一接触层Cs以及第二接触层Cd不特别限定，但例如，也可以包括包含赋予导电型的杂质的硅层(可以是a-Si层也可以是c-Si层)。在这个例子中，第一接触层Cs以及第二接触层Cd分别包含与半导体层4相接的第一a-Si层6、配置在第一a-Si层6上的第二a-Si层7。第二a-Si层7具有比第一a-Si层6高的导电率。第二a-Si层7也可以包含赋予导电型的杂质。第一a-Si层6是，例如，实质性地不包含杂质的本征硅层，第二a-Si层7也可以是，例如，添加了赋予n型的杂质的n+型a-Si层。在第一a-Si层6包含杂质的情况，第二a-Si层7可以是，以比第一a-Si层6高的浓度，包含赋予导电型的杂质。另外，第一接触层Cs以及第二接触层Cd也可以是第二a-Si层(例如n+型a-Si层)7的单层构造。但是，在半导体层4的c-Si区域4c与第二a-Si层7之间，藉由设置第一a-Si层6，能够抑制因热载子(hotcarrier)的TFT特性的劣化。
在第一接触层Cs以及第二接触层Cd具有层叠构造的情况，较佳为至少最上层或者导电性最高的层互相分离而配置。例如如图1例示般的，为第一接触层Cs以及第二接触层Cd的上层的第二a-Si层7互相分离而配置，为下层的第一a-Si层6也可以不互相分离。
在这个例子中，第二a-Si层7，位于第一区域Rs上，构成第一接触层Cs的部分、与位于第二区域R上，构成第二接触层Cd的部分被分离。第二a-Si层7不配置在沟道区域Rc上。第二a-Si层7的周缘的一部分(沟道区域Rc侧的缘部)也可以是从基板1的法线方向观察时，分别与源极电极8s以及漏极电极8d的缘部整合，其他一部分(与沟道区域Rc为相反侧的缘部)分别与半导体层4的缘部整合。
另一方面，第一a-Si层6与半导体层4的沟道区域Rc、第一区域Rs以及第二区域Rd的上表面相接。第一a-Si层6之中，与第一区域Rs相接，构成第一接触层Cs的部分、以及与第二区域Rd相接，构成第二接触层Cd的部分是由与沟道区域Rc相接的部分6t连接。与沟道区域Rc相接的部分(即，位于源极漏极间区域RG，未被第二a-Si膜覆盖的部分)6t比与第一区域Rs以及第二区域Rd相接的部分薄。
第一a-Si层6中的与沟道区域Rc相接的部分(薄膜化部分)6t在与半导体层4的开口部P对应的位置包含第一开口部16。半导体层4的开口部P与第一a-Si层6的第一开口部16构成到达栅极绝缘层3的开口部10。从基板1的法线方向观察时，第一a-Si层6的周缘也可以与半导体层4的周缘整合。又，在开口部10的侧壁中，半导体层4的开口部P的侧面以及第一a-Si层6的第一开口部16的侧面也可以整合。
或者，第一接触层Cs以及第二接触层Cd也可以互相分离而配置。例如，如图2所示，第一接触层Cs以及第二接触层Cd中的第一a-Si层6、第二a-Si层7也可以互相分离而配置。在这个例子中，第一接触层Cs岛状地配置在第一区域Rs上，第二接触层Cd岛状地配置在第二区域Rd。从基板1的法线方向观察时，第一接触层Cs以及第二接触层Cd的周缘的一部分(沟道区域Rc侧的缘部)也可以是，分别与源极电极8s以及漏极电极8d的缘部整合，其他一部分(与沟道区域Rc为相反侧的缘部)分别与半导体层4的缘部整合。
TFT101也可以是，例如，被无机绝缘层(钝化膜)9覆盖。无机绝缘层9也可以是在开口部P内，与栅极绝缘层3相接。又，无机绝缘层9，在源极电极8s与漏极电极8d之间，如图1(b)所示，也可以与第一a-Si层6的薄膜化部分6t的上表面相接，如图2(b)所示，也可以与半导体层4的沟道区域Rc的上表面相接。在无机绝缘层9上，也可以进一步设置有有机绝缘层(不图示)。有机绝缘层也可以是平坦化膜。
在TFT101，在导通状态中，电流从源极电极8s以及漏极电极8d之中的一方的电极向另一方的电极流动。例如，电流从源极电极8s向漏极电极8d的方向流动时，此电流从源极电极8s经由第一接触层Cs，流过半导体层4的沟道区域Rc，之后，经由第二接触层Cd到达漏极电极8d。
在本实施方式中，由于在源极漏极间区域RG中流过源极电极8s与漏极电极8d之间的电流的路径上设置有开口部P，电流的流动被阻碍。因此，可减低截止漏电电流。
若设置开口部P，则不仅是截止漏电电流而导通电流也下降。然而，在本实施方式中，由于将高迁移率的c-Si区域4c使用在沟道区域Rc，即便因开口部P的形成多少下降了导通电流，也能够确保既定的导通特性。此外，由于因开口部P的电流阻碍效果相较导通电流，相对于截止电流为大，控制开口部P的尺寸、位置等，藉此可一边确保导通特性，一边使截止电流减少。
又，如于后述般的，例如，将接触层Cs、Cd先与半导体层4同时地蚀刻，接着，若藉由与源极以及漏极电极8s、8d同时地蚀刻而形成，则一边抑制制造工序数量的增加，一边能够制造减低截止漏电电流的TFT101。
另外，也可考虑例如在TFT的活性层不设置开口部，将TFT的活性层的宽度(沟道幅度)变小，藉此减低截止漏电电流的构成。然而，在使用光刻进程(photolithographyprocess)(包含赋予光阻、曝光、显影、将光阻设为掩模的蚀刻、剥离光阻)而制造TFT的情况，根据其加工精度，而有活性层的宽度无法充分地细微化的疑虑。作为例子，光刻进程的加工精度为6μm时，难以形成5μm宽度的活性层(硅层)。另一方面，在20μm宽度的活性层能够以高精度形成15μm宽度的开口部，由此，能够得到实效的沟道宽度(实效沟道宽度)为5μm的活性层。因此，根据本实施方式，设置开口部P，藉此能够以更高精度形成实效沟道宽度小、或者沟道区域的实效的面积(实效沟道面积)小的TFT。
设置在半导体层4的开口部P的位置、形状等不限定为图示的例子。如于后所述般的，在源极漏极间区域RG内也可以配置有两个以上的开口部P。
开口部P也可以配置在c-Si区域4c的内部，被c-Si区域4c包围。即，半导体层4之中在开口部10的侧面露出的部分也可以是结晶质硅。或者，开口部P也可以跨过c-Si区域4c以及a-Si区域4a而形成。例如，从基板1的法线方向观察时，在源极漏极间区域RG中，开口部P也可以配置在c-Si区域4c与a-Si区域4a的界面的一部分上。或者，开口部P也可以配置在a-Si区域4a的内部，被a-Si区域4a包围。但是，若开口部P的至少一部分形成在c-Si区域4c内，则能够更有效地减低截止漏电电流。
根据本实施方式，由于不仅是开口部P的位置、尺寸、形状，能够任意地选择开口部P与c-Si区域4c以及a-Si区域4a的配置关系，与用途相应，而可得到具有期待的特性的TFT。例如，在基板1上，在形成用途不同的多个TFT的情况，不复杂地进行制造工序，除了每个TFT的开口部的有无、尺寸、数量、配置等之外，也能够改变开口部与c-Si区域4c以及a-Si区域4a的配置关系。因此，在相同的制造工序，可个别制作特性不同的TFT。
又，在图1所示的例子，半导体层4以及接触层Cs、Cd延伸设置在源极电极8s以及漏极电极8d的下方。因此，可不使TFT101的尺寸增大，调整半导体层4之中成为第一区域Rs以及第二区域Rd的部分(c-Si部分4c)的面积(接触面积)。
在图1中，TFT101的沟道宽度方向的源极电极8s以及漏极电极8d的宽度虽然是与半导体层4的沟道区域Rc的宽度同程度，但也可以是比沟道区域Rc的宽度大，也可以小。
本实施方式的半导体装置是，例如，每个像素作为像素用TFT包含TFT101的有源矩阵基板。在有源矩阵基板，在各像素中，在包含无机绝缘层9的层间绝缘层上配置像素电极(不图示)。TFT101的漏极电极8d与对应的像素电极电连接。像素电极也可以是，在形成在层间绝缘层的接触孔(不图示)内，与TFT101的漏极电极8d相接。TFT101的源极电极8s电连接到源极总线(不图示)，栅极电极2电连接到栅极总线(不图示)。
有源矩阵基板也可以包括包含多个像素的显示区域、显示区域以外的非显示区域(也称作周边区域)。在周边区域，栅极驱动器等的驱动电路也可以形成为单片(Monolithic)。驱动电路包含多个TFT(称为“电路用TFT”)。电路用TFT也可以是包含与TFT101同样的构成的结晶硅TFT。但是，在一部分或者全部的电路用TFT的源极漏极间区域也可以不设置有开口部。例如，较佳为在要求输出晶体管等的大的电流驱动力的电路用TFT的源极漏极间区域不设置开口部。
(半导体装置的制造方法)
图3～图9是用以说明包含TFT101的半导体装置(有源矩阵基板)的制造方法的例子的示意性的工序图。各图的(a)是俯视图。各图的(b)以及(c)分别是沿着图1所示的I-I’线以及II-II’线的剖面图。图5～图9的(d)分别是沿着图1所示的III-III’线的剖面图。
首先，如图3(a)～(c)所示，在基板1上，将栅极电极2、以及、栅极绝缘层3、成为TFT的活性层的半导体膜4’以此顺序形成。
作为基板1，能够使用例如包含玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等的绝缘性的表面的基板。
栅极电极2是，在基板1之上，形成栅极用导电膜，藉由将此图案化而形成。在此，例如，藉由溅镀法将栅极用导电膜(厚度：例如约500nm)形成在基板1之上，使用公知的光刻进程而进行金属膜的图案化。在栅极导电膜的蚀刻例如使用湿式蚀刻。
栅极电极2的材料也可以是钼(Mo)、钨(W)、铜(Cu)、铬(Cr)、钽(Ta)、铝(Al)、钛(Ti)等的单体金属、对这些使其含有氮、氧、或者其他金属的材料、或者、铟锡氧化物(ITO)等的透明导电材料。
栅极绝缘层3是，在形成栅极电极2的基板1，例如藉由等离子体CVD法形成。作为栅极绝缘层(厚度：例如约0.4μm)3，例如，也可以形成氧化硅(SiO2)层、氮化硅(SiNx)层、或者SiO2与SiNx的层叠膜。
半导体膜4’能够以接下来的方式进行而形成。首先，可使用与栅极绝缘层3相同的成膜室，藉由CVD法形成。在此，作为半导体膜4’，使用氢气(H2)以及硅烷气(SiH4)，形成厚度：例如30nm以上70nm以下的a-Si：H膜。之后，对于半导体膜4’，进行脱氢退火处理(例如450℃、60分钟)。接着，也可以进行臭氧清洗、HF清洗等的净化处理(激光前清洗)。接着，对半导体膜4’照射激光30，藉此使半导体膜4’之中成为TFT的半导体层的半导体层形成区域的至少一部分结晶化(部分激光退火)。在此，仅使半导体形成区域的一部分结晶化。作为激光30，可适用XeCl准分子激光(波长308nm)等的紫外线激光、YAG激光的第二高次谐波(波长532nm)等的波长为550nm以下的固体激光。
在本实施方式中，将来自激光光源的激光30经由微透镜阵列对基板1上的半导体膜4’照射。微透镜阵列包含排列成二次元或者一次元的微透镜。在基板1上形成多个TFT的情况，激光30藉由微透镜阵列聚光，仅入射到半导体膜4’之中，互相分离的多个既定区域(照射区域)。各照射区域与成为TFT的沟道区域的部分对应而配置。照射区域的位置、数量、形状、尺寸等可被微透镜阵列(不限定为未满1mm的透镜)的尺寸、排列间距、配置在微透镜阵列的光源侧的掩模的开口位置等控制。由此，半导体膜4'之中被激光30照射的区域被加热而熔化凝固，成为c-Si区域4c。未被激光照射的区域维持a-Si区域4a而留下。
针对部分激光退火的更具体的方法，用于部分激光退火的装置的构成(包含微透镜阵列、掩模的构造)，为了参考，将国际公开专利第2011/055618号、国际公开专利第2011/132559号(专利文献1)、国际公开专利第2016/157351号(专利文献2)、国际公开专利第2016/170571号(专利文献3)的公开内容的全部引用到本发明说明书。
接着，如图4(a)～(c)所示，在半导体膜4’上，形成接触层用的Si膜。在此，藉由等离子体CVD法，将本征的第一a-Si膜(厚度：例如约0.1μm)6’、以及、包含n型杂质(例如磷(P))的n+型的第二a-Si膜(厚度：例如约0.05μm)7’以此顺序堆积。作为第一a-Si膜6’的原料气体，使用氢气以及硅烷气。作为第二a-Si膜7’的原料气体，使用硅烷、氢、磷化氢(PH3)的混合气体。
接着，如图5(a)～(d)所示，在第二a-Si膜7’上形成第一光阻掩模31，使用第一光阻掩模31，例如藉由干式蚀刻(dry etching)，进行半导体膜4’以及接触层用的Si膜(在此，为第一a-Si膜6’以及第二a-Si膜7’)的图案化。由此，得到包含半导体层4以及Si层(a-Si层6i以及a-Si层7i)的岛状的层叠体。层叠体包含贯通半导体层4以及Si层，露出栅极绝缘层3的开口部10。开口部10由形成在半导体层4的开口部P与形成在Si层的开口部构成。在此，形成在Si层的开口部包含形成在a-Si层6i的第一开口部16、形成在a-Si层7i的第二开口部17。虽然未图示，但在图案化的时候，有栅极绝缘层3的表面部分被蚀刻的情况(过蚀刻)。之后，将第一光阻掩模31从基板1剥离。
半导体层4至少包含c-Si区域4c即可。在这个例子中，包含c-Si区域4c以及a-Si区域4a。开口部P是，例如形成在c-Si区域4c内。
在这个例子中，在一个TFT形成区域中，虽然形成一个开口部10，但也可以形成两个以上的开口部10。或者，取代开口部10，或者除了开口部10之外，也可以形成一个或者多个切口部。“切口部”是，例如，从基板1的法线方向观察时，包含配置在半导体层4的周缘的凹部。
接着，如图6(a)～(d)所示，在包含半导体层4、a-Si层6i以及a-Si层7i的层叠体上以及开口部10或者切口部内，形成源极以及漏极电极用的导电膜8’。源极以及漏极电极用的导电膜(厚度：例如约0.3μm)8’可使用与栅极导电膜同样的材料，以与栅极用导电膜同样的方法形成。
之后，如图7(a)～(d)所示，在导电膜8’上形成第二光阻掩模32，将这些作为掩模而进行导电膜8’的图案化。导电膜8’的图案化例如能够使用湿式蚀刻法而进行。作为蚀刻剂，也可以使用包含磷酸、硝酸以及醋酸的溶液。由此，将导电膜8’之中未被第二光阻掩模32覆盖的部分薄膜化。另外，也可以藉由此蚀刻，将导电膜8’之中未被第二光阻掩模32覆盖的部分除去。
接着，如图8(a)～(d)所示，将第二光阻掩模32作为掩模，进行导电膜8’以及a-Si层6i、7i的图案化。在此，例如进行使用了氯(Cl2)气的干式蚀刻。由此，导电膜8’的被薄膜化的部分被除去，可得到源极电极8s以及漏极电极8d(源极、漏极分离工序)。从基板1的法线方向观察时，源极电极8s与漏极电极8d是以开口部P或者切口部位于源极电极8s与漏极电极8d之间的方式，隔出间隔而配置。又，从a-Si层6i、7i，得到包含第一a-Si层6以及第二a-Si层7的第一接触层Cs、第二接触层Cd。
在这个例子中，a-Si层7i中未被第二光阻掩模32覆盖的部分被除去。因此，第二a-Si层7被分离成成为第一接触层Cs的部分、成为第二接触层Cd的部分。另一方面，在a-Si层6i中，虽然表面部分(上部)被除去，但底面部分(下部)未被除去而留在半导体层4上。得到的第一a-Si层6的周缘是，从基板1的法线方向观察时，与半导体层4的周缘整合。又，第一a-Si层6之中未被第二a-Si层7覆盖的部分(位于沟道区域Rc上的部分)6t比被第二a-Si层7覆盖的部分薄。第一a-Si层6的薄的部分(薄膜化部分)6t的厚度没有特别限定，例如是30nm以上150nm以下。若为30nm以上，则能够减低因源极、漏极分离工序的对半导体层4的损伤。若为150nm以下，则能够抑制因源极、漏极间的导通的特性劣化。
根据此图案化工序，从基板1的法线方向观察时，第二a-Si层7的沟道区域侧的缘部与源极电极8s或者漏极电极8d的缘部整合，与沟道区域为相反侧的缘部与半导体层4以及第一a-Si层6整合。
之后，将第二光阻掩模32除去。如此TFT101被制造。
另外，在本工序中，将a-Si层6i之中未被第二光阻掩模32覆盖的部分除去，藉此第一a-Si层6也可以分离成成为第一接触层Cs的部分、成为第二接触层Cd的部分(参照图2)。在这个情况，半导体层4之中未被第二光阻掩模32覆盖的部分的表面有被蚀刻(过蚀刻)。
接着，如图9(a)～(d)所示，以覆盖TFT101的方式形成层间绝缘层。在此，作为层间绝缘层，形成无机绝缘层9以及有机绝缘层11。在有机绝缘层11上设置像素电极13。
作为无机绝缘层9，也可以使用氧化硅层、氮化硅层等。在此，作为无机绝缘层9，例如，以CVD法形成SiNx层(厚度：例如约200nm)。无机绝缘层9在开口部P内与栅极绝缘层3相接。
有机绝缘层11也可以是，例如，包含感光性树脂材料的有机绝缘膜(厚度：例如1～3μm)。之后，进行有机绝缘层11的图案化，形成不图示的开口部。接着，将有机绝缘层11作为掩模而进行无机绝缘层9的蚀刻(干式蚀刻)。由此，在无机绝缘层9以及有机绝缘层11，形成到达漏极电极8d的接触孔(不图示)。
像素电极13以接下来的方式进行而形成。首先，在有机绝缘层11上以及接触孔内形成透明导电膜。作为透明电极膜的材料，能够使用铟锡氧化物(ITO)、铟锌氧化物、ZnO等的金属氧化物。在此，例如，以溅镀法，作为透明导电膜形成铟锌氧化物膜(厚度：例如约100nm)。之后，例如藉由湿式蚀刻进行透明导电膜的图案化，得到像素电极13。像素电极13是每个像素分离而配置。各像素电极13，在接触孔内，与对应的TFT的漏极电极8d相接。如此，有源矩阵基板被制造。
本实施方式的有源矩阵基板的制造方法不限定为上述方法。例如，在图5所示的工序中，也可以不岛状地图案化半导体膜4’、第一a-Si膜6’以及第二a-Si膜7’而仅形成开口部10。在这个情况，从基板1的法线方向观察时，半导体层4、第一a-Si层6以及第二a-Si层7也可以也延伸设置在形成TFT101的区域(TFT形成区域)以外的区域。例如，半导体层4也可以是以与连接到源极电极8s的源极总线重叠的方式延伸。半导体层4之中位于TFT形成区域的部分包含c-Si区域4c即可，延伸设置在TFT形成区域以外的区域的部分也可以是a-Si区域4a。
另外，半导体膜的结晶化方法不限定为上述的部分激光退火。也可以使用公知的其他方法，将半导体膜的一部分或者全部结晶化。
(变形例)
图10(a)以及(b)是例示变形例的TFT102的俯视图以及剖面图。在图10中，对与图1所示的TFT101同样的构成要素赋予相同的参照符号。
变形例的TFT102是蚀刻阻挡型TFT。TFT102，在包含开口部P的半导体层4之上，形成有保护层(蚀刻阻挡层)5。保护层5配置在半导体层4的一部分上以及半导体层4的开口部P内。保护层5覆盖半导体层4的沟道区域Rc的至少一部分，且，在开口部P内与栅极绝缘层3相接。第一接触层Cs以及第二接触层Cd分别与半导体层4之中未被保护层5覆盖的部分(第一区域Rs、第二区域Rd)相接。
在这个例子中，保护层5形成为岛状。另外，保护层5也可以不是岛状。在这个情况，保护层5也可以包含将半导体层4之中成为第一区域Rs以及第二区域Rd的部分分别露出的开口。
第一接触层Cs、第二接触层Cd、源极电极8s以及漏极电极8d的沟道区域Rc侧的端部也可以位于保护层5上。也就是，保护层5配置在半导体层4与第一接触层Cs以及第二接触层Cd之间。另外，第一接触层Cs以及第二接触层Cd分别与半导体层4的第一区域Rs以及第二区域Rd相接即可，也可以不与保护层5相接。
在TFT102，也与TFT101同样地，半导体层4也可以包含c-Si区域4c以及a-Si区域4a的两方(参照后述的图14、图15)。在图示的例子中，虽然源极漏极间区域RG仅由c-Si区域4c构成，但也可以包含c-Si区域4c以及a-Si区域4a的两方。
半导体层4的第一区域Rs以及第二区域Rd较佳为分别包含c-Si区域4c。第一区域Rs以及第二区域Rd分别也可以是仅以c-Si区域4c构成，也可以是包含c-Si区域4c以及a-Si区域4a的两方。
由于其他的构造与TFT101同样，省略说明。
根据此变形例，由于半导体层4在源极漏极间区域RG包含开口部P，电流的流动被阻碍，能够减低截止漏电电流。又，由于在开口部P内以及沟道区域Rc上设置有保护层5，能够抑制因源极、漏极分离工序等的对沟道区域Rc的损伤。
图11(a)～(d)是用以说明TFT102的制造方法的例子的工序剖面图。以下，仅说明与TFT101的制造方法不同的点。
首先，如图11(a)所示，在基板1上，形成栅极电极2、栅极绝缘层3、以及半导体膜4’。接着，从半导体膜4’的上方，对半导体膜4’之中成为TFT的半导体层的半导体层形成区域的至少一部分照射激光30(部分激光退火)。在这个例子中，对半导体形成区域整体照射激光30使其结晶化。如此，得到包含c-Si区域4c以及a-Si区域4a的半导体膜4’。
接着，如图11(b)所示，使用不图示的光阻掩模，例如藉由干式蚀刻，进行半导体膜4’的图案化。由此，得到包含露出栅极绝缘膜3的开口部P的岛状的半导体层4。另外，也可以不进行岛状地图案化，仅形成开口部P。
接着，如图11(c)所示，在半导体层4之上形成保护层5。保护层5是以在半导体层4上以及开口部P内形成保护膜，使用不图示的光阻掩模进行保护膜的图案化而得到。在此，作为保护膜，例如藉由CVD法，形成SiO2膜。保护膜的厚度也可以是例如30nm以上300nm以下，较佳为50nm以上200nm以下。保护膜的图案化例如是以干式蚀刻进行。
接着，将接触层用的硅膜、源极以及漏极电极用的导电膜以此顺序形成，使用不图示的光阻掩模，进行这些膜的图案化。也可以与TFT101的制造方法同样地，进行湿式蚀刻而将导电膜的一部分薄膜化后，进行干式蚀刻，将导电膜之中被薄膜化的部分与硅膜去除。由此，如图11(d)所示，可得到第一接触层Cs、第二接触层Cd、源极电极8s以及漏极电极8d。如此，TFT102被制造。之后，也可以是以覆盖TFT102的方式形成无机绝缘层。
(源极漏极间区域RG中的c-Si区域4c、开口部P以及a-Si区域4a的配置以及面积率)
接着，详细说明本实施方式的TFT101、TFT102的源极漏极间区域RG中的c-Si区域4c、开口部P以及a-Si区域4a的配置。
在源极漏极间区域RG的面积为相同的情况，TFT的截止漏电电流是，例如，能够以将占有源极漏极间区域RG的c-Si区域4c的面积的比例(以下，“c-Si面积率”)Sc变小而减低。c-Si面积率Sc是，例如，能够以将相对于源极漏极间区域RG的激光照射区域的面积的比例变小而使其减少。又，在藉由激光照射而形成的c-Si区域4c设置开口部，藉此能够减少c-Si面积率Sc。
c-Si面积率Sc也可以是例如50％以上95％以下，较佳为70％以上90％以下。若为95％以下，则能够更有效果地减低截止漏电电流。另一方面，若为50％以上，则能够确保导通特性。
相对于源极漏极间区域RG的开口部P或者切口部的面积(在配置多个开口部P或者切口部的情况为合计面积)的比例(以下，“开口面积率”)Sp也可以是例如5％以上40％以下，较佳为5％以上25％以下。
又，在c-Si面积率Sc或者开口面积率Sp为相同的情况，例如，也可藉由开口部P或者切口部的数量、配置，更有效地阻碍电流的流动，进一步减低截止漏电电流。此外，在源极漏极间区域RG中，若c-Si区域4c被由a-Si区域4a或者开口部P分离成两个以上的部分，则有能够更有效地减低截止漏电电流的情况。
接着，由于调查了c-Si区域4c的沟道宽度方向的长度与TFT的电流特性的关系，进行说明。
图12(a)是表示相对于源极漏极间区域RG的c-Si区域4c的沟道宽度方向的长度、与TFT的导通电流Ion以及截止电流(截止漏电电流)Ioff的关系的图表。在此，在半导体膜的激光结晶化的时候，改变半导体膜中的激光的照射区域的宽度，藉此制作c-Si区域4c的沟道宽度方向的长度不同的四个样本TFT，测量各样本TFT的电流特性。各样本TFT的c-Si区域4c的沟道长度方向的长度设为一定。又，在样本TFT未设置开口部。因此，随着c-Si区域4c的沟道宽度方向的长度变大，c-Si面积率Sc增加。
从图12(a)，能够确认越减少相对于源极漏极间区域RG的c-Si区域4c的沟道宽度方向的长度，则越减少TFT的导通电流Ion以及截止电流Ioff。可设想为这是因为c-Si面积率Sc减少，另外且，实效的沟道宽度变小，电流变得难以流动。
又，如图12(a)所示，根据改变c-Si区域4c的沟道宽度方向的长度的截止电流的变化的比例，比导通电流的变化的比例大。例如，若使c-Si区域4c的沟道宽度方向的长度从4μm增加到12μm，则虽然导通电流增加到约三倍，但截止电流增加约五倍，结果，有因截止电流增加的缺点变大的可能性。反过来说，若使c-Si区域4c的沟道宽度方向的长度减少，也就是将c-Si面积率Sc变小，则与导通电流的减少率相比，截止电流的减少率大。因此，控制c-Si区域4c的沟道宽度方向的长度或者c-Si面积率Sc，藉此能够一边抑制导通电流的下降，一边有效地减低截止电流。
在这个例子中，虽然调整激光的照射区域的尺寸，但在激光结晶化后在c-Si区域4c设置开口部P(或者切口部)，藉此即便将c-Si面积率Sc以及实效的沟道宽度变小，也可得到与图12(a)同样的效果。若设置开口部P，则在源极漏极间区域RG的一部分(被开口部P的沟道长度方向的长度规定)中，仅开口部P的沟道宽度方向的长度的部分实效的沟道宽度变小。因此，调整开口部P的尺寸，藉此能够减低截止漏电电流。也可以在源极漏极间区域RG设置两个以上的开口部P，藉此使截止漏电电流更有效地减少。
源极漏极间区域RG的沟道宽度方向中的开口部P或者切口部的长度(在配置多个开口部P或者切口部的情况，为这些的合计长度)的最大值(以下，“第一开口长度”)也可以是源极漏极间区域RG的沟道宽度方向的长度W的，例如30％以上70％以下，较佳为30％以上50％以下。由此，能够一边确保既定的导通电流，一边更有效地减低截止漏电电流。另外，在沟道宽度方向仅配置一个开口部P的情况，其开口部P的沟道宽度方向的长度成为“第一开口长度”。在沟道宽度方向配置两个以上的开口部P的情况，这些开口部P的沟道宽度方向中的合计长度的最大值成为“第一开口长度”。
源极漏极间区域RG的沟道长度方向中的开口部P或者切口部的长度(或者为合计长度)的最大值(以下，“第二开口长度”)也可以是源极漏极间区域RG的沟道长度方向的长度L的例如20％以上100％以下，较佳为20％以上50％以下。由此，能够一边确保既定的导通电流，一边更有效地减低截止漏电电流。另外，在沟道长度方向仅配置一个开口部P的情况，其开口部P的沟道长度方向的长度成为“第二开口长度”。在沟道长度方向配置两个以上的开口部P的情况，这些开口部P的沟道长度方向中的合计长度的最大值成为“第二开口长度”。
又，也可以在源极漏极间区域RG配置a-Si区域4a，藉此使c-Si面积率Sc减少。相对于源极漏极间区域RG的a-Si区域4a的面积的比例(以下，“a-Si面积率”)Sa是也根据开口面积率Sp，也可以是例如2％以上20％以下，较佳为5％以上10％以下。作为例子，也可以使a-Si区域4a跨及半导体层4的沟道宽度方向而配置，藉此使c-Si区域4c在沟道长度方向分离成两个以上的部分。或者，也可以将a-Si区域4a跨及半导体层4的沟道长度方向而配置，藉此使c-Si区域4c在沟道宽度方向分离成两个以上的部分。
图12(b)是表示在将a-Si区域跨及半导体层4的沟道宽度方向而形成的情况的，a-Si区域4a的沟道长度方向的长度、与沟道区域Rc的迁移率以及导通电流的关系的示意性的图。在半导体层4不设置开口部。
如图12(b)所示，由于a-Si区域4a的沟道长度方向的长度越增加，则电流路径中的a-Si区域4a的占有的比例变越高，迁移率下降，电流变得难以流动(截止电流减少)。若a-Si区域4a的沟道长度方向的长度是例如0.5μm以上，较佳为1μm以上，则可将截止电流抑制到既定值以下。另一方面，a-Si区域4a的沟道长度方向的长度是例如源极漏极间区域RG的沟道长度方向的长度的1/4以下即可。为了更确实地确保既定的迁移率，a-Si区域4a的沟道长度方向的长度也可以是例如设定成2.5μm以下。另外，在本实施方式中，由于藉由部分激光退火使半导体层4的既定区域选择性地结晶化，可在半导体层4配置如此的细微的宽度(例如2.5μm以下)的a-Si区域4a。
也可以在源极漏极间区域RG将两个以上的a-Si区域4a分离而配置，使c-Si区域4c分离成三个以上。又，a-Si区域4a的形状也不限定为矩形。由于详细是记载在本发明说明书引用的国际公开专利第2016/157351号，省略详细的说明以及图示。
若考虑藉由光刻进程的加工精度，则较佳为TFT101、102中的源极漏极间区域RG的沟道宽度方向的宽度(沟道宽度)W为13μm以上，沟道长度方向的宽度(沟道长度)L为13μm以上。
又，若考虑加工精度，则半导体层4的各开口部P或者切口部的沟道长度方向以及沟道宽度方向的宽度(设计值)均较佳为4μm以上。又，从源极漏极间区域RG的周缘到最接近的开口部P的距离(设计值)较佳为例如4μm以上。
各激光照射区域的沟道宽度方向的长度若考虑曝光机的分辨率、位置精度，则较佳为例如9μm以上。由此，即便在产生定位偏移的情况，由于在半导体层4以既定的宽度配置c-Si区域4c，也能够使第一接触层Cs以及第二接触层Cd连接到c-Si区域4c，能够抑制TFT的导通电阻的增大。
以下，参照图式，并更具体地说明半导体层4的源极漏极间区域RG中的开口部P或者切口部Q的配置例。
图13(a)～(f)分别是表示本实施方式的TFT101、102中的开口部P或者切口部Q的配置例1～6的俯视图。在图13中，仅表示TFT的半导体层之中源极漏极间区域RG、第二区域Rd以及第一区域Rs。为了容易了解，未图示接触层、保护层等的半导体层以外的层。
在配置例1～6中，源极漏极间区域RG、第二区域Rd以及第一区域Rs不包含a-Si区域，仅由c-Si区域4c构成。在这些例子中，均将源极漏极间区域RG的沟道宽度方向DW的长度W设为13μm，将沟道长度方向DL的长度L设为22μm。
在此，虽然源极漏极间区域RG表示在沟道长度方向DL为长的矩形的例子，但源极漏极间区域RG也可以是在沟道宽度方向DW长，也可以不是矩形。同样地，虽然表示开口部P为矩形的例子，但开口部P的形状也可以不是矩形。
在图13(a)所示的配置例1中，在源极漏极间区域RG内配置有单一的开口部P。开口部P也可以是，在沟道长度方向DL以及沟道宽度方向DW中，配置在源极漏极间区域RG的大致中央。在配置例1中，有在沟道长度方向DL流过半导体层4的中央的电流绕回开口部P的必要。因此，电流的流动被阻碍，截止漏电电流以及导通电流变小。
作为例子，开口部P的沟道宽度方向DW的长度py(＝第一开口长度)：5μm，沟道长度方向DL的长度px(＝第二开口长度)：5μm，从沟道宽度方向DW中的源极漏极间区域RG的周缘到开口部P的距离cy1、cy2：4μm，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：8.5μm。
另外，也有因制造进程中的定位偏移等，开口部P不配置在大致中央的情况。根据设计值以及偏移量，开口部P与半导体层4的定位在沟道宽度方向DW偏移的结果，也有不是开口部P，而是形成切口部的情况。即便是如此的情况，由于能够减低截止漏电电流，可得到期望的TFT特性。
在图13(b)所示的配置例2中，与图13(a)所示的配置例1同样地，包含单一的开口部P。但是，将源极漏极间区域RG的周缘与开口部P的距离cx1、cx2设定成考虑了加工精度的最小值，将开口部P的尺寸设定成尽可能大。在配置例2中，由于与配置例1相比能够将有效的沟道面积变小，能够进一步减低截止漏电电流。
作为例子，开口部P的沟道宽度方向DW的长度py(＝第一开口长度)：5μm，沟道长度方向DL的长度px(＝第二开口长度)：14μm，从沟道宽度方向DW中的源极漏极间区域RG的周缘到开口部P的距离cy1、cy2：4μm，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：4μm。
在图13(c)以及图13(d)所示的配置例3以及4中，在源极漏极间区域RG内配置有两个开口部P(1)、P(2)(以下，有总称为“开口部P”)的点，与图13(a)所示的配置例1不同。这些开口部P在沟道长度方向DL隔出间隔而配置。若考虑加工精度，则开口部P的间隔cx3设定成例如4μm以上。在两个位置以上配置开口部P，藉此可更有效地阻碍电流的流动，进一步减低截止漏电电流。
在配置例3中，将两个开口部P的间隔cx3设定成考虑了加工精度的最小值。在配置例3，作为例子，各开口部P的沟道宽度方向DW的长度py：5μm，沟道长度方向DL的长度px1、px2：5μm，第一开口长度(＝py)：5μm，第二开口长度(＝px1+px2)：10μm，从沟道宽度方向DW中的源极漏极间区域RG的周缘到开口部P的距离cy1、cy2：4μm，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：4μm，开口部P的间隔cx3：4μm。
在配置例4，将同样尺寸的开口部P尽可能地分离而配置。各开口部P也可以是以与第一区域Rs或者第二区域Rd相接的方式，配置在源极漏极间区域RG的端部。
在配置例4，作为例子，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：0μm，开口部P的间隔cx3：12μm。其他的长度py、px、cy1、cy2与配置例3相同。
在图13(e)所示的配置例5，在源极漏极间区域RG内配置有两个切口部Q(1)、Q(2)(以下，有总称为“切口部Q”)。切口部Q在沟道宽度方向DW隔出间隔cy3而排列。若考虑加工精度，则切口部Q的间隔cy3设定成例如4μm以上。在配置例5中，由于沟道区域Rc包含因切口部Q形成的缩颈部，在沟道长度方向DL电流变得难以流动，截止漏电电流变小。
作为例子，各切口部Q的沟道宽度方向DW的长度py1、py2：4.5μm，沟道长度方向DL的长度px：5μm，第一开口长度(＝py1+py2)：9μm，第二开口长度：5μm，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：8.5μm，切口部Q的间隔cy3：4μm。
在图13(f)所示的配置例6，跨及源极漏极间区域RG的沟道长度方向DL的长度L而配置开口部P，在源极漏极间区域RG中，c-Si区域4c被开口部P分离成两个。也就是，可得到沟道宽度小的两个沟道区域并列地连接的构造。这些沟道区域在第一区域Rs以及第二区域Rd连接。
在配置例6，例如，开口部P的沟道宽度方向DW的长度py(＝第一开口长度)：5μm，沟道长度方向DL的长度px(＝第二开口长度)：22μm，从沟道长度方向DL中的源极漏极间区域RG的周缘到开口部P的距离cx1、cx2：0μm，从沟道宽度方向DW中的源极漏极间区域RG的周缘到开口部P的距离cy1、cy2：4μm。
在表1表示配置例1～6中的c-Si面积率Sc、开口面积率Sp、相对于源极漏极间区域RG的沟道宽度方向的长度W的第一开口长度的比例、以及、相对于源极漏极间区域RG的沟道长度方向的长度L的第二开口长度的比例。
[表1]
Figure BDA0002359229140000251
图14(a)～(f)分别是例示本实施方式中的开口部P或者切口部Q与a-Si区域4a的配置例7～12的俯视图。在图14，仅表示TFT的半导体层之中源极漏极间区域RG、第二区域Rd以及第一区域Rs。在配置例7～12，在源极漏极间区域RG内设置有c-Si区域4c以及a-Si区域4a。配置例7～12中的开口部P或者切口部Q的配置分别是与图13所示的配置例1～6同样。
在配置例7～12，a-Si区域4a是在源极漏极间区域RG的大致中央跨及沟道宽度方向DW而配置。因此，c-Si区域4c被a-Si区域4a分离成两个。如此，在源极漏极间区域RG中，将c-Si区域4c在沟道长度方向不连续地配置，藉此电流的流动进一步被阻碍(参照图12(b))。组合a-Si区域4a以及开口部P或者切口部Q而配置在源极漏极间区域RG，藉此能够以更高的自由度，且，更严密地控制导通电流以及截止电流。
如图14(a)、(b)、(e)以及(f)所示，开口部P或者切口部Q也可以配置在c-Si区域4c与a-Si区域4a的界面的一部分上。由此，由于能够在实效的沟道宽度变狭窄的部分配置a-Si区域4a，可更有效地阻碍电流的流动。
如图14(c)以及(d)般的，也可以在两个开口部P之间配置有a-Si区域4a。在这些例子中，由于在c-Si区域4c配置开口部P，能够有效地减低c-Si面积率Sc。
在表1一并表示在a-Si区域4a的长度ax是例如2μm的情况的，配置例7～12的c-Si面积率Sc、以及、在源极漏极间区域RG占有的a-Si区域4a的面积比例(以下，“a-Si面积率”)Sa。开口面积率Sp等是与配置例1～6相同。
另外，a-Si区域4a的配置以及尺寸不限定为图示的例子。例如，如在图15(a)～(e)例示般的，也可以将a-Si区域4a跨及沟道长度方向DL而配置。由此，能够减低c-Si区域4c的沟道宽度方向DW的长度。也可以藉由a-Si区域4a将c-Si区域4c分离成两个以上的部分。将a-Si区域4a跨及沟道长度方向DL而配置，藉此能够跨及沟道长度方向DL整体，将实效的沟道宽度变小。
[产业上的利用可能性]
本发明的实施方式可广泛适用于包括TFT的装置或电子设备。例如，可适用于有源矩阵基板等的电路基板、液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等的显示装置、辐射线检测器、图像传感器等的摄影装置、图像输入装置或指纹读取装置等的电子装置等。
附图标记说明
1...基板；2...栅极电极；3...栅极绝缘层；4...半导体层；4a...a-Si区域；4c...c-Si区域；6...第一a-Si层；6t...第一a-Si层的薄膜化部分；7...第二a-Si层；8d...漏极电极；8s...源极电极；9...无机绝缘层；101、102...薄膜晶体管；Cs...第一接触层；Cd...第二接触层；P...开口部；RG...源极漏极间区域；Rc...沟道区域；Rs...第一区域；Rd...第二区域

Claims (16)

1.一种半导体装置，其特征在于，包括薄膜晶体管，
所述薄膜晶体管包含：
基板；
栅极电极，被所述基板支撑；
半导体层，在所述栅极电极上介隔栅极绝缘层而设置，所述半导体层包含：第一区域、第二区域、位于所述第一区域以及所述第二区域之间，且，从所述基板的法线方向观察时与所述栅极电极重叠的源极漏极间区域，其中所述源极漏极间区域包含沟道区域；
与所述第一区域相接的第一接触层、以及与所述第二区域相接的第二接触层；
源极电极，经由所述第一接触层而与所述第一区域电连接；以及
漏极电极，经由所述第二接触层而与所述第二区域电连接；其中
所述半导体层包含结晶质硅区域，所述结晶质硅区域的至少一部分位于所述源极漏极间区域；
所述半导体层位于所述源极漏极间区域，且，包含到达所述栅极绝缘层的至少一个开口部。
2.根据权利要求1所述的半导体装置，其特征在于，还包括：
绝缘层，覆盖所述薄膜晶体管；
所述绝缘层在所述至少一个开口部内与所述栅极绝缘层相接。
3.根据权利要求2所述的半导体装置，其特征在于，
所述绝缘层与所述半导体层的所述沟道区域的上表面相接。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一接触层以及第二接触层分别包含：
第一非晶硅层，与所述半导体层相接；以及
第二非晶硅层，配置在所述第一非晶硅层上，且，具有比所述第一非晶硅层高的导电率。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一非晶硅层包含所述半导体层的所述沟道区域、与所述第一区域以及所述第二区域相接，且，与所述至少一个开口部对应的开口；
所述第一非晶硅层之中与所述沟道区域相接的部分比与所述第一区域以及所述第二区域相接的部分薄。
6.根据权利要求1所述的半导体装置，其特征在于，
所述薄膜晶体管还包含配置在所述半导体层的一部分上以及所述至少一个开口部内的保护层；
所述保护层与所述沟道区域的上表面的至少一部分相接，且，在所述至少一个开口部内与所述栅极绝缘层相接。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体层还包含非晶质硅区域。
8.根据权利要求7所述的半导体装置，其特征在于，
所述非晶质硅区域的至少一部分配置在所述源极漏极间区域。
9.根据权利要求8所述的半导体装置，其特征在于，
在所述源极漏极间区域中，所述结晶质硅区域由所述非晶质硅区域的所述至少一部分分离成两个以上。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述至少一个开口部被所述结晶质硅区域包围。
11.根据权利要求8或9所述的半导体装置，其特征在于，
所述至少一个开口部配置在所述结晶质硅区域与所述非晶质硅区域的界面的一部分上。
12.根据权利要求8或9所述的半导体装置，其特征在于，
所述至少一个开口部包含在所述薄膜晶体管的沟道长度方向隔出间隔而配置的两个开口部，所述非晶质硅区域的至少一部分位于所述两个开口部之间。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，包含：
显示区域，包含多个像素；
所述薄膜晶体管配置在所述显示区域的各像素，
还包括在所述显示区域以外的区域设置的驱动电路；
所述驱动电路包含其他薄膜晶体管；
在所述其他薄膜晶体管的源极漏极间区域未设置有开口部。
14.一种半导体装置的制造方法，其特征在于，所述半导体装置包括薄膜晶体管，所述方法包含：
工序(A)，准备在表面形成栅极电极、覆盖所述栅极电极的栅极绝缘层的基板；
工序(B)，在所述栅极绝缘层上，形成包含非晶硅的半导体膜；
结晶化工序(C)，对所述半导体膜之中成为半导体层的半导体层形成区域的至少一部分照射激光使其结晶化，藉此在所述半导体层形成区域的所述一部分形成结晶质硅区域，所述半导体层形成区域之中未被所述激光照射的部分成为非晶质硅区域，所述结晶质硅区域的至少一部分配置在所述半导体层形成区域之中成为沟道区域的部分；
工序(D)，在已结晶化的所述半导体膜上，形成接触层用的至少一个硅膜；
图案化工序(E)，使用第一掩模，进行所述半导体膜以及所述至少一个硅膜的图案化，形成半导体层以及硅层，所述半导体层以及所述硅层包含贯通所述半导体层以及所述硅层，且，露出所述栅极绝缘层的开口部或者切口部；
工序(F)，在所述硅层上，形成源极以及漏极电极用的导电膜；以及
工序(G)，使用第二掩模，进行所述导电膜以及所述硅层的图案化，从所述导电膜形成互相分离的源极电极以及漏极电极，从所述硅层形成第一接触层以及第二接触层。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述至少一个硅膜包含第一非晶硅膜、配置在所述第一非晶硅膜上，且，具有比所述第一非晶硅膜高的导电率的第二非晶硅膜；
在所述工序(G)中，从所述基板的法线方向观察时，所述第二非晶硅膜之中不与所述第二掩模重叠的部分被去除，所述第一非晶硅膜之中不与所述第二掩模重叠的部分被薄膜化而留在所述半导体层上。
16.一种半导体装置的制造方法，其特征在于，所述半导体装置包括薄膜晶体管，所述方法包含：
工序(A)，准备在表面形成栅极电极、覆盖所述栅极电极的栅极绝缘层的基板；
工序(B)，在所述栅极绝缘层上，形成包含非晶硅的半导体膜；
结晶化工序(C)，对所述半导体膜之中成为半导体层的半导体层形成区域的至少一部分照射激光使其结晶化，藉此在所述半导体层形成区域的所述一部分形成结晶硅区域，所述半导体膜之中未被所述激光照射的部分成为非晶质硅区域，所述结晶质硅区域的至少一部分配置在所述半导体层形成区域之中成为沟道区域的部分；
工序(D)，进行已结晶化的所述半导体膜的图案化，形成包含露出所述栅极绝缘层的开口部的半导体层；
工序(E)，在所述半导体层的一部分上以及所述开口部内形成保护层，所述保护层与成为所述沟道区域的部分的上表面的至少一部分相接，且，在所述开口部内与所述栅极绝缘层相接；
工序(F)，以覆盖所述保护层以及所述半导体层的方式，将接触层用的硅膜以及源极以及漏极电极用的导电膜以此顺序形成；及
工序(G)，使用第一掩模，进行所述导电膜以及所述硅膜的图案化，形成互相分离的源极电极以及漏极电极、互相分离的第一接触层以及第二接触层。
CN201780092980.4A 2017-07-12 2017-07-12 半导体装置以及其制造方法 Pending CN110870077A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/025435 WO2019012631A1 (ja) 2017-07-12 2017-07-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN110870077A true CN110870077A (zh) 2020-03-06

Family

ID=65001872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780092980.4A Pending CN110870077A (zh) 2017-07-12 2017-07-12 半导体装置以及其制造方法

Country Status (3)

Country Link
US (1) US11121262B2 (zh)
CN (1) CN110870077A (zh)
WO (1) WO2019012631A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
CN1254948A (zh) * 1998-11-19 2000-05-31 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2000196098A (ja) * 1998-12-28 2000-07-14 Furontekku:Kk 薄膜トランジスタおよびそれを備えた液晶表示装置
US20060131582A1 (en) * 2004-12-20 2006-06-22 Sansung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2010225780A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN106663697A (zh) * 2015-03-27 2017-05-10 堺显示器制品株式会社 薄膜晶体管及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JPWO2007086368A1 (ja) * 2006-01-30 2009-06-18 シャープ株式会社 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
TWI487104B (zh) * 2008-11-07 2015-06-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010225781A (ja) 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5534402B2 (ja) 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
WO2011078169A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 薄膜トランジスタ、表示装置、ならびに薄膜トランジスタ及び表示装置の製造方法
JP5495043B2 (ja) 2010-04-23 2014-05-21 株式会社ブイ・テクノロジー レーザアニール方法、装置及びマイクロレンズアレイ
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
WO2016157351A1 (ja) 2015-03-30 2016-10-06 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
WO2016170571A1 (ja) 2015-04-20 2016-10-27 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
TWI590423B (zh) * 2015-10-27 2017-07-01 群創光電股份有限公司 顯示裝置
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
CN1254948A (zh) * 1998-11-19 2000-05-31 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2000196098A (ja) * 1998-12-28 2000-07-14 Furontekku:Kk 薄膜トランジスタおよびそれを備えた液晶表示装置
US20060131582A1 (en) * 2004-12-20 2006-06-22 Sansung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2010225780A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN106663697A (zh) * 2015-03-27 2017-05-10 堺显示器制品株式会社 薄膜晶体管及显示面板

Also Published As

Publication number Publication date
US11121262B2 (en) 2021-09-14
WO2019012631A1 (ja) 2019-01-17
US20200227567A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
KR101267499B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
CN108140675B (zh) 半导体装置及其制造方法
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
KR101790176B1 (ko) 어레이 기판의 제조방법
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
CN107408578A (zh) 薄膜晶体管以及显示面板
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
CN107799603B (zh) 薄膜晶体管阵列面板及相关制造方法
WO2016175086A1 (ja) 半導体装置及びその製造方法
US8310611B2 (en) Display device and manufacturing method thereof
KR20130078666A (ko) 박막 트랜지스터 및 그 제조 방법
WO2020075268A1 (ja) 薄膜トランジスタおよびその製造方法
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
JP2010113253A (ja) 表示装置及び表示装置の製造方法
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
WO2019234892A1 (ja) 薄膜トランジスタおよびその製造方法
WO2010131502A1 (ja) 薄膜トランジスタおよびその製造方法
CN110870077A (zh) 半导体装置以及其制造方法
US11081507B2 (en) Semiconductor device and method for manufacturing same
KR20090073479A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
CN111788663A (zh) 薄膜晶体管及其制造方法
JP4447308B2 (ja) 半導体装置及びその作製方法
KR100992125B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP2008047919A (ja) 薄膜トランジスタ表示板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200306

WD01 Invention patent application deemed withdrawn after publication