[go: up one dir, main page]

CN110137256A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110137256A
CN110137256A CN201910011338.XA CN201910011338A CN110137256A CN 110137256 A CN110137256 A CN 110137256A CN 201910011338 A CN201910011338 A CN 201910011338A CN 110137256 A CN110137256 A CN 110137256A
Authority
CN
China
Prior art keywords
region
polysilicon layer
metal layer
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910011338.XA
Other languages
English (en)
Inventor
吉村充弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN110137256A publication Critical patent/CN110137256A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H10P14/416—
    • H10W72/926—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及半导体装置。在形成双向二极管的区域中也形成纵向MOSFET。具备：在基板内设置的漏极区域和源极区域；在漏极区域与源极区域之间设置的基极区域；在基极区域内设置的比基极区域高浓度的基极接触区域；经由栅极绝缘膜与基极区域相接地设置以使在基极区域中形成沟道的栅极电极；被设置为在与基板表面垂直的方向上至少一部分与栅极电极重叠并且一端与栅极电极电连接而另一端与源极区域电连接的双向二极管；与源极区域、基极区域和双向二极管的另一端电连接的源极金属层；以及与栅极电极电连接并且在基板上的至少一部分区域中以沿与基板表面垂直的方向至少一部分与源极金属层重叠的方式设置的栅极金属层。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及具有纵向MOSFET和从ESD保护该纵向MOSFET的栅极绝缘膜的双向二极管的半导体装置。
背景技术
作为具有以往的纵向MOSFET的半导体装置之一，例如，在专利文献1中，提出了：使连接于源极的金属层和连接于栅极电极的金属层分别为二层构造，使连接于栅极电极的二层构造的金属层之中的上层的金属层的上表面的一部分为栅极焊盘部，由此，与栅极焊盘部非重叠地配置双向二极管。由此，未在栅极焊盘部的下方配置双向二极管，因此，能够在该栅极焊盘部下方也配置纵向MOSFET，即，较大地确保元件区域。
现有技术文献
专利文献
专利文献1：日本特开2010-177454号公报。
发明要解决的课题
然而，在专利文献1所公开的结构中，不能在形成有双向二极管的区域中配置纵向MOSFET。因此，难以进一步扩大元件区域。
发明内容
因此，本发明的目的在于提供一种能够在形成双向二极管的区域中也形成纵向MOSFET的半导体装置。
用于解决课题的方案
为了解决上述的课题，本发明的半导体装置的特征在于，具备：半导体基板；第1导电型的漏极区域和源极区域，被设置在所述半导体基板内；第2导电型的基极区域，被设置在所述漏极区域与所述源极区域之间；比所述基极区域高浓度的第2导电型的基极接触区域；栅极电极，经由栅极绝缘膜与所述基极区域相接地设置，以使在所述基极区域中形成沟道；双向二极管，被设置为沿与所述半导体基板的表面垂直的第1方向与所述栅极电极重叠，并且，一端与所述栅极电极电连接，另一端与所述源极区域电连接；源极金属层，与所述源极区域、所述基极区域和所述双向二极管的另一端电连接；以及与所述栅极电极电连接并且在所述半导体基板上的至少一部分区域中以沿所述第1方向至少一部分与所述源极金属层重叠的方式设置的栅极金属层。
发明效果
根据本发明，双向二极管被设置为在与半导体基板的表面垂直的方向上与栅极电极重叠。即，能够将双向二极管以及由栅极电极、漏极区域、源极区域和基极区域构成的纵向MOSFET形成于在俯视下相同的区域。因此，即使形成双向二极管，也能够扩大元件区域。
附图说明
图1是示出本发明的实施方式的半导体装置的平面构造的图。
图2是示出本发明的第1实施方式的半导体装置的构造的截面图，是沿着图1所示的半导体装置的C-C’线的截面所对应的图。
图3是示出本发明的第1实施方式的半导体装置的另一截面图，是沿着图1所示的半导体装置的D-D’线的截面所对应的图。
图4是示出本发明的第2实施方式的半导体装置的构造的截面图，是沿着图1所示的半导体装置的C-C’线的截面所对应的图。
图5是示出本发明的第3实施方式的半导体装置的构造的截面图，是沿着图1所示的半导体装置的C-C’线的截面所对应的图。
图6是示出本发明的第4实施方式的半导体装置的构造的截面图，是沿着图1所示的半导体装置的C-C’线的截面所对应的图。
具体实施方式
以下，一边参照附图一边对本发明的半导体装置的实施方式进行说明。
图1是用于说明本发明的第1实施方式的具有纵向MOSFET的半导体装置100的平面图。再有，本平面图在后述的第2~第4实施方式的半导体装置200~400中也是共同的。
如图1所示，本发明的第1实施方式的半导体装置100具备有源区域（activeregion）A和场区域（field region）B，在有源区域A中设置有N型（第1导电型）的纵向MOSFET（未图示）、栅极焊盘GG和源极焊盘SS。
图2是用于说明本发明的第1实施方式的半导体装置100中的纵向MOSFET的构造的截面图，是沿着图1的C-C’线的截面图。
如图2所示，本实施方式的半导体装置100具备半导体基板120，所述半导体基板120包含：N型（第1导电型）的高浓度半导体层101；在高浓度半导体层101上设置的、杂质浓度比高浓度半导体层101低的N型的漂移区域（drift region）102；以及在漂移区域102上形成的、P型（第2导电型）的基极区域（base region）103。例如将N型的硅单晶基板用作高浓度半导体层101，在硅单晶基板上使N型的外延硅层生长，从该外延层上表面注入P型的杂质，使漂移区域102残存在外延硅层的下部，将上部作为基极区域103，由此，形成这样的半导体基板120。高浓度半导体层101和漂移区域102构成漏极区域。在半导体基板120的背面设置有漏极电极117。
在基极区域103中设置有从半导体基板120的表面到达漂移区域102（漏极区域）的上表面的多个沟槽（trench）104。在各沟槽104内以覆盖沟槽104的内侧的底面和侧面的方式设置有栅极绝缘膜105。进而，在沟槽104内经由栅极绝缘膜105从沟槽104底部到离半导体基板120表面的深度d的位置埋入由N型多晶硅层构成的栅极电极106。将P型多晶硅层107和N型多晶硅层108沿与半导体基板120垂直的方向按该顺序层叠于栅极电极106上，埋入到沟槽104内。通过这些栅极电极（N型多晶硅层）106、P型多晶硅层107和N型多晶硅层108构成栅极电极106为一端、N型多晶硅层108为另一端的双向二极管109。
在与沟槽104的上部外侧面邻接的区域中设置了具有从半导体基板120的表面到d的位置的深度的、N型的源极区域110，由此，源极区域110和漂移区域102（漏极区域）之间的基极区域中的沿着沟槽104的外侧面的区域成为沟道区域。此外，在基极区域103内的邻接的源极区域间的半导体基板120表面设置有杂质浓度比基极区域103高的P型的基极接触区域111。再有，例如在形成了栅极电极106之后形成多晶硅层107之前，通过在维持倾斜的状态下利用旋转注入的离子注入或者改变倾斜的方向的多次离子注入等来形成源极区域110。
栅极绝缘膜105的上表面、多晶硅层108的上表面、源极区域110的上表面和基极接触区域111的上表面成为一个面，与这些上表面相接地设置有成为二层构造的源极金属层112的下层源极金属层112a。由此，双向二极管109为另一端的多晶硅层108与源极区域110电连接的结构。再有，源极区域110的上表面处的杂质浓度和基极接触区域111的上表面处的杂质浓度分别优选为1×1019/cm3以上和1×1020/cm3以上的浓度，以便在与源极金属层112（下层源极金属层112a）之间得到欧姆接触。
在下层源极金属层112a上以至少将形成有栅极焊盘GG的区域所对应的区域覆盖并且露出形成有源极焊盘SS的区域所对应的区域的方式设置层间绝缘膜113。
在下层源极金属层112a上的形成有源极焊盘SS的区域所对应的区域中，以与下层源极金属层112a连接的方式设置有上层源极金属层112b。即，通过下层源极金属层112a和上层源极金属层112b构成源极金属层112。
另一方面，在下层源极金属层112a上的形成有栅极焊盘GG的区域所对应的区域中，经由层间绝缘膜113设置有成为二层构造的栅极金属层114的上层栅极金属层114b。
在此，参照图3所示的沿着图1的D-D’线的截面图来对用于将栅极电极106与外部电连接的栅极引出部的构造进行说明。
如图3所示，栅极电极106在有源区域A的端部被从沟槽104内向半导体基板120表面上的栅极绝缘膜105上引出，进而，被向场区域B的场绝缘膜118上引出。在栅极电极106上设置有层间绝缘膜116，所述层间绝缘膜116在场区域B中具有露出栅极电极106的上表面的一部分的接触孔116c并且选择性地覆盖栅极电极106上。在场区域B中，在层间绝缘膜116上设置有下层栅极金属层114a。下层栅极金属层114a被形成为埋入接触孔116c，与栅极电极106电连接。
上述的层间绝缘膜113被形成为：在场区域B中具有露出下层栅极金属层114a的上表面的一部分的接触孔113c，并且，与层间绝缘膜116连接而将下层源极金属层112a和下层栅极金属层114a绝缘。
例如如以下那样形成层间绝缘膜113。首先，形成埋入接触孔116c并且将栅极绝缘膜105的上表面、多晶硅层108的上表面、源极区域110的上表面、基极接触区域111的上表面和层间绝缘膜116覆盖的金属膜。接着，将该金属膜图案化为下层源极金属层112a和下层栅极金属层114a的形状。之后，如图3所示，以埋入到下层源极金属层112a与下层栅极金属层114a之间并且将下层源极金属层112a和下层栅极金属层114a上选择性地覆盖的方式形成层间绝缘膜113。
上述的上层栅极金属层114b被形成为与在场区域B中露出的下层栅极金属层114a的上表面连接。即，通过下层栅极金属层114a和上层栅极金属层114b构成栅极金属层114。
如图2和图3所示，在源极金属层112和栅极金属层114上以使源极金属层112上表面的一部分和栅极金属层114上表面的一部分露出而形成源极焊盘SS和栅极焊盘GG的方式设置绝缘膜115。
例如如以下那样形成绝缘膜115。首先，形成埋入接触孔113c并且将下层源极金属层112a和层间绝缘膜113覆盖的金属膜。接着，将该金属膜图案化为上层源极金属层112b和上层栅极金属层114b的形状。之后，如图2所示，以埋入到上层源极金属层112b与上层栅极金属层114b之间并且将上层源极金属层112b和上层栅极金属层114b上选择性地覆盖的方式形成绝缘膜115。
像这样，源极金属层112和栅极金属层114为分别具有二层构造并且通过层间绝缘膜116、层间绝缘膜113和绝缘膜115绝缘后的结构。
如以上说明的那样，根据本实施方式的半导体装置100，在沟槽104内，将构成双向二极管109的作为N型多晶硅层的栅极电极106、P型多晶硅层107和N型多晶硅层108按该顺序沿与基板120垂直方向设置，由此，能够将双向二极管109和纵向MOSFET形成于在俯视下相同的区域。因此，不需要如以往那样在场区域中设置双向二极管。即，能够使形成有双向二极管109的区域也为元件区域，因此，能够较广地确保元件区域。
图4是用于说明本发明的第2实施方式的具有纵向MOSFET的半导体装置200的构造的截面图，是沿着图1的C-C’线的截面图。
本实施方式的半导体装置200中的纵向MOSFET是平面型的纵向MOSFET，不在半导体基板内设置沟槽而在半导体基板表面上层叠构成双向二极管的N型多晶硅层（栅极电极）、P型多晶硅层和N型多晶硅层的方面是与第1实施方式的半导体装置100较大不同的方面。以下，具体地进行说明，但是，对与第1实施方式同样的结构要素标注相同的附图标记，关于同样的结构，适当省略重复的说明。
如图4所示，本实施方式的半导体装置200具备半导体基板220，所述半导体基板220包含N型的高浓度半导体层201（例如，硅单晶基板）；以及在高浓度半导体层201上设置的、杂质浓度比高浓度半导体层201低的N型的漂移区域202（例如，外延硅层）。高浓度半导体层201和漂移区域202构成漏极区域。在半导体基板220的背面设置有漏极电极217。
在半导体基板220的表面设置有P型的基极区域203、在基极区域203内部在半导体基板220表面设置的N型的源极区域210、以及从半导体基板220的表面通过源极区域210到达基极区域203的杂质浓度比基极区域203高的P型的基极接触区域211。
在半导体基板220上经由栅极绝缘膜205设置了由N型多晶硅层构成的栅极电极206，以使在基极区域203的半导体基板220表面部形成沟道。将P型多晶硅层207和N型多晶硅层208沿与半导体基板220垂直的方向按该顺序层叠于栅极电极206上，通过这些栅极电极206、P型多晶硅层207和N型多晶硅层208构成栅极电极206为一端、N型多晶硅层208为另一端的双向二极管209。
再有，例如，在将栅极电极205作为掩模而从半导体基板220的上表面注入P型的杂质之后，以使该杂质扩展到栅极电极205的下部的方式热扩散，由此，形成基极区域203。例如将栅极电极205作为掩模而从半导体基板220的上表面注入N型的杂质，由此，形成源极区域210。将在源极区域210的一部分上具有开口的光刻胶（photoresist）作为掩模而从半导体基板220的上表面注入P型的杂质，由此，形成基极接触区域211。
在半导体基板220上的除了双向二极管209之外的区域中设置层间绝缘膜216直到与作为双向二极管209的另一端的N型多晶硅层208的表面同等的高度。在层间绝缘膜216形成有将各源极区域210和基极接触区域211的上表面露出的接触孔216c。在多晶硅层208和层间绝缘膜216上设置有成为二层构造的源极金属层212的下层源极金属层212a。下层源极金属层212a也被形成在接触孔216c内，与源极区域210的上表面和基极接触区域211的上表面连接。由此，双向二极管209为另一端的N型多晶硅层208与源极区域210电连接的结构。
在下层源极金属层212a上与第1实施方式同样地设置有层间绝缘膜113。在下层源极金属层212a上的形成有源极焊盘SS的区域所对应的区域中，与第1实施方式同样地，设置有与下层源极金属层212a连接的上层源极金属层112b。即，通过下层源极金属层212a和上层源极金属层112b构成源极金属层212。
另一方面，在下层源极金属层212a上的形成有栅极焊盘GG的区域所对应的区域中，与第1实施方式同样地，经由层间绝缘膜113设置有成为二层构造的栅极金属层114的上层栅极金属层114b。
关于本实施方式中的用于将栅极电极206与外部电连接的栅极引出部的构造，省略图示，但是，具有与图3所示的第1实施方式中的栅极引出部大致同样的构造。即，栅极电极206从有源区域的端部直到场区域而从半导体基板220表面上的栅极绝缘膜205上向场绝缘膜上引出，与在其上形成的下层栅极金属层连接。而且，上层栅极金属层114b被形成为与在场区域B中露出的下层栅极金属层的上表面连接，形成由下层栅极金属层和上层栅极金属层114b构成的栅极金属层114。
在源极金属层212和栅极金属层114上，与第1实施方式同样以使源极金属层212上表面的一部分和栅极金属层114上表面的一部分露出而形成源极焊盘SS和栅极焊盘GG的方式设置绝缘膜115。
像这样，源极金属层212和栅极金属层114与第1实施方式同样为分别具有二层构造并且彼此绝缘的结构。
如以上说明的那样，根据本实施方式的半导体装置200，将构成双向二极管209的作为N型多晶硅层的栅极电极206、P型多晶硅层207和N型多晶硅层208按该顺序沿与基板220垂直方向设置，由此，也与第1实施方式同样能够将双向二极管209和纵向MOSFET形成于在俯视下相同的区域。因此，能够较广地确保元件区域。
图5是用于说明本发明的第3实施方式的半导体装置300中的纵向MOSFET的构造的截面图，是沿着图1的C-C’线的截面图。
本实施方式的半导体装置300中的纵向MOSFET与第1实施方式的纵向MOSFET同样是沟槽型的纵向MOSFET，但是，将双向二极管不设置在沟槽内而设置在下层源极金属层上的方面是与第1实施方式的半导体装置100较大不同的方面。以下，具体地进行说明，但是，对与第1实施方式同样的结构要素标注相同的附图标记，关于同样的结构，适当省略重复的说明。
如图5所示，本实施方式的半导体装置300与第1实施方式同样具备半导体基板120，所述半导体基板120由构成漏极区域的N型的高浓度半导体层101和N型的漂移区域102、以及P型的基极区域103构成。在半导体基板120的背面设置有漏极电极117。
在基极区域103中设置有多个沟槽104，在各沟槽104内，从沟槽104底部到离半导体基板120表面的深度d的位置，设置将沟槽104的内侧的底面和侧面覆盖的栅极绝缘膜305，进而经由栅极绝缘膜305埋入由多晶硅层构成的栅极电极306。在栅极绝缘膜305和栅极电极306上的沟槽104的剩余的部分中埋入层间绝缘膜316。
与第1实施方式同样，在与沟槽104的上部外侧面相邻的区域中设置N型的源极区域110，此外，在基极区域103内的相邻的源极区域间的半导体基板120表面设置有P型的基极接触区域111。
层间绝缘膜316的上表面、源极区域110的上表面和基极接触区域111的上表面成为一个面，与这些上表面相接地设置有成为二层构造的源极金属层312的下层源极金属层312a。
在下层源极金属层312a上的形成有栅极焊盘GG的区域所对应的区域中，设置有包括N型多晶硅层321、P型多晶硅层322和N型多晶硅层323的双向二极管309。将N型多晶硅层321、P型多晶硅层322和N型多晶硅层323沿与半导体基板120垂直的方向按该顺序配置。
在下层源极金属层312a上设置有层间绝缘膜313，以使至少覆盖形成有栅极焊盘GG的区域所对应的区域之中的除了形成有双向二极管309的部分之外的区域并且露出形成有源极焊盘SS的区域所对应的区域。再有，例如，重复在下层源极金属层312a上通过溅射法等形成多晶硅层并进行离子注入，形成N型多晶硅层、P型多晶硅层、N型多晶硅层的层叠膜，对其进行图案化，由此，形成双向二极管309。此外，例如，在包括双向二极管309上的下层源极金属层312a上整个表面形成了绝缘膜之后，图案化为使双向二极管309的N型多晶硅层323的上表面和形成有源极焊盘SS的区域所对应的区域露出来形成层间绝缘膜313。
在下层源极金属层312a上的形成有源极焊盘SS的区域所对应的区域中，以与下层源极金属层312a连接的方式设置上层源极金属层112b。即，通过下层源极金属层312a和上层源极金属层112b构成源极金属层312。
另一方面，在下层源极金属层312a上的形成有栅极焊盘GG的区域所对应的区域中，经由层间绝缘膜313和双向二极管309设置有成为二层构造的栅极金属层314的上层栅极金属层314b。
关于本实施方式中的用于将栅极电极306与外部电连接的栅极引出部的构造，省略图示，但是，具有与图3所示的第1实施方式中的栅极引出部大致同样的构造。即，上层栅极金属层314b被形成为与在场区域B中在形成于层间绝缘膜313的接触孔内露出的下层栅极金属层的上表面连接，形成由下层栅极金属层和上层栅极金属层314b构成的栅极金属层314。
因此，双向二极管309为作为一端的N型多晶硅层323经由上层栅极金属层314b（栅极金属层314）电连接于栅极电极306而作为另一端的N型多晶硅层321连接于下层源极金属层312a后的结构。
在源极金属层312和栅极金属层314上，与第1实施方式同样，以使源极金属层312上表面的一部分和栅极金属层314上表面的一部分露出而形成源极焊盘SS和栅极焊盘GG的方式设置绝缘膜115。
像这样，源极金属层312和栅极金属层314与第1实施方式同样为分别具有二层构造并且彼此绝缘的结构。
如以上说明的那样，根据本实施方式的半导体装置300，将构成双向二极管309的N型多晶硅层321、P型多晶硅层322和N型多晶硅层323按该顺序沿与基板120垂直方向设置，由此，也能够将双向二极管309和纵向MOSFET形成于在俯视下相同的区域。因此，能够较广地确保元件区域。
图6是用于说明本发明的第4实施方式的半导体装置400中的纵向MOSFET的构造的截面图，是沿着图1的C-C’线的截面图。
本实施方式的半导体装置400的双向二极管的构造与第3实施方式的半导体装置300不同。其他的方面与第3实施方式的半导体装置300大致相同，因此，对与第3实施方式同样的结构要素标注相同的附图标记，适当省略重复的说明。
如图6所示，在本实施方式的半导体装置400中，与第3实施方式同样，在下层源极金属层312a上的形成有栅极焊盘GG的区域所对应的区域中，设置有包括N型多晶硅层421、P型多晶硅层422和N型多晶硅层423的双向二极管409。其中，N型多晶硅层421、P型多晶硅层422和N型多晶硅层423与第3实施方式不同沿与半导体基板120的表面平行的方向按该顺序被配置。
在以下说明双向二极管409和其周边的具体的结构。
在下层源极金属层312a之上以将下层源极金属层312a上的至少形成有栅极焊盘GG的区域所对应的区域覆盖并且露出形成有源极焊盘SS的区域所对应的区域的方式设置层间绝缘膜424。而且，在层间绝缘膜424上设置有双向二极管409。
双向二极管409的N型多晶硅层421经由在层间绝缘膜424形成的接触孔连接于下层源极金属层312a。进而，在层间绝缘膜424上设置有将双向二极管409覆盖的层间绝缘膜413。再有，例如，在形成于层间绝缘膜424的接触孔内和层间绝缘膜424上形成了多晶硅层之后，向该多晶硅层注入N型的杂质，进而，将在成为P型多晶硅层422的区域部上具有开口的光刻胶作为掩模，注入P型的杂质，由此，形成双向二极管409。
在下层源极金属层312a上的形成有栅极焊盘GG的区域所对应的区域中，经由层间绝缘膜424、双向二极管409和层间绝缘膜413设置有成为二层构造的栅极金属层414的上层栅极金属层414b。上层栅极金属层414b经由形成于层间绝缘膜413的接触孔与双向二极管409的N型多晶硅层423连接。
上层栅极金属层414b与第3实施方式同样具有与图3所示的第1实施方式中的栅极引出部大致同样的构造。即，上层栅极金属层414b被形成为与在场区域B中在形成于层间绝缘膜424和413的接触孔内露出的下层栅极金属层的上表面连接，形成由下层栅极金属层和上层栅极金属层414b构成的栅极金属层414。
因此，双向二极管409为作为一端的N型多晶硅层423经由上层栅极金属层414b（栅极金属层414）电连接于栅极电极306而作为另一端的N型多晶硅层421连接于下层源极金属层312a后的结构。
在源极金属层312和栅极金属层414上，与第1实施方式同样，以使源极金属层312上表面的一部分和栅极金属层414上表面的一部分露出而形成源极焊盘SS和栅极焊盘GG的方式设置绝缘膜115。
像这样，源极金属层312和栅极金属层414与第1实施方式同样为分别具有二层构造并且彼此绝缘的结构。
如以上说明的那样，根据本实施方式的半导体装置400，也能够将双向二极管409和纵向MOSFET形成于在俯视下相同的区域，能够得到与第1~第3实施方式同样的效果。
以上，对本发明的实施方式进行了说明，但是，本发明并不限定于上述实施方式，当然能够在不偏离本发明的主旨的范围内进行各种变更。
例如，在上述实施方式中，将第1导电型设为N型，将第2导电型设为P型，将具有N型的纵向MOSFET的半导体装置说明为例子，但是，本发明也能够为调换导电型并且具有P型的纵向MOSFET的半导体装置。
各实施方式中的双向二极管的层数不限于上述的三层，也能够进一步增加为五层、七层等。
在上述第3和第4实施方式中，关于双向二极管309和409，分别使多晶硅层321、323和多晶硅层421、423为N型，使多晶硅层322和422为P型来进行了说明，但是，也可以使多晶硅层321、323和多晶硅层421、423为P型，使多晶硅层322和422为N型。
此外，在上述第3和第4实施方式中，将具有沟槽型的纵向MOSFET的半导体装置说明为例子，但是，两个实施方式也能够为代替沟槽型而具有平面型的纵向MOSFET的半导体装置。
附图标记的说明
101、201 高浓度半导体层
102、202 漂移区域
103、203 基极区域
104 沟槽
105、205、305 栅极绝缘膜
106、206、306 栅极电极
107、207、322、422 P型多晶硅层
108、208、321、323、421、423 N型多晶硅层
109、209、309、409 双向二极管
110、210 源极区域
111、211 基极接触区域
112、212、312 源极金属层
113、116、216、313、316、413、424 层间绝缘膜
114、214、314、414 栅极金属层
115 绝缘膜
117 漏极电极
118 场绝缘膜
120、220 半导体基板。

Claims (9)

1.一种半导体装置，其特征在于，具备：
半导体基板；
第1导电型的漏极区域和源极区域，被设置在所述半导体基板内；
第2导电型的基极区域，被设置在所述漏极区域与所述源极区域之间；
被设置在所述基极区域内的、比所述基极区域高浓度的第2导电型的基极接触区域；
栅极电极，经由栅极绝缘膜与所述基极区域相接地设置，以使在所述基极区域中形成沟道；
双向二极管，被设置为沿与所述半导体基板的表面垂直的第1方向与所述栅极电极重叠，并且，一端与所述栅极电极电连接，另一端与所述源极区域电连接；
源极金属层，与所述源极区域、所述基极接触区域和所述双向二极管的另一端电连接；以及
与所述栅极电极电连接并且在所述半导体基板上的至少一部分区域中以沿所述第1方向至少一部分与所述源极金属层重叠的方式设置的栅极金属层。
2.根据权利要求1所述的半导体装置，其特征在于，
所述栅极电极由第1导电型的多晶硅层构成，
所述双向二极管包括所述栅极电极、在所述栅极电极上设置的第2导电型的第2多晶硅层、以及在所述第2多晶硅层上设置的第1导电型的第3多晶硅层来构成，
将所述栅极电极、所述第2多晶硅层和所述第3多晶硅层沿所述第1方向按该顺序配置。
3.根据权利要求2所述的半导体装置，其特征在于，
所述漏极区域离所述半导体基板的背面具有规定的厚度并且被设置在所述半导体基板内，
还具备从所述半导体基板的表面到达所述漏极区域的上表面的沟槽，
所述栅极绝缘膜覆盖所述沟槽的内侧的底面和侧面，
所述栅极电极经由所述栅极绝缘膜埋入到所述沟槽内。
4.根据权利要求3所述的半导体装置，其特征在于，所述第2多晶硅层经由所述栅极绝缘膜埋入到所述沟槽内。
5.根据权利要求4所述的半导体装置，其特征在于，所述第3多晶硅层经由所述栅极绝缘膜埋入到所述沟槽内。
6.根据权利要求2所述的半导体装置，其特征在于，所述双向二极管经由所述栅极绝缘膜设置在所述半导体基板上。
7.根据权利要求1所述的半导体装置，其特征在于，所述双向二极管的一端连接于所述栅极金属层，另一端连接于所述源极金属层。
8.根据权利要求7所述的半导体装置，其特征在于，所述双向二极管在所述半导体基板上的所述至少一部分区域中的所述源极金属层上包括第1导电型的第1多晶硅层、在所述第1多晶硅层上设置的第2导电型的第2多晶硅层、以及在所述第2多晶硅层上设置的第1导电型的第3多晶硅层来构成，
将所述第1多晶硅层、所述第2多晶硅层和所述第3多晶硅层沿所述第1方向按该顺序配置。
9.根据权利要求7所述的半导体装置，其特征在于，所述双向二极管在所述半导体基板上的所述至少一部分区域中的所述源极金属层上包括第1导电型的第1多晶硅层、与所述第1多晶硅层相邻地设置的第2导电型的第2多晶硅层、以及与所述第2多晶硅层相邻地设置的第1导电型的第3多晶硅层来构成，
将所述第1多晶硅层、所述第2多晶硅层和所述第3多晶硅层沿与所述半导体基板的表面平行的第2方向按该顺序配置。
CN201910011338.XA 2018-02-09 2019-01-07 半导体装置 Withdrawn CN110137256A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018021979A JP6998788B2 (ja) 2018-02-09 2018-02-09 半導体装置
JP2018-021979 2018-02-09

Publications (1)

Publication Number Publication Date
CN110137256A true CN110137256A (zh) 2019-08-16

Family

ID=67542392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910011338.XA Withdrawn CN110137256A (zh) 2018-02-09 2019-01-07 半导体装置

Country Status (5)

Country Link
US (1) US10797043B2 (zh)
JP (1) JP6998788B2 (zh)
KR (1) KR20190096794A (zh)
CN (1) CN110137256A (zh)
TW (1) TW201935568A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314341A (zh) * 2023-05-25 2023-06-23 江苏应能微电子股份有限公司 内置esd保护二极管的sgt器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116018667A (zh) 2020-09-17 2023-04-25 罗姆股份有限公司 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220127A (ja) * 1998-02-03 1999-08-10 Sharp Corp 絶縁ゲート型半導体装置及びその製造方法
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
US20090212354A1 (en) 2008-02-23 2009-08-27 Force Mos Technology Co. Ltd Trench moseft with trench gates underneath contact areas of esd diode for prevention of gate and source shortate
JP2009218307A (ja) 2008-03-10 2009-09-24 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置
JP2010177454A (ja) 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP6000513B2 (ja) 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314341A (zh) * 2023-05-25 2023-06-23 江苏应能微电子股份有限公司 内置esd保护二极管的sgt器件及其制作方法
CN116314341B (zh) * 2023-05-25 2023-08-08 江苏应能微电子股份有限公司 内置esd保护二极管的sgt器件及其制作方法

Also Published As

Publication number Publication date
JP6998788B2 (ja) 2022-01-18
TW201935568A (zh) 2019-09-01
US20190252542A1 (en) 2019-08-15
KR20190096794A (ko) 2019-08-20
US10797043B2 (en) 2020-10-06
JP2019140235A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
CN100576542C (zh) 绝缘栅型半导体装置
CN100578789C (zh) 绝缘栅型半导体装置
US10347620B2 (en) Semiconductor device
JP5509908B2 (ja) 半導体装置およびその製造方法
CN101071825B (zh) 绝缘栅极型半导体装置
WO2015174531A1 (ja) 半導体装置
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP3221489B2 (ja) 絶縁ゲート型電界効果トランジスタ
CN110137256A (zh) 半导体装置
CN115732558A (zh) 半导体器件及其制造方法
US20060284217A1 (en) Silicon carbide semiconductor device
JP7092044B2 (ja) 半導体装置
JP4086559B2 (ja) 半導体装置
WO2022202088A1 (ja) 半導体装置
JPH1168092A (ja) 溝型半導体装置
JP3869581B2 (ja) 半導体装置およびその製法
JP4125864B2 (ja) 電界効果トランジスタ
JP2001144096A (ja) 半導体装置
JP2000269352A (ja) 電界効果トランジスタを含む半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190816