CN119446927A - 模块化互连单元、半导体封装件和其制造方法 - Google Patents

Abstract

本申请提供一种模块化互连单元、一种半导体封装件和其制造方法。所述方法包含：提供第一子封装件，所述第一子封装件包含第一衬底、至少一个第一互连图案、和至少一个第一电子元件；将至少一个模块化互连单元安装于所述第一衬底上，其中所述模块化互连单元包含介电层、穿过所述介电层的至少一个导电通孔、从所述介电层的上表面凸出的至少一个导电凸块、和覆盖所述导电凸块且具有平坦的上表面的保护层，且所述导电通孔与所述第一互连图案电耦接；在所述第一衬底的上表面上形成第一密封剂；去除所述保护层的一部分以暴露所述导电凸块的上表面；和将第二子封装件安装于所述第一密封剂上方。

Description

模块化互连单元、半导体封装件和其制造方法

技术领域

本申请案大体上涉及半导体技术，且更特定地说，涉及模块化互连单元、半导体封装件和其制造方法。

背景技术

由于消费者想要其电子设备体积更小、速度更快、性能更高，且将越来越多的功能封装到单个装置中，半导体行业始终面临复杂集成的挑战。一种解决方案为叠层封装件(Package-on-Package；PoP)。PoP为一种将两个或更多个集成电路(integrated circuit；IC)封装组合在一起的封装方法。在典型的PoP中，两个或更多个封装件经由可在其间引导信号的竖直互连单元竖直地连接(即，堆叠)。PoP组合件可更有效地利用空间，且减少封装件之间信号路径的长度。因此，可达成更好的电气性能，这是因为较短信号路径长度可减少集成电路中的噪声和串扰并促成较快的信号响应。然而，用于形成PoP组合件的工艺较复杂，且产率仍较低。

因此，需要改进半导体封装件的制造方法。

发明内容

本申请案的目的是提供用于制作具有更高可靠性的半导体封装件的方法。

根据本申请的方面，提供一种用于形成半导体封装件的方法。方法可包含：提供第一子封装件，所述第一子封装件包含第一衬底、形成于第一衬底中的至少一个第一互连图案和安装于第一衬底的上表面上的至少一个第一电子元件；将至少一个模块化互连单元安装于第一衬底的上表面上，其中模块化互连单元包含介电层、穿过介电层的至少一个导电通孔、设置于介电层上且从介电层的上表面凸出的至少一个导电凸块和覆盖导电凸块且具有平坦上表面的保护层，其中导电通孔与第一互连图案电耦接；在第一衬底的上表面上形成第一密封剂以密封第一电子元件和模块化互连单元；去除保护层的一部分以暴露导电凸块的上表面；和将第二子封装件安装于第一密封剂上方，其中第二子封装件包含第二衬底、形成于第二衬底中的至少一个第二互连图案和安装于第二衬底的上表面上的至少一个第二电子元件，且第二互连图案与导电凸块电耦接。

根据本申请的另一方面，提供一种半导体封装件。半导体封装件可包含：第一子封装件，所述第一子封装件包含第一衬底、形成于第一衬底中的至少一个第一互连图案和安装于第一衬底的上表面上的至少一个第一电子元件；至少一个模块化互连单元，其安装于第一衬底的上表面上，其中模块化互连单元包含介电层、穿过介电层的至少一个导电通孔、设置于介电层上且从介电层的上表面凸出的至少一个导电凸块和设置于介电层上且部分地覆盖导电凸块的保护层，其中导电通孔与第一互连图案电耦接，且其中导电凸块的上表面从保护层暴露；第一密封剂，其设置于第一衬底的上表面上，其中第一密封剂包围第一电子元件和模块化互连单元且暴露导电凸块的上表面；和第二子封装件，其安装于第一密封剂上方，其中第二子封装件包含第二衬底、形成于第二衬底中的至少一个第二互连图案和安装于第二衬底的上表面上的至少一个第二电子元件，且第二互连图案与导电凸块电耦接。

根据本申请的实施例的再一方面，提供模块化互连单元。模块化互连单元可包含：介电层；至少一个导电通孔，其穿过介电层；至少一个导电凸块，其设置于介电层上且从介电层的上表面凸出；和保护层，其设置于介电层上，其中保护层覆盖导电凸块且具有平坦的上表面。

应理解，前述大体描述和以下详细描述都仅仅是示例性和解释性的，并不限制本发明。此外，并入在本说明书中且构成本说明书的一部分的附图说明了本发明的实施例，并与描述一起用以解释本发明的原理。

附图说明

本文中所引用的附图形成说明书的一部分。附图中所展示的特征仅说明本申请的一些实施例，而不是本申请的所有实施例，除非具体实施方式明确地指示其它情况，并且本说明书的读者不应相反地作出推论。

图1是一种互连单元的横截面图。

图2是根据本申请的实施例的模块化互连单元的横截面图。

图3A到图3D是根据本申请的实施例的示出用于制造模块化互连单元的方法的各个步骤的横截面图。

图4A到图4I是根据本申请的实施例的示出用于制造半导体封装件的方法的各个步骤的横截面图。

图5A到图5D是根据本申请的另一实施例的示出用于制造半导体封装件的方法的各个步骤的横截面图。

图6是示出根据本申请的实施例的半导体封装件的横截面图。

相同参考数字将贯穿附图用于指代相同或类似部分。

具体实施方式

本申请的示例性实施例的以下详细描述参考形成所述描述的一部分的附图。附图说明可实践本申请的特定示例性实施例。包含附图的详细描述足够详细地描述这些实施例以使得所属领域的技术人员能够实践本申请。所属领域的技术人员可进一步利用本申请的其它实施例，且在不脱离本申请的精神或范围的情况下进行逻辑、机械和其它改变。因此，以下详细描述的读者不应以限制的意义来解释本说明书，且仅所附权利要求书限定本申请的实施例的范围。

在本申请中，除非另外明确陈述，否则单数的使用包含复数形式。在本申请中，除非另外说明，否则使用“或”意味着“和/或”。此外，术语“包括”以及例如“包含”和“含有”等其它形式的使用不具限制性。另外，除非另外具体地说明，否则例如“元件”或“组件”的术语涵盖包含一个单元的元件和组件、和包含多于一个子单元的元件和组件。本文所使用的章节标题仅仅是出于组织的目的并且不应被解释为以任何方式限制期望的主题。

如本文所使用，为了便于描述，可以在本文中使用空间相对术语，例如“之下”、“下方”、“上方”、“之上”、“上”、“上部”、“下部”、“左”、“右”、“竖直”、“水平”、“侧”等，来描述一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系，如图所说明。除图中所描绘的定向以外，空间相对术语意欲涵盖装置在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或呈其它定向)，且本文中所使用的空间相对描述词同样地可相应地进行解释。应理解，当元件称为“连接到”或“耦合到”另一元件时，元件可以直接连接或耦合到另一元件，或可以存在介入元件。

图1示出了模块化互连单元100的横截面图。模块化互连单元100可在叠层封装件(PoP)组合件中使用以引导两个集成电路(IC)封装件之间的信号。模块化互连单元100包含介电主体110、穿过介电主体110的至少一个导电通孔120、和形成于介电主体110上的至少一个导电凸块130。在用于形成PoP组合件的工艺中，如图1中所展示，首先使用真空取放工具20拾取模块化互连单元100，接着再安装于下部封装件上。然后，上部封装件被安装于模块化互连单元100上方以形成PoP组合件。然而，当导电凸块130从介电层120的上表面凸出时，可能在真空取放工具20的真空吸嘴与导电凸块130之间发生真空泄漏，且模块化互连单元100可能在取放工艺期间从工具20掉落，从而导致低产率和低单位时间元件(units-per-hour；UPH)产量值。

为了解决以上问题中的至少一者，在本申请的实施例中提供新的模块化互连单元。在该模块化互连单元中，保护层形成于模块化互连单元的上表面上以覆盖凸出的导电凸块。由于保护层形成为具有平坦的上表面，因此真空取放工具与模块化互连单元之间将不存在真空泄漏。

参考图2，根据本申请的实施例示出了模块化互连单元200。

模块化互连单元200包含介电层210和穿过介电层210的至少一个导电通孔220。在一些实施例中，介电层210可为印刷线路板(printed wiring board；PWB)的层压芯，且导电通孔220可包含Cu、Al、Sn、Ni、Au、Ag、Ti、W或其它合适的导电材料中的一者或多者。在一些实施例中，模块化互连单元200可为半导体插入件(interposer)，且可使用任何合适的IC制造工艺制造。举例来说，介电层210可包含硅和任何其它半导体类材料，且导电通孔220可通过用导电材料填充硅穿孔(through-silicon via；TSV)而形成。

模块化互连单元200进一步包含设置于介电层210上的至少一个导电凸块230。导电凸块230可从介电层210的上表面凸出且与导电通孔220电连接。在图2中所展示的实例中，导电凸块230被示出为焊料凸块，但本申请不限于此。在一些其它实施例中，导电凸块230可包含例如铜柱等导电柱。导电凸块230连同导电通孔220可用于将下部封装件电连接到PoP组合件中的上部封装件。

保护层240形成于介电层210上。保护层240覆盖导电凸块230且具有平坦的上表面240a。在一些实施例中，保护层240可包含模塑料或树脂，例如基于环氧树脂的树脂，但本申请的范围不限于此。在一些实施例中，保护层240的厚度介于导电凸块的高度的105％到200％(例如，110％、130％、150％、170％或190％)范围内。在一些实施例中，可使用研磨工艺来平坦化保护层240的上表面240a。由于保护层240的上表面240a是平坦的，因此当真空取放工具20在保护层240的上表面240a上施加抽吸真空压力时，可容易地拾取模块化互连单元200且将其放置在所需位置处，如图2中所展示。

图3A到图3D示出了根据本申请的实施例的用于制作模块化互连单元的工艺。该模块化互连单元可与图2的模块化互连单元200相同或类似。

如图3A中所展示，提供介电层或主体310。介电层310可为印刷线路板的层压芯，或包含半导体材料。使用激光钻孔、机械钻孔、深反应离子蚀刻(deep reactive ionetching；DRIE)或其它合适的工艺在介电层310中形成多个穿孔。然后，将导电材料沉积在穿孔内以形成多个导电通孔320。举例来说，导电通孔320可使用电解电镀、无电极电镀、蒸发或丝网印刷工艺形成，且可包含Cu、Al、Sn、Ni、Au、Ag、Ti、W或其它合适的导电材料中的一或多者。每个导电通孔320的上表面大体上与介电层310的上表面齐平或共面。

参考图3B，将多个导电凸块330形成于介电层310上，且分别与多个导电通孔320接触。在一些实施例中，可将焊接材料沉积在每个导电通孔320的上表面上，且随后可对焊接材料进行回流以形成导电凸块330。在一些其它实施例中，可将导电柱(例如铜柱)安装于每个导电通孔320的上表面上。

参考图3C，将保护层340形成于介电层310上以覆盖导电凸块330。在一些实施例中，保护层340可使用例如压缩模制工艺或注射模制工艺的模制工艺形成。在一些其它实施例中，保护层340可使用膏印刷、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的工艺形成。在介电层310上形成保护层340之后，可用研磨工艺平坦化保护层340的上表面。保护层340可由聚合物复合材料制成，例如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物，但本申请的范围不限于此。

当在条带型(strip-type)衬底上执行图3A到图3C的工艺时，可以在图3D中对衬底条带(substrate strip)执行单分(singulation)步骤以形成多个模块化互连单元。在一些实施例中，可采用激光切割工艺、锯切、刻蚀工艺或本领域中已知的任何其它合适的工艺来将条带单分为单独的单元。多个模块化互连单元可按需要具有正方形、矩形、六边形或任何其它几何形状的覆盖区(footprint)。此外，多个模块化互连单元的覆盖区可具有相同大小和/或形状，或可在大小和/或形状方面不同。

根据本申请的另一方面，提供一种用于形成PoP类型封装件的方法。图2中所展示的模块化互连单元可在该PoP类型封装件中使用以提供两个子封装件之间的连接性。

图4A到图4I为示出了根据本申请的实施例的用于制造所展示的PoP类型封装件的方法的横截面图。

如图4A中所展示，提供第一子封装件410。第一子封装件410可包含具有上表面412a和下表面412b的第一衬底412、形成于第一衬底412中的至少一个第一互连图案414、和安装于第一衬底412的上表面412a上的至少一个第一电子元件415。

具体地说，第一衬底412可为安装于其上的电子元件和装置提供支撑和连接性。举例来说，第一衬底412可包含印刷电路板(printed circuit board；PCB)、载体衬底、具有电互连的半导体衬底或陶瓷衬底。然而，第一衬底412不限于这些实例。在一些其它实例中，第一衬底412可包含层压插入件、条带插入件、引线框架或其它合适的衬底。为了提高制造产出量，第一衬底412可包含以条带方式布置的多个预定义衬底单元，由此允许并行地对所有这些衬底单元执行某些制造工艺。第一衬底412还包含多个单分区域，所述多个单分区域可提供对应切割区域以将衬底单元单分成单独的衬底单元。

如图4A中所展示，第一衬底412可包含多个第一互连图案414。第一互连图案414可为安装于第一衬底412上的电子元件提供连接性。第一互连图案414可定义焊垫、迹线和插塞，电信号或电压可经由所述焊垫、迹线和插塞水平地和竖直地跨第一衬底412分布。举例来说，如图4A中所展示，第一互连图案414中的一些可在第一衬底412的上表面412a和下表面412b上提供多个接触焊垫。

另外，多个第一电子元件415安装于第一衬底412的上表面412a上。第一电子元件415可通过倒装芯片结合或其它合适的表面安装技术安装于第一衬底412的前表面412a上。举例来说，可将焊膏沉积或印刷到第一电子元件415将要表面安装的接触焊垫上。随后，第一电子元件415可放置在第一衬底412的上表面412a上，其中第一电子元件415的端子或触点与焊膏接触且在焊膏上方。随后可对焊膏进行回流以将第一电子元件415机械地且电耦接到第一衬底412的上表面412a上的接触焊垫。

第一电子元件415可包含多种类型的半导体裸片、半导体封装件或分立器件中的任一者。举例来说，第一电子元件415可包含超宽带(ultra-wideband；UWB)装置、数字信号处理器(digital signal processor；DSP)、微控制器、微处理器、网络处理器、功率管理处理器、音频处理器、视频处理器、RF电路、无线基带芯片上系统(system on chip；SoC)处理器、传感器、存储器控制器、存储器装置、专用集成电路(application specificintegrated circuit；ASIC)等。

参考图4B，将至少一个模块化互连单元420安装于第一衬底412的上表面412a上。

模块化互连单元420可包含介电层422、穿过介电层422的至少一个导电通孔424、和设置于介电层422上且从介电层422的上表面凸出的至少一个导电凸块426。模块化互连单元420进一步包含覆盖导电凸块426且具有平坦的上表面的保护层428。导电通孔424与第一衬底412中的第一互连图案414电耦接。模块化互连单元420可具有与图2中所展示的模块化互连单元200类似的结构和配置，且将不在此处详细描述。

在一些实施例中，可将焊膏沉积或印刷到模块化互连单元420将要表面安装的第一互连图案414上。

接着，真空取放工具可被用于将模块化互连单元420放置到第一互连图案414上方的位置，其中模块化互连单元420的端子与焊膏接触且在所述焊膏上方。可对焊膏进行回流以将模块化互连单元420机械地且电气地耦接到第一互连图案414上的接触焊垫。

参考图4C，将第一密封剂430形成于第一衬底412的上表面上以密封第一电子元件415和模块化互连单元420。

在一些实施例中，第一密封剂430可使用例如压缩模制工艺或注射模制工艺的模制工艺形成。在一些其它实施例中，第一密封剂430可使用膏印刷、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的工艺形成。第一密封剂430可由聚合物复合材料制成，例如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯或具有适当填充物的聚合物，但本申请的范围不限于此。

在一些实施例中，可对第一密封剂430执行研磨工艺以平坦化第一密封剂430且暴露模块化互连单元420。

参考图4D，去除模块化互连单元420的保护层428的一部分以暴露导电凸块426的上表面。

在一些实施例中，可采用激光烧蚀工艺以去除保护层428的一部分且在保护层428中形成沟槽429。沟槽429至少暴露导电凸块426的上表面。激光烧蚀技术可以准确地控制沟槽429的形状和/或深度。然而，本申请并不限于此。在其它实施例中，沟槽429可通过干式或湿式刻蚀工艺或本领域中已知的任何其它工艺形成，只要可按需要去除保护层的材料即可。在一些其它实施例中，在形成沟槽429之后，可进一步执行用于去除沟槽处的残余物的清洁工艺。可以理解，当多个导电凸块426形成于模块化互连单元420上时，激光烧蚀工艺可不去除将邻近导电凸块426彼此分离的保护层428的一部分，以维持这些导电凸块426的电隔离。在此情况下，激光烧蚀工艺可更类似于用以去除导电凸块426上方的材料的钻孔工艺。

参考图4E，将至少一个第二子封装件440安装于模块化互连单元420上且在第一密封剂430上方。

第二子封装件440可包含第二衬底442、形成于第二衬底442中的第二互连图案444、和安装于第二衬底442的上表面上的至少一个第二电子元件445。此外，第二子封装件440可包含密封第二电子元件445的第二密封剂448。第二电子元件445可包含多种类型的半导体裸片、半导体封装件或分立器件中的任一者。举例来说，第一电子元件415可包含WiFi模块、数字信号处理器(DSP)、存储器装置、微控制器、RF电路等。第二衬底442可为第二电子元件445提供支撑，且第二互连图案444可为第二电子元件445提供连接性。

在将第二子封装件440安装于模块化互连单元420上之后，第二子封装件440中的第二互连图案444与模块化互连单元420的导电凸块426电连接，使得模块化互连单元420可提供第一子封装件410与第二子封装件440之间的连接性。

在一些实施例中，在将第二子封装件440安装于模块化互连单元420上之前，可执行焊球安装(solder ball mounting；SBM)工艺以在导电凸块426上形成额外焊球，使得可将焊球升高得比第一密封剂430的上表面更高，以确保与第二子封装件440的第二互连图案444接触。

然后，参考图4F，将底部填充密封剂450形成于第一密封剂430与第二衬底442之间。

底部填充密封剂450可填充第一密封剂430与第二衬底442之间的任何间隙且可选地覆盖第二子封装件440的侧表面。底部填充密封剂450可包含聚合物复合材料，例如环氧树脂、环氧丙烯酸酯，或具有或不具有填充物的聚合物。在一些实例中，通过在第一密封剂430上的邻近于第二衬底442的位置处沉积流体材料且允许毛细作用将流体材料汲取到第一密封剂430与第二衬底442之间的空间中来形成底部填充密封剂450。

在图4F中所展示的实例中，底部填充密封剂450还覆盖第二衬底442和第二密封剂448的侧表面的一部分。底部填充密封剂450可对第一子封装件410与第二子封装件440之间的互连提供机械支撑，从而帮助缓解由于第一子封装件410与第二子封装件440之间的不同热膨胀的裂缝或分层的风险。

然后，参考图4G，翻转图4F中所展示的封装件，且在第一衬底412的下表面412b上形成多个外部互连凸块460。多个外部互连凸块460与第一互连图案414电耦接。

在一些实施例中，使用以下工艺中的一者或任何组合将导电凸块材料沉积在从第一衬底412的下表面412b暴露的第一互连图案414上方：蒸发、电解电镀、无电极镀敷、球滴或丝网印刷工艺。导电凸块材料可为焊料、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu或其组合，以及可选的助焊剂溶液。举例来说，凸块材料可为共晶Sn/Pb、高铅焊料或无铅焊料。

在一些实施例中，可通过将材料加热到高于其熔点来对凸块材料进行回流以形成外部互连球或凸块460。在一些实施例中，外部互连球或凸块460可压缩粘合或热压缩粘合到从下表面412b暴露的第一互连图案414。图4G中所展示的球形凸块460可表示可形成于第一衬底412的下表面412b上的外部互连凸块的一种类型。在其它实例中，外部互连凸块460可为柱形凸块、微凸块或其它电互连件。

然后，如图4H中所展示，执行单分工艺以沿着单分通道从封装条带单分每个单独的封装件。举例来说，可使用锯片经由单分通道将封装条带单分成单独的封装件。在一些其它实例中，激光切割工具也可用于单分封装条带。

最后，参考图4I，形成电磁干扰(EMI)屏蔽件470以覆盖第二子封装件440、和第一子封装件410的侧表面。

EMI屏蔽件470可由铜、铝、铁或用于EMI屏蔽的任何其它合适的材料形成。在一些实施例中，EMI屏蔽件470可通过喷涂、电镀、溅镀或任何其它合适的金属沉积工艺形成。EMI屏蔽件470可遵循第二子封装件440的形状和/或轮廓、和第一子封装件410的侧表面。

参考图5A到图5D，根据本申请的另一个实施例的示出了用于制造PoP型封装的方法的横截面图。

如图5A中所展示，提供第一子封装件510。第一子封装件510可包含具有上表面512a和下表面512b的第一衬底512、形成于第一衬底512中的至少一个第一互连图案514、和安装于第一衬底512的上表面512a上的至少一个第一电子元件515。至少一个模块化互连单元520安装于第一衬底512的上表面512a上。模块化互连单元520可包含介电层522、穿过介电层522的至少一个导电通孔524和设置于介电层522上且从介电层522的上表面凸出的至少一个导电凸块526。模块化互连单元520进一步包含覆盖导电凸块526且具有平坦的上表面的保护层528。第一密封剂530形成于第一衬底512的上表面上以密封第一电子元件515和模块化互连单元520。图5A中所展示的封装结构类似于图4C中所展示的结构，且将不在此处详细描述。

然后，参考图5B，对模块化互连单元520的保护层528进行研磨以暴露导电凸块526。

在一些实施例中，通过研磨器同时去除第一密封剂530的上部部分和保护层528的上部部分。研磨工艺还可平坦化第一密封剂530和保护层528的上表面。在一些情况下，还在研磨工艺中去除导电凸块526的上部部分以暴露导电凸块526的更多区域。

参考图5B和图5C两者，将至少一个第二子封装件540安装于模块化互连单元520上且在第一密封剂530上方。

第二子封装件540可包含第二衬底542、形成于第二衬底542中的至少一个第二互连图案544和安装于第二衬底542的上表面上的至少一个第二电子元件545。此外，第二子封装件540可包含密封第二电子元件545的第二密封剂548。在一些实施例中，可将焊膏沉积或印刷到从第一密封剂530和保护层528暴露的导电凸块526上。随后，第二子封装件540可放置在第一密封剂530上，其中第二子封装件540的端子或触点与焊膏接触且在焊膏上方。随后可对焊膏进行回流以将第二子封装件540机械地且电气地耦接到导电凸块526。

然后，参看图5D，将底部填充密封剂550形成于第二子封装件540与第一子封装件510之间，将多个外部互连凸块560形成于第一衬底510的下表面上，且随后执行单分工艺以从封装条带单分每个单独的封装件。最后，形成EMI屏蔽件570以覆盖第二子封装件540、和第一子封装件510的侧表面。

根据本申请的另一方面，提供一种半导体封装件。

参考图6，示出了根据本公开的实施例的半导体封装件600的横截面图。半导体封装600可包含第一子封装件610、至少一个模块化互连单元620、第一密封剂630和第二子封装件640。

第一子封装件610可包含第一衬底、形成于第一衬底中的至少一个第一互连图案和安装于第一衬底的上表面上的至少一个第一电子元件。模块化互连单元620可安装于第一衬底的上表面上。模块化互连单元620可包含介电层、穿过介电层的至少一个导电通孔、设置在介电层上且从介电层的上表面凸出的至少一个导电凸块、和设置在介电层上且部分地覆盖导电凸块的保护层。导电通孔与第一互连图案电耦接，且导电凸块的上表面从保护层暴露。第一密封剂630设置于第一衬底的上表面上，且第一密封剂630包围第一电子元件和模块化互连单元620但暴露导电凸块的上表面。第二子封装件640安装于第一密封剂630上方。第二子封装件640可包含第二衬底、形成于第二衬底中的至少一个第二互连图案和安装于第二衬底的上表面上的至少一个第二电子元件，且第二互连图案与导电通孔电耦接。第二子封装件640可进一步包含设置于第二衬底的上表面上且密封第二电子元件的第二密封剂。

在一些实施例中，半导体封装件600可进一步包含第一密封剂与第二衬底之间的底部填充密封剂650。

在一些实施例中，半导体封装件600可进一步包含形成于第一衬底的下表面上的多个外部互连凸块660。多个外部互连凸块660与第一互连图案电耦接。

在一些实施例中，半导体封装件600可进一步包含覆盖第二子封装件640、和第一子封装件610的侧表面的EMI屏蔽件670。

半导体封装件600可由图4A到图4I中所示出的步骤或图5A到图5D中所示出的步骤形成。因此，关于半导体封装件600的更多细节可参考以上方法实施例，且将不在此处详细描述。

虽然结合对应附图描述了本申请的半导体封装件，但所属领域的技术人员应理解，可在不脱离本发明的范围的情况下对半导体封装件进行修改和调适。

本文中的论述包含展示半导体封装件的各种部分和其制造方法的大量说明性附图。为了清楚地说明，这类附图并未展示每个实例半导体封装件的所有方面。本文中所提供的任何实例封装件和/或方法可以与本文中所提供的任何或全部其它装置和/或方法共享任何或全部特性。

本文已参考附图来描述各种实施例。然而，将明白，在不脱离所附权利要求书中所陈述的本发明的更广范围的情况下，可对其进行各种修改和改变，且可实施额外实施例。此外，通过考虑本文所公开的本发明的一个或多个实施例的说明书和实践，所属领域的技术人员将清楚其它实施例。因此，希望仅将本申请和本文中的实例视为示例性的，其中本发明的真实范围和精神由所附的示例性权利要求的列表指示。

Claims (15)

1.一种用于形成半导体封装件的方法，其特征在于，所述方法包括：

提供第一子封装件，所述第一子封装件包括第一衬底、形成于所述第一衬底中的至少一个第一互连图案、和安装于所述第一衬底的上表面上的至少一个第一电子元件；

将至少一个模块化互连单元安装于所述第一衬底的上表面上，其中所述模块化互连单元包括介电层、穿过所述介电层的至少一个导电通孔、设置于所述介电层上且从所述介电层的上表面凸出的至少一个导电凸块、和覆盖所述导电凸块且具有平坦上表面的保护层，其中所述导电通孔与所述第一互连图案电耦接；

在所述第一衬底的上表面上形成第一密封剂以密封所述第一电子元件和所述模块化互连单元；

去除所述保护层的一部分以暴露所述导电凸块的上表面；和

将第二子封装件安装于所述第一密封剂上方，其中所述第二子封装件包括第二衬底、形成于所述第二衬底中的至少一个第二互连图案、和安装于所述第二衬底的上表面上的至少一个第二电子元件，且所述第二互连图案与所述导电凸块电耦接。

2.根据权利要求1所述的方法，其特征在于，将所述模块化互连单元安装于所述第一衬底的上表面上进一步包括：

使用真空取放工具执行取放操作以将所述模块化互连单元移动到所述第一互连图案上方的位置。

3.根据权利要求1所述的方法，其特征在于，去除所述保护层的一部分以暴露所述导电凸块包括：

对所述保护层执行激光烧蚀工艺以暴露所述导电凸块。

4.根据权利要求1所述的方法，其特征在于，去除所述保护层的一部分以暴露所述导电凸块包括：

研磨所述保护层以暴露所述导电凸块。

5.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：

在所述第一密封剂与所述第二衬底之间形成底部填充密封剂。

6.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：

在所述第一衬底的下表面上形成多个外部互连凸块，其中所述多个外部互连凸块与所述第一互连图案电耦接。

7.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：

形成电磁干扰(EMI)屏蔽件以覆盖所述第二子封装件、和所述第一子封装件的侧表面。

8.一种半导体封装件，其特征在于，所述半导体封装件包括：

第一子封装件，其包括第一衬底、形成于所述第一衬底中的至少一个第一互连图案、和安装于所述第一衬底的上表面上的至少一个第一电子元件；

至少一个模块化互连单元，其安装于所述第一衬底的上表面上，其中所述模块化互连单元包括介电层、穿过所述介电层的至少一个导电通孔、设置于所述介电层上且从所述介电层的上表面凸出的至少一个导电凸块、和设置于所述介电层上且部分地覆盖所述导电凸块的保护层，其中所述导电通孔与所述第一互连图案电耦接，且所述导电凸块的上表面从所述保护层暴露；

第一密封剂，其设置于所述第一衬底的上表面上，其中所述第一密封剂包围所述第一电子元件和所述模块化互连单元且暴露所述导电凸块的上表面；和

第二子封装件，其安装于所述第一密封剂上方，其中所述第二子封装件包括第二衬底、形成于所述第二衬底中的至少一个第二互连图案、和安装于所述第二衬底的上表面上的至少一个第二电子元件，且所述第二互连图案与所述导电凸块电耦接。

9.根据权利要求8所述的半导体封装件，其特征在于，所述半导体封装件进一步包括：

底部填充密封剂，其形成于所述第一密封剂与所述第二衬底之间。

10.根据权利要求8所述的半导体封装件，其特征在于，所述半导体封装件进一步包括：

多个外部互连凸块，其形成于所述第一衬底的下表面上，其中所述多个外部互连凸块与所述第一互连图案电耦接。

11.根据权利要求8所述的半导体封装件，其特征在于，所述半导体封装件进一步包括：

电磁干扰(EMI)屏蔽件，其覆盖所述第二子封装件、和所述第一子封装件的侧表面。

12.根据权利要求8所述的半导体封装件，其特征在于，所述半导体封装件进一步包括：

第二密封剂，其设置于所述第二衬底的上表面上且密封所述第二电子元件。

13.一种模块化互连单元，其特征在于，所述模块化互连单元包括：

介电层；

至少一个导电通孔，其穿过所述介电层；

至少一个导电凸块，其设置于所述介电层上且从所述介电层的上表面凸出；和

保护层，其设置于所述介电层上，其中所述保护层覆盖所述导电凸块且具有平坦的上表面。

14.根据权利要求13所述的模块化互连单元，其特征在于，所述保护层的厚度介于所述导电凸块的高度的105％到200％的范围内。

15.根据权利要求13所述的模块化互连单元，其特征在于，所述保护层包括模塑料。