TWI910681B - 模組化互連單元、半導體封裝件和其製造方法 - Google Patents

Abstract

本申請提供一種模組化互連單元、一種半導體封裝件和其製造方法。所述方法包含：提供第一子封裝件，所述第一子封裝件包含第一基板、至少一個第一互連圖案、和至少一個第一電子元件；將至少一個模組化互連單元安裝於所述第一基板上，其中所述模組化互連單元包含介電層、穿過所述介電層的至少一個導電通孔、從所述介電層的上表面凸出的至少一個導電凸塊、和覆蓋所述導電凸塊且具有平坦的上表面的保護層，且所述導電通孔與所述第一互連圖案電耦接；在所述第一基板的上表面上形成第一密封劑；去除所述保護層的一部分以暴露所述導電凸塊的上表面；和將第二子封裝件安裝於所述第一密封劑上方。

Description

模組化互連單元、半導體封裝件和其製造方法

本申請案大體上涉及半導體技術，且更特定地說，涉及模組化互連單元、半導體封裝件和其製造方法。

由於消費者想要其電子設備體積更小、速度更快、性能更高，且將越來越多的功能封裝到單個裝置中，半導體行業始終面臨複雜集成的挑戰。一種解決方案為疊層封裝件（Package-on-Package；PoP）。PoP為一種將兩個或更多個積體電路（integrated circuit；IC）封裝組合在一起的封裝方法。在典型的PoP中，兩個或更多個封裝件經由可在其間引導信號的豎直互連單元豎直地連接（即，堆疊）。PoP組合件可更有效地利用空間，且減少封裝件之間信號路徑的長度。因此，可達成更好的電氣性能，這是因為較短信號路徑長度可減少積體電路中的雜訊和串擾並促成較快的信號響應。然而，用於形成PoP組合件的技術較複雜，且產率仍較低。

因此，需要改進半導體封裝件的製造方法。

本申請案的目的是提供用於製作具有更高可靠性的半導體封裝件的方法。

根據本申請的方面，提供一種用於形成半導體封裝件的方法。方法可包含：提供第一子封裝件，所述第一子封裝件包含第一基板、形成於第一基板中的至少一個第一互連圖案和安裝於第一基板的上表面上的至少一個第一電子元件；將至少一個模組化互連單元安裝於第一基板的上表面上，其中模組化互連單元包含介電層、穿過介電層的至少一個導電通孔、設置於介電層上且從介電層的上表面凸出的至少一個導電凸塊和覆蓋導電凸塊且具有平坦上表面的保護層，其中導電通孔與第一互連圖案電耦接；在第一基板的上表面上形成第一密封劑以密封第一電子元件和模組化互連單元；去除保護層的一部分以暴露導電凸塊的上表面；和將第二子封裝件安裝於第一密封劑上方，其中第二子封裝件包含第二基板、形成於第二基板中的至少一個第二互連圖案和安裝於第二基板的上表面上的至少一個第二電子元件，且第二互連圖案與導電凸塊電耦接。

根據本申請的另一方面，提供一種半導體封裝件。半導體封裝件可包含：第一子封裝件，所述第一子封裝件包含第一基板、形成於第一基板中的至少一個第一互連圖案和安裝於第一基板的上表面上的至少一個第一電子元件；至少一個模組化互連單元，其安裝於第一基板的上表面上，其中模組化互連單元包含介電層、穿過介電層的至少一個導電通孔、設置於介電層上且從介電層的上表面凸出的至少一個導電凸塊和設置於介電層上且部分地覆蓋導電凸塊的保護層，其中導電通孔與第一互連圖案電耦接，且其中導電凸塊的上表面從保護層暴露；第一密封劑，其設置於第一基板的上表面上，其中第一密封劑包圍第一電子元件和模組化互連單元且暴露導電凸塊的上表面；和第二子封裝件，其安裝於第一密封劑上方，其中第二子封裝件包含第二基板、形成於第二基板中的至少一個第二互連圖案和安裝於第二基板的上表面上的至少一個第二電子元件，且第二互連圖案與導電凸塊電耦接。

根據本申請的實施例的再一方面，提供模組化互連單元。模組化互連單元可包含：介電層；至少一個導電通孔，其穿過介電層；至少一個導電凸塊，其設置於介電層上且從介電層的上表面凸出；和保護層，其設置於介電層上，其中保護層覆蓋導電凸塊且具有平坦的上表面。

應理解，前述大體描述和以下詳細描述都僅僅是示例性和解釋性的，並不限制本發明。此外，併入在本說明書中且構成本說明書的一部分的圖式說明了本發明的實施例，並與描述一起用以解釋本發明的原理。

本申請的示例性實施例的以下詳細描述參考形成所述描述的一部分的圖式。圖式說明可實踐本申請的特定示例性實施例。包含圖式的詳細描述足夠詳細地描述這些實施例以使得所屬領域的技術人員能夠實踐本申請。所屬領域的技術人員可進一步利用本申請的其它實施例，且在不脫離本申請的精神或範圍的情況下進行邏輯、機械和其它改變。因此，以下詳細描述的讀者不應以限制的意義來解釋本說明書，且僅所附請求項限定本申請的實施例的範圍。

在本申請中，除非另外明確陳述，否則單數的使用包含複數形式。在本申請中，除非另外說明，否則使用「或」意味著「和/或」。此外，術語「包括」以及例如「包含」和「含有」等其它形式的使用不具限制性。另外，除非另外具體地說明，否則例如「元件」或「組件」的術語涵蓋包含一個單元的元件和組件、和包含多於一個子單元的元件和組件。本文所使用的章節標題僅僅是出於組織的目的並且不應被解釋為以任何方式限制期望的主題。

如本文所使用，為了便於描述，可以在本文中使用空間相對術語，例如「之下」、「下方」、「上方」、「之上」、「上」、「上部」、「下部」、 「左」、「右」、「豎直」、「水平」、「側」等，來描述一個元件或特徵與另一元件（多個元件）或特徵（多個特徵）的關係，如圖所說明。除圖中所描繪的定向以外，空間相對術語意欲涵蓋裝置在使用或操作中的不同定向。裝置可以其它方式定向（旋轉90度或呈其它定向），且本文中所使用的空間相對描述詞同樣地可相應地進行解釋。應理解，當元件稱為「連接到」或「耦合到」另一元件時，元件可以直接連接或耦合到另一元件，或可以存在介入元件。

圖1示出了模組化互連單元100的橫截面圖。模組化互連單元100可在疊層封裝件（PoP）組合件中使用以引導兩個積體電路（IC）封裝件之間的信號。模組化互連單元100包含介電主體110、穿過介電主體110的至少一個導電通孔120、和形成於介電主體110上的至少一個導電凸塊130。在用於形成PoP組合件的技術中，如圖1中所展示，首先使用真空取放工具20拾取模組化互連單元100，接著再安裝於下部封裝件上。然後，上部封裝件被安裝於模組化互連單元100上方以形成PoP組合件。然而，當導電凸塊130從介電層120的上表面凸出時，可能在真空取放工具20的真空吸嘴與導電凸塊130之間發生真空洩漏，且模組化互連單元100可能在取放過程期間從真空取放工具20掉落，從而導致低產率和低單位時間元件（units-per-hour；UPH）產量值。

為了解決以上問題中的至少一者，在本申請的實施例中提供新的模組化互連單元。在該模組化互連單元中，保護層形成於模組化互連單元的上表面上以覆蓋凸出的導電凸塊。由於保護層形成為具有平坦的上表面，因此真空取放工具與模組化互連單元之間將不存在真空洩漏。

參考圖2，根據本申請的實施例示出了模組化互連單元200。

模組化互連單元200包含介電層210和穿過介電層210的至少一個導電通孔220。在一些實施例中，介電層210可為印刷線路板（printed wiring board；PWB）的層壓芯，且導電通孔220可包含Cu、Al、Sn、Ni、Au、Ag、Ti、W或其它合適的導電材料中的一者或多者。在一些實施例中，模組化互連單元200可為半導體插入件（interposer），且可使用任何合適的IC製造技術製造。舉例來說，介電層210可包含矽和任何其它半導體類材料，且導電通孔220可透過用導電材料填充矽穿孔（through-silicon via；TSV）而形成。

模組化互連單元200進一步包含設置於介電層210上的至少一個導電凸塊230。導電凸塊230可從介電層210的上表面凸出且與導電通孔220電連接。在圖2中所展示的實例中，導電凸塊230被示出為焊料凸塊，但本申請不限於此。在一些其它實施例中，導電凸塊230可包含例如銅柱等導電柱。導電凸塊230連同導電通孔220可用於將下部封裝件電連接到PoP組合件中的上部封裝件。

保護層240形成於介電層210上。保護層240覆蓋導電凸塊230且具有平坦的上表面240a。在一些實施例中，保護層240可包含模塑膠或樹脂，例如基於環氧樹脂的樹脂，但本申請的範圍不限於此。在一些實施例中，保護層240的厚度介於導電凸塊的高度的105%到200%（例如，110%、130%、150%、170%或190%）範圍內。在一些實施例中，可使用研磨技術來平坦化保護層240的上表面240a。由於保護層240的上表面240a是平坦的，因此當真空取放工具20在保護層240的上表面240a上施加抽吸真空壓力時，可容易地拾取模組化互連單元200且將其放置在所需位置處，如圖2中所展示。

圖3A到圖3D示出了根據本申請的實施例的用於製作模組化互連單元的技術。該模組化互連單元可與圖2的模組化互連單元200相同或類似。

如圖3A中所展示，提供介電層或主體310。介電層310可為印刷線路板的層壓芯，或包含半導體材料。使用鐳射鑽孔、機械鑽孔、深反應離子蝕刻（deep reactive ion etching；DRIE）或其它合適的技術在介電層310中形成多個穿孔。然後，將導電材料沉積在穿孔內以形成多個導電通孔320。舉例來說，導電通孔320可使用電解電鍍、無電極電鍍、蒸發或絲網印刷技術形成，且可包含Cu、Al、Sn、Ni、Au、Ag、Ti、W或其它合適的導電材料中的一或多者。每個導電通孔320的上表面大體上與介電層310的上表面齊平或共面。

參考圖3B，將多個導電凸塊330形成於介電層310上，且分別與多個導電通孔320接觸。在一些實施例中，可將焊接材料沉積在每個導電通孔320的上表面上，且隨後可對焊接材料進行回流以形成導電凸塊330。在一些其它實施例中，可將導電柱（例如銅柱）安裝於每個導電通孔320的上表面上。

參考圖3C，將保護層340形成於介電層310上以覆蓋導電凸塊330。在一些實施例中，保護層340可使用例如壓縮成型技術或射出成型技術的成型技術形成。在一些其它實施例中，保護層340可使用膏印刷、轉移模制、液體密封劑模制、真空層壓、旋塗或其它合適的技術形成。在介電層310上形成保護層340之後，可用研磨技術平坦化保護層340的上表面。保護層340可由聚合物複合材料製成，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯或具有適當填充物的聚合物，但本申請的範圍不限於此。

當在條帶型（strip-type）基板上執行圖3A到圖3C的技術時，可以在圖3D中對基板條帶（substrate strip）執行單分（singulation）步驟以形成多個模組化互連單元。在一些實施例中，可採用鐳射切割技術、鋸切、刻蝕技術或本領域中已知的任何其它合適的技術來將條帶單分為單獨的單元。多個模組化互連單元可按需要具有正方形、矩形、六邊形或任何其它幾何形狀的覆蓋區（footprint）。此外，多個模組化互連單元的覆蓋區可具有相同大小和/或形狀，或可在大小和/或形狀方面不同。

根據本申請的另一方面，提供一種用於形成PoP類型封裝件的方法。圖2中所展示的模組化互連單元可在該PoP類型封裝件中使用以提供兩個子封裝件之間的連接性。

圖4A到圖4I為示出了根據本申請的實施例的用於製造所展示的PoP類型封裝件的方法的橫截面圖。

如圖4A中所展示，提供第一子封裝件410。第一子封裝件410可包含具有上表面412a和下表面412b的第一基板412、形成於第一基板412中的至少一個第一互連圖案414、和安裝於第一基板412的上表面412a上的至少一個第一電子元件415。

具體地說，第一基板412可為安裝於其上的電子元件和裝置提供支撐和連接性。舉例來說，第一基板412可包含印刷電路板（printed circuit board；PCB）、載體基板、具有電互連的半導體基板或陶瓷基板。然而，第一基板412不限於這些實例。在一些其它實例中，第一基板412可包含層壓插入件、條帶插入件、引線框架或其它合適的基板。為了提高製造產出量，第一基板412可包含以條帶方式佈置的多個預定義基板單元，由此允許並行地對所有這些基板單元執行某些製造技術。第一基板412還包含多個單分區域，所述多個單分區域可提供對應切割區域以將基板單元單分成單獨的基板單元。

如圖4A中所展示，第一基板412可包含多個第一互連圖案414。第一互連圖案414可為安裝於第一基板412上的電子元件提供連接性。第一互連圖案414可定義焊墊、跡線和插塞，電信號或電壓可經由所述焊墊、跡線和插塞水平地和豎直地跨第一基板412分佈。舉例來說，如圖4A中所展示，第一互連圖案414中的一些可在第一基板412的上表面412a和下表面412b上提供多個接觸焊墊。

另外，多個第一電子元件415安裝於第一基板412的上表面412a上。第一電子元件415可透過倒裝晶片結合或其它合適的表面安裝技術安裝於第一基板412的前表面412a上。舉例來說，可將焊膏沉積或印刷到第一電子元件415將要表面安裝的接觸焊墊上。隨後，第一電子元件415可放置在第一基板412的上表面412a上，其中第一電子元件415的端子或觸點與焊膏接觸且在焊膏上方。隨後可對焊膏進行回流以將第一電子元件415機械地且電耦接到第一基板412的上表面412a上的接觸焊墊。

第一電子元件415可包含多種類型的半導體裸片、半導體封裝件或分立器件中的任一者。舉例來說，第一電子元件415可包含超寬頻（ultra-wideband；UWB）裝置、數位訊號處理器（digital signal processor；DSP）、微控制器、微處理器、網路處理器、功率管理處理器、音訊處理器、視頻處理器、RF電路、無線基帶晶片上系統（system on chip；SoC）處理器、感測器、記憶體控制器、記憶體裝置、專用積體電路（application specific integrated circuit；ASIC）等。

參考圖4B，將至少一個模組化互連單元420安裝於第一基板412的上表面412a上。

模組化互連單元420可包含介電層422、穿過介電層422的至少一個導電通孔424、和設置於介電層422上且從介電層422的上表面凸出的至少一個導電凸塊426。模組化互連單元420進一步包含覆蓋導電凸塊426且具有平坦的上表面的保護層428。導電通孔424與第一基板412中的第一互連圖案414電耦接。模組化互連單元420可具有與圖2中所展示的模組化互連單元200類似的結構和配置，且將不在此處詳細描述。

在一些實施例中，可將焊膏沉積或印刷到模組化互連單元420將要表面安裝的第一互連圖案414上。

接著，真空取放工具可被用於將模組化互連單元420放置到第一互連圖案414上方的位置，其中模組化互連單元420的端子與焊膏接觸且在所述焊膏上方。可對焊膏進行回流以將模組化互連單元420機械地且電氣地耦接到第一互連圖案414上的接觸焊墊。

參考圖4C，將第一密封劑430形成於第一基板412的上表面412a上以密封第一電子元件415和模組化互連單元420。

在一些實施例中，第一密封劑430可使用例如壓縮成型技術或射出成型技術的成型技術形成。在一些其它實施例中，第一密封劑430可使用膏印刷、轉移模制、液體密封劑模制、真空層壓、旋塗或其它合適的技術形成。第一密封劑430可由聚合物複合材料製成，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯或具有適當填充物的聚合物，但本申請的範圍不限於此。

在一些實施例中，可對第一密封劑430執行研磨技術以平坦化第一密封劑430且暴露模組化互連單元420。

參考圖4D，去除模組化互連單元420的保護層428的一部分以暴露導電凸塊426的上表面。

在一些實施例中，可採用鐳射燒蝕技術以去除保護層428的一部分且在保護層428中形成溝槽429。溝槽429至少暴露導電凸塊426的上表面。鐳射燒蝕技術可以準確地控制溝槽429的形狀和/或深度。然而，本申請並不限於此。在其它實施例中，溝槽429可透過乾式或濕式刻蝕技術或本領域中已知的任何其它技術形成，只要可按需要去除保護層的材料即可。在一些其它實施例中，在形成溝槽429之後，可進一步執行用於去除溝槽處的殘餘物的清潔技術。可以理解，當多個導電凸塊426形成於模組化互連單元420上時，鐳射燒蝕技術可不去除將鄰近導電凸塊426彼此分離的保護層428的一部分，以維持這些導電凸塊426的電隔離。在此情況下，鐳射燒蝕技術可更類似於用以去除導電凸塊426上方的材料的鑽孔技術。

參考圖4E，將至少一個第二子封裝件440安裝於模組化互連單元420上且在第一密封劑430上方。

第二子封裝件440可包含第二基板442、形成於第二基板442中的第二互連圖案444、和安裝於第二基板442的上表面上的至少一個第二電子元件445。此外，第二子封裝件440可包含密封第二電子元件445的第二密封劑448。第二電子元件445可包含多種類型的半導體裸片、半導體封裝件或分立器件中的任一者。舉例來說，第一電子元件415可包含WiFi模組、數位訊號處理器（DSP）、記憶體裝置、微控制器、RF電路等。第二基板442可為第二電子元件445提供支撐，且第二互連圖案444可為第二電子元件445提供連接性。

在將第二子封裝件440安裝於模組化互連單元420上之後，第二子封裝件440中的第二互連圖案444與模組化互連單元420的導電凸塊426電連接，使得模組化互連單元420可提供第一子封裝件410與第二子封裝件440之間的連接性。

在一些實施例中，在將第二子封裝件440安裝於模組化互連單元420上之前，可執行焊球安裝（solder ball mounting；SBM）技術以在導電凸塊426上形成額外焊球，使得可將焊球升高得比第一密封劑430的上表面更高，以確保與第二子封裝件440的第二互連圖案444接觸。

然後，參考圖4F，將底部填充密封劑450形成於第一密封劑430與第二基板442之間。

底部填充密封劑450可填充第一密封劑430與第二基板442之間的任何間隙且可選地覆蓋第二子封裝件440的側表面。底部填充密封劑450可包含聚合物複合材料，例如環氧樹脂、環氧丙烯酸酯，或具有或不具有填充物的聚合物。在一些實例中，透過在第一密封劑430上的鄰近於第二基板442的位置處沉積流體材料且允許毛細作用將流體材料汲取到第一密封劑430與第二基板442之間的空間中來形成底部填充密封劑450。

在圖4F中所展示的實例中，底部填充密封劑450還覆蓋第二基板442和第二密封劑448的側表面的一部分。底部填充密封劑450可對第一子封裝件410與第二子封裝件440之間的互連提供機械支撐，從而幫助緩解由於第一子封裝件410與第二子封裝件440之間的不同熱膨脹的裂縫或分層的風險。

然後，參考圖4G，翻轉圖4F中所展示的封裝件，且在第一基板412的下表面412b上形成多個外部互連凸塊460。多個外部互連凸塊460與第一互連圖案414電耦接。

在一些實施例中，使用以下技術中的一者或任何組合將導電凸塊材料沉積在從第一基板412的下表面412b暴露的第一互連圖案414上方：蒸發、電解電鍍、無電極鍍敷、球滴或絲網印刷技術。導電凸塊材料可為焊料、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu或其組合，以及可選的助焊劑溶液。舉例來說，凸塊材料可為共晶Sn/Pb、高鉛焊料或無鉛焊料。

在一些實施例中，可透過將材料加熱到高於其熔點來對凸塊材料進行回流以形成外部互連球或凸塊460。在一些實施例中，外部互連球或凸塊460可壓縮粘合或熱壓縮粘合到從下表面412b暴露的第一互連圖案414。圖4G中所展示的球形凸塊460可表示可形成於第一基板412的下表面412b上的外部互連凸塊的一種類型。在其它實例中，外部互連凸塊460可為柱形凸塊、微凸塊或其它電互連件。

然後，如圖4H中所展示，執行單分技術以沿著單分通道從封裝條帶單分每個單獨的封裝件。舉例來說，可使用鋸片經由單分通道將封裝條帶單分成單獨的封裝件。在一些其它實例中，鐳射切割工具也可用於單分封裝條帶。

最後，參考圖4I，形成電磁干擾（EMI）遮罩件470以覆蓋第二子封裝件440、和第一子封裝件410的側表面。

EMI遮罩件470可由銅、鋁、鐵或用於EMI遮罩的任何其它合適的材料形成。在一些實施例中，EMI遮罩件470可透過噴塗、電鍍、濺鍍或任何其它合適的金屬沉積技術形成。EMI遮罩件470可遵循第二子封裝件440的形狀和/或輪廓、和第一子封裝件410的側表面。

參考圖5A到圖5D，根據本申請的另一個實施例的示出了用於製造PoP型封裝的方法的橫截面圖。

如圖5A中所展示，提供第一子封裝件510。第一子封裝件510可包含具有上表面512a和下表面512b的第一基板512、形成於第一基板512中的至少一個第一互連圖案514、和安裝於第一基板512的上表面512a上的至少一個第一電子元件515。至少一個模組化互連單元520安裝於第一基板512的上表面512a上。模組化互連單元520可包含介電層522、穿過介電層522的至少一個導電通孔524和設置於介電層522上且從介電層522的上表面凸出的至少一個導電凸塊526。模組化互連單元520進一步包含覆蓋導電凸塊526且具有平坦的上表面的保護層528。第一密封劑530形成於第一基板512的上表面上以密封第一電子元件515和模組化互連單元520。圖5A中所展示的封裝結構類似於圖4C中所展示的結構，且將不在此處詳細描述。

然後，參考圖5B，對模組化互連單元520的保護層528進行研磨以暴露導電凸塊526。

在一些實施例中，透過研磨器同時去除第一密封劑530的上部部分和保護層528的上部部分。研磨技術還可平坦化第一密封劑530和保護層528的上表面。在一些情況下，還在研磨技術中去除導電凸塊526的上部部分以暴露導電凸塊526的更多區域。

參考圖5B和圖5C兩者，將至少一個第二子封裝件540安裝於模組化互連單元520上且在第一密封劑530上方。

第二子封裝件540可包含第二基板542、形成於第二基板542中的至少一個第二互連圖案544和安裝於第二基板542的上表面上的至少一個第二電子元件545。此外，第二子封裝件540可包含密封第二電子元件545的第二密封劑548。在一些實施例中，可將焊膏沉積或印刷到從第一密封劑530和保護層528暴露的導電凸塊526上。隨後，第二子封裝件540可放置在第一密封劑530上，其中第二子封裝件540的端子或觸點與焊膏接觸且在焊膏上方。隨後可對焊膏進行回流以將第二子封裝件540機械地且電氣地耦接到導電凸塊526。

然後，參看圖5D，將底部填充密封劑550形成於第二子封裝件540與第一子封裝件510之間，將多個外部互連凸塊560形成於第一基板510的下表面上，且隨後執行單分技術以從封裝條帶單分每個單獨的封裝件。最後，形成EMI遮罩件570以覆蓋第二子封裝件540、和第一子封裝件510的側表面。

根據本申請的另一方面，提供一種半導體封裝件。

參考圖6，示出了根據本公開的實施例的半導體封裝件600的橫截面圖。半導體封裝600可包含第一子封裝件610、至少一個模組化互連單元620、第一密封劑630和第二子封裝件640。

第一子封裝件610可包含第一基板、形成於第一基板中的至少一個第一互連圖案和安裝於第一基板的上表面上的至少一個第一電子元件。模組化互連單元620可安裝於第一基板的上表面上。模組化互連單元620可包含介電層、穿過介電層的至少一個導電通孔、設置在介電層上且從介電層的上表面凸出的至少一個導電凸塊、和設置在介電層上且部分地覆蓋導電凸塊的保護層。導電通孔與第一互連圖案電耦接，且導電凸塊的上表面從保護層暴露。第一密封劑630設置於第一基板的上表面上，且第一密封劑630包圍第一電子元件和模組化互連單元620但暴露導電凸塊的上表面。第二子封裝件640安裝於第一密封劑630上方。第二子封裝件640可包含第二基板、形成於第二基板中的至少一個第二互連圖案和安裝於第二基板的上表面上的至少一個第二電子元件，且第二互連圖案與導電通孔電耦接。第二子封裝件640可進一步包含設置於第二基板的上表面上且密封第二電子元件的第二密封劑。

在一些實施例中，半導體封裝件600可進一步包含第一密封劑與第二基板之間的底部填充密封劑650。

在一些實施例中，半導體封裝件600可進一步包含形成於第一基板的下表面上的多個外部互連凸塊660。多個外部互連凸塊660與第一互連圖案電耦接。

在一些實施例中，半導體封裝件600可進一步包含覆蓋第二子封裝件640、和第一子封裝件610的側表面的EMI遮罩件670。

半導體封裝件600可由圖4A到圖4I中所示出的步驟或圖5A到圖5D中所示出的步驟形成。因此，關於半導體封裝件600的更多細節可參考以上方法實施例，且將不在此處詳細描述。

雖然結合對應圖式描述了本申請的半導體封裝件，但所屬領域的技術人員應理解，可在不脫離本發明的範圍的情況下對半導體封裝件進行修改和調適。

本文中的論述包含展示半導體封裝件的各種部分和其製造方法的大量說明性圖式。為了清楚地說明，這類圖式並未展示每個實例半導體封裝件的所有方面。本文中所提供的任何實例封裝件和/或方法可以與本文中所提供的任何或全部其它裝置和/或方法共用任何或全部特性。

本文已參考圖式來描述各種實施例。然而，將明白，在不脫離所附請求項中所陳述的本發明的更廣範圍的情況下，可對其進行各種修改和改變，且可實施額外實施例。此外，透過考慮本文所公開的本發明的一個或多個實施例的說明書和實踐，所屬領域的技術人員將清楚其它實施例。因此，希望僅將本申請和本文中的實例視為示例性的，其中本發明的真實範圍和精神由所附的示例性請求項的列表指示。

100:模組化互連單元 110:介電主體 120:導電通孔 130:導電凸塊 20:真空取放工具 200:模組化互連單元 210:介電層 220:導電通孔 230:導電凸塊 240:保護層 240a:上表面 310:介電層或主體 320:導電通孔 330:導電凸塊 340:保護層 410:第一子封裝件 412:第一基板 412a:上表面 412b:下表面 414:第一互連圖案 415:第一電子元件 420:模組化互連單元 422:介電層 424:導電通孔 426:導電凸塊 428:保護層 429:溝槽 430:第一密封劑 440:第二子封裝件 442:第二基板 444:第二互連圖案 445:第二電子元件 448:第二密封劑 450:底部填充密封劑 460:外部互連凸塊 470:EMI遮罩件 510:第一子封裝件 512:第一基板 512a:上表面 512b:下表面 514:第一互連圖案 515:第一電子元件 520:模組化互連單元 522:介電層 524:導電通孔 526:導電凸塊 528:保護層 530:第一密封劑 540:第二子封裝件 542:第二基板 544:第二互連圖案 545:第二電子元件 548:第二密封劑 550:底部填充密封劑 600:半導體封裝件 610:第一子封裝件 620:模組化互連單元 630:第一密封劑 640:第二子封裝件 650:底部填充密封劑 660:互連凸塊 670:EMI遮罩件

本文中所引用的圖式形成說明書的一部分。圖式中所展示的特徵僅說明本申請的一些實施例，而不是本申請的所有實施例，除非具體實施方式明確地指示其它情況，並且本說明書的讀者不應相反地作出推論。

圖1是一種互連單元的橫截面圖。

圖2是根據本申請的實施例的模組化互連單元的橫截面圖。

圖3A到圖3D是根據本申請的實施例的示出用於製造模組化互連單元的方法的各個步驟的橫截面圖。

圖4A到圖4I是根據本申請的實施例的示出用於製造半導體封裝件的方法的各個步驟的橫截面圖。

圖5A到圖5D是根據本申請的另一實施例的示出用於製造半導體封裝件的方法的各個步驟的橫截面圖。

圖6是示出根據本申請的實施例的半導體封裝件的橫截面圖。

相同參考符號將貫穿圖式用於指代相同或類似部分。

20:真空取放工具

200:模組化互連單元

210:介電層

220:導電通孔

230:導電凸塊

240:保護層

240a:上表面

Claims (12)

1. 一種用於形成半導體封裝件的方法，所述方法包括： 提供一第一子封裝件，所述第一子封裝件包括一第一基板、形成於所述第一基板中的至少一個第一互連圖案、和安裝於所述第一基板的上表面上的至少一個第一電子元件； 將至少一個模組化互連單元安裝於所述第一基板的上表面上，其中所述模組化互連單元包括一介電層、穿過所述介電層的至少一個導電通孔、設置於所述介電層上且從所述介電層的上表面凸出的至少一個導電凸塊、和覆蓋所述導電凸塊且具有平坦上表面的一保護層，其中所述導電通孔與所述第一互連圖案電耦接； 在所述第一基板的上表面上形成一第一密封劑以密封所述第一電子元件和所述模組化互連單元； 去除所述保護層的一部分以暴露所述導電凸塊的上表面； 將一第二子封裝件安裝於所述第一密封劑上方，其中所述第二子封裝件包括第二基板、形成於所述第二基板中的至少一個第二互連圖案、和安裝於所述第二基板的上表面上的至少一個第二電子元件，且所述第二互連圖案與所述導電凸塊電耦接；和 在所述第一基板的下表面上形成多個外部互連凸塊，其中所述多個外部互連凸塊與所述第一互連圖案電耦接。
2. 根據請求項1所述的方法，其中，將所述模組化互連單元安裝於所述第一基板的上表面上進一步包括： 使用一真空取放工具執行取放操作以將所述模組化互連單元移動到所述第一互連圖案上方的位置。
3. 根據請求項1所述的方法，其中，去除所述保護層的一部分以暴露所述導電凸塊包括： 對所述保護層執行鐳射燒蝕技術以暴露所述導電凸塊。
4. 根據請求項1所述的方法，其中，去除所述保護層的一部分以暴露所述導電凸塊包括： 研磨所述保護層以暴露所述導電凸塊。
5. 根據請求項1所述的方法，其中，所述方法進一步包括： 在所述第一密封劑與所述第二基板之間形成一底部填充密封劑。
6. 根據請求項1所述的方法，其中，所述方法進一步包括： 形成一電磁干擾（EMI）遮罩件以覆蓋所述第二子封裝件、和所述第一子封裝件的側表面。
7. 一種半導體封裝件，所述半導體封裝件包括： 一第一子封裝件，其包括一第一基板、形成於所述第一基板中的至少一個第一互連圖案、和安裝於所述第一基板的上表面上的至少一個第一電子元件； 至少一個模組化互連單元，其安裝於所述第一基板的上表面上，其中所述模組化互連單元包括一介電層、穿過所述介電層的至少一個導電通孔、設置於所述介電層上且從所述介電層的上表面凸出的至少一個導電凸塊、和設置於所述介電層上且部分地覆蓋所述導電凸塊的一保護層，其中所述導電通孔與所述第一互連圖案電耦接，且所述導電凸塊的上表面從所述保護層暴露； 一第一密封劑，其設置於所述第一基板的上表面上，其中所述第一密封劑包圍所述第一電子元件和所述模組化互連單元且暴露所述導電凸塊的上表面； 一第二子封裝件，其安裝於所述第一密封劑上方，其中所述第二子封裝件包括第二基板、形成於所述第二基板中的至少一個第二互連圖案、和安裝於所述第二基板的上表面上的至少一個第二電子元件，且所述第二互連圖案與所述導電凸塊電耦接；和 多個外部互連凸塊，其形成於所述第一基板的下表面上，其中所述多個外部互連凸塊與所述第一互連圖案電耦接。
8. 根據請求項7所述的半導體封裝件，其中，所述半導體封裝件進一步包括： 一底部填充密封劑，其形成於所述第一密封劑與所述第二基板之間。
9. 根據請求項7所述的半導體封裝件，其中，所述半導體封裝件進一步包括： 一電磁干擾（EMI）遮罩件，其覆蓋所述第二子封裝件、和所述第一子封裝件的側表面。
10. 根據請求項7所述的半導體封裝件，其中，所述半導體封裝件進一步包括： 一第二密封劑，其設置於所述第二基板的上表面上且密封所述第二電子元件。
11. 一種模組化互連單元，所述模組化互連單元包括： 一介電層； 至少一個導電通孔，其穿過所述介電層； 至少一個導電凸塊，其設置於所述介電層上且從所述介電層的上表面凸出；和 一保護層，其設置於所述介電層上，其中所述保護層覆蓋所述導電凸塊且具有平坦的上表面，所述保護層包括模塑膠。
12. 根據請求項11所述的模組化互連單元，其中，所述保護層的厚度介於所述導電凸塊的高度的105%到200%的範圍內。