TWI862968B - 具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件 - Google Patents

Abstract

本發明提供一種半導體裝置，其具有基板及安置於該基板上方之兩個半導體晶粒。熱界面材料係安置於這些半導體晶粒上方。導電環氧樹脂係安置於該基板之接地襯墊上。蓋係安置於這些半導體晶粒上方。該蓋包括在這些半導體晶粒之間的該接地襯墊上方之側壁。該蓋實體地接觸該導電環氧樹脂及該熱界面材料。

Description

具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件

本發明一般係關於半導體裝置，且更特定而言，係關於一種半導體裝置及使用分隔蓋作為散熱件及用於電磁干擾（EMI）屏蔽來形成屏蔽半導體裝置的方法。

半導體裝置常見於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光變換為電，以及為電視顯示器創建視覺影像。半導體裝置可見於通信、電力轉換、網路、電腦、娛樂及消費型產品之領域。半導體裝置亦可見於軍事應用、航空、汽車、工業控制器及辦公設備中。

半導體裝置通常易受到以下各者之影響：電磁干擾（EMI）、射頻干擾（radio frequency interference；RFI）、諧波失真，或可干擾其操作的其他裝置間干擾，諸如電容、電感或電導耦合，亦被稱為串擾。高速類比電路，例如射頻（radio frequency；RF）濾波器，或數位電路亦產生干擾。

EMI屏蔽典型地形成於半導體封裝件上方及周圍以阻斷裝置間干擾。在許多情況下，封裝件可在封裝件內部具有EMI屏蔽以減少封裝件內干擾。然而，先前技術中之EMI屏蔽方法通常在許多重要領域中缺乏。形成裝置間及封裝件內EMI屏蔽兩者可向製造製程增加許多昂貴且具有挑戰性的步驟。此外，先前技術之EMI屏蔽典型地無法充分用作底層組件之散熱件。因此，需要經改良之EMI屏蔽方法及裝置。

本發明的一態樣為一種製造半導體裝置之方法，其包含：提供基板；將第一半導體晶粒及第二半導體晶粒安置於該基板上方；將熱界面材料安置於該第一半導體晶粒及該第二半導體晶粒上方；將導電環氧樹脂安置於該基板之接地襯墊上；及將蓋安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋包括在該第一半導體晶粒與該第二半導體晶粒之間的該接地襯墊上方之側壁。

本發明的所述態樣之方法進一步包括將該蓋按壓在該基板上以實體地接觸該導電環氧樹脂及該熱界面材料。

本發明的所述態樣之方法進一步包括：在該蓋之該側壁中形成凹口；及將該蓋按壓在該基板上使得該導電環氧樹脂延伸至該凹口中。

本發明的所述態樣之方法進一步包括將連接器在該蓋外部安置於該基板上方。

本發明的所述態樣之方法進一步包括將天線PCB與該蓋相對地附接至該基板。

本發明的所述態樣之方法進一步包括藉由將複數個空腔蝕刻至金屬薄片中來形成該蓋。

本發明的另一態樣為一種製造半導體裝置之方法，其包含：提供基板；將第一半導體晶粒及第二半導體晶粒安置於該基板上方；及將蓋安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋熱耦接至該第一半導體晶粒及該第二半導體晶粒，且其中該蓋包括位於該第一半導體晶粒與該第二半導體晶粒之間的側壁。

本發明的所述另一態樣之方法進一步包括提供自該第一半導體晶粒之表面延伸至該蓋之表面的熱界面材料。

本發明的所述另一態樣之方法進一步包括將導電環氧樹脂安置於該基板與該蓋之間。

在本發明的所述另一態樣之方法中，該蓋包括圍繞該第一半導體晶粒及該第二半導體晶粒的複數個側壁。

本發明的又一態樣為一種半導體裝置，其包含：基板；第一半導體晶粒及第二半導體晶粒，其安置於該基板上方；及蓋，其安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋熱耦接至該第一半導體晶粒及該第二半導體晶粒，且其中該蓋包括位於該第一半導體晶粒與該第二半導體晶粒之間的側壁。

本發明的所述又一態樣之半導體裝置進一步包括自該第一半導體晶粒之表面延伸至該蓋之表面的熱界面材料。

本發明的所述又一態樣之半導體裝置進一步包括形成於該蓋之該側壁中的凹口。

本發明的所述又一態樣之半導體裝置進一步包括將連接器在該蓋外部安置於該基板上方。 本發明的所述又一態樣之半導體裝置進一步包括將導電環氧樹脂安置於該基板與該蓋之間。

在參看圖式之以下描述中於一或多個具體實例中描述本發明，在圖式中相同編號表示相同或類似元件。雖然本發明係依據用於達成本發明之目標的最佳模式來描述，但所屬技術領域中具有通常知識者應瞭解，其意欲涵蓋可包括於本發明之精神及範圍內的替代方案、修改及等效物，本發明之精神及範圍由所附申請專利範圍及其由以下揭示內容及附圖所支援的等效物來界定。如本文中所使用之術語「半導體晶粒」係指字語之單數及複數形式兩者，且因此，可指單個半導體裝置及多個半導體裝置兩者。

通常使用兩種複雜的製造製程來製造半導體裝置：前端製造及後端製造。前端製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之各晶粒含有主動及被動電組件，這些電組件經電連接以形成功能性電路。諸如電晶體及二極體之主動電組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器之被動電組件在執行電路功能所必要的電壓與電流之間創建關係。

後端製造係指將成品晶圓切割或單粒化為個別半導體晶粒且封裝半導體晶粒以用於結構支撐、電互連及環境隔離。為單粒化半導體晶粒，沿著稱為鋸切道或劃線的晶圓之非功能區來刻劃及斷裂晶圓。使用雷射切割工具或鋸片來單粒化晶圓。在單粒化之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。接著將形成於半導體晶粒上方之接觸襯墊連接至封裝件內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他合適的互連結構進行電連接。將囊封物或其他模製化合物沈積於封裝件上方以提供實體支撐及電隔離。接著將成品封裝件插入至電系統中，且使得半導體裝置之功能性可用於其他系統組件。

圖1a展示半導體晶圓100，其具有基底基板材料102，諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於晶圓100上，這些半導體晶粒或組件由非作用、晶粒間晶圓區域或如上文所描述之鋸切道106分隔開。鋸切道106提供切割區域以將半導體晶圓100單粒化為個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450毫米（mm）之寬度或直徑。

圖1b展示半導體晶圓100的一部分之橫截面圖。各半導體晶粒104具有背面或非作用表面108及含有類比或數位電路的作用表面110，這些類比或數位電路經實施為形成於晶粒內或晶粒上方且根據晶粒之電設計及功能而電互連的主動裝置、被動裝置、導電層及介電層。舉例而言，電路可包括形成於作用表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、MEMS、記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器之積體被動裝置（integrated passive devices；IPD），以用於RF信號處理。半導體晶圓100之背面108可藉由機械研磨或蝕刻製程經受可選的背磨操作以移除基底材料102之一部分且減小半導體晶圓100及半導體晶粒104之厚度。

使用PVD、CVD、電解電鍍、無電電鍍或另一合適的金屬沈積製程將導電層112形成於作用表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他合適的導電材料之一或多層。導電層112用作電連接至作用表面110上之電路的接觸襯墊。

如圖1b中所示，導電層112可形成為在與半導體晶粒104之邊緣相距第一距離處並排安置的接觸襯墊。替代地，導電層112可形成為在多列中偏移的接觸襯墊，使得第一列接觸襯墊安置於距晶粒之邊緣第一距離處，且與第一列交替的第二列接觸襯墊安置於距晶粒之邊緣第二距離處。導電層112表示形成於半導體晶粒104上方的最終導電層，其具有用於後續電互連至較大系統的接觸襯墊。然而，在作用表面110上之實際半導體裝置與接觸襯墊112之間可形成一或多個中間導電及絕緣層以用於信號路由。

使用蒸發、電解電鍍、無電電鍍、落球（ball drop）或網版印刷製程將導電凸塊材料沈積於導電層112上方。凸塊材料可為Al、Sn、Ni、Au、Ag、鉛（Pb）、鉍（Bi）、Cu、焊料、其組合或具有可選助焊劑溶液的其他合適的導電材料。舉例而言，凸塊材料可為共晶Sn/Pb、高鉛焊料或無鉛焊料。使用合適的附接或接合製程將凸塊材料接合至導電層112。在一個具體實例中，藉由將凸塊材料加熱至超過其熔點而回焊該材料以形成導電球或凸塊114。在一個具體實例中，導電凸塊114形成於具有潤濕層、障壁層及黏著層之凸塊下金屬化物（under-bump metallization；UBM）上方。導電凸塊114亦可經壓縮接合或熱壓接合至導電層112。導電凸塊114表示可形成於導電層112上方以用於電連接至基板的一種類型之互連結構。互連結構亦可使用接合線、導電膏、柱形凸塊、微型凸塊或其他電互連件。

在圖1c中，使用鋸片或雷射切割工具118經由鋸切道106將半導體晶圓100單粒化為個別半導體晶粒104。可檢測個別半導體晶粒104且對其進行電測試以識別單粒化後的KGD。

圖2a至圖2l示出形成具有半導體晶粒104之半導體封裝件150。圖2a為用作用於製造封裝件之基底的基板152之部分橫截面圖。基板152可為自較大面板單粒化的單元基板或保持為較大基板面板之部分。數百或數千個封裝件通常在單個基板面板中形成，或使用本文針對單個單元所描述但整體執行的相同步驟在具有單元基板的共同載體上形成。

基板152包括與一或多個導電層156交錯之一或多個絕緣層154。在一個具體實例中，絕緣層154為芯絕緣板，其中導電層156在例如包銅層板基板之頂部表面及底部表面上方圖案化。導電層156亦包括經由絕緣層154電耦接之導電孔。基板152可包括彼此交錯之任意數目個導電層及絕緣層。焊料遮罩或鈍化層可形成於基板152之任一側上方。在其他具體實例中，任何合適類型之基板或引線框係用於基板152。

將實施封裝件150之預期功能性所需的任何組件安裝至基板152或安置於基板152上方，且電連接至導電層156。基板152具有兩個主要表面：頂部表面157及底部表面159。電組件可以任何合適的組態安裝至頂部表面157及底部表面159上。

在圖2b中，在基板152上製造封裝件150開始於將半導體晶粒104及離散組件168表面黏著於頂部表面157上。可拾取半導體晶粒104且將其置放至基板152上，其中凸塊114位於導電層156之接觸襯墊上。使用焊錫膏或另一合適的附接及連接機制安裝如圖2c之平面圖中所示的離散組件168，例如電阻器、電容器、電感器、電晶體或二極體。在離散組件168之端子與頂部表面157上的導電層156之接觸襯墊之間對焊錫膏進行回焊，同時回焊凸塊114以附接半導體晶粒104。在一些具體實例中，在半導體晶粒104與基板152之間使用黏著劑或底部填充層。

圖2c展示具有半導體晶粒104及離散組件168的基板152之平面圖。離散組件168存在於與圖2b之橫截面不同的橫截面中，且因此未展示於圖2b中。半導體封裝件150經分成三個不同的功能隔室150A、150B及150C。隔室150A至150C中之各者包括分別的半導體晶粒104及分別的離散組件168。在隔室150A至150C中之各者之間半導體晶粒104及離散組件168可為相同的，或不同區域可具有完全不同類型及數目的組件。

安置於基板152上方之蓋將電耦接至導電層156以用於接地，藉此改良蓋之EMI屏蔽。因此，將導電層156之區域保持曝露，作為接地襯墊156A以供稍後對蓋進行電連接。在一個具體實例中，如圖2c中所示，接地襯墊156A在蓋意欲在平行於表面157之方向上提供EMI減少的每一位置處形成連續路徑。在平面圖中，接地襯墊156A完全包圍各隔室150A至150C，此係因為需要最終形成之屏蔽件保護各隔室免受其他隔室且以及封裝件外部之影響。蓋將具有沿著接地襯墊156A且圍繞隔室150A至150C中之各者的側壁。

替代地，如圖2d中所示，可曝露分別的不連續的接地襯墊156B至156G，而非圍繞各隔室150A至150C的連續邊界。如藉由示出隔室邊界170之虛線所示，蓋典型地仍將圍繞各隔室150A至150C之周邊形成完整的邊界。繪製隔室邊界170以示出蓋將在何處具有側壁以提供側向EMI保護。然而，僅幾個離散點將經由接地襯墊156B至156G直接電耦接至基板152。具有離散接地襯墊156B至156G而非一個連續接地襯墊156A簡化了信號路由要求且可容易地經組態以向蓋提供充足的電流處理能力。離散區域可以任何合適的數目及圖案定位於周邊線170內。

在圖2e中，藉由在半導體晶粒104之背面108上分配熱界面材料（thermal interface material；TIM） 174來製備具有半導體晶粒104及離散組件168的基板152，以用於蓋之安裝。如下文所論述，TIM 174將促進自半導體晶粒至上覆蓋之熱轉移。

此外，將導電環氧樹脂176分配於隔室邊界170內的導電層156之經曝露接地襯墊上。導電環氧樹脂176為聚合物基模製化合物，其具有以下材料之粒子：金、銀、鋼、鋁、銅或嵌入於模製化合物內以賦予電導率之另一合適的導電材料。如圖2f中所示，導電環氧樹脂176之珠粒可沿著接地襯墊156A之所有部分的長度連續地形成，使得環氧樹脂176如接地襯墊156A般圍繞各隔室150A至150C形成完整的邊界。

在其他具體實例中，如圖2g中所示，環氧樹脂176僅選擇性地分配於接地襯墊156A之某些部分上方。可以任何所需圖案分配環氧樹脂176，只要環氧樹脂之接觸面積足以提供蓋與基板152的充分電耦接及機械耦接即可。如圖2h中所示，在使用複數個離散接地襯墊（例如，接地襯墊156B至156G）之情況下，環氧樹脂176通常但未必分配於各接地襯墊上。

圖2i展示待安置於基板152上方之蓋180。蓋180係由金屬薄片形成，典型地為銅、鋁、鋼、金、其組合、其合金或其他合適的EMI阻斷材料。使用化學、機械或雷射蝕刻或另一種合適的方法將複數個空腔182形成至材料薄片中。在所示出之具體實例中，形成對應於基板152上之三個隔室150A至150C的三個空腔182。若形成更多或更少隔室，則調整空腔182之數目以進行匹配。

移除材料以形成空腔182，留下圍繞空腔的側壁184及186。側壁184及186保持原始材料薄片之全厚度。在其他具體實例中，薄片可經背磨或經蝕刻以減小總厚度。側壁184沿著蓋180之整個周邊保持。側壁186保持在相鄰空腔182之間。在一些具體實例中，蓋180係經由側壁184自較大金屬薄片單粒化。

在圖2j中，蓋180係安置於基板152上方且接著經向下按壓至TIM 174及環氧樹脂176上，如圖2k中所示。TIM 174自半導體晶粒104之背面108延伸至空腔182之底部表面以促進晶粒與蓋180之間的熱轉移。通常將向下按壓蓋180直至蓋與半導體晶粒104實體地接觸或非常接近，其中TIM 174填充了表面之間的由於表面中之粗糙度及其他缺陷所造成的間隙。

將側壁184及186之底部向下按壓至環氧樹脂176上。環氧樹脂176在基板152與側壁184至186之間延伸且經固化以將蓋180黏附至基板。環氧樹脂176為導電的，因此蓋180藉由環氧樹脂電耦接至基板152。側壁184以及蓋180之頂部圍繞封裝件150之所有組件以保護這些組件免受封裝件間干擾。側壁186在隔室150A至150C之間延伸以減少封裝件內干擾。

在圖2l中，藉由以任何合適的方法將焊料凸塊190塗覆至基板152之底部表面159來完成封裝件150，該塗覆與圖1b中之凸塊114的塗覆類似。凸塊190隨後用於將封裝件150安裝至較大電系統中。在一些具體實例中，複數個封裝件150形成為面板，且接著在完成後彼此單粒化。

蓋180為封裝件150提供EMI保護及散熱件能力兩者。蓋180經由環氧樹脂176及基板152連接至接地以幫助減少流經蓋之EMI。蓋180完全圍繞基板152上之所有組件的側面及頂部。側壁186在封裝件的隔室之間延伸以阻斷封裝件內EMI。半導體晶粒104係使用TIM 174熱耦接至蓋180以允許蓋充當散熱件。具有鰭片或其他結構以增加熱能至周圍環境之轉移的額外散熱片可形成為蓋180之部分或稍後在系統整合期間安裝至蓋之頂部。蓋180為裝置間干擾及裝置內干擾兩者提供散熱件能力以及EMI屏蔽能力。

圖3a及圖3b示出具有形成於側壁184之底部中的凹口之具體實例。在圖3a中，三角形凹口192係形成於側壁184之底部中。當將蓋180向下按壓至基板152上時，環氧樹脂176經按壓至凹口192中且填充凹口192。凹口192之成角表面藉由增加環氧樹脂176所接觸的總表面積且當稍後將物理力施加至蓋時，亦藉由改變所施加壓力之角度來增加蓋180與基板152之間的黏著力。在圖3b中，正方形或矩形凹口194係形成於側壁184之底部中。凹口194之操作類似於三角形凹口192且提供類似於三角形凹口192的益處。類似於凹口192及194之凹口可以任何合適的形狀形成。

在任何具體實例中，凹口192及194可沿著所有側壁184及186的整個長度而形成。在環氧樹脂176僅部分地沿著側壁184及186之長度而沈積的具體實例中，凹口192或194可僅限於環氧樹脂將沈積的區域。如同TIM 174，可向下按壓蓋180直至側壁184及186之底部實體地接觸基板152。環氧樹脂176填充表面之間由於粗糙度及其他缺陷而留下的間隙以及正使用的任何凹口192或194。

圖4展示封裝件200，其為具有鄰近於蓋180而安裝之板對板（board-to-board；B2B）或其他連接器202的具體實例。不同於具有與蓋實質上相同之佔據面積的基板152，使用具有比蓋180更大之佔據面積的基板204。基板204之額外佔據面積空間用以安裝B2B連接器202、用於連接至天線之微型同軸連接器、另一類型之連接器，或任何其他所需的電組件。B2B連接器202經由導電層156電連接至半導體晶粒104，且替代凸塊190或除這些凸塊以外，亦將用於裝置間通信。

圖5示出封裝件210，其為具有安裝至基板204之底部表面159的天線PCB 212（與半導體晶粒104及蓋180相對）的具體實施例。天線PCB 212在PCB內具有一或多個嵌入式天線，例如5G蜂巢式天線、WiFi天線、藍牙天線等。天線PCB 212視情況亦具有類似於導電層156之導電孔及跡線以互連至底層PCB。在其他具體實例中，天線PCB 212不允許進一步整合至封裝件210之底部，且實情為，與其他系統組件之所有互連皆係經由B2B連接器202。

圖6a及圖6b示出將上文所描述之半導體封裝件，例如封裝件150併入至電子裝置300中。圖6a示出安裝至印刷電路板（printed circuit board；PCB）或其他基板302上作為電子裝置300之部分的封裝件150之部分橫截面。凸塊190經回焊至PCB 302之導電層304上，以將封裝件150實體地附接且電連接至PCB。在其他具體實例中，使用熱壓縮或其他合適的附接及連接方法。在一些具體實例中，在封裝件150與PCB 302之間使用黏著劑或底部填充層。半導體晶粒104係經由基板152及凸塊190電耦接至導電層304。

圖6b示出包括PCB 302之電子裝置300，其中包括封裝件150之複數個半導體封裝件係安裝於PCB之表面上。取決於應用，電子裝置300可具有一種類型之半導體封裝件或多種類型之半導體封裝件。電子裝置300可為使用半導體封裝件來執行一或多個電功能的獨立系統。替代地，電子裝置300可為較大系統之子組件。舉例而言，電子裝置300可為平板電腦、蜂巢式電話、數位攝影機、通信系統或其他電子裝置之部分。電子裝置300亦可為圖形卡、網路介面卡或插入至電腦中的另一信號處理卡。半導體封裝件可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置，或其他半導體晶粒或電組件。

在圖6b中，PCB 302提供通用基板以用於對安裝於PCB上之半導體封裝件的結構支撐及電互連。導電信號跡線304係使用蒸發、電解電鍍、無電電鍍、網版印刷或其他合適的金屬沈積製程形成於PCB 302之表面上方或PCB 302之層內。信號跡線304提供半導體封裝件、經安裝組件及其他外部系統或組件之間的電通信。跡線304亦視需要將電源連接及接地連接提供至半導體封裝件。

在一些具體實例中，半導體裝置具有兩個封裝層級。第一層級封裝為用於將半導體晶粒機械且電附接至中間基板之技術。第二層級封裝涉及將中間基板機械且電附接至PCB 302。在其他具體實例中，半導體裝置可僅具有第一層級封裝，其中晶粒直接機械且電安裝至PCB 302。

出於說明之目的，包括接合線封裝件346及倒裝晶片348之若干類型的第一層級封裝展示於PCB 302上。另外，若干類型的第二層級封裝，包括球狀柵格陣列（ball grid array；BGA）350、凸塊晶片載體（bump chip carrier；BCC）352、平台柵格陣列（land grid array；LGA）356、多晶片模組（multi-chip module；MCM）358、四邊扁平無引腳（quad flat non-leaded；QFN）封裝件360、四邊扁平封裝件362及嵌入式晶圓級球狀柵格陣列（embedded wafer level ball grid array；eWLB）364，經展示為連同封裝件150一起安裝於PCB 302上。導電跡線304將安置於PCB 302上之各種封裝件及組件電耦接至封裝件150，從而使封裝件150內之組件用於PCB上之其他組件。

取決於系統要求，經組態有第一及第二層級封裝式樣之任何組合以及其他電子組件的半導體封裝件之任何組合可連接至PCB 302。在一些具體實例中，電子裝置300包括單個附接的半導體封裝件，而其他具體實例需要多個互連的封裝件。藉由在單個基板上方組合一或多個半導體封裝件，製造商可將預製組件併入至電子裝置及系統中。因為半導體封裝件包括複雜功能性，所以可使用較便宜的組件及簡化的製造製程來製造電子裝置。所得裝置不太可能發生故障且其製造較便宜，從而降低了消費者的成本。

雖然已詳細說明本發明之一或多個具體實例，但所屬技術領域中具有通常知識者應瞭解，可在不脫離如以下申請專利範圍中所闡述之本發明之範圍的情況下對彼等具體實例作出修改及調適。

100:半導體晶圓 102:基底基板材料 104:半導體晶粒/組件 106:鋸切道 108:背面/非作用表面 110:作用表面 112:導電層/接觸襯墊 114:導電球/凸塊 118:鋸片/雷射切割工具 150:半導體封裝件 150A:功能隔室 150B:功能隔室 150C:功能隔室 152:基板 154:絕緣層 156:導電層 156A:接地襯墊 156B:接地襯墊 156C:接地襯墊 156D:接地襯墊 156E:接地襯墊 156F:接地襯墊 156G:接地襯墊 157:頂部表面 159:底部表面 168:離散組件 170:隔室邊界/周邊線 174:熱界面材料（TIM） 176:導電環氧樹脂 180:蓋 182:空腔 184:側壁 186:側壁 190:焊料凸塊 192:三角形凹口 194:三角形凹口 200:封裝件 202:板對板（B2B）或其他連接器 204:基板 210:封裝件 212:天線PCB 300:電子裝置 302:印刷電路板（PCB）/其他基板 304:導電層/導電信號跡線 346:接合線封裝件 348:倒裝晶片 350:球狀柵格陣列（BGA） 352:凸塊晶片載體（BCC） 356:平台柵格陣列（LGA） 358:多晶片模組（MCM） 360:四邊扁平無引腳封裝件（QFN） 362:四邊扁平封裝件 364:嵌入式晶圓級球狀柵格陣列（eWLB）

[圖1a]至[圖1c]示出具有由鋸切道分隔之複數個半導體晶粒的半導體晶圓； [圖2a]至[圖2l]示出使用分隔蓋來形成屏蔽半導體封裝件； [圖3a]及[圖3b]示出分隔蓋之替代性具體實例； [圖4]示出替代性封裝件互連選項； [圖5]示出與封裝件一起使用之可選天線基板；及 [圖6a]及[圖6b]示出將屏蔽封裝件整合至電子裝置中。

104:半導體晶粒/組件

108:背面/非作用表面

150:半導體封裝件

150A:功能隔室

150B:功能隔室

150C:功能隔室

152:基板

154:絕緣層

156:導電層

157:頂部表面

159:底部表面

174:熱界面材料(TIM)

176:導電環氧樹脂

180:蓋

182:空腔

184:側壁

186:側壁

190:焊料凸塊

Claims (22)

1. 一種製造半導體裝置之方法，其包含：提供基板；將第一半導體晶粒及第二半導體晶粒安置於該基板上方；將熱界面材料安置於該第一半導體晶粒及該第二半導體晶粒上方；將導電環氧樹脂安置於該基板之接地襯墊上；藉由將複數個空腔蝕刻至金屬薄片中來形成蓋；及在將該複數個空腔蝕刻至該金屬薄片中後，將該蓋安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋包括在該第一半導體晶粒與該第二半導體晶粒之間的該接地襯墊上方之側壁。
2. 如請求項1之方法，其進一步包括將該蓋按壓在該基板上以實體地接觸該導電環氧樹脂及該熱界面材料。
3. 如請求項1之方法，其進一步包括：在該蓋之該側壁中形成凹口；及將該蓋按壓在該基板上使得該導電環氧樹脂延伸至該凹口中。
4. 如請求項1之方法，其進一步包括將連接器在該蓋外部安置於該基板上方。
5. 如請求項1之方法，其進一步包括將天線PCB與該蓋相對地附接至該基板。
6. 一種製造半導體裝置之方法，其包含：提供基板；將第一半導體晶粒及第二半導體晶粒安置於該基板上方；提供包括空腔的蓋；及在該蓋已經具有該空腔後，將該蓋安置於該第一半導體晶粒及該第二半導 體晶粒上方，其中該蓋熱耦接至該第一半導體晶粒及該第二半導體晶粒，且其中該蓋包括位於該第一半導體晶粒與該第二半導體晶粒之間的側壁。
7. 如請求項6之方法，其進一步包括提供自該第一半導體晶粒之表面延伸至該蓋之表面的熱界面材料。
8. 如請求項6之方法，其進一步包括在該蓋之該側壁中形成凹口。
9. 如請求項6之方法，其進一步包括將連接器在該蓋外部安置於該基板上方。
10. 如請求項6之方法，其進一步包括將天線PCB與該蓋相對地附接至該基板。
11. 如請求項6之方法，其進一步包括將導電環氧樹脂安置於該基板與該蓋之間。
12. 如請求項6之方法，其中該蓋包括圍繞該第一半導體晶粒及該第二半導體晶粒的複數個側壁。
13. 一種半導體裝置，其包含：基板；第一半導體晶粒，其安置於該基板上方；第二半導體晶粒，其安置於該基板上方；熱界面材料，其安置於該第一半導體晶粒及該第二半導體晶粒上方；導電環氧樹脂，其安置於該基板之接地襯墊上；及蓋，其安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋的側壁安置於該第一半導體晶粒與該第二半導體晶粒之間的該接地襯墊上方，且其中該蓋實體地接觸該導電環氧樹脂及該熱界面材料。
14. 如請求項13之半導體裝置，其進一步包括形成於該蓋之該側壁 中的凹口，其中該導電環氧樹脂延伸至該凹口中。
15. 如請求項13之半導體裝置，其進一步包括在該蓋外部安置於該基板上方的連接器。
16. 如請求項13之半導體裝置，其進一步包括與該蓋相對地附接至該基板的天線PCB。
17. 如請求項13之半導體裝置，其中該蓋包括複數個空腔。
18. 一種半導體裝置，其包含：基板；第一半導體晶粒及第二半導體晶粒，其安置於該基板上方；及蓋，其安置於該第一半導體晶粒及該第二半導體晶粒上方，其中該蓋熱耦接至該第一半導體晶粒及該第二半導體晶粒，其中該蓋包括位於該第一半導體晶粒與該第二半導體晶粒之間的側壁，且其中包括該側壁的該蓋由導電材料形成；及凹口，其形成於該蓋之該側壁中。
19. 如請求項18之半導體裝置，其進一步包括自該第一半導體晶粒之表面延伸至該蓋之表面的熱界面材料。
20. 如請求項18之半導體裝置，其進一步包括將連接器在該蓋外部安置於該基板上方。
21. 如請求項18之半導體裝置，其進一步包括將天線PCB與該蓋相對地附接至該基板。
22. 如請求項18之半導體裝置，其進一步包括將導電環氧樹脂安置於該基板與該蓋之間。