CN118099168A - 显示装置及其制造方法 - Google Patents

Abstract

在一个方面中，一种显示装置包括：基板，具有像素，每一个像素包括多个子像素；多个发光元件，在多个子像素中并且多个发光元件中的每一个包括一个或多个n型电极和p型电极；第一连接电极，在多个子像素的多个发光元件中的每一个上并且包括与一个或多个n型电极重叠的凹部；以及第二连接电极，在多个子像素的多个发光元件中的每一个上并且包括与p型电极重叠的凸部。在多个子像素的第一子集的每一个子像素中，凹部和凸部沿第一方向延伸，并且在多个子像素的第二子集的每一个子像素中，凹部和凸部沿第二方向延伸，第二方向不同于第一方向，其中，第一子集与第二子集不同。

Description

显示装置及其制造方法

相关申请的交叉引用

本申请要求于2022年11月25日在韩国知识产权局提交的韩国专利申请第10-2022-0160363号的优先权，其全部公开内容通过引用合并在本文中。

技术领域

本说明书涉及一种显示装置以及该显示装置的制造方法，更具体地，涉及一种使用发光二极管(LED)的显示装置以及该显示装置的制造方法。

背景技术

用于计算机、电视机、移动电话等的显示器的显示装置可以是配置为自主地发光的有机发光显示器(OLED)和需要单独光源的液晶显示器(LCD)。

显示装置的应用范围多样化，从计算机和电视机的显示器到个人移动装置，并且正在对具有宽显示区域和减小的体积和重量的显示装置进行研究。

近来，包括发光二极管(LED)的显示装置作为可能的下一代显示装置已经备受关注。因为LED是由无机材料制成而不是有机材料制成的，所以LED比液晶显示装置或有机发光显示装置更可靠并且寿命更长。此外，LED可以快速导通或截止，可以具有优异的发光效率，可以具有高抗冲击性、更大的稳定性，并且可以显示高亮度图像。

发明内容

本公开的一个目的是提供一种显示装置，在该显示装置中，多个发光元件中的一部分发光元件在第一方向上对 ，其余的发光元件在第二方向上对齐，使得即使发光元件未对齐，至少一部分发光元件也正常工作。本公开的另一个目的是提供一种这种显示装置的制造方法。

本公开的另一个目的是提供一种显示装置以及该显示装置的制造方法，在该显示装置中，即使多个发光元件被移位(shifted)和转印(transferred)，显示相同颜色的一对子像素中的一个也可以正常显示图像。

本公开的又一个目的是提供一种能够通过控制多个发光元件的对齐方向来自组装多个发光元件的显示装置以及该显示装置的制造方法。

本公开的目的不限于上述目的，并且本领域技术人员通过下面的描述可以清楚地理解上面没有提及的其他目的。

在一个方面中，一种显示装置包括：基板，具有像素，每一个像素包括多个子像素；多个发光元件，在多个子像素中并且多个发光元件中的每一个包括一个或多个n型电极和p型电极；第一连接电极，在多个子像素的多个发光元件中的每一个上并且包括与一个或多个n型电极重叠的凹部；以及第二连接电极，在多个子像素的多个发光元件中的每一个上并且包括与p型电极重叠的凸部。在多个子像素的第一子集的每一个子像素中，凹部和凸部沿第一方向延伸，并且在多个子像素的第二子集的每一个子像素中，凹部和凸部沿第二方向延伸，第二方向与第一方向不同，其中，第一子集与第二子集不同。

在另一方面中，每一个像素包括：一对第一子像素，包括第一-第一子像素和第一-第二子像素；一对第二子像素，包括第二-第一子像素和第二-第二子像素；以及一对第三子像素，包括第三-第一子像素和第三-第二子像素，其中，在该一对第一子像素、该一对第二子像素和该一对第三子像素中，凹部沿不同的方向延伸。

在另一方面中，在第一-第一子像素和第一-第二子像素中的任一个中，凹部沿第一方向延伸，在第二-第一子像素和第二-第二子像素中的任一个中，凹部沿第一方向延伸，并且在第三-第一子像素和第三-第二子像素中的任一个中，凹部沿第一方向延伸。

在另一方面中，在第一-第一子像素、第二-第一子像素和第三-第一子像素中的每一个中，凹部和凸部沿第二方向延伸，并且在第一-第二子像素、第二-第二子像素和第三-第二子像素中的每一个中，凹部和凸部沿第一方向延伸。

在另一方面中，多个发光元件中的每一个还包括：n型半导体层，具有其上设置有n型电极的顶表面；发光层，在n型半导体层上；以及p型半导体层，在发光层上并且具有其上设置有p型电极的顶表面。在多个发光元件的子集的每一个发光元件中，n型半导体层的顶表面具有椭圆形形状，并且n型电极设置于n型半导体层的顶表面的在长轴方向上的两个相对端。

在另一方面中，发光元件的子集的每一个发光元件的n型半导体层的顶表面的短轴设置在与和发光元件的子集所对应的凹部和凸部的延伸方向相同的方向上，并且在发光元件的子集的每一个发光元件上的n型半导体层的顶表面的长轴设置在与和发光元件的子集所对应的凹部和凸部的延伸方向不同的方向上。

在另一方面中，在发光元件的子集中的与沿第一方向延伸的凹部和凸部重叠的发光元件中，n型半导体层的顶表面的长轴沿第二方向设置。

在另一方面中，显示装置还包括：绝缘层，在多个发光元件与第一连接电极之间以及多个发光元件与第二连接电极之间。绝缘层包括：一对第一接触孔，与多个发光元件中的每一个的n型电极和第一连接电极重叠；以及第二接触孔，与多个发光元件中的每一个的p型电极和第二连接电极重叠。

在另一方面中，第一连接电极的凹部在一对第一接触孔之间，并且第二接触孔与第二连接电极的凸部重叠。

在一个方面中，一种显示装置的制造方法包括：在其上形成有多个组装电极的组装基板上自组装多个发光元件；将组装基板上的多个发光元件转印到施主；以及将施主的多个发光元件转印到显示面板的多个子像素。自组装多个发光元件包括：通过向多个组装电极施加电压来形成电场，以及利用电场在多个组装电极上自组装多个发光元件。

在另一方面中，多个组装电极包括：多个第一组装电极，沿第一方向延伸并且包括第一-第一组装电极和第一-第二组装电极；多个第二组装电极，沿第一方向延伸并且包括与第一-第一组装电极相邻设置的第二-第一组装电极；以及与第一-第二组装电极相邻设置的第二-第二组装电极。第一-第一组装电极和第二-第一组装电极以交错方式设置，使得在第一-第一组装电极与第二-第一组装电极之间形成沿第一方向延伸的间隙。第一-第二组装电极设置为面对第二-第二组装电极，使得在第一-第二组装电极与第二-第二组装电极之间形成沿第二方向延伸的间隙，第二方向垂直于第一方向。

在另一方面中，多个发光元件的子集中的每一个发光元件包括：n型半导体层，具有椭圆形形状的顶表面；一对n型电极，在n型半导体层的顶表面上并且位于n型半导体层的在长轴方向上的两个相对端处；发光层，在n型半导体层上；p型半导体层，在发光层上；以及p型电极，在p型半导体层上。自组装发光元件的子集包括：以使得一对n型电极中的一个与多个第一组装电极重叠并且一对n型电极中的另一个与多个第二组装电极重叠的方式执行自组装。

在另一方面中，在发光元件中的在第一-第一组装电极和第二-第一组装电极上组装的一部分发光元件的每一个中，一对n型电极在第二方向上对齐，并且在发光元件中的在第一-第二组装电极和第二-第二组装电极上自组装的子集的每一个发光元件中，一对n型电极在第一方向上对齐。

在另一方面中，多个发光元件中的每一个的形状对应于组装基板中的多个孔中的每一个孔的形状。

在一个方面中，一种显示装置包括：基板，包括多个子像素；多个发光元件，在多个子像素中并且多个发光元件中的每一个包括一个或多个n型电极和p型电极；以及第一连接电极，在多个发光元件中的每一个上，并且与一个或多个n型电极重叠；以及第二连接电极，在多个发光元件中的每一个上与p型电极重叠，其中，在多个子像素中的至少两个子像素中，第二连接电极在不同方向上与p型电极重叠。

在另一方面中，第一连接电极和第二连接电极具有U形，其中，在多个发光元件中的每一个中，第一连接电极和第二连接电极与p型电极重叠。

在另一方面中，多个子像素成对，并且在给定的一对子像素中的每一个子像素中的p型电极在不同方向中的一个方向上重叠。

在另一方面中，至少两个相邻子像素中的p型电极在相同方向上重叠。

在另一方面中，多个子像素的任意两个相邻子像素中的p型电极在不同方向上重叠。

在另一方面中，多个子像素成对并且每一对子像素的子像素中的发光元件具有相同数量的n型电极。

在另一方面中，当给定的一对子像素的子像素具有两个n型电极时，给定的一对子像素中的第一个子像素中的两个n型电极朝向第一方向，并且给定的一对子像素中的第二个子像素中的两个n型电极朝向第二方向，第二方向不同于第一方向。

在另一方面中，在第一个子像素中，第二连接电极在第二方向上与p型电极重叠，在第二个子像素中，第二连接电极在第一方向上与p型电极重叠。

在另一方面中，p型电极的平面形状为圆形形状和椭圆形形状之一。

在另一方面中，显示装置还包括：发光层，在多个发光元件中的每一个发光元件的一个或多个n型电极与p型电极之间。

在另一方面中，一个或多个n型电极与p型电极电连接。在另一方面中，一个或多个n型电极中的每一个n型电极的平面形状可以为圆形形状和椭圆形形状之一。

在另一方面中，多个发光元件包括第一发光元件、第二发光元件和第三发光元件。

在另一方面中，第一发光元件具有圆形形状。

在另一方面中，第二发光元件和第三发光元件具有椭圆形形状。

在另一方面中，显示装置还包括：驱动晶体管；以及至少一个绝缘层，在驱动晶体管上。

在另一方面中，至少一个绝缘层包括由第一连接电极分开的第一绝缘部和第二绝缘部。

在另一方面中，显示装置还包括：接合层；以及平坦化层，其中，接合层和平坦化层具有阶梯式结构。

根据本公开的效果不限于上面举例说明的内容，并且更多不同的效果包括在本说明书中。

附图说明

将通过以下结合附图的具体实施方式更清楚地理解本公开的上述和其他方面、特征以及其他优点，在附图中：

图1是根据本说明书的示例性方面的显示装置的示意性配置图；

图2A是根据本公开的一些方面的显示装置的局部剖视图；

图2B是根据本公开的一些方面的拼接显示装置(tiled display device)的透视图；

图3和图4是根据本公开的一些方面的显示装置的放大俯视平面图；

图5A至图5C是根据本公开的一些方面的显示装置的发光元件的俯视平面图；

图6是根据本公开的一些方面的显示装置的剖视图；

图7A至图7C是用于说明根据本公开的一些方面的依据显示装置的发光元件的转印位置的第一连接电极、第二连接电极和发光元件之间的连接关系的示意性俯视平面图；以及

图8A至图8G是用于说明根据本公开的一些方面的显示装置的制造方法的工序图。

具体实施方式

下面详细讨论本公开的各个示例。虽然讨论了具体的实现方式，但是应理解，这仅仅是为了说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他部件和配置。因此，下面的描述和附图是说明性的，不被解释为限制性的。描述了许多具体细节以提供对本公开的透彻理解。然而，在某些情况下，为了避免模糊描述，没有描述公知的或常规的细节。对本公开中的一个实施例的引用可以是对同一实施例或任何实施例的引用；并且，这样的引用意味着实施例中的至少一个。

在用于描述本公开的示例性实施例的附图中示出的形状、尺寸、比率、角度、数量等仅仅是示例，本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”和“由...组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用也可以包括复数。

即使没有明确说明，部件也被解释为包括普通误差范围。

当使用诸如“上”、“上方”、“下方”和“紧邻”的术语描述两个部分之间的位置关系时，一个或多个部分可以位于这两个部分之间，除非这些术语与术语“紧接”或“直接”一起使用。

当一个元件或层设置在另一个元件或层“上”时，又一个层或又一个元件可以直接插设在另一个元件上或它们之间。

虽然术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语限制。这些术语仅仅用于将一个部件与其他部件区分开。因此，下面要提及的第一部件可以是本公开的技术概念中的第二部件。

在整个说明书中，相同的附图标记通常表示相同的元件。

为了便于描述，示出附图中所示的每一个部件的尺寸和厚度，并且本公开不限于所示部件的尺寸和厚度。

本公开的各种实施例的特征可以部分地或全部地彼此结合或组合，并且可以在技术上以各种方式互联和操作，并且这些实施例可以彼此独立地或彼此关联地执行。

在下文中，将参照附图详细描述根据本公开的示例性实施例的显示装置以及该显示装置的制造方法。

图1是根据本公开的一些方面的显示装置的示意性配置图。为了便于描述，图1仅示出显示装置100的各种构成元件中的显示面板PN、栅极驱动部GD、数据驱动部DD和时序控制器TC。

参照图1，显示装置100包括：包括多个子像素SP的显示面板PN、配置为向显示面板PN供应各种类型的信号的栅极驱动部GD以及配置为控制数据驱动部DD和栅极驱动部GD的时序控制器TC。

栅极驱动部GD响应于从时序控制器TC提供的多个栅极控制信号，向多条扫描线SL供应多个扫描信号。图1示出单个栅极驱动部GD设置为与显示面板PN的一侧间隔开。然而，栅极驱动部GD的数量和布置不限于此。

数据驱动部DD响应于从时序控制器TC提供的多个数据控制信号，通过使用基准伽马电压将从时序控制器TC输入的图像数据转换成数据电压。数据驱动部DD可以向多条数据线DL供应转换后的数据电压。

时序控制器TC将从外部输入的图像数据对齐，并将图像数据供应给数据驱动部DD。时序控制器TC可以通过使用从外部输入的例如点时钟信号、数据使能信号和水平/垂直同步信号的同步信号，来产生栅极控制信号和数据控制信号。此外，时序控制器TC可以通过将产生的栅极控制信号和数据控制信号供应给栅极驱动部GD和数据驱动部DD，来控制栅极驱动部GD和数据驱动部DD。

显示面板PN被配置为向用户显示图像并且包括多个子像素SP。在显示面板PN中，多条扫描线SL和多条数据线DL彼此交叉，并且多个子像素SP中的每一个子像素都连接到扫描线SL和数据线DL。此外，尽管在附图中没有示出，但是多个子像素SP可以分别连接到高电位电源线VDD、低电位电源线VDD、基准线等。

显示面板PN可以具有显示区域AA和配置为围绕显示区域AA的非显示区域NA。

显示区域AA是显示装置100的显示图像的区域。显示区域AA可以包括构成多个像素PX的多个子像素SP以及配置为使多个子像素SP工作的电路。多个子像素SP是构成显示区域AA的最小单位。n个子像素SP可以构成单个像素PX。发光元件LED、用于使发光元件LED工作的薄膜晶体管等可以设置在多个子像素SP中的每一个子像素中。根据显示面板PN的类型，多个发光元件LED可以具有不同的配置。例如，在显示面板PN是无机发光显示面板PN的情况下，发光元件LED可以是发光二极管(LED)或微型发光二极管(微型LED)。

在显示区域AA中设置有用于向多个子像素SP传输各种类型的信号的多条信号线。例如，多条信号线可以包括用于向多个子像素SP供应数据电压的多条数据线DL和用于向多个子像素SP供应栅极电压的多条扫描线SL。多条扫描线SL可以在显示区域AA中沿一个方向延伸并且连接到多个子像素SP。多条数据线DL可以在显示区域AA中沿与一个方向不同的方向延伸并且连接到多个子像素SP。此外，低电位电源线VDD、高电位电源线VDD等可以进一步设置在显示区域AA中。然而，本公开不限于此。

非显示区域NA可以被定义为不显示图像的区域，即，从显示区域AA延伸的区域。非显示区域NA可以包括用于向显示区域AA中的子像素SP传输信号的连接线和焊盘电极。可选地，非显示区域NA可以包括诸如栅极驱动器IC和数据驱动器IC的驱动IC。

在一些示例中，非显示区域NA可以位于显示面板PN的背面上，即，其上不存在子像素SP的表面上。可选地，可以不包括非显示区域NA。然而，本公开不限于附图中所示的配置。

在一些示例中，诸如栅极驱动部GD、数据驱动部DD的驱动部和时序控制器TC可以以各种方式连接到显示面板PN。例如，栅极驱动部GD可以通过面板内栅极(GIP)方法安装在非显示区域NA中，或者通过有效区域内栅极(GIA)方法在显示区域AA中安装在多个子像素SP之间。例如，数据驱动部DD和时序控制器TC可以形成在单独的柔性膜和印刷电路板上并且通过将柔性膜和印刷电路板接合到在显示面板PN的非显示区域NA中形成的焊盘电极的方法电连接到显示面板PN。在通过GIP方法安装栅极驱动部GD并且数据驱动部DD和时序控制器TC通过非显示区域NA中的焊盘电极向显示面板PN传输信号的情况下，需要确保非显示区域NA的用于设置栅极驱动部GD和焊盘电极的区域，这可能增加边框。

在一些示例中，栅极驱动部GD通过GIA方法安装在显示区域AA中，并且将显示面板PN的正面上的信号线连接到显示面板PN的背面上的焊盘电极的侧线SRL形成为将柔性膜和印刷电路板接合到显示面板PN的背面。因此，能够最小化显示面板PN的正面上的非显示区域NA。也就是说，在通过上述方法将栅极驱动部GD、数据驱动部DD和时序控制器TC连接到显示面板PN的情况下，可以实现基本上不存在边框的零边框。将参照图2A和图2B来描述更详细的描述。

图2A是根据本公开的一些方面的显示装置的局部剖视图。图2B是根据本公开的一些方面的拼接显示装置的透视图。

用于向多个子像素SP传输各种类型的信号的多个焊盘电极设置在显示面板PN的非显示区域NA中。例如，配置为向多个子像素SP传输信号的第一焊盘电极PAD1设置在显示面板PN的正面上的非显示区域NA中。电连接到诸如柔性膜和印刷电路板的驱动部件的第二焊盘电极PAD2设置在显示面板PN的背面上的非显示区域NA中。

在这种情况下，尽管附图中没有示出，但是连接到多个子像素SP的例如扫描线SL、数据线DL等的各种类型的信号线可以从显示区域AA延伸到非显示区域NA，并且电连接到第一焊盘电极PAD1。

此外，沿着显示面板PN的侧表面设置侧线SRL。侧线SRL可以电连接显示面板PN的正面上的第一焊盘电极PAD1和显示面板PN的背面上的第二焊盘电极PAD2。因此，从显示面板PN的背面上的驱动部件接收的信号可以通过第二焊盘电极PAD2、侧线SRL和第一焊盘电极PAD1传输到多个子像素SP。因此，信号传输路径被定义为从显示面板PN的正面到侧表面和背面，这使得显示面板PN的非显示区域NA的面积最小化。

此外，参照图2B，可以通过连接多个显示装置100来实现具有大屏幕的拼接显示装置TD。在这种情况下，如图2A中所示，在通过使用具有最小化边框的显示装置100来实现拼接显示装置TD的情况下，可以最小化显示装置100之间不显示图像的接缝(空白)区域，从而提高显示质量。

例如，多个子像素SP可以构成单个像素PX。一个显示装置100的最外面的外围像素PX和与该一个显示装置100相邻的另一个显示装置100的最外面的外围像素PX之间的间隔D1可以被实现为等于一个显示装置100中的像素PX之间的间隔D1。因此，当在拼接显示装置TD中的任意两个相邻显示装置100之间实现像素PX的恒定间隔时，可以使接缝区域最小化。

如图2A和图2B中所示，根据本说明书的示例性方面的显示装置100可以是存在边框的通用显示装置100。然而，本公开不限于此。

图3和图4是根据本公开的一些方面的显示装置的放大俯视平面图。图5A至图5C是根据本公开的一些方面的显示装置的发光元件的俯视平面图。图6是根据本公开的一些方面的显示装置的剖视图。

首先，参照图3，显示面板PN包括多个像素PX，每一个像素PX具有多个子像素SP。多个子像素SP可以各自包括发光元件LED和像素电路并且独立发光。例如，第一子像素SP1可以是红色子像素SP，第二子像素SP2可以是绿色子像素SP，第三子像素SP3可以是蓝色子像素SP。然而，本公开不限于此。

单个像素PX可以包括多个子像素SP，该多个子像素SP包括第一子像素SP1、第二子像素SP2和第三子像素SP3。例如，第一子像素SP1包括第一-第一子像素SP1a和第一-第二子像素SP1b，第二子像素SP2包括第二-第一子像素SP2a和第二-第二子像素SP2b，第三子像素SP3包括第三-第一子像素SP3a和第三-第二子像素SP3b。第一-第一子像素SP1a、第二-第一子像素SP2a和第三-第一子像素SP3a可以设置在同一行中。第一-第二子像素SP1b、第二-第二子像素SP2b和第三-第二子像素SP3b可以设置在同一行中。

在第一-第一子像素SP1a与第一-第二子像素SP1b之间、第二-第一子像素SP2a与第二-第二子像素SP2b之间以及第三-第一子像素SP3a与第三-第二子像素SP3b之间，第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b的设置方向可以不同。在这种情况下，即使发光元件LED未对齐，在一对子像素SP中的至少一个中，发光元件LED也可以正常地连接到第一连接电极CE1和第二连接电极CE2。下面将参照图7A至图7C描述更详细的描述。

根据本公开的示例性方面并参照图6，显示装置100的显示面板PN的多个子像素SP中的每一个子像素可以包括基板110、缓冲层111、栅极绝缘层112、第一层间绝缘层113、第二层间绝缘层114、第一平坦化层115、接合层116、第二平坦化层117、第三平坦化层118、驱动晶体管DT、发光元件LED、多个反射电极RE、多个第一连接电极CE1、第二连接电极CE2、光阻挡层LS和辅助电极LE。

根据本公开的一些示例性方面，每一个子像素SP还可以包括驱动晶体管DT上的绝缘层119。绝缘层119还可以包括由多个第一连接电极CE1和/或第二连接电极CE2分开的第一绝缘部119a和第二绝缘部119b。在一些示例中，第一绝缘部119a和第二绝缘部119b中的每一个可以(例如，部分地)覆盖多个第一连接电极CE1和/或第二连接电极CE2。绝缘层119的制造方法可以与第一平坦化层118的制造方法相同。

根据本公开的一些示例性方面，接合层116和第二平坦化层117可以具有阶梯式结构(也可以称为台阶结构)。这种结构可以有助于在第一连接电极CE1中产生孔的制造工序。在没有阶梯式结构的情况下，在第一连接电极CE1中制造孔可能导致第一连接电极CE1破裂(断裂)。

首先，基板110是用于支撑包括在显示装置100中的各种构成元件的部件，并且可以由绝缘材料制成。例如，基板110可以由玻璃、树脂等制成。此外，基板110可以包含诸如聚合物的塑料并且可以由具有柔性的材料制成。

光阻挡层LS在基板110上设置在多个子像素SP中的每一个子像素上。光阻挡层LS阻挡从基板110的下侧进入驱动晶体管DT的有源层ACT的光，这将在下面进行描述。光阻挡层LS可以阻挡进入驱动晶体管DT的有源层ACT的光，从而最小化漏电流。

缓冲层111设置在基板110和光阻挡层LS上。缓冲层111可以减少水分或杂质通过基板110的渗透。例如，缓冲层111可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。然而，根据基板110的类型或晶体管的类型，可以不包括缓冲层111。然而，本公开不限于此。

驱动晶体管DT设置在缓冲层111上。驱动晶体管DT包括有源层ACT、栅极GE、源极SE和漏极DE。

有源层ACT设置在缓冲层111上。有源层ACT可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料制成。然而，本公开不限于此。

栅极绝缘层112设置在有源层ACT上。栅极绝缘层112是用于使有源层ACT和栅极GE绝缘的绝缘层。栅极绝缘层112可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。

栅极GE设置在栅极绝缘层112上。栅极GE可以由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

第一层间绝缘层113和第二层间绝缘层114设置在栅极GE上。在第一层间绝缘层113和第二层间绝缘层114中形成接触孔，源极SE和漏极DE通过接触孔连接到有源层ACT。第一层间绝缘层113和第二层间绝缘层114可以是用于保护第一层间绝缘层113的下部和第二层间绝缘层114的下部的绝缘层，并且各自配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。

源极SE和漏极DE设置在第二层间绝缘层114上并且电连接到有源层ACT。源极SE和漏极DE可以各自由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

上面的描述提供第一层间绝缘层113和第二层间绝缘层114(即，多个绝缘层)设置在栅极GE、源极SE和漏极DE之间的示例配置。在其他非限制性示例中，可以在栅极GE、源极SE和漏极DE之间仅设置单个绝缘层。然而，本公开不限于此。

此外，如在附图中所示，在诸如第一层间绝缘层113和第二层间绝缘层114的多个绝缘层设置在栅极GE、源极SE和漏极DE之间的情况下，可以在第一层间绝缘层113与第二层间绝缘层114之间另外形成电极。另外形成的电极可以与设置在第一层间绝缘层113的下部或第二层间绝缘层114的上部上的其它部件一起限定电容器。

辅助电极LE设置在栅极绝缘层112上。辅助电极LE是将设置在缓冲层111下方的光阻挡层LS电连接到第二层间绝缘层114上的源极SE和漏极DE中的任何一个的电极。例如，光阻挡层LS可以通过辅助电极LE电连接到源极SE或漏极DE中的任何一个，以便不作为浮置栅极工作，从而最小化由浮置光阻挡层LS引起的驱动晶体管DT的阈值电压的变化。附图示出光阻挡层LS连接到源极SE。然而，光阻挡层LS可以连接到漏极DE。然而，本公开不限于此。

电源线VDD设置在第二层间绝缘层114上。电源线VDD可以与驱动晶体管DT一起电连接到发光元件LED并使得发光元件LED能够发光。电源线VDD可以由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

第一平坦化层115设置在驱动晶体管DT和电源线VDD上。第一平坦化层115可以使基板110的其上设置有驱动晶体管DT的上部平坦化。第一平坦化层115可以配置为单层或多层，并且由例如光致抗蚀剂或丙烯酸基有机材料制成。然而，本公开不限于此。

彼此间隔开的多个反射电极RE设置在第一平坦化层115上。多个反射电极RE可以用于将发光元件LED电连接到电源线VDD和驱动晶体管DT，并用作将从发光元件LED发射的光反射到发光元件LED的上部的反射板。多个反射电极RE可以各自由具有优异反射性能的导电材料制成，并且将从发光元件LED发射的光朝向发光元件LED的上部反射。

多个反射电极RE包括第一反射电极RE1和第二反射电极RE2。第一反射电极RE1可以电连接驱动晶体管DT和发光元件LED。第一反射电极RE1可以通过形成在第一平坦化层115中的接触孔连接到驱动晶体管DT的源极SE或漏极DE。此外，第一反射电极RE1可以通过将在下面描述的第一连接电极CE1电连接到发光元件LED的第一电极和第一半导体层。

第二反射电极RE2可以电连接电源线VDD和发光元件LED。第二反射电极RE2可以通过形成在第一平坦化层115中的接触孔连接到电源线VDD，并且通过将在下面描述的第二连接电极CE2电连接到发光元件LED的第二电极和第二半导体层。

接合层116设置在多个反射电极RE上。基板110的正面可以涂覆有接合层116，并且接合层116可以固定设置在接合层116上的发光元件LED。例如，接合层116可以由选自粘合剂聚合物、环氧抗蚀剂、UV树脂、聚酰亚胺基材料、丙烯酸酯基材料、聚氨酯基材料和聚二甲基硅氧烷(PDMS)的任何一种材料制成。然而，本公开不限于此。

多个发光元件LED设置在接合层116上，并设置在多个子像素SP的每一个子像素中。多个发光元件LED可以是配置为通过使用电流来发光的元件，并且包括配置为发射红光、绿光、蓝光等的发光元件LED。多个发光元件LED可以通过使用红光、绿光、蓝光等的组合来实现具有包括白光在内的各种颜色的光。例如，多个发光元件LED可以各自是发光二极管(LED)或微型LED。然而，本公开不限于此。

参照图5A至图5C，多个发光元件LED包括第一发光元件120、第二发光元件130和第三发光元件140。第一发光元件120可以设置在第一子像素SP1上，第二发光元件130可以设置在第二子像素SP2上，第三发光元件140可以设置在第三子像素SP3上。例如，第一发光元件120可以是红色发光元件LED，第二发光元件130可以是绿色发光元件LED，第三发光元件140可以是蓝色发光元件LED。

参照图5A和图6，第一发光元件120包括第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124、第一p型电极125和第一密封膜126。

第一n型半导体层121设置在接合层116上，第一p型半导体层123设置在第一n型半导体层121上。第一n型半导体层121和第一p型半导体层123可以分别是通过在特定材料中掺杂n型杂质和p型杂质而形成的层。例如，第一n型半导体层121和第一p型半导体层123可以分别是通过在诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中掺杂n型杂质和p型杂质而形成的层。此外，p型杂质可以是镁、锌(Zn)、铍(be)等。n型杂质可以是硅(Si)、锗、锡(Sn)等。然而，本公开不限于此。

第一发光层122设置在第一n型半导体层121与第一p型半导体层123之间。第一发光层122可以通过从第一n型半导体层121和第一p型半导体层123接收正空穴和电子来发光。第一发光层122可以配置为单层或多量子阱(MQW)结构。例如，第一发光层122可以由氮化铟镓(InGaN)、氮化镓(GaN)等制成。然而，本公开不限于此。

第一n型电极124设置在第一n型半导体层121上。第一n型电极124是电连接驱动晶体管DT和第一n型半导体层121的电极。第一n型电极124可以设置在第一n型半导体层121的从第一发光层122和第一p型半导体层123暴露的顶表面上。例如，第一n型电极124可以设置为围绕第一n型半导体层121的顶表面并且具有圆形平面形状。第一n型电极124可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

第一p型电极125设置在第一p型半导体层123上。第一p型电极125可以设置在第一p型半导体层123的顶表面上。第一p型电极125是电连接电源线VDD和第一p型半导体层123的电极。第一p型电极125可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

接下来，第一密封膜126设置为围绕第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124和第一p型电极125。第一密封膜126可以由绝缘材料制成，并且保护第一n型半导体层121、第一发光层122和第一p型半导体层123。此外，可以在第一密封膜126中形成暴露第一n型电极124和第一p型电极125的接触孔，使得第一连接电极CE1、第二连接电极CE2、第一n型电极124和第一p型电极125可以电连接。

参照图5B，第二发光元件130包括第二n型半导体层131、第二发光层132、第二p型半导体层133、第二n型电极134、第二p型电极135和第二密封膜136。

第二n型半导体层131设置在接合层116上，第二p型半导体层133设置在第二n型半导体层131上。第二n型半导体层131和第二p型半导体层133可以分别是通过在特定材料中掺杂n型杂质和p型杂质而形成的层。例如，第二n型半导体层131和第二p型半导体层133可以分别是通过在诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中掺杂n型杂质和p型杂质而形成的层。此外，p型杂质可以是镁、锌(Zn)、铍(be)等。n型杂质可以是硅(Si)、锗、锡(Sn)等。然而，本公开不限于此。

第二发光层132设置在第二n型半导体层131与第二p型半导体层133之间。第二发光层132可以通过从第二n型半导体层131和第二p型半导体层133接收正空穴和电子来发光。第二发光层132可以配置为单层或多量子阱(MQW)结构。例如，第二发光层132可以由氮化铟镓(InGaN)、氮化镓(GaN)等制成。然而，本公开不限于此。

一个或多个第二n型电极134设置在第二n型半导体层131上。第二n型电极134是电连接驱动晶体管DT和第二n型半导体层131的电极。第二n型电极134可以设置在第二n型半导体层131的从第二发光层132和第二p型半导体层133暴露的顶表面上。例如，第二n型电极134可以在第二n型半导体层131的具有椭圆形平面形状的顶表面上设置为与第二n型半导体层131的顶表面的基于长轴方向的两个相对端相邻。第二n型电极134可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

第二p型电极135设置在第二p型半导体层133上。第二p型电极135可以设置在第二p型半导体层133的顶表面上。第二p型电极135是电连接电源线VDD和第二p型半导体层133的电极。第二p型电极135可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

接下来，第二密封膜136设置为围绕第二n型半导体层131、第二发光层132、第二p型半导体层133、第二n型电极134和第二p型电极135。第二密封膜136可以由绝缘材料制成并且保护第二n型半导体层131、第二发光层132和第二p型半导体层133。此外，可以在第二密封膜136中形成暴露第二n型电极134和第二p型电极135的接触孔，使得第一连接电极CE1、第二连接电极CE2、第二n型电极134和第二p型电极135可以电连接。

参照图5C，第三发光元件140包括第三n型半导体层141、第三发光层142、第三p型半导体层143、第三n型电极144、第三p型电极145和第三密封膜146。

第三n型半导体层141设置在接合层116上，第三p型半导体层143设置在第三n型半导体层141上。第三n型半导体层141和第三p型半导体层143可以分别是通过在特定材料中掺杂n型杂质和p型杂质而形成的层。例如，第三n型半导体层141和第三p型半导体层143可以分别是通过在诸如氮化镓(GaN)、磷化铟铝(InAlP)或砷化镓(GaAs)的材料中掺杂n型杂质和p型杂质而形成的层。此外，p型杂质可以是镁、锌(Zn)、铍(be)等。n型杂质可以是硅(Si)、锗、锡(Sn)等。然而，本公开不限于此。

第三发光层142设置在第三n型半导体层141与第三p型半导体层143之间。第三发光层142可以通过从第三n型半导体层141和第三p型半导体层143接收正空穴和电子来发光。第三发光层142可以配置为单层或多量子阱(MQW)结构。例如，第三发光层142可以由氮化铟镓(InGaN)、氮化镓(GaN)等制成。然而，本公开不限于此。

第三n型电极144设置在第三n型半导体层141上。第三n型电极144是电连接驱动晶体管DT和第三n型半导体层141的电极。第三n型电极144可以设置在第三n型半导体层141的从第三发光层142和第三p型半导体层143暴露的顶表面上。例如，第三n型电极144可以在第三n型半导体层141的具有椭圆形平面形状的顶表面上设置为与第三n型半导体层141的顶表面的基于长轴方向的两个相对端相邻。第三n型电极144可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料，或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

第三p型电极145设置在第三p型半导体层143上。第三p型电极145可以设置在第三p型半导体层143的顶表面上。第三p型电极145是电连接电源线VDD和第三p型半导体层143的电极。第三p型电极145可以由导电材料制成，例如，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料或者诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金的不透明导电材料。然而，本公开不限于此。

接下来，第三密封膜146设置为围绕第三n型半导体层141、第三发光层142、第三p型半导体层143、第三n型电极144和第三p型电极145。第三密封膜146可以由绝缘材料制成并且保护第三n型半导体层141、第三发光层142和第三p型半导体层143。此外，可以在第三密封膜146中形成暴露第三n型电极144和第三p型电极145的接触孔，使得第一连接电极CE1、第二连接电极CE2、第三n型电极144和第三p型电极145可以电连接。

同时，第一发光元件120、第二发光元件130和第三发光元件140可以具有不同的形状。多个发光元件LED可以各自共同包括n型半导体层121、131和141、发光层122、132和142、p型半导体层123、133和143、n型电极124、134和144、p型电极125、135和145以及密封膜126、136和146。然而，多个发光元件LED的一些部件可以在形状上彼此不同。

例如，第一发光元件120的第一n型半导体层121、第一发光层122、第一p型半导体层123、第一n型电极124和第一p型电极125的所有平面形状可以是圆形形状。在这些部件中，第一n型电极124可以配置为具有围绕第一n型半导体层121设置的闭环形状的圆形电极。第一p型电极125可以具有与第一p型半导体层123的顶表面对应的形状。

例如，第二发光元件130的第二n型半导体层131、第二p型半导体层133和第二p型电极135的平面形状可以是椭圆形形状。在这种情况下，第二n型半导体层131的长轴方向可以不同于第二p型半导体层133的长轴方向。例如，当第二n型半导体层131的椭圆形形状具有水平方向上的长轴时，第二p型半导体层133的椭圆形形状可以具有垂直方向上的长轴。此外，第二n型电极134可以在第二n型半导体层131的顶表面上分别设置在第二n型半导体层131的基于长轴方向的两个相对端。因此，设置在第二n型半导体层131的两个相对端的多个第二n型电极134可以各自具有半圆形形状。最后，与第二p型半导体层133的顶表面类似，第二p型电极135可以具有椭圆形形状。

在一些示例中，第三发光元件140的第三n型半导体层141、第三p型半导体层143和第三p型电极145的平面形状可以是椭圆形形状。与第二发光元件130不同，在第三发光元件140中，第三n型半导体层141的长轴方向可以与第三p型半导体层143的长轴方向相同。第三n型电极144可以在第三n型半导体层141的顶表面上设置于第三n型半导体层141的基于长轴方向的两个相对端。第三n型电极144可以具有半圆形形状。此外，与第三p型半导体层143的顶表面类似，第三p型电极145可以具有椭圆形形状。

在根据本说明书的示例性方面的显示装置100中，第一发光元件120、第二发光元件130和第三发光元件140可以具有不同的形状，使得多个发光元件LED可以被区分开。例如，在自组装发光元件LED的工序中，多个发光元件LED可以形成为不同的形状，使得多个发光元件LED可以在与多个子像素SP分别对应的位置处自组装。然而，多个发光元件LED的形状是示例性的，并且本公开不限于此。

返回参照图6，第二平坦化层117和第三平坦化层118设置在接合层116上。第二平坦化层117可以与多个发光元件LED的侧表面部分地重叠，并且固定和保护多个发光元件LED。第三平坦化层118可以形成为覆盖第二平坦化层117的上部和发光元件LED的上部，并且具有暴露发光元件LED的n型电极124、134和144以及p型电极125、135和145的接触孔。发光元件LED的n型电极124、134和144以及p型电极125、135和145可以从第三平坦化层118暴露。第三平坦化层118可以部分地设置在n型电极124、134和144与p型电极125、135和145之间的区域中，从而最小化短路缺陷。例如，第二平坦化层117和第三平坦化层118可以各自配置为单层或多层，并且由光致抗蚀剂或丙烯酸基有机材料制成。然而，本公开不限于此。上述示例实施例描述了设置有第二平坦化层117和第三平坦化层118的配置。然而，平坦化层可以被配置为单层。然而，本公开不限于此。

多个第一连接电极CE1和第二连接电极CE2可以设置在第三平坦化层118上。

第一连接电极CE1是分别设置在多个子像素SP上并且电连接发光元件LED和驱动晶体管DT的电极。第一连接电极CE1可以通过形成在第三平坦化层118、第二平坦化层117和接合层116中的接触孔连接到第一反射电极RE1。因此，第一连接电极CE1可以通过第一反射电极RE1电连接到驱动晶体管DT的源极SE和漏极DE中的任何一个。此外，第一连接电极CE1可以通过形成在第三平坦化层118中的接触孔连接到多个发光元件LED的n型电极124、134和144。因此，第一连接电极CE1可以电连接驱动晶体管DT和多个发光元件LED的n型电极124、134和144以及n型半导体层121、131和141。

第二连接电极CE2是电连接发光元件LED和电源线VDD的电极。第二连接电极CE2可以通过形成在第三平坦化层118、第二平坦化层117和接合层116中的接触孔连接到第二反射电极RE2。因此，第二连接电极CE2可以通过第二反射电极RE2电连接到电源线VDD。此外，第二连接电极CE2可以通过形成在第三平坦化层118中的接触孔连接到多个发光元件LED的p型电极125、135和145。因此，第二连接电极CE2可以电连接电源线VDD和多个发光元件LED的p型电极125、135和145以及p型半导体层123、133和143。

在一些示例中，第一连接电极CE1可以独立地设置在多个子像素SP中的每一个子像素中，第一连接电极CE1连接设置在多个子像素SP中的每一个子像素中的驱动晶体管DT和发光元件LED。此外，设置在多个子像素SP中的每一个子像素中并连接电源线VDD和发光元件LED的第二连接电极CE2可以彼此连接。也就是说，因为电源线VDD的电源电压被共同施加到多个子像素SP的所有的多个发光元件LED，所以单个第二连接电极CE2可以设置在所有的多个子像素SP中。

参照图3和图4，第一连接电极CE1和第二连接电极CE2具有U形。凹部CE1a和CE1b形成在与n型电极124、134和144对应的部分处，使得多个子像素SP的第一连接电极CE1可以仅连接到发光元件LED的n型电极124、134和144，而不连接到p型电极125、135和145。第一连接电极CE1的凹部CE1a和CE1b可以与多个发光元件LED的n型电极124、134和144重叠。此外，第二连接电极CE2包括朝向凹部CE1a和CE1b的内侧延伸的凸部CE2a和CE2b，并且电连接到多个发光元件LED的p型电极125、135和145。第二连接电极CE2的凸部CE2a和CE2b可以与多个发光元件LED的p型电极125、135和145重叠。

在这种情况下，第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b可以设置在第一方向DR1和第二方向DR2中的任何一个上。第一连接电极CE1的凹部CE1a和CE1b包括沿第一方向DR1设置的第一凹部CE1a和沿第二方向DR2设置的第二凹部CE1b。第二连接电极CE2的凸部CE2a和CE2b包括沿第一方向DR1设置的第一凸部CE2a和沿第二方向DR2设置的第二凸部CE2b。因此，在第一方向DR1上延伸的第一凹部CE1a和第一凸部CE2a可以一起设置在一个子像素SP中。在与第一方向DR1不同的第二方向DR2上延伸的第二凹部CE1b和第二凸部CE2b可以一起设置在另一子像素SP中。

具体地，凹部CE1a和CE1b以及凸部CE2a和CE2b可以分别在两个第一子像素SP1中设置在不同方向上。同样，凹部CE1a和CE1b以及凸部CE2a和CE2b可以在一对第二子像素SP2和一对第三子像素SP3中分别设置在不同方向上。

例如，参照图3，第二凹部CE1b和第二凸部CE2b可以设置在第一-第一子像素SP1a、第二-第一子像素SP2a和第三-第一子像素SP3a上，第一凹部CE1a和第一凸部CE2a可以设置在第一-第二子像素SP1b、第二-第二子像素SP2b和第三-第二子像素SP3b上。

例如，参照图4，第二凹部CE1b和第二凸部CE2b可以设置在第一-第一子像素SP1a、第二-第二子像素SP2b和第三-第一子像素SP3a上，第一凹部CE1a和第一凸部CE2a可以设置在第一-第二子像素SP1b、第二-第一子像素SP2a和第三-第二子像素SP3b上。

此外，设置在一个像素PX上并且包括各自具有椭圆形形状的n型半导体层131和141的两个第二发光元件130和两个第三发光元件140可以分别设置在不同方向上。可以根据第二发光元件130和第三发光元件140的设置方向来确定凹部CE1a和CE1b以及凸部CE2a和CE2b的设置方向。

例如，参照图3，在包括沿第二方向DR2延伸的第二凹部CE1b和第二凸部CE2b的第二-第一子像素SP2a和第三-第一子像素SP3a中，第二发光元件130和第三发光元件140可以被配置为使得n型半导体层131和141的顶表面的短轴可以设置在第二方向DR2上，并且n型半导体层131和141的顶表面的长轴可以设置在第一方向DR1上。在包括沿第一方向DR1延伸的第一凹部CE1a和第一凸部CE2a的第二-第二子像素SP2b和第三-第二子像素SP3b中，第二发光元件130和第三发光元件140可以被配置为使得n型半导体层131和141的顶表面的短轴可以设置在第一方向DR1上，并且n型半导体层131和141的顶表面的长轴可以设置在第二方向DR2上。因此，在n型半导体层131和141的具有椭圆形形状的顶表面中，短轴可以设置在与凹部CE1a和CE1b以及凸部CE2a和CE2b的延伸方向相同的方向上，长轴可以设置在与凹部CE1a和CE1b以及凸部CE2a和CE2b的延伸方向不同的方向上。

在一些示例中，在根据本说明书的示例性方面的显示装置100中，在多个子像素SP中的各个子像素中，第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b可以设置在不同方向上。因此，即使多个发光元件LED在任何一个方向上移位和转印，发光元件LED、第一连接电极CE1和第二连接电极CE2也可以在至少一个子像素SP中连接。将参照图7A至图7C描述该配置。

图7A至图7C是用于说明根据本公开的一些方面的依据显示装置的发光元件的转印位置的第一连接电极、第二连接电极和发光元件之间的连接关系的示意性俯视平面图。图7A是在发光元件LED被转印到准确位置时的第二子像素SP2的俯视平面图。图7B是在发光元件LED沿第一方向DR1移位并转印时的第二子像素SP2的俯视平面图。图7C是在发光元件LED沿第二方向DR2移位并转印时的第二子像素SP2的俯视平面图。为了便于描述，图7A至图7C示出多个第二子像素SP2的俯视平面图。然而，与第二子像素SP2基本上类似，在第一子像素SP1和第三子像素SP3中，第一连接电极CE1和第二连接电极CE2可以连接到发光元件LED。

参照图7A，在第二发光元件130被转印到准确位置的情况下，第二n型电极134可以设置为对应于第一接触孔CH1和第一连接电极CE1，并且第二p型电极135可以设置为对应于第二接触孔CH2和第二连接电极CE2的凸部CE2a和CE2b。在这种情况下，第一接触孔CH1和第二接触孔CH2是图6中示出的第三平坦化层118的接触孔，并且可以设置为对应于第二n型电极134和第二p型电极135。第二接触孔CH2的尺寸可以大于第二p型电极135的尺寸。第二接触孔CH2的尺寸可以大于第二p型电极135的从第二密封膜136暴露的部分的尺寸。第二n型电极134可以通过第一接触孔CH1电连接到第一连接电极CE1，第二p型电极135可以通过第二接触孔CH2电连接到第二连接电极CE2。因此，在第二发光元件130被转印到准确位置的情况下，第二发光元件130可以在第二-第一子像素SP2a和第二-第二子像素SP2b二者中正常地连接到第一连接电极CE1和第二连接电极CE2。

参照图7B，在将发光元件LED转印到接合层116上的工序中，可能发生对齐误差，并且发光元件LED可能从准确位置沿第一方向DR1移位。在第二发光元件130沿第一方向DR1移位的情况下，第二发光元件130的第二n型电极134和第二p型电极135、第一接触孔CH1的一部分和第二接触孔CH2的一部分可能彼此不对齐。然而，在沿与第二发光元件130的移动方向相同的方向延伸的凹部CE1a和CE1b以及凸部CE2a和CE2b中，第一接触孔CH1的至少一部分和第二接触孔CH2的至少一部分可以与第二发光元件130的第二n型电极134和第二p型电极135重叠，并且将第一连接电极CE1和第二连接电极CE2电连接到第二发光元件130。

例如，沿第二方向DR2延伸的第二凹部CE1b和第二凸部CE2b设置在第二-第一子像素SP2a中。在这种情况下，当第二发光元件130沿第一方向DR1移位时，第一接触孔CH1、第二接触孔CH2、第二n型电极134和第二p型电极135的位置未对齐，使得第二发光元件130不能连接到第一连接电极CE1和第二连接电极CE2。

然而，沿第一方向DR1延伸的第一凹部CE1a和第一凸部CE2a设置在第二-第二子像素SP2b中，使得第二发光元件130、第一连接电极CE1和第二连接电极CE2可以电连接。因为沿第一方向DR1延伸的第一凸部CE2a和第二接触孔CH2设置在第二-第二子像素SP2b中，所以即使第二发光元件130沿第一方向DR1部分地移位，第二接触孔CH2和第二发光元件130的第二p型电极135也可以彼此重叠。此外，由于第二接触孔CH2的尺寸大于第二p型电极135的尺寸，因此即使第二p型电极135部分地移位，第二p型电极135也可以容易地暴露在第二接触孔CH2的区域中。因为设置在第一凹部CE1a的两个相对侧的第一接触孔CH1也沿第一方向DR1延伸，所以第二发光元件130的第二n型电极134的至少一部分可以与第一接触孔CH1重叠。因此，在具有沿与第二发光元件130的移位方向相同的方向延伸的第一凹部CE1a和第一凸部CE2a的第二-第二子像素SP2b中，可以连接第二发光元件130、第一连接电极CE1和第二连接电极CE2。

参照图7C，在转印发光元件LED的工序期间，可能发生对齐误差，并且发光元件LED可能在第二方向DR2上从准确位置移位。在这种情况下，在沿与第二发光元件130的移位方向相同的方向延伸的凹部CE1a和CE1b以及凸部CE2a和CE2b中，第一接触孔CH1的至少一部分和第二接触孔CH2的至少一部分可以与第二发光元件130的第二n型电极134和第二p型电极135重叠，并且将第一连接电极CE1和第二连接电极CE2电连接到第二发光元件130。

例如，沿第二方向DR2延伸的第二凹部CE1b和第二凸部CE2b设置在第二-第一子像素SP2a中。因为第二凸部CE2b和第二接触孔CH2设置为沿第二方向DR2延伸，所以即使第二发光元件130沿第二方向DR2移位，第二接触孔CH2和第二发光元件130的第二p型电极135的至少一部分也可以彼此重叠。因为第一接触孔CH1也沿第二方向DR2延伸，所以第二发光元件130的第二n型电极134的至少一部分可以与第一接触孔CH1重叠。因此，在具有沿与第二发光元件130的移位方向相同的方向延伸的第二凹部CE1b和第二凸部CE2b的第二-第一子像素SP2a中，第二发光元件130、第一连接电极CE1和第二连接电极CE2可以正常连接。

相反，因为沿第一方向DR1设置的第一凹部CE1a和第一凸部CE2a设置在第二-第二子像素SP2b中，所以在第二方向DR2上移位的第二发光元件130可能与第一接触孔CH1和第二接触孔CH2不对齐。

因此，在根据本说明书的示例性方面的显示装置100中，即使发光元件LED未对齐，发光元件LED、第一连接电极CE1和第二连接电极CE2也被连接，并且图像可以被正常显示在显示相同颜色的一对子像素SP中的至少一个中。例如，第二连接电极CE2的第一凸部CE2a和第一连接电极CE1的第一凹部CE1a可以在第一方向DR1上延伸，并且连接到在第一方向DR1上移位的发光元件LED。此外，第二连接电极CE2的第二凸部CE2b和第一连接电极CE1的第二凹部CE1b可以在第二方向DR2上延伸，并且连接到在第二方向DR2上移位的发光元件LED。因此，在显示相同颜色的一对子像素SP中的每一个中，第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b设置在不同的方向上。因此，即使发光元件LED移位和转印，在子像素SP中的至少任何一个中，第一连接电极CE1和第二连接电极CE2也可以连接。

在一些示例中，在根据本说明书的示例性方面的显示装置100中，可以首先将多个发光元件LED自组装到组装基板10上，然后将自组装的发光元件LED转印到显示面板PN，从而可以生产显示装置100。在这种情况下，在自组装发光元件LED的工序期间，可以通过对齐多个发光元件LED来执行自组装，使得多个发光元件LED对应于第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b的设置方向。具体地，各自具有椭圆形平面形状的第二发光元件130和第三发光元件140需要对齐，以对应于显示面板PN上的第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b的设置方向，使得第二发光元件130和第三发光元件140可以电连接到第一连接电极CE1和第二连接电极CE2。因此，可以不同地配置组装基板10的组装电极AE的设置方向，并且多个发光元件LED可以在不同的方向上对齐并自组装。

在下文中，将参照图8A至图8G描述根据本说明书的示例性方面的显示装置100的制造方法。

图8A至图8G是用于说明根据本公开的一些方面的显示装置的制造方法的工序图。图8A至图8C是用于说明自组装多个发光元件LED的工序的工序图。图8D至图8G是用于说明转印多个发光元件LED的工序以及形成第一连接电极CE1和第二连接电极CE2的工序的工序图。

参照图8A，可以通过自组装方法将发光元件LED转印到组装基板10。

首先，将在晶片生长上的多个发光元件LED输入到填充有流体WT的腔室CB。流体WT可以包括水等，并且填充有流体WT的腔室CB可以具有在其上侧开口的形状。

接下来，可以将组装基板10放置在填充有发光元件LED的腔室CB上。组装基板10是其上临时自组装发光元件LED的基板110。在将发光元件LED自组装在组装基板10上之后，可以将组装基板10上的发光元件LED转印到显示装置100。

接下来，可以将磁体MG放置在组装基板10上。浸入或悬挂在腔室CB的底部的发光元件LED可以通过磁体MG的磁力朝向组装基板10移动。

在这种情况下，发光元件LED可以包括磁性元件，使得发光元件LED可以通过磁场移动。例如，发光元件LED的n型电极124、134和144和p型电极125、135和145中的任何一个可以包括诸如铁(Fe)、钴(Co)或镍(Ni)的铁磁材料，使得朝向磁体MG的发光元件LED的方向可以对齐。

接下来，可以通过由多条组装线AL和多个组装电极AE形成的电场，将已经通过磁体MG朝向组装基板10移动的发光元件LED自组装到组装基板10。

具体地，参照图8B和图8C，组装基板10包括装配基板SUB、多条组装线AL、多个组装电极AE、组装绝缘层IL和有机层OL。

首先，将多条组装线AL和多个组装电极AE设置在装配基板SUB上。多条组装线AL包括多条第一组装线AL1和多条第二组装线AL2。多条第一组装线AL1和多条第二组装线AL2可以设置为以预定间隔彼此间隔开。

多个组装电极AE包括多个第一组装电极AE1和多个第二组装电极AE2。多个第一组装电极AE1可以连接到多条第一组装线AL1，并且多个第二组装电极AE2可以连接到多条第二组装线AL2。成对的第一组装电极AE1和第二组装电极AE2可以设置为彼此相邻并且形成用于自组装发光元件LED的电场。在多个子像素SP中，成对的第一组装电极AE1和第二组装电极AE2可以设置到发光元件LED被转印到的准确位置。

组装绝缘层IL设置在多条组装线AL和多个组装电极AE上。组装绝缘层IL可以保护多条组装线AL免受流体WT的影响，从而抑制多条组装线AL的诸如腐蚀的缺陷。

包括多个凹穴(pocket)OLH的有机层OL设置在组装绝缘层IL上。通过使有机层OL的一部分开口而形成的多个凹穴OLH中的每一个凹穴可以是多个发光元件LED自组装的区域。多个凹穴OLH可以设置为与成对的第一组装电极AE1与第二组装电极AE2之间的区域重叠。此后，多个凹穴OLH可以各自形成在与显示装置100的多个子像素SP分别对应的位置处。多个凹穴OLH可以设置为以一对一的方式分别对应于多个子像素SP。自组装在多个凹穴OLH中的发光元件LED可以转印到多个子像素SP而没有变化。多个凹穴OLH的平面形状可以对应于多个发光元件LED的平面形状。例如，多个凹穴OLH可以包括与第一发光元件120对应的具有圆形平面形状的凹穴OLH、与第二发光元件130对应的具有椭圆形平面形状的凹穴OLH和与第三发光元件140对应的具有椭圆形平面形状的凹穴OLH。

此外，通过向多条组装线AL和多个组装电极AE施加电压，多个发光元件LED可以自组装在有机层OL的凹穴OLH中。例如，可以通过向多条第一组装线AL1、多个第一组装电极AE1、多条第二组装线AL2和多个第二组装电极AE2施加交流电压来形成电场。发光元件LED可以通过被电场介电地极化而具有极性。此外，介电地极化的发光元件LED可以通过介电泳(DEP)，即，电场，固定在特定方向上或在特定方向上移动。因此，多个发光元件LED可以通过使用介电泳临时自组装在组装基板10的凹穴OLH内。

在这种情况下，可以通过使用第一组装电极AE1和第二组装电极AE2的设置方向来调整多个发光元件LED的对齐方向。具体地，可以根据第一组装电极AE1和第二组装电极AE2的设置方向来改变第二发光元件130和第三发光元件140的对齐方向，其中，第二发光元件130包括在第二n型半导体层131的两个相对端设置的一对第二n型电极134，第三发光元件140包括在第三n型半导体层141的两个相对端设置的一对第三n型电极144。

参照图8B，第一组装电极AE1包括第一-第一组装电极AE1a和第一-第二组装电极AE1b，第二组装电极AE2包括第二-第一组装电极AE2a和第二-第二组装电极AE2b。第一-第一组装电极AE1a和第二-第一组装电极AE2a可以设置为以预定间隔彼此相邻，第一-第二组装电极AE1b和第二-第二组装电极AE2b可以设置为以预定间隔彼此相邻。

第一-第一组装电极AE1a和第二-第一组装电极AE2a在第一方向DR1上延伸并且在第二方向DR2上以交错方式设置。第一-第一组装电极AE1a在第一方向DR1上朝向与第一-第一组装电极AE1a相邻的第二组装线AL2延伸。第二-第一组装电极AE2a在第一方向DR1上朝向与第二-第一组装电极AE2a相邻的第一组装线AL1延伸。然而，第一-第一组装电极AE1a和第二-第一组装电极AE2a以交错的方式延伸，使得第一-第一组装电极AE1a和第二-第一组装电极AE2a可以在第二方向DR2上彼此面对。例如，在第二方向DR2是垂直方向的情况下，第二-第一组装电极AE2a可以设置在第一-第一组装电极AE1a的上侧或下侧。因此，在第二方向DR2上以交错方式设置的第一-第一组装电极AE1a和第二-第一组装电极AE2a可以设置为彼此相邻，同时具有在第一方向DR1上延伸的间隙。

第一-第二组装电极AE1b和第二-第二组装电极AE2b可以彼此面对，同时沿第一方向DR1延伸。第一-第二组装电极AE1b和第二-第二组装电极AE2b可以在同一行上朝向彼此延伸。因此，第一-第二组装电极AE1b的端部和第二-第二组装电极AE2b的端部可以在第一方向DR1上彼此面对。第一-第二组装电极AE1b和第二-第二组装电极AE2b可以设置为彼此相邻，同时具有在第二方向DR2上延伸的间隙。

在这种情况下，第二发光元件130可以自组装，使得一对第二n型电极134分别指向彼此相邻设置的第一组装电极AE1和第二组装电极AE2。例如，一对第二n型电极134中的一个第二n型电极134可以朝向第一组装电极AE1设置。另一个第二n型电极134可以朝向与第一组装电极AE1最邻近的第二组装电极AE2设置。

在这种情况下，在沿第二方向DR2彼此面对的第一-第一组装电极AE1a和第二-第一组装电极AE2a上自组装的第二发光元件130中，一对第二n型电极134可以在第二方向DR2上对齐。因为一个第二n型电极134朝向第一-第一组装电极AE1a对齐，另一个第二n型电极134朝向第二-第一组装电极AE2a对齐，所以该对第二n型电极134可以在第二方向DR2上对齐，第二p型电极135插设在该对第二n型电极134之间。也就是说，第二发光元件130的第二n型半导体层131的长轴可以在第二方向DR2上对齐。

相反，在第一方向DR1上彼此面对的第一-第二组装电极AE1b和第二-第二组装电极AE2b上自组装的第二发光元件130中，一对第二n型电极134可以在第一方向DR1上对齐。因为一个第二n型电极134朝向第一-第二组装电极AE1b对齐，另一个第二n型电极134朝向第二-第二组装电极AE2b对齐，所以该对第二n型电极134可以在第一方向DR1上对齐，第二p型电极135插设在该对第二n型电极134之间。也就是说，第二发光元件130的第二n型半导体层131的长轴可以在第一方向DR1上对齐。

因此，设置于第二发光元件130的两个相对端的第二n型电极134的对齐位置与第一组装电极AE1和第二组装电极AE2的布置位置一致。在第二方向DR2上彼此面对的第一-第一组装电极AE1a和第二-第一组装电极AE2a可以形成并对齐为使得一对第二n型电极134设置在第二方向DR2上，并且第二发光元件130可以自组装。同样，在第一方向DR1上彼此面对的第一-第二组装电极AE1b和第二-第二组装电极AE2b可以形成并对齐为使得一对第二n型电极134设置在第一方向DR1上，并且第二发光元件130可以自组装。此外，可以以与第二发光元件130相同的方式来调整第三发光元件140的对齐方向，第三发光元件140包括设置于第三n型半导体层141的两个相对端的一对第三n型电极144。

接下来，参照图8D，将组装基板10的多个发光元件LED转印到施主DN。

首先，将组装基板10和施主DN对齐，使得多个发光元件LED和施主DN彼此面对。此外，组装基板10和施主DN可以接合，使得发光元件LED的上部可以与施主DN接触。在这种情况下，施主DN由具有粘结力的材料制成，使得多个发光元件LED的上部可以接合到施主DN，并从组装基板10转印到施主DN。施体DN可以由具有粘弹性的聚合物材料制成，例如，聚二甲基硅氧烷(PDMS)、聚氨酯丙烯酸酯(PUA)、聚乙二醇(PEG)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、环氧树脂、聚氨酯树脂、丙烯酸树脂等。然而，本公开不限于此。

接下来，参照图8E和图8F，施主DN上的多个发光元件LED被转印到显示面板PN的接合层116上。

施主DN和形成有接合层116的显示装置100对齐。显示装置100和施主DN可以对齐为使得施主DN的多个发光元件LED和显示装置100的接合层116彼此面对。此外，施主DN和显示装置100可以接合，使得施主DN上的发光元件LED可以转印到接合层116上。

在这种情况下，接合层116与发光元件LED之间的接合力高于施主DN与发光元件LED之间的接合力，使得发光元件LED可以从施主DN分离并附接到接合层116。

因此，多个发光元件LED可以自组装为布置在组装基板10上，同时对应于多个子像素SP，然后组装基板10上的多个发光元件LED可以通过使用施主DN转印到显示装置100。在这种情况下，能够省略在对齐多个发光元件LED之后将多个发光元件LED从晶片转印到施主DN的工序，使得多个发光元件LED对应于多个子像素SP之间的间隔。发光元件LED可以通过使用电场容易地自组装在准确位置处。因此，通过使用组装基板10来自组装晶片上的多个发光元件LED，这可以最小化对齐误差并简化转印多个发光元件LED的工序。

在本说明书中，已经描述了这样的配置：通过自组装方法将多个发光元件LED自组装到组装基板10，然后通过使用施主DN转印到显示装置100。然而，本公开不限于此。例如，可以在显示装置100上形成单独的组装线AL，并且可以将多个发光元件LED直接自组装在显示装置100上。然而，本公开不限于此。

接下来，参照图8F和图8G，将发光元件LED转印到显示装置100的接合层116上，然后形成第一连接电极CE1和第二连接电极CE2，使得发光元件LED可以电连接到驱动晶体管DT和电源线VDD。

首先，形成覆盖多个发光元件LED的第二平坦化层117和第三平坦化层118。此外，可以在第三平坦化层118中形成暴露多个发光元件LED的n型电极124、134和144以及p型电极125、135和145的接触孔。可以在第三平坦化层118、第二平坦化层117和接合层116中形成暴露第一反射电极RE1和第二反射电极RE2的接触孔。

接下来，可以在第三平坦化层118上形成第一连接电极CE1和第二连接电极CE2。此外，可以在基板110的正面上形成导电材料层，并且可以通过对导电材料层进行图案化来形成第一连接电极CE1和第二连接电极CE2。

因此，在根据本说明书的示例性方面的显示装置100和显示装置100的制造方法中，可以通过根据第一组装电极AE1和第二组装电极AE2的布置位置调整各自具有椭圆形形状的第二发光元件130和第三发光元件140的对齐方向，来执行自组装。可以根据第一组装电极AE1和第二组装电极AE2的位置，来调整设置于在第二发光元件130的两个相对端的第二n型电极134的对齐位置或者设置于第三发光元件140的两个相对端的第三n型电极144的对齐位置。例如，在第二方向DR2上彼此面对的第一-第一组装电极AE1a和第二-第一组装电极AE2a可以形成并对齐为使得一对第二n型电极134和一对第三n型电极144设置在第二方向DR2上，并且第二发光元件130和第三发光元件140可以自组装。在第一方向DR1上彼此面对的第一-第二组装电极AE1b和第二-第二组装电极AE2b可以形成并对齐为使得一对第二n型电极134和一对第三n型电极144设置在第一方向DR1上，并且第二发光元件130和第三发光元件140可以自组装。因此，第一组装电极AE1和第二组装电极AE2可以在第一方向DR1和第二方向DR2中的任何一个上彼此面对，并且被对齐，使得各自具有椭圆形形状的第二发光元件130和第三发光元件140的方向对应于第一连接电极CE1的凹部CE1a和CE1b以及第二连接电极CE2的凸部CE2a和CE2b的设置方向，并且可以执行自组装。

本公开的示例性实施例也可以描述如下：

根据本公开的一个方面，提供一种显示装置。该显示装置包括：基板，具有像素，每一个像素包括多个子像素；多个发光元件，设置在多个子像素中并且多个发光元件中的每一个包括一个或多个n型电极和p型电极；第一连接电极，设置在多个子像素的多个发光元件中的每一个上并且包括与p型电极重叠的凹部；以及第二连接电极，设置在多个子像素的多个发光元件中的每一个上并且包括与p型电极重叠的凸部，在多个子像素中的一部分子像素的每一个子像素中，凹部和凸部沿第一方向延伸，并且在多个子像素中的其余子像素的每一个子像素中，凹部和凸部沿与第一方向不同的第二方向延伸。

像素可以包括：一对第一子像素，包括第一-第一子像素和第一-第二子像素；一对第二子像素，包括第二-第一子像素和第二-第二子像素；以及一对第三子像素，包括第三-第一子像素和第三-第二子像素，凹部可以在一对第一子像素中的每一个、一对第二子像素中的每一个以及一对第三子像素中的每一个中沿不同方向延伸。

凹部可以在第一-第一子像素和第一-第二子像素中的任何一个中沿第一方向延伸，凹部可以在第二-第一子像素和第二-第二子像素中的任何一个中沿第一方向延伸，并且凹部可以在第三-第一子像素和第三-第二子像素中的任何一个中沿第一方向延伸。

凹部和凸部可以在第一-第一子像素、第二-第一子像素和第三-第一子像素中的每一个中沿第二方向延伸，并且凹部和凸部可以在第一-第二子像素、第二-第二子像素和第三-第二子像素中的每一个中沿第一方向延伸。

多个发光元件中的每一个还可以包括：n型半导体层，具有其上设置有n型电极的顶表面；发光层，设置在n型半导体层上；以及p型半导体层，设置在发光层上并且具有其上设置有p型电极的顶表面。在多个发光元件中的一部分发光元件的每一个发光元件中，n型半导体层的顶表面可以具有椭圆形形状，并且n型电极可以设置于n型半导体层的顶表面的在长轴方向上的两个相对端。

一部分发光元件中的每一个发光元件的n型半导体层的顶表面的短轴可以设置在与和一部分发光元件所对应的凹部和凸部的延伸方向相同的方向上，并且一部分发光元件中的每一个发光元件上的n型半导体层的顶表面的长轴可以设置在与和一部分发光元件所对应的凹部和凸部的延伸方向不同的方向上。

在一部分发光元件中的与沿第一方向延伸的凹部和凸部重叠的发光元件中，n型半导体层的顶表面的长轴可以沿第二方向设置。

该显示装置还可以包括：绝缘层，设置在多个发光元件与第一连接电极之间以及多个发光元件与第二连接电极之间。绝缘层可以包括：一对第一接触孔，与多个发光元件中的每一个的n型电极和第一连接电极重叠；以及第二接触孔，与多个发光元件中的每一个的p型电极和第二连接电极重叠。

第一连接电极的凹部可以设置在一对第一接触孔之间，并且第二接触孔可以与第二连接电极的凸部重叠。

根据本公开的一个方面，提供一种显示装置的制造方法。该方法包括：在其上形成有多个组装电极的组装基板上自组装多个发光元件，将组装基板上的多个发光元件转印到施主，并且将施主的多个发光元件转印到显示面板的多个子像素。多个发光元件的自组装包括：通过向多个组装电极施加电压来形成电场，以及利用电场在多个组装电极上自组装多个发光元件。

多个组装电极可以包括：多个第一组装电极，沿第一方向延伸并且包括第一-第一组装电极和第一-第二组装电极；以及多个第二组装电极，沿第一方向延伸并且包括与第一-第一组装电极相邻设置的第二-第一组装电极和与第一-第二组装电极相邻设置的第二-第二组装电极。第一-第一组装电极和第二-第一组装电极可以以交错的方式设置，使得在第一-第一组装电极与第二-第一组装电极之间形成沿第一方向延伸的间隙，并且第一-第二组装电极可以设置为面对第二-第二组装电极，使得在第一-第二组装电极与第二-第二组装电极之间形成沿与第一方向垂直的第二方向延伸的间隙。

多个发光元件中的一部分发光元件中的每一个发光元件可以包括：n型半导体层，包括具有椭圆形形状的顶表面；一对n型电极，在n型半导体层的顶表面上设置于n型半导体层的在长轴方向上的两个相对端；发光层，设置在n型半导体层上；p型半导体层，设置在发光层上；以及p型电极，设置在p型半导体层上，并且一部分发光元件的自组装可以包括：以使得一对n型电极中的一个n型电极与多个第一组装电极重叠并且另一个n型电极与多个第二组装电极重叠的方式执行自组装。

在第一-第一组装电极和第二-第一组装电极上组装的一部分发光元件中的每一个发光元件中，该对n型电极可以在第二方向上对齐，并且在第一-第二组装电极和第二-第二组装电极上自组装的一部分发光元件中的每一个发光元件中，该对n型电极可以在第一方向上对齐。

尽管已经参照附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以多种不同的形式实施。因此，提供本公开的示例性实施例仅用于说明目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应理解，上述示例性实施例在所有方面都是说明性的，并且不限制本公开。

记载集合中的“至少一个”和/或集合中的“一个或多个”的权利要求语言或其他语言表示集合中的一个成员或集合中的多个成员(以任意组合)满足权利要求。例如，记载“A和B中的至少一个”或“A或B中的至少一个”的权利要求语言表示A、B、或A和B。在另一示例中，记载“A、B和C中的至少一个”或“A、B或C中的至少一个”的权利要求语言表示A、B、C、或者A和B、或者A和C、或者B和C、或者A和B和C。集合中的“至少一个”和/或集合中的“一个或多个”的语言并不将集合限制为集合中列出的项。例如，记载“A和B中的至少一个”或“A或B中的至少一个”的权利要求语言可以表示A、B、或者A和B，并且可以另外包括未在A和B的集合中列出的项。

Claims (32)

1.一种显示装置，包括：

基板，具有像素，每一个像素包括多个子像素；

多个发光元件，在所述多个子像素中并且所述多个发光元件中的每一个包括一个或多个n型电极和p型电极；

第一连接电极，在所述多个子像素的所述多个发光元件中的每一个上并且包括与所述一个或多个n型电极重叠的凹部；以及

第二连接电极，在所述多个子像素的所述多个发光元件中的每一个上并且包括与所述p型电极重叠的凸部，

其中，在所述多个子像素的第一子集中的每一个子像素中，所述凹部和所述凸部沿第一方向延伸，并且

其中，在所述多个子像素的第二子集中的每一个子像素中，所述凹部和所述凸部沿第二方向延伸，所述第二方向不同于所述第一方向，其中，所述第一子集与所述第二子集不同。

2.根据权利要求1所述的显示装置，其中，每一个像素包括：

一对第一子像素，包括第一-第一子像素和第一-第二子像素；

一对第二子像素，包括第二-第一子像素和第二-第二子像素；以及

一对第三子像素，包括第三-第一子像素和第三-第二子像素，

其中，在所述一对第一子像素、所述一对第二子像素和所述一对第三子像素中，所述凹部沿不同的方向延伸。

3.根据权利要求2所述的显示装置，其中，

在所述第一-第一子像素和所述第一-第二子像素中的任一个中，所述凹部沿所述第一方向延伸，

在所述第二-第一子像素和所述第二-第二子像素中的任一个中，所述凹部沿所述第一方向延伸，并且

在所述第三-第一子像素和所述第三-第二子像素中的任一个中，所述凹部沿所述第一方向延伸。

4.根据权利要求2所述的显示装置，其中，在所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素中的每一个中，所述凹部和所述凸部沿所述第二方向延伸，并且

其中，在所述第一-第二子像素、所述第二-第二子像素和所述第三-第二子像素中的每一个中，所述凹部和所述凸部沿所述第一方向延伸。

5.根据权利要求2所述的显示装置，其中，所述多个发光元件中的每一个还包括：

n型半导体层，具有其上设置有所述n型电极的顶表面；

发光层，在所述n型半导体层上；以及

p型半导体层，在所述发光层上并且具有其上设置有所述p型电极的顶表面，

其中，在所述多个发光元件的子集中的每一个发光元件中，所述n型半导体层的所述顶表面具有椭圆形形状，并且所述n型电极设置于所述n型半导体层的所述顶表面的在长轴方向上的两个相对端。

6.根据权利要求5所述的显示装置，其中，所述发光元件的所述子集中的每一个发光元件的所述n型半导体层的所述顶表面的短轴设置在与和所述发光元件的所述子集对应的所述凹部和所述凸部的延伸方向相同的方向上，并且

其中，所述发光元件的所述子集中的每一个发光元件的所述n型半导体层的所述顶表面的长轴设置在与和所述发光元件的所述子集对应的所述凹部和所述凸部的所述延伸方向不同的方向上。

7.根据权利要求5所述的显示装置，其中，在所述发光元件的所述子集中的与沿所述第一方向延伸的所述凹部和所述凸部重叠的发光元件中，所述n型半导体层的所述顶表面的长轴沿所述第二方向设置。

8.根据权利要求5所述的显示装置，还包括：

绝缘层，在所述多个发光元件与所述第一连接电极之间以及所述多个发光元件与所述第二连接电极之间，

其中，所述绝缘层包括：一对第一接触孔，与所述多个发光元件中的每一个的所述n型电极和所述第一连接电极重叠；以及

第二接触孔，与所述多个发光元件中的每一个的所述p型电极和所述第二连接电极重叠。

9.根据权利要求8所述的显示装置，其中，所述第一连接电极的所述凹部在所述一对第一接触孔之间，并且所述第二接触孔与所述第二连接电极的所述凸部重叠。

10.一种显示装置的制造方法，所述方法包括：

在其上形成有多个组装电极的组装基板上自组装多个发光元件；

将所述组装基板上的所述多个发光元件转印到施主；以及

将所述施主的所述多个发光元件转印到显示面板的多个子像素，

其中，自组装所述多个发光元件包括：通过向所述多个组装电极施加电压来形成电场，并且利用所述电场在所述多个组装电极上自组装所述多个发光元件。

11.根据权利要求10所述的方法，其中，所述多个组装电极包括：

多个第一组装电极，沿第一方向延伸并且包括第一-第一组装电极和第一-第二组装电极；以及

多个第二组装电极，沿所述第一方向延伸并且包括与所述第一-第一组装电极相邻设置的第二-第一组装电极和与所述第一-第二组装电极相邻设置的第二-第二组装电极，

其中，所述第一-第一组装电极和所述第二-第一组装电极以交错方式设置，使得在所述第一-第一组装电极与所述第二-第一组装电极之间形成沿所述第一方向延伸的间隙，并且

其中，所述第一-第二组装电极设置为面对所述第二-第二组装电极，使得在所述第一-第二组装电极与所述第二-第二组装电极之间形成沿第二方向延伸的间隙，所述第二方向垂直于所述第一方向。

12.根据权利要求11所述的方法，其中，所述多个发光元件的子集中的每一个发光元件包括：

n型半导体层，具有椭圆形形状的顶表面；

一对n型电极，在所述n型半导体层的顶表面上并且位于所述n型半导体层的在长轴方向上的两个相对端；

发光层，在所述n型半导体层上；

p型半导体层，在所述发光层上；

p型电极，在所述p型半导体层上，并且

其中，自组装所述发光元件的所述子集包括：以使得所述一对n型电极中的一个n型电极与所述多个第一组装电极重叠并且所述一对n型电极中的另一个n型电极与所述多个第二组装电极重叠的方式执行自组装。

13.根据权利要求12所述的方法，其中，在所述发光元件中的在所述第一-第一组装电极和所述第二-第一组装电极上组装的一部分发光元件中的每一个中，所述一对n型电极在所述第二方向上对齐，并且

其中，在所述发光元件中的在所述第一-第二组装电极和所述第二-第二组装电极上自组装的所述子集中的每一个发光元件中，所述一对n型电极在所述第一方向上对齐。

14.根据权利要求10所述的方法，其中，所述多个发光元件中的每一个的形状对应于所述组装基板中的多个孔中的每一个孔的形状。

15.一种显示装置，包括：

基板，包括多个子像素；

多个发光元件，在所述多个子像素中并且所述多个发光元件中的每一个包括一个或多个n型电极和p型电极；

第一连接电极，在所述多个发光元件中的每一个上，并且与所述一个或多个n型电极重叠；以及

第二连接电极，在所述多个发光元件中的每一个上，并且与所述p型电极重叠，

其中，在所述多个子像素中的至少两个子像素中，所述第二连接电极在不同方向上与所述p型电极重叠。

16.根据权利要求15所述的显示装置，其中，所述第一连接电极和所述第二连接电极具有U形，其中，在所述多个发光元件中的每一个中，所述第一连接电极和所述第二连接电极与所述p型电极重叠。

17.根据权利要求15所述的显示装置，其中，所述多个子像素成对，并且在给定的一对子像素中的每一个子像素中的所述p型电极在所述不同方向中的一个方向上重叠。

18.根据权利要求15所述的显示装置，其中，在至少两个相邻的子像素中的所述p型电极在相同方向上重叠。

19.根据权利要求15所述的显示装置，其中，所述多个子像素的任意两个相邻的子像素中的所述p型电极在不同方向上重叠。

20.根据权利要求15所述的显示装置，其中，所述多个子像素成对，并且每一对子像素的子像素中的发光元件具有相同数量的n型电极。

21.根据权利要求20所述的显示装置，其中，当给定的一对子像素中的子像素具有两个n型电极时，所述给定的一对子像素中的第一个子像素中的两个n型电极朝向第一方向，并且所述给定的一对子像素中的第二个子像素中的两个n型电极朝向第二方向，所述第二方向不同于所述第一方向。

22.根据权利要求21所述的显示装置，其中，在所述第一个子像素中，所述第二连接电极在所述第二方向上与所述p型电极重叠，在所述第二个子像素中，所述第二连接电极在所述第一方向上与所述p型电极重叠。

23.根据权利要求15所述的显示装置，其中，所述p型电极的平面形状为圆形形状和椭圆形形状之一。

24.根据权利要求15所述的显示装置，还包括：

发光层，在所述多个发光元件中的每一个发光元件的所述一个或多个n型电极与所述p型电极之间。

25.根据权利要求15所述的显示装置，其中，所述一个或多个n型电极和所述p型电极电连接。

26.根据权利要求15所述的显示装置，其中，所述一个或多个n型电极中的每一个n型电极的平面形状为圆形形状和椭圆形形状之一。

27.根据权利要求15所述的显示装置，其中，所述多个发光元件包括第一发光元件、第二发光元件和第三发光元件。

28.根据权利要求27所述的显示装置，其中，所述第一发光元件具有圆形形状。

29.根据权利要求27所述的显示装置，其中，所述第二发光元件和所述第三发光元件具有椭圆形形状。

30.根据权利要求15所述的显示装置，还包括：

驱动晶体管；以及

至少一个绝缘层，在所述驱动晶体管上。

31.根据权利要求30所述的显示装置，其中，所述至少一个绝缘层包括由所述第一连接电极分开的第一绝缘部和第二绝缘部。

32.根据权利要求30所述的显示装置，还包括：

接合层；以及

平坦化层，其中，所述接合层和所述平坦化层具有阶梯式结构。