CN118117026A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN118117026A CN118117026A CN202310426554.7A CN202310426554A CN118117026A CN 118117026 A CN118117026 A CN 118117026A CN 202310426554 A CN202310426554 A CN 202310426554A CN 118117026 A CN118117026 A CN 118117026A
- Authority
- CN
- China
- Prior art keywords
- light emitting
- sub
- pixels
- emitting element
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/851—Wavelength conversion means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
- H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/851—Wavelength conversion means
- H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/851—Wavelength conversion means
- H10H20/8515—Wavelength conversion means not being in contact with the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/851—Wavelength conversion means
- H10H20/8516—Wavelength conversion means having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer or wavelength conversion layer with a concentration gradient
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/855—Optical field-shaping means, e.g. lenses
- H10H20/856—Reflecting means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H10W90/00—
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
一种显示装置可包括:设置在基板上多个像素;设置在所述多个像素中的相同像素中的至少两个子像素;设置在所述相同像素中的发光元件;以及多个颜色转换构件,所述颜色转换构件设置在所述至少两个子像素中,所述多个颜色转换构件的每一个与所述发光元件的至少一部分交叠,此外,所述发光元件由所述相同像素中的至少两个子像素共享。
Description
相关申请的交叉引用
本申请要求于2022年11月29日在韩国知识产权局提交的韩国专利申请No.10-2022-0162844的权益和优先权,在此通过引用将其整个公开内容明确并入到本申请中。
技术领域
本发明涉及一种显示装置,更具体地,涉及一种使用发光二极管(LED)的显示装置。
背景技术
在计算机显示器、TV和移动电话中使用的显示装置包括自身发光的有机发光显示器(OLED)以及需要单独光源的液晶显示器(LCD)(例如背光单元)。
显示装置正在应用于越来越多的各种应用领域,不仅包括计算机显示器和TV,而且包括个人移动装置,由此正在研究在具有较宽有源区的同时具有减小的体积和重量的显示装置。
近年来,包括发光二极管(LED)比如微LED的显示装置作为下一代显示装置受到关注。由于LED由无机材料而不是有机材料形成,所以其相比液晶显示器或有机发光显示器具有卓越的可靠性并具有更长的寿命。此外,LED由于较强的抗冲击性而具有高发光速度、高发光效率和卓越的稳定性,并且可显示高亮度图像。
但是,实现采用LED的显示装置往往涉及单独放置并对准数百万的小型LED,这可导致缺陷子像素以及具有较低产率的复杂且成本高昂的制造工艺。因此,存在对于提高用于放置并对准LED的效率、减少误对准次数以及缺陷子像素、并且提高产率的需求。
发明内容
本发明的一个方面是提供一种显示装置,其能够利用一个发光元件实现多个子像素。
本发明的另一方面是提供一种显示装置,其在不会牺牲分辨率或图像质量的条件下允许设置在显示装置中的发光元件的总数量减少。
本发明的又一方面是提供一种显示装置,其通过减少设置在显示装置中的发光元件的总数量能够减少用于转移发光元件的工艺的数量和制造成本。
本发明的再一方面是提供一种显示装置,其中流入到相邻子像素的漏电流被最小化。
本发明的目的不限于上述目的,所属领域的技术人员根据下文描述可清楚地理解到上文未提及的其他目的。
根据本发明示例性实施方式的显示装置包括:基板,在所述基板上限定有多个像素,每个像素包括多个子像素;设置在所述多个像素的每一个中的发光元件;以及多个颜色转换构件,所述颜色转换构件设置在所述多个子像素的每一个中的发光元件上,其中在所述多个子像素中设置一个发光元件,并且所述一个发光元件与所述多个颜色转换构件交叠。因此,由于可利用一个发光元件实现多个子像素,所以发光元件的总数量可减少,制造成本可减少。
根据本发明示例性实施方式的显示装置可包括:设置在基板上多个像素;设置在所述多个像素中的相同像素中的至少两个子像素;设置在所述相同像素中的发光元件;以及多个颜色转换构件,所述颜色转换构件设置在所述至少两个子像素中,所述多个颜色转换构件的每一个与所述发光元件的至少一部分交叠,其中所述发光元件由所述相同像素中的至少两个子像素共享。
根据本发明示例性实施方式的显示装置可包括:被配置为发射第一颜色的光的第一子像素;被配置为发射与所述第一颜色的光不同的第二颜色的光的第二子像素;以及与所述第一子像素的至少一部分和所述第二子像素的至少一部分交叠的一个发光二极管。
示例性实施方式的其他详细事项包括在详细描述和附图中。
根据本发明,能够利用仅一个发光元件实现多个子像素,因此显示装置所需的发光元件的数量可减少。
根据本发明,可通过减少发光元件的数量来减少制造成本并且简化发光元件的转移工艺。
根据本发明,在对应于一个发光元件的多个子像素之间的漏电流可被最小化,从而颜色坐标失真可被最小化,显示质量可提高。
根据本发明,能够使用一个发光元件来显示多个颜色,从而可实现能够以低功率来驱动的高效显示装置。
根据本发明的效果不限于上面例示的内容,更多的各种效果包括在本申请中。
附图说明
附图提供了对本发明的进一步理解,其可并入并构成本发明的一部分。附图例示了本发明的实施方式并与说明书一起用于解释本发明的各原理。
根据下文结合附图的详细描述,本发明的上述和其他方面、特征和其他优点将被更清楚地理解。
图1是根据本发明示例性实施方式的显示装置的示意性构造图。
图2A是根据本发明示例性实施方式的显示装置的局部剖视图。
图2B是根据本发明示例性实施方式的平铺显示装置的立体图。
图3至5是根据本发明示例性实施方式的显示装置的放大平面图。
图6是沿图3的VI-VI’截取的剖视图。
图7A至8B是用于说明根据本发明示例性实施方式的显示装置的发光元件的制造方法的视图。
图9A是根据比较例的显示装置的子像素的示意性电路图。
图9B是用于说明根据比较例的显示装置的子像素的驱动电流和低电位电源电压的图。
图10A是根据本发明示例性实施方式的显示装置的子像素的示意性电路图。
图10B是用于说明根据本发明示例性实施方式的显示装置的子像素的驱动电流和低电位电源电压的图。
具体实施方式
本发明的优点和特性及实现这些优点和特性的方法通过参照下面与附图一起详细描述的示例性实施方式将很清楚。然而,本发明不限于在此公开的示例性实施方式,而是将以各种形式实现。提供示例性实施方式仅是为了使所属领域技术人员能够充分理解本发明的公开内容及本发明的范围。因此,本发明将仅由所附权利要求书的范围限定。
为了描述本发明的示例性实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例,本发明并不限于此。在整个申请中相似的参考标记一般表示相似的元件。此外,在本发明下面的描述中,可省略对已知相关技术的详细解释,以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”和“包含”之类的术语一般旨在允许添加其他部件,除非这些术语与术语“仅”一起使用。任何单数引用可包括复数,除非另外明确指出。
即使没有明确说明,组分仍被解释为包含通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时,可在这两个部分之间设置一个或多个部分,除非这些术语与术语“紧接”或“直接”一起使用。
当一元件或层设置在另一元件或层“上”时,该一元件或层可直接设置在该另一元件或层上或者在它们之间可插置其他层或其他元件。
尽管使用术语“第一”、“第二”等描述各种部件,但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此,在本发明的技术构思内,下面提到的第一部件可以是第二部件。
在整个申请中相同的参考标记通常表示相同的元件。
为了便于说明示出了附图中所示的每个组件的尺寸和厚度,本发明不限于图示的部件的尺寸和厚度。
本发明的各实施方式的特征可彼此部分或整体地结合或组合,并且可在技术上以各种方式互锁和操作,这些实施方式可彼此独立地实施,或者彼此关联地实施。
下文中,将参照附图描述根据本发明示例性实施方式的显示装置。
图1是根据本发明示例性实施方式的显示装置的示意性构造图。在图1中,为了便于描述,仅示出了显示装置100的各种组件之中的显示面板PN、栅极驱动器GD、数据驱动器DD和时序控制器TC。
参照图1,显示装置100包括:包括多个子像素SP的显示面板PN;用于向显示面板PN提供各种信号的栅极驱动器GD和数据驱动器DD;以及用于控制栅极驱动器GD和数据驱动器DD的时序控制器TC。
栅极驱动器GD根据从时序控制器TC提供的多个栅极控制信号向多条扫描线SL提供多个扫描信号。尽管图1示出了一个栅极驱动器GD被设置为与显示面板PN的一侧分隔开,但是栅极驱动器GD的数量和布置不限于此。
数据驱动器DD根据从时序控制器TC提供的多个数据控制信号使用参考伽马电压将从时序控制器TC输入的图像数据转换成数据电压。数据驱动器DD可向多条数据线DL提供转换后的数据电压。
时序控制器TC排列从外部输入的图像数据并将其提供给数据驱动器DD。时序控制器TC可使用从外部输入的同步信号,例如点时钟信号、数据使能信号和水平/垂直同步信号来产生栅极控制信号和数据控制信号。此外,时序控制器TC可分别向栅极驱动器GD和数据驱动器DD提供所产生的栅极控制信号和数据控制信号,由此控制栅极驱动器GD和数据驱动器DD。
作为用于向用户显示图像的组件的显示面板PN包括多个子像素SP。在显示面板PN中,多条扫描线SL和多条数据线DL彼此交叉,多个子像素SP的每一个连接至扫描线SL和数据线DL。此外,多个子像素SP的每一个可连接至高电位电源线、低电位电源线、参考线等。
有源区AA和围绕有源区AA的非有源区NA可在显示面板PN中限定。
有源区AA是在显示装置100中显示图像的区域。构成多个像素PX(请见图2B)的多个子像素SP以及用于驱动多个子像素SP的电路可设置在有源区AA中。多个子像素SP是构成有源区AA的最小单元,n个子像素SP可构成一个像素PX(例如三个子像素或四个子像素等的像素单元)。发光元件可设置在多个像素PX的每一个中。发光元件和用于驱动发光元件的薄膜晶体管可设置在多个子像素SP中。
用于向多个子像素SP传输各种信号的多条信号线设置在有源区AA中。例如,多条信号线可包括:用于向多个子像素SP的每一个提供数据电压的多条数据线DL;用于向多个子像素SP的每一个提供栅极电压的多条扫描线SL;等等。多条扫描线SL可在有源区AA中沿一个方向延伸,并且可连接至多个子像素SP,多条数据线DL可在有源区AA中沿不同于上述一个方向的方向延伸,并且可连接至多个子像素SP。此外,低电位电源线、高电位电源线等可进一步设置在有源区AA中,但本发明不限于此。
非有源区NA是其中不显示图像的区域,并且可被定义为从有源区AA延伸的区域。可选地,非有源区NA可被限定为与有源区AA相邻的区域。在非有源区NA中,可设置用于向有源区AA的子像素SP传输信号的焊盘电极和连接线(link lines)以及诸如栅极驱动器IC和数据驱动器IC之类的驱动IC。
非有源区NA可设置在显示面板PN的后表面上,即,不具有子像素SP的表面上,或者可省略,不限于图中所示。
同时,诸如栅极驱动器GD、数据驱动器DD和时序控制器TC之类的驱动单元可按照各种方式连接至显示面板PN。例如,栅极驱动器GD可按照面板内栅极(GIP)方法安装在非有源区NA中,或者按照有源区内栅极(GIA)方法安装在有源区AA中的多个子像素SP之间。例如,数据驱动器DD和时序控制器TC形成在单独的柔性膜和印刷电路板上,并且可按照将柔性膜和印刷电路板接合至显示面板PN的非有源区NA中形成的焊盘电极的方法电连接至显示面板PN。如果栅极驱动器GD以GIP方法安装并且数据驱动器DD和时序控制器TC经由非有源区NA的焊盘电极向显示面板PN传输信号,则需要确保用于设置栅极驱动器GD和焊盘电极的非有源区NA的面积,边框可增大。
与此不同,当栅极驱动器GD使用GIA方法安装在有源区AA内并且柔性膜和印刷电路板通过形成用于将显示面板PN的前表面上的信号线连接至显示面板PN的后表面上的焊盘电极的侧线SRL(见图2A)而接合至显示面板PN的后表面时,在显示面板PN的前表面上的非有源区NA可最大程度上减小。也就是说,当栅极驱动器GD、数据驱动器DD和时序控制器TC以上述方式连接至显示面板PN时,可实现基本不具有边框的零边框。更详细的描述将参照图2A和2B进行。图2A是根据本发明示例性实施方式的显示装置的局部剖视图。图2B是根据本发明示例性实施方式的平铺(tiling)显示装置的立体图。
多个焊盘电极设置在显示面板PN的非有源区NA中以向多个子像素SP传输各种信号。例如,在显示面板PN的前表面上的非有源区NA中,设置用于向多个子像素SP传输信号的第一焊盘电极PAD1,并且在显示面板PN的后表面上的非有源区NA中,设置电连接至诸如柔性膜和印刷电路板之类的驱动组件的第二焊盘电极PAD2。
在这种情形下,连接至多个子像素SP的各种信号线,例如扫描线SL或数据线DL可从有源区AA延伸至非有源区NA,并且电连接至第一焊盘电极PAD1。
侧线SRL沿着显示面板PN的侧表面设置。侧线SRL可电连接至显示面板PN的前表面上的第一焊盘电极PAD1以及显示面板PN的后表面上的第二焊盘电极PAD2。因此,来自显示面板PN的后表面上的驱动组件的信号可经由第二焊盘电极PAD2、侧线SRL和第一焊盘电极PAD1传输给多个子像素SP。因此,通过形成从显示面板PN的前表面到侧表面和后表面的信号传输路径,可最小化显示面板PN的非有源区NA的面积。
参照图2B,可通过连接多个显示装置100来实现具有大屏幕的平铺显示装置TD。在这种情形下,当使用如图2A所示的具有最小化边框的显示装置100来实现平铺显示装置TD时,在显示装置100之间不显示图像的接缝区(seam area)被最小化或消除,从而可提高显示质量。
例如,多个子像素SP可构成一个像素PX。在一个显示装置100的最外像素PX和与其相邻的另一显示装置100的最外像素PX之间的距离D1可被实现为等于在一个显示装置100中的像素PX之间的距离D1。因此,在显示装置100之间的像素PX的距离被配置为恒定的,从而可使接缝区最小化或消除。
但是,图2A和2B是示例,根据本发明示例性实施方式的显示装置100可以是具有边框的一般显示装置,但不限于此。
图3至5是根据本发明示例性实施方式的显示装置的放大平面图。具体地,图3至5的每一个是一个像素(例如包括多个子像素的一个像素单元)的放大平面图,为了便于描述,仅示出了第一堤部BB1、第二堤部BB2、发光元件120以及多个颜色转换构件130。
首先,参照图3,显示面板PN包括多个像素PX,多个像素PX的每一个包括多个子像素SP。多个子像素SP可包括发光元件120以及用于独立发光的电路。
一个像素PX可包括具有第一子像素SP1、第二子像素SP2和第三子像素SP3的多个子像素SP。例如,在多个子像素SP之中,第一子像素SP1可以是红色子像素,第二子像素SP2可以是绿色子像素,第三子像素SP3可以是蓝色子像素,但本发明不限于此。
在这种情形下,构成一个像素PX的多个子像素SP的数量和布置或者每个子像素SP的面积可考虑到发光效率或视角而进行各种设计。
例如,参照图3,一个像素PX可包括用于形成2×2矩阵阵列的四个子像素SP,从而其平面形状可具有四边形。此外,一个第一子像素SP1、两个第二子像素SP2以及一个第三子像素SP3可设置在一个像素PX中。
参照图4,一个像素PX具有四边形平面形状,并且可具有设置在其中的一个第一子像素SP1、一个第二子像素SP2以及一个第三子像素SP3。
参照图5,一个像素PX具有三角形平面形状,并且可具有设置在其中的一个第一子像素SP1、一个第二子像素SP2以及一个第三子像素SP3。
此外,发光元件通常单独设置在多个子像素的每一个中以显示图像。但是,根据分辨率的增加,多个子像素和多个发光元件的数量以及用于向显示装置转移多个发光元件的转移工艺的数量都增加,从而导致制造成本增加并且有更多的机会使发光元件变为误对准或有缺陷。此外,存在从多个发光元件的每一个发射的光的色偏,从而导致显示装置的颜色坐标变化。此外,多个发光元件通过将从一个晶片生长的外延层(epitaxial layer)图案化成多个外延层来形成。在这种蚀刻工艺中,在发光元件的侧壁中可出现缺陷,发光元件的发光效率可降低。
因此,在根据本发明示例性实施方式的显示装置100中,一个发光元件120设置在多个子像素SP中,从而相比多个子像素SP的数量,多个发光元件120的数量可减少。也就是说,设置在多个子像素SP中的多个发光元件120可一体地形成。例如,一个发光元件120可设置在一个像素PX中,多个子像素SP可利用一个发光元件120来实现。换句话说,显示装置100中的子像素数量可大于显示装置100中的发光元件120的数量。因此,在根据本发明示例性实施方式的显示装置100中,制造成本可减少,转移工艺可简化。此外,由于相关技术中的多个发光元件120利用一个发光元件120一体地形成,所以在外延层的蚀刻工艺期间损坏的发光元件120的侧壁的总面积可减小。
下文中,将参照图6更详细地描述根据本发明示例性实施方式的显示装置100的发光元件120。
图6是沿图3的VI-VI’截取的剖视图。具体地,图6是彼此相邻的第一子像素和第二子像素的剖视图。
参照图6,基板110、缓冲层111、栅极绝缘层112、第一层间绝缘层113、第二层间绝缘层114、第一平坦化层115、粘合层116、第二平坦化层117、第三平坦化层118、驱动晶体管DT、发光元件120、多个反射层RE、多个第一连接电极CE1、多个第二连接电极CE2、光屏蔽层LS、以及辅助电极LE设置在根据本发明示例性实施方式的显示装置100的显示面板PN的多个子像素SP的每一个中。
首先,基板110是用于支撑在显示装置100中包括的各种组件的组件,并且可由绝缘材料形成。例如,基板110可由玻璃、树脂等形成。此外,基板110可被形成为包括聚合物或塑料,或者可由具有柔性的材料形成。
光屏蔽层LS设置在基板110上的多个子像素SP的每一个中。光屏蔽层LS阻挡从基板110的下部入射的光进入到驱动晶体管DT的有源层ACT,将在稍后对此进行描述。入射到驱动晶体管DT的有源层ACT的光被光屏蔽层LS阻挡,由此使漏电流最小化。例如,驱动晶体管DT的有源层ACT可通过光屏蔽层LS和栅极GE从两侧被保护。
缓冲层111设置在基板110和光屏蔽层LS上。缓冲层111可减少湿气或杂质经由基板110的渗透。缓冲层111例如可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或多层构成,但不限于此。但是,缓冲层111可根据基板110的类型或晶体管的类型而省略,但不限于此。
驱动晶体管DT设置在缓冲层111上。驱动晶体管DT包括有源层ACT、栅极GE、源极SE和漏极DE。
有源层ACT设置在缓冲层111上。有源层ACT可由诸如氧化物半导体、非晶硅或多晶硅之类的半导体材料形成,但不限于此。
栅极绝缘层112设置在有源层ACT上。栅极绝缘层112是用于将有源层ACT和栅极GE绝缘的绝缘层,并且可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或多层构成,但不限于此。
栅极GE设置在栅极绝缘层112上。栅极GE可由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料形成,但不限于此。
第一层间绝缘层113和第二层间绝缘层114设置在栅极GE上。用于将源极SE和漏极DE的每一个连接至有源层ACT的接触孔形成在第一层间绝缘层113和第二层间绝缘层114中。第一层间绝缘层113和第二层间绝缘层114是用于保护位于第一层间绝缘层113和第二层间绝缘层114的下方的组件的绝缘层,并且可由硅氧化物(SiOx)或硅氮化物(SiNx)的单层或多层构成,但不限于此。
电连接至有源层ACT的源极SE和漏极DE设置在第二层间绝缘层114上。源极SE和漏极DE可由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料形成,但不限于此。
同时,在本发明中,描述了第一层间绝缘层113和第二层间绝缘层114,即多个绝缘层设置在栅极GE以及源极SE和漏极DE之间。但是,在栅极GE以及源极SE和漏极DE之间可仅设置一个绝缘层,但本发明不限于此。
如图中所示,当诸如第一层间绝缘层113和第二层间绝缘层114之类的多个绝缘层设置在栅极GE以及源极SE和漏极DE之间时,在第一层间绝缘层113和第二层间绝缘层114之间可附加地形成电极,附加形成的电极可利用设置在第一层间绝缘层113的下部或第二层间绝缘层114的上部上的其他组件而形成电容器。
辅助电极LE设置在栅极绝缘层112上。辅助电极LE是将位于缓冲层111下方的光屏蔽层LS电连接至第二层间绝缘层114上的源极SE和漏极DE的其中之一的电极。例如,由于光屏蔽层LS经由辅助电极LE电连接至源极SE或漏极DE,并且不用做浮置栅极,因此由浮置的光屏蔽层LS产生的驱动晶体管DT的阈值电压变化可被最小化。尽管光屏蔽层LS在图中显示为连接至源极SE,光屏蔽层LS可连接至漏极DE,但不限于此。
高电位电源线VDD设置在第二层间绝缘层114上。高电位电源线VDD与驱动晶体管DT一起可电连接至发光元件120,以使发光元件120发光。高电位电源线VDD可由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料形成,但不限于此。高电位电源线VDD、发光元件120、驱动晶体管DT和低电位电源线VSS可在多个子像素的每一个中串联连接。
第一平坦化层115设置在驱动晶体管DT和高电位电源线VDD上。第一平坦化层115可使其上设置有驱动晶体管DT的基板110的上部平坦化。第一平坦化层115可由单层或多层形成,并且例如可由光刻胶或基于压克力(acryl)的有机材料形成,但本发明不限于此。
多个反射层RE设置在第一平坦化层115上。多个反射层RE包括第一反射层RE1、第二反射层RE2、第三反射层RE3、第四反射层RE4和第五反射层RE5。多个反射层RE可由具有卓越反射特性的导电材料形成,以反射从发光元件120发射的光。例如,多个反射层RE可由具有高反射效率的金属材料比如铝(Al)或银(Ag)形成,但本发明不限于此。
首先,彼此分隔开的第一反射层RE1和第二反射层RE2设置在第一平坦化层115上。第一反射层RE1和第二反射层RE2可用作将发光元件120电连接至高电位电源线VDD和驱动晶体管DT的电极,以及向发光元件120的上方并且朝向显示装置100的外部反射从发光元件120发射的光的反射器。
具体地,第一反射层RE1可电连接驱动晶体管DT和发光元件120。第一反射层RE1可经由形成在第一平坦化层115中的接触孔连接至驱动晶体管DT的源极SE或漏极DE。此外,第一反射层RE1可经由稍后将描述的第一连接电极CE1电连接至发光元件120的第一电极124和第一半导体层121。
第二反射层RE2可电连接高电位电源线VDD和发光元件120。第二反射层RE2可经由形成在第一平坦化层115中的接触孔连接至高电位电源线VDD,并且可经由稍后将描述的第二连接电极CE2电连接至发光元件120的第二电极125和第二半导体层123。
粘合层116设置在第一反射层RE1和第二反射层RE2上。粘合层116可涂覆在基板110的整个表面上,以固定设置在粘合层116上的发光元件120并且将发光元件120保持在适当的位置。粘合层116可以是选自例如粘合剂聚合物、环氧树脂抗蚀剂、UV树脂、聚酰亚胺、丙烯酸酯、氨基甲酸乙酯以及聚二甲基硅氧烷(PDMS)中的一种,但不限于此。
一个发光元件120设置在粘合层116上的一个像素PX中。也就是说,一个发光元件120设置在多个子像素SP中。换句话说,在相同像素PX内具有不同颜色的多个子像素SP可共享相同的发光元件120或其部分。发光元件120是通过电流发光的元件,并且可包括发射红色光、绿色光、蓝色光等的发光元件120,并且可通过其组合实现包括白色光的各种颜色的光。例如,发光元件120可以是发光二极管(LED)或微发光二极管(LED)。一个发光元件120可与发射第一颜色的光的第一子像素的至少一部分以及发射与第一颜色的光不同的第二颜色的光的第二子像素的至少一部分交叠。
一个发光元件120包括与一个像素PX内的多个子像素的全部交叠的第一半导体层121、与多个子像素的每一个交叠的多个发光层122、多个第二半导体层123、与多个子像素的每一个交叠的多个第一电极124和与多个子像素的每一个交叠的多个第二电极125。
第一半导体层121设置在粘合层116上,多个第二半导体层123设置在第一半导体层121上。第一半导体层121可遍及相同像素PX内的多个子像素SP连续地设置,并且多个第二半导体层123可单独设置,以对应于相同像素PX内的多个子像素SP的每一个。也就是说,被设置为对应于一个像素PX内的多个子像素SP的每一个的第一半导体层121可连接并且一体地形成,并且被设置为对应于一个像素PX内的多个子像素SP的每一个的第二半导体层123可彼此分离并且独立地设置。
第一半导体层121和多个第二半导体层123可以是通过利用n型杂质和p型杂质掺杂具体材料的层。例如,第一半导体层121和多个第二半导体层123的每一个可以是通过利用n型杂质和p型杂质掺杂诸如镓氮化物(GaN)、磷化铟铝(InAlP)、砷化镓(GaAs)等之类的材料形成的层。此外,p型杂质可以是镁(Mg)、锌(Zn)、铍(Be)等,n型杂质可以是硅(Si)、锗(Ge)、锡(Sn)等,但本发明不限于此。
多个发光层122设置在第一半导体层121和多个第二半导体层123之间。多个发光层122可从第一半导体层121和多个第二半导体层123接收空穴和电子,以发光。多个发光层122可被形成为具有单个或多个量子阱(MQW)结构,并且例如可由铟镓氮化物(InGaN)或镓氮化物(GaN)形成,但本发明不限于此。
此外,一起参照图3和图6,发光元件120可通过在与多个子像素SP之间的边界交叠的区域中局部蚀刻第二半导体层123和发光层122以及第一半导体层121的上部而具有凹槽120G。凹槽120G可与多个子像素SP之间的边界交叠,并且可通过至少去除发光元件120的组件之中的、发光元件120的第二半导体层123和发光层122而形成。通过在发光元件120的中央部分中形成凹槽120G,设置在一个发光元件120中的一个较大的发光层122对于多个子像素SP来说可以分离成多个块(pieces)。因此,设置在多个子像素SP中的一个发光元件120可包括多个发光层122,可分离地驱动多个发光层122,并且可独立地驱动相同像素PX内的多个子像素SP。
多个第一电极124设置在第一半导体层121的侧表面和下表面上。多个第一电极124是用于电连接驱动晶体管DT与第一半导体层121的电极。多个第一电极124的每一个可被设置为对应于多个子像素SP的每一个。由于多个第一电极124需要将不同的驱动电流传输给多个子像素SP的每一个的相应发光层122,所以多个第一电极124对于相同像素PX内的多个子像素SP的每一个来说可分离地设置。例如,当一个发光元件120设置在相同像素PX的四个子像素SP中时,四个第一电极124可被设置为对应于四个子像素SP的每一个。
多个第一电极124可由导电材料,例如诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明导电材料形成,或者可由诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金之类的不透明导电材料形成,但本发明不限于此。
多个第二电极125设置在第二半导体层123上。多个第二电极125的每一个可设置在多个第二半导体层123的每一个的上表面上。多个第二电极125是用于电连接高电位电源线VDD与第二半导体层123的电极。多个第二电极125可由导电材料例如诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明导电材料形成,或者可由诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金之类的不透明导电材料形成,但本发明不限于此。
同时,发光元件120可进一步包括围绕第一半导体层121、多个发光层122、多个第二半导体层123、多个第一电极124和多个第二电极125的封装层。封装层由绝缘材料形成,并且可保护第一半导体层121、发光层122和第二半导体层123。此外,用于暴露多个第一电极124和多个第二电极125的接触孔形成在封装层中,从而可电连接稍后将描述的第一连接电极CE1和第二连接电极CE2与多个第一电极124和多个第二电极125。
多个连接电极CE设置在粘合层116上。多个连接电极CE包括多个第一连接电极CE1和多个第二连接电极CE2。
首先,第一连接电极CE1设置在粘合层116上的发光元件120的侧部上。第一连接电极CE1是用于电连接发光元件120与驱动晶体管DT的电极。多个第一连接电极CE1的每一个可被设置为对应于相同像素PX内的多个子像素SP中的一个子像素。由于多个第一连接电极CE1需要向多个子像素SP的每一个的相应发光层122传输不同的驱动电流,所以多个第一连接电极CE1可对于多个子像素SP的每一个来说分离地设置。
多个第一连接电极CE1可经由形成在粘合层116中的接触孔电连接至第一反射层RE1。此外,多个第一连接电极CE1可被设置为覆盖发光元件120的侧表面的至少一部分并且电连接至第一半导体层121和多个第一电极124。因此,第一半导体层121和第一电极124可经由第一连接电极CE1和第一反射层RE1电连接至驱动晶体管DT。多个第一连接电极CE1可由导电材料例如诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明导电材料形成,但不限于此。
第二平坦化层117设置在发光元件120、多个第一连接电极CE1和粘合层116上。第二平坦化层117可将其上设置有发光元件120的基板110的上部平坦化,并且可与粘合层116一起将发光元件120固定到基板110上(例如发光元件120可夹在粘合层116和第二平坦化层117之间)。第二平坦化层117可由单层或多层构成,并且可由例如光刻胶或基于压克力(acryl-based)的有机材料形成,但不限于此。
多个第二连接电极CE2设置在第二平坦化层117上。多个第二连接电极CE2是用于电连接多个发光元件120的第二电极125和第二半导体层123与高电位电源线VDD的电极。多个第二连接电极CE2的每一个可被设置为对应于相同像素PX内的多个子像素SP中的一个子像素。多个第二连接电极CE2可将对应于多个子像素SP的每一个的多个第二电极125电连接至高电位电源线VDD。多个第二连接电极CE2可由导电材料例如诸如氧化铟锡(ITO)或氧化铟锌(IZO)之类的透明导电材料形成,但本发明不限于此。
同时,尽管图6示出了多个第二连接电极CE2分别连接至多个第二电极125,但是在一个发光元件120中包括的多个第二电极125可连接至一个第二连接电极CE2。在这种情形下,第二连接电极CE2可覆盖发光元件120和第一堤部BB1的上部,并且可连接至多个第二电极125,但不限于此。
第一堤部BB1设置在粘合层116和发光元件120上。第一堤部BB1设置在构成一个像素PX的多个子像素SP之间,并且可减少在同一个像素PX内的多个子像素SP的每一个的光的颜色混合。第一堤部BB1可沿着在一个像素PX中包括的多个子像素SP的边界设置。第一堤部BB1沿着多个子像素SP之间的边界设置,并且还可设置在发光元件120的凹槽120G中。第一堤部BB1可被设置为填充发光元件120的凹槽120G,由此使从一个发光元件120中包括的多个发光层122的每一个发射的光传播到与其相邻的子像素SP的区域的现象最少化。第一堤部BB1可由不透明绝缘材料例如黑色树脂形成,但不限于此。
第二堤部BB2设置在粘合层116上。第二堤部BB2可设置在多个像素PX之间并且可沿着像素PX之间的边界设置。第二堤部BB2可最小化由于从一个像素PX发射的光传播到与其相邻的另一像素PX导致的颜色混合。第二堤部BB2可由不透明绝缘材料例如黑色树脂形成,但不限于此。例如,第二堤部BB2可比第一堤部BB1更厚。
在这种情形下,第二堤部BB2可连接至第一堤部BB1。沿着像素PX的边界设置的第二堤部BB2可与沿着一个像素PX中包括的多个子像素SP之间的边界设置的第一堤部BB1接触。因此,第一堤部BB1和第二堤部BB2可区分形成有多个子像素SP和多个像素PX的不同区域。
第三反射层RE3设置在第二堤部BB2的侧表面上。第三反射层RE3可设置在第二堤部BB2的侧表面上以向着基板110的上方并且朝向显示装置100的外部反射从发光元件120发射的光之中的、面向侧表面的光。第三反射层RE3可通过向着基板110的上方并且朝向显示装置100的外部向着观看者反射从一个像素PX发射的光而改善光提取效率。
第四反射层RE4设置在第一堤部BB1的侧表面上。类似于第三反射层RE3,第四反射层RE4可向着基板110的上方反射从发光元件120发射的光之中的、面向第一堤部BB1的侧表面的光。第四反射层RE4可通过向着基板110的上方反射从一个像素PX发射的光而改善光提取效率。第四反射层RE4还可在远离相邻子像素SP的方向上反射从一个子像素SP发射的光,以便更好地防止颜色混合。
第三平坦化层118设置在第四反射层RE4、第一连接电极CE1和第二连接电极CE2上。第三平坦化层118可使基板110的上部平坦化。第三平坦化层118可由单层或多层构成,并且例如可由光刻胶或基于压克力的有机材料形成,但不限于此。
第五反射层RE5设置在第三平坦化层118上。第五反射层RE5可被设置为与发光元件120交叠。第五反射层RE5可具有与发光元件120的平面形状对应的形状。第五反射层RE5可反射从发光元件120发射的光之中的、直接面向发光元件120的上方的光。第五反射层RE5朝向第一堤部BB1和发光元件120之间的空白空间反射从发光元件120发射的光,从而光遍及子像素SP扩散。例如,第五反射层RE5可具有位于第四反射层RE4上方的悬垂部分(overhang portion)或屋檐部分(eave portion),并且第五反射层RE5和第四反射层RE4一起可在远离相邻子像素SP的方向上更好地反射从一个子像素SP发射的光,以便更好地防止颜色混合。
具体地,难以对下文将描述的具有具体尺寸等级或更小的颜色转换层进行图案化。也就是说,在减小颜色转换层的尺寸方面存在限制。在这种情形下,发光元件120是具有如上所述的微单元尺寸(micro-unit size)的微LED,可能难以实现具有对应于发光元件120的微小尺寸的颜色转换层,并且颜色转换层可被形成为具有比发光元件120更大的尺寸。如图3至5所示,当在平面上观看时,发光元件120具有小于颜色转换层的尺寸,并且可仅与颜色转换层的一部分交叠(例如发光元件120的拐角可仅与颜色转换层的其中之一的拐角交叠)。由此,从发光元件120发射的光仅集中在与发光元件120交叠的一部分颜色转换层(交叠部)上,光不会集中在不与发光元件120交叠的其余部分的颜色转换层(非交叠部)上,由此颜色转换效率可降低。因此,第五反射层RE5直接形成在发光元件120上方,从而光不会仅集中在发光元件120上方,而是可被均匀地引导向发光元件120外部的区域(例如以便进一步提供一种边缘照明技术)。第五反射层RE5可被配置为将从发光元件120发射的光反射到多个颜色转换构件的每一个的非交叠部,以便充分地利用光照射相应的颜色转换构件。
在图6中,第五反射层RE5被图示为具有比发光元件120更小的尺寸,但是第五反射层RE5可被形成为具有与发光元件120对应或相等的尺寸,但本发明不限于此。
一起参照图3和图6,多个颜色转换构件130设置在第三平坦化层118和第五反射层RE5上。多个颜色转换构件130可将从发光元件120发射的光转换成各种颜色的光。多个颜色转换构件130具有比发光元件120更大的尺寸,从而多个颜色转换构件130可包括与发光元件120交叠的部分和从发光元件120向外突出而不与发光元件120交叠的另一部分。多个颜色转换构件130包括第一颜色转换构件130R、第二颜色转换构件130G和第三颜色转换构件130B。此外,从发光元件120的相应部分发射的光可在不同的反射层中以及在不同的反射层之间弹跳(bounce around)并反射出去(reflected off),以便将光充分地照射到颜色转换构件的不与发光元件120直接交叠的部分上。
下文中,为了便于描述,假设发光元件120是蓝色发光元件并且第一颜色转换构件130R、第二颜色转换构件130G和第三颜色转换构件130B分别是红色转换构件、绿色转换构件和蓝色转换构件进行描述,但本发明不限于此。
第一颜色转换构件130R设置在第一子像素SP1中并且可将从发光元件120发射的蓝色光转换成红色光。第二颜色转换构件130G设置在第二子像素SP2中并且可将从发光元件130发射的蓝色光转换成绿色光。第三颜色转换构件130B设置在第三子像素SP3中,并且可将从发光元件120发射的蓝色光转换成具有更高纯度的蓝色光,也可照原样透射从发光元件120发射的蓝色光。
多个颜色转换构件130的每一个包括颜色转换层以及设置在颜色转换层上的滤色器。例如,第一颜色转换构件130R包括第一颜色转换层131R和第一滤色器132R,第二颜色转换构件130G包括第二颜色转换层131G和第二滤色器132G,第三颜色转换构件130B包括第三颜色转换层和第三滤色器。
多个颜色转换层可包括诸如量子点、纳米磷光体或有机磷光体之类的颜色转换材料。多个颜色转换层可设置在多个子像素的每一个中的堤部上。在多个颜色转换层中包括的颜色转换材料可吸收从发光元件120发射的光并且发射不同波长的光。例如,第一颜色转换层131R可包括吸收蓝色光并发射红色光的颜色转换材料,并且第二颜色转换层131G可包括吸收蓝色光并发射绿色光的颜色转换材料。由于从发光元件120发射的光是蓝色光,所以第三颜色转换层可仅由透明材料形成,但是可进一步包括单独的颜色转换材料以提高颜色纯度。
多个滤色器设置在多个颜色转换层上。多个滤色器被设置为对应于多个子像素SP。多个滤色器可提高在子像素SP中显示的光的颜色纯度。多个滤色器可仅透射具体波长的光并且吸收其他波长的光,由此提高从每个子像素SP发射的光的颜色纯度。例如,绿色和红色滤色器可阻挡从发光元件120发射的、未被相应颜色转换层转换的任何其余蓝色光。
例如,设置在第一子像素SP1中的第一滤色器132R可吸收未在颜色转换层中转换的一部分蓝色光并且仅透射在颜色转换层中转换后的红色光。设置在第二子像素SP2中的第二滤色器132G可吸收未在颜色转换层中转换的一部分蓝色光并且仅透射在颜色转换层中转换后的绿色光。设置在第三子像素SP3中的第三滤色器可仅透射蓝色光。
因此,在根据本发明示例性实施方式的显示装置100中,仅一个发光元件120设置在相同像素PX内的多个子像素SP中,从而可减少制造工艺和制造成本。换句话说,在相同像素PX内的子像素可全部共享相同的发光元件120。一个发光元件120可被设置为对应于包括多个子像素SP的一个像素PX。在这种情形下,一个发光元件120包括沿着多个子像素SP的边界形成的凹槽120G,从而第一半导体层121一体地形成,但是发光层122和第二半导体层123可分别分离为多个发光层和多个第二半导体层。也就是说,多个发光层122和多个第二半导体层123可通过其间的凹槽120G彼此分离。由于发光层122和第二半导体层123对于多个子像素SP的每一个是分离的,所以多个子像素SP的每一个可被独立驱动。此外,通过在发光元件120的凹槽120G中形成第一堤部BB1,可防止从每个发光层122发射的光传播到与其相邻的子像素SP并导致颜色混合。因此,通过在一个发光元件120中形成与多个子像素SP的边界交叠的凹槽120G,可仅利用一个发光元件120来驱动相同像素PX内的多个子像素SP的每一个。因此,由于将有更少的机会使发光元件误对准并且考虑到相同类型的发光元件可用于显示装置中的所有子像素,所以发光元件120的总数量可减少,发光元件120的转移工艺可简化,制造成本可减少,产率可提高。
在这种情形下,在单独的组装基板上自组装(self-assembling)发光元件之后,在组装基板上自组装的发光元件可转移到显示面板PN。形成电场的一对组装电极可在对应于多个像素PX的每一个的位置处形成在组装基板上。此外,当组装基板和多个发光元件被放入到流体中、然后在组装电极上形成电场时,发光元件120可被双电极化并具有极性,双电极化的发光元件120可通过介电泳(DEP),即电场,在具体方向上移动或固定。因此,多个发光元件120可利用介电泳在组装基板的组装电极上临时自组装。之后,对应于多个像素PX而自组装的发光元件120可利用施主(donor)一次转移给显示面板PN。但是,发光元件120也可按照除了上述自组装方法之外的方法转移,但本发明不限于此。
同时,在一个发光元件120中包括的第一半导体层121形成为一体而没有分离。也就是说,多个发光层122可设置在一个第一半导体层121上,多个发光层122可共享一个第一半导体层121。在这种情形下,当从多个发光层122中的对应于一个子像素SP的发光层122发射光时,提供给发光层122的驱动电流可经由第一半导体层121流到相邻子像素SP的发光层122。由于多个发光层122共享一个第一半导体层121,所以漏电流可经由第一半导体层121流到相邻子像素SP。因此,在根据本发明示例性实施方式的显示装置100中,漏电流阻挡单元(或漏电流阻挡部)120B(见图8A)可形成在发光元件120中,以最小化流到相邻子像素SP的漏电流。将参照图7A至8B描述漏电流阻挡单元120B。
图7A至8B是用于说明根据本发明示例性实施方式的显示装置的发光元件的制造方法的视图。图7A至8B是用于说明减少从一个发光元件产生的漏电流的方法的视图。图7A和图7B分别是在形成凹槽120G和漏电流阻挡单元120B之前,发光元件120的平面图和剖视图。图8A和图8B分别是在形成凹槽120G和漏电流阻挡单元120B之后,发光元件120的平面图和剖视图。
参照图7A和7B,可通过将激光LA照射到其中形成有第一半导体层121、发光层122、第二半导体层123、第一电极124和第二电极125的发光元件120上来形成凹槽120G。将第二半导体层123和发光层122分别分离成多个第二半导体层和多个发光层的凹槽120G可通过利用激光LA照射发光元件120来形成。
尽管图中示出了通过照射激光LA将凹槽120G形成在发光元件120中,但是可通过使用诸如HF之类的蚀刻剂而不是激光LA的湿蚀刻方法来形成凹槽120G,但本发明不限于此。
参照图8A和8B,可通过将激光LA再次照射到与凹槽120G交叠的第一半导体层121上来形成漏电流阻挡单元120B。第一半导体层121可由具有规则性(regularity)的晶体形成,例如由镓氮化物(GaN)的单晶形成,镓氮化物的单晶具有规则性和高电子迁移率。当通过向第一半导体层121照射激光LA而使第一半导体层121受到损坏时,镓氮化物的规则性消除,从而不再有电流能够流经第一半导体层。因此,通过利用激光LA照射与凹槽120G交叠的第一半导体层121可形成漏电流阻挡单元120B,并且可使驱动电流经由第一半导体层121向相邻发光层122的泄漏最小化。漏电流阻挡单元120B可与凹槽120G交叠并且与第一半导体层121一体地形成,漏电流阻挡单元120B可以是第一半导体层121的规则性被消除或破坏了的部分。例如,激光LA可在凹槽120G中被二次照射,以破坏第一半导体层121的多个部分,使得仅足以改变子像素之间的区域中的晶体结构而不会切断第一半导体层121,从而防止漏电流在相邻的子像素之间流动。
由于通过在不对第一半导体层121进行物理分离的条件下仅消除第一半导体层121的规则性来形成漏电流阻挡单元120B,所以可通过分析第一半导体层121的膜质量或者测量第一半导体层121的电流流动来进行确认。
同时,在根据本发明示例性实施方式的显示装置100中,除了在发光元件120中形成漏电流阻挡单元120B之外,还可调节提供给每个子像素SP的低电位电源电压,从而可进一步减少漏电流。下文中,将参照图9A至10B描述使用低电位电源电压来减少漏电流的方法。
图9A是根据比较例的显示装置的子像素的示意性电路图。图9B是用于说明根据比较例的显示装置的子像素的驱动电流和低电位电源电压的图。图10A是根据本发明示例性实施方式的显示装置的子像素的示意性电路图。图10B是用于说明根据本发明示例性实施方式的显示装置的子像素的驱动电流和低电位电源电压的图。除了驱动晶体管DT之外,子像素SP可进一步包括开关晶体管、存储电容器等,但是为了便于描述在图9A和10A中仅示出了驱动晶体管DT。在根据比较例的显示装置10中,全部的多个子像素SP连接到相同的低电位电源线VSS。在根据示例性实施方式的显示装置100中,像素PX中的多个子像素SP的每一个连接至第一低电位电源线VSS1、第二低电位电源线VSS2和第三低电位电源线VSS3的其中之一。根据比较例的显示装置10与根据本发明示例性实施方式的显示装置100的不同之处在于:全部的多个子像素SP连接至相同的低电位电源线VSS,但是根据比较例的显示装置10的其他构造与根据本发明示例性实施方式的显示装置100基本相同。
首先,参照图9A,在根据比较例的显示装置10中,一个发光元件120设置在多个子像素SP中。连接在发光元件120和低电位电源线VSS之间的驱动晶体管DT单独设置在多个子像素SP的每一个中,从而驱动晶体管DT可独立地驱动在一个发光元件120中包括的多个发光层122。
此外,多个子像素SP可连接至相同的高电位电源线VDD和相同的低电位电源线VSS。也就是说,相同的高电位电源电压和相同的低电位电源电压可提供给全部的多个子像素SP。具体地,连接在高电位电源线VDD和驱动晶体管DT之间的发光元件120可接收从高电位电源线VDD流向低电位电源线VSS的驱动电流并且发光,可通过驱动晶体管DT来控制驱动电流的强度。
参照图9B,假设仅第一子像素SP1发光并且第二子像素SP2和第三子像素SP3不发光,则驱动电流可在第一子像素SP1中流动。但是,可确认:流经第一子像素SP1的驱动电流经由第一半导体层121泄漏到原本不发光的第二子像素SP2和第三子像素SP3中,从而一部分驱动电流在第二子像素SP2和第三子像素SP3中流动。也就是说,流到第一子像素SP1的发光层122的驱动电流可经由第一半导体层121泄漏,并且流到相邻的第二子像素SP2和第三子像素SP3。因此,光甚至可从第二子像素SP2和第三子像素SP3的发光层122发射,导致颜色坐标失真和显示质量劣化。
参照图10A,在根据本发明示例性实施方式的显示装置100中,一个发光元件120设置在多个子像素SP中。连接在发光元件120与低电位电源线VSS1、VSS2和VSS3之间的驱动晶体管DT单独设置在多个子像素SP的每一个中,从而驱动晶体管DT可独立地驱动在一个发光元件120中包括的多个发光层122。多个子像素的每一个的驱动晶体管DT可经由所述多个第一电极124的每一个电连接至第一半导体层121。
此外,多个子像素SP连接至相同的高电位电源线VDD。另一方面,在与根据比较例的显示装置10不同的、根据本发明示例性实施方式的显示装置100中,多个子像素SP的每一个可连接至不同的低电位电源线VSS1、VSS2和VSS3,发光元件120可被驱动(例如,在每个子像素SP中的驱动晶体管DT单独连接至其自身的低电位电源线,从而可被单独调谐(tuned)和调节)。也就是说,相同的高电位电源电压被提供给全部的多个子像素SP,但是不同电平的低电位电源电压可被提供给多个子像素SP的每一个。例如,第一子像素SP1的驱动晶体管DT连接至第一低电位电源线VSS1,第二子像素SP2的驱动晶体管DT连接至第二低电位电源线VSS2,第三子像素SP3的驱动晶体管DT连接至第三低电位电源线VSS3。因此,由于多个子像素SP的每一个连接至不同的低电位电源线VSS1、VSS2和VSS3,所以不同电平的低电位电源电压可被提供给多个子像素SP的每一个。
参照图10B,假设仅第一子像素SP1发光并且第二子像素SP2和第三子像素SP3不发光,则从高电位电源线VDD流向第一低电位电源线VSS1的驱动电流可提供给第一子像素SP1中的发光元件120。
在这种情形下,相对较高电平(比施加给第一低电位电源线VSS1的电压的电平更高的电平)的低电位电源电压可被提供给与不发光的第二子像素SP2和第三子像素SP3连接的第二低电位电源线VSS2和第三低电位电源线VSS3。在这种情形下,由于在高电位电源线VDD和第二低电位电源线VSS2之间的电压差减小,所以从高电位电源线VDD流到第二低电位电源线VSS2的电流强度可减小。此外,由于在高电位电源线VDD和第三低电位电源线VSS3之间的电压差减小,所以从高电位电源线VDD流到第三低电位电源线VSS3的电流强度可减小。因此,即使第一子像素SP1的一些驱动电流经由第一半导体层121泄漏到相邻的第二子像素SP2和第三子像素SP3,通过减小在相应的相邻子像素的高电位电源线VDD和低电位电源线VSS之间的电压差,也可最小化或防止漏电流的流动。
因此,在根据本发明示例性实施方式的显示装置100中,多个子像素SP连接至不同的第一低电位电源线VSS1、第二低电位电源线VSS2和第三低电位电源线VSS3,并且不同电平的低电位电源电压根据子像素SP是否发光被提供给低电位电源线VSS1、VSS2和VSS3,从而可减少在对应于一个发光元件120的多个子像素SP之间的漏电流。例如,具有相对高于现有低电位电源电压的电平的低电位电源电压被提供给不发光的子像素SP,从而可减少经由此像素的漏电流的流动。因此,当利用仅一个发光元件120实现多个子像素SP时,漏电流经由第一半导体层121向相邻子像素SP的流动可被进一步最小化,从而可最小化或防止颜色坐标失真,可提高显示质量。
本发明的示例性实施方式还可描述如下。
根据本发明的一个方面,提供一种显示装置。所述显示装置包括:基板,在所述基板上限定有多个像素,每个像素包括多个子像素;设置在所述多个像素的每一个中的发光元件;以及多个颜色转换构件,所述颜色转换构件设置在所述多个子像素的每一个中的发光元件上,其中一个发光元件设置在所述多个子像素中,并且所述一个发光元件与所述多个颜色转换构件交叠。
所述发光元件可包括:与所述多个子像素的全部交叠的第一半导体层;设置在所述第一半导体层上并且与所述多个子像素的每一个交叠的多个发光层;设置在所述多个发光层的每一个上的多个第二半导体层;设置在所述第一半导体层的侧表面和下表面上并且与所述多个子像素的每一个交叠的多个第一电极;以及设置在所述多个第二半导体层上并且与所述多个子像素的每一个交叠的多个第二电极。
所述发光元件还可包括凹槽,所述凹槽设置在所述多个发光层和所述多个第二半导体层中并且沿着所述多个子像素的边界设置,所述多个发光层和所述多个第二半导体层可通过其间的凹槽彼此分离。
所述显示装置还可包括堤部,所述堤部沿着所述多个子像素的边界设置并且被设置为填充所述凹槽。
所述多个颜色转换构件可包括:多个颜色转换层,所述颜色转换层设置在所述多个子像素的每一个中的堤部上并且包括用于吸收从所述多个发光层发射的光并发射不同颜色的光的颜色转换材料;以及设置在所述多个颜色转换层上的多个滤色器。
在平面上,所述多个颜色转换构件可具有比所述发光元件的尺寸更大的尺寸,并且所述多个颜色转换构件的每一个包括与所述发光元件交叠的交叠部和不与所述发光元件交叠的非交叠部。
所述显示装置还可包括反射层,所述反射层设置在所述堤部和所述颜色转换构件之间并且与所述发光元件交叠。所述反射层可被配置为将从所述发光元件发射的光反射到所述多个颜色转换构件的每一个的非交叠部。
所述显示装置还可包括驱动晶体管,所述驱动晶体管设置在所述多个子像素的每一个中并且位于所述基板和所述发光元件之间。所述多个子像素的每一个的驱动晶体管可经由所述多个第一电极的每一个电连接至所述第一半导体层。
所述第一半导体层还可包括漏电流阻挡单元,所述漏电流阻挡单元与所述凹槽交叠并且与所述第一半导体层一体地形成。所述第一半导体层可由具有规则性的晶体形成,并且所述漏电流阻挡单元可以是所述第一半导体层的规则性被消除了的部分。
所述驱动晶体管可被配置为控制提供给所述多个子像素的每一个中的发光元件的驱动电流,并且所述漏电流阻挡单元可被配置为阻挡所述多个子像素的每一个的驱动电流经由所述第一半导体层流到其他子像素。
所述显示装置还可包括:电连接至所述多个第二电极的每一个的高电位电源线;以及电连接至所述驱动晶体管的低电位电源线。所述高电位电源线、所述发光元件、所述驱动晶体管和所述低电位电源线可在所述多个子像素的每一个中串联连接。
所述多个子像素可包括第一子像素、第二子像素和第三子像素。所述低电位电源线可包括:电连接至所述第一子像素的驱动晶体管的第一低电位电源线;电连接至所述第二子像素的驱动晶体管的第二低电位电源线;以及电连接至所述第三子像素的驱动晶体管的第三低电位电源线。
在所述多个子像素中的仅第一子像素发光时,具有比施加给所述第一低电位电源线的电压的电平更高的电平的电压可被施加给所述第二低电位电源线和所述第三低电位电源线。
尽管已参照附图详细描述了本发明的示例性实施方式,但本发明并不限于此,在不背离本发明的技术构思的情况下,本发明可以以诸多不同的形式实施。因此,提供本发明的示例性实施方式仅是为了举例说明的目的,而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此,应当理解,上述示例性实施方式在所有方面都是举例说明性的,并不限制本发明。应当基于所附权利要求书来解释本发明的保护范围,其等效范围内的所有技术构思都应解释为落入本发明的范围内。
Claims (21)
1.一种显示装置,包括:
设置在基板上多个像素;
设置在所述多个像素中的相同像素中的至少两个子像素;
设置在所述相同像素中的发光元件;以及
多个颜色转换构件,所述颜色转换构件设置在所述至少两个子像素中,所述多个颜色转换构件的每一个与所述发光元件的至少一部分交叠,
其中所述发光元件由所述相同像素中的至少两个子像素共享。
2.根据权利要求1所述的显示装置,其中所述发光元件包括:
与所述相同像素中的至少两个子像素的每一个的至少一部分交叠的第一半导体层;
设置在所述第一半导体层上并且与所述相同像素中的至少两个子像素中的一个子像素的至少一部分交叠的多个发光层;
分别设置在所述相同像素中的多个发光层上的多个第二半导体层;
设置在所述相同像素中的多个第一电极,所述多个第一电极的每一个设置在所述第一半导体层的侧表面和下表面上并且与所述相同像素中的至少两个子像素中的一个子像素的至少一部分交叠;以及
多个第二电极,所述多个第二电极分别设置在所述相同像素中的多个第二半导体层上并且与所述相同像素中的至少两个子像素中的一个子像素的至少一部分交叠。
3.根据权利要求2所述的显示装置,其中所述发光元件还包括凹槽,所述凹槽设置在所述多个发光层和所述多个第二半导体层中,并且所述凹槽沿着所述至少两个子像素之间的边界延伸,
所述多个发光层和所述多个第二半导体层通过所述凹槽彼此分离。
4.根据权利要求3所述的显示装置,还包括:
第一堤部,所述第一堤部设置在所述凹槽中并且沿着所述至少两个子像素之间的边界延伸。
5.根据权利要求4所述的显示装置,其中所述多个颜色转换构件包括:
多个颜色转换层,所述颜色转换层设置在所述至少两个子像素中的第一堤部上,所述多个颜色转换层的每一个包括颜色转换材料,所述颜色转换材料被配置为吸收从所述多个发光层的其中之一发射的光并发射与从所述多个发光层中的相应一个发光层发射的光不同颜色的光;以及
设置在所述多个颜色转换层上的多个滤色器。
6.根据权利要求5所述的显示装置,其中所述相同像素中的多个颜色转换构件的每一个比所述发光元件大,
其中所述多个颜色转换构件的每一个的至少一部分与所述发光元件的至少一部分交叠,
其中所述多个颜色转换构件的每一个包括不与所述发光元件交叠的非交叠部。
7.根据权利要求6所述的显示装置,还包括:
第一反射层,所述第一反射层设置在所述第一堤部和所述多个颜色转换构件中的至少一个颜色转换构件之间,
其中所述第一反射层被配置为将从所述发光元件发射的光朝向所述多个颜色转换构件中的至少一个颜色转换构件的非交叠部反射。
8.根据权利要求7所述的显示装置,其中所述第一反射层具有与所述发光元件的平面形状对应的形状。
9.根据权利要求4所述的显示装置,还包括:
第二堤部,所述第二堤部沿着所述多个像素中的至少两个像素之间的边界设置。
10.根据权利要求9所述的显示装置,其中所述第二堤部连接至所述第一堤部的一部分。
11.根据权利要求4所述的显示装置,还包括:
第二反射层,所述第二反射层设置在所述第一堤部的侧表面上并且被配置为反射从所述发光元件朝向所述第一堤部的侧表面照射的光。
12.根据权利要求9所述的显示装置,还包括:
第三反射层,所述第三反射层设置在所述第二堤部的侧表面上并且被配置为反射从所述发光元件朝向所述第二堤部的侧表面照射的光。
13.根据权利要求3所述的显示装置,还包括:
驱动晶体管,所述驱动晶体管在所述基板和所述发光元件之间的区域中设置在所述至少两个子像素的每一个中,
其中所述驱动晶体管经由所述多个第一电极的其中之一电连接至所述第一半导体层。
14.根据权利要求13所述的显示装置,其中所述第一半导体层还包括漏电流阻挡部,所述漏电流阻挡部与所述凹槽交叠,并且所述漏电流阻挡部与所述第一半导体层一体地形成,
其中所述第一半导体层由具有规则性的晶体形成,并且所述漏电流阻挡部是所述第一半导体层的规则性被消除或破坏了的部分。
15.根据权利要求14所述的显示装置,其中所述驱动晶体管被配置为控制提供给所述发光元件的驱动电流,
其中所述漏电流阻挡部被配置为阻挡所述驱动电流在所述至少两个子像素中的相邻子像素之间流动。
16.根据权利要求13所述的显示装置,还包括:
电连接至所述多个第二电极的每一个的高电位电源线;以及
电连接至所述驱动晶体管的低电位电源线,
其中所述高电位电源线、所述发光元件、所述驱动晶体管和所述低电位电源线在所述至少两个子像素的每一个中串联连接。
17.根据权利要求16所述的显示装置,其中所述至少两个子像素包括第一子像素、第二子像素和第三子像素,
其中所述低电位电源线包括:
电连接至所述第一子像素的驱动晶体管的第一低电位电源线;
电连接至所述第二子像素的驱动晶体管的第二低电位电源线;以及
电连接至所述第三子像素的驱动晶体管的第三低电位电源线。
18.根据权利要求17所述的显示装置,其中在所述第一子像素、所述第二子像素和所述第三子像素中的仅第一子像素发光时,具有比施加给所述第一低电位电源线的电压的电平更高的电平的电压被施加给所述第二低电位电源线和所述第三低电位电源线。
19.根据权利要求2所述的显示装置,其中所述发光元件还包括凹槽,所述凹槽设置在所述发光元件的中央部分中,
其中所述至少两个子像素的多个发光层通过所述凹槽彼此分离。
20.根据权利要求1所述的显示装置,其中相同的高电位电源电压被提供给所述至少两个子像素的全部,
其中不同电平的低电位电源电压被提供给所述相同像素中的至少两个子像素的相应一个。
21.一种显示装置,包括:
被配置为发射第一颜色的光的第一子像素;
被配置为发射与所述第一颜色的光不同的第二颜色的光的第二子像素;以及
与所述第一子像素的至少一部分和所述第二子像素的至少一部分交叠的一个发光二极管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220162844A KR20240079696A (ko) | 2022-11-29 | 2022-11-29 | 표시 장치 |
| KR10-2022-0162844 | 2022-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118117026A true CN118117026A (zh) | 2024-05-31 |
Family
ID=91191047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310426554.7A Pending CN118117026A (zh) | 2022-11-29 | 2023-04-20 | 显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240178351A1 (zh) |
| KR (1) | KR20240079696A (zh) |
| CN (1) | CN118117026A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20250316223A1 (en) * | 2024-04-03 | 2025-10-09 | Innolux Corporation | Display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279904A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| KR100668964B1 (ko) * | 2005-09-27 | 2007-01-12 | 엘지전자 주식회사 | 나노 홈을 갖는 발광 소자 및 그의 제조 방법 |
| EP2715813B1 (en) * | 2011-05-24 | 2019-07-24 | Lumileds Holding B.V. | P-n separation metal fill for flip chip leds |
| JP6318676B2 (ja) * | 2014-02-14 | 2018-05-09 | セイコーエプソン株式会社 | 有機発光装置の製造方法、有機発光装置、及び電子機器 |
| KR102866519B1 (ko) * | 2020-05-21 | 2025-10-01 | 삼성전자주식회사 | Led 디스플레이 장치 |
| KR20230067783A (ko) * | 2021-11-09 | 2023-05-17 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2022
- 2022-11-29 KR KR1020220162844A patent/KR20240079696A/ko active Pending
-
2023
- 2023-04-20 CN CN202310426554.7A patent/CN118117026A/zh active Pending
- 2023-04-24 US US18/138,203 patent/US20240178351A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240079696A (ko) | 2024-06-05 |
| US20240178351A1 (en) | 2024-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12393073B2 (en) | Display device, multi-screen display device using the same and method for manufacturing the same | |
| US20240178351A1 (en) | Display device | |
| US20240290926A1 (en) | Display Device | |
| US20240178359A1 (en) | Display device | |
| KR20240175350A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| KR20240133358A (ko) | 표시 장치 | |
| US20250056955A1 (en) | Display device | |
| US12336348B2 (en) | Display device | |
| US20250241091A1 (en) | Light emitting element and display device comprising the same | |
| US20250253295A1 (en) | Display device and manufacturing method thereof | |
| JP7654748B2 (ja) | 表示装置 | |
| US20250255057A1 (en) | Display Device | |
| US20250212577A1 (en) | Display apparatus and manufacturing method of the same | |
| US20240290818A1 (en) | Display device | |
| US20240365484A1 (en) | Display device | |
| US20240213227A1 (en) | Display device and method of manufacturing the same | |
| US20240290799A1 (en) | Display device | |
| US20250255075A1 (en) | Display device | |
| KR20250170432A (ko) | 발광 소자 및 이를 포함하는 표시 장치 | |
| KR20250071487A (ko) | 표시 장치 | |
| GB2638036A (en) | Display device | |
| GB2638860A (en) | Display device | |
| KR20250053460A (ko) | 표시 장치 | |
| KR20250129889A (ko) | 표시 장치 | |
| CN120568944A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |