[go: up one dir, main page]

CN117810077A - 一种基片的刻蚀方法及其半导体器件 - Google Patents

一种基片的刻蚀方法及其半导体器件 Download PDF

Info

Publication number
CN117810077A
CN117810077A CN202211197076.9A CN202211197076A CN117810077A CN 117810077 A CN117810077 A CN 117810077A CN 202211197076 A CN202211197076 A CN 202211197076A CN 117810077 A CN117810077 A CN 117810077A
Authority
CN
China
Prior art keywords
gas
etching
passivation
passivation gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211197076.9A
Other languages
English (en)
Inventor
张凯
徐伟娜
侯剑秋
吴紫阳
张一川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN202211197076.9A priority Critical patent/CN117810077A/zh
Priority to PCT/CN2023/115816 priority patent/WO2024066885A1/zh
Priority to KR1020257009185A priority patent/KR20250053905A/ko
Priority to TW112132827A priority patent/TWI888905B/zh
Publication of CN117810077A publication Critical patent/CN117810077A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P50/283—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P50/242—
    • H10P50/28—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明公开了一种基片的刻蚀方法及其半导体器件，该方法包含如下步骤：将基片传送至处理室中；向处理室中通入刻蚀气体和钝化气体，刻蚀气体包括一种或多种含碳的氟化气体以在基片上刻蚀出凹陷结构；钝化气体包括第一钝化气体和第二钝化气体，用于在凹陷结构的侧壁上形成刻蚀保护区，第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；在处理过程中，第二钝化气体的气体总量小于第一钝化气体的气体总量。其优点是：该方法通过含氟自由基可实现对基片的有效快速刻蚀，通过含碳自由基协同钝化气体在凹陷结构侧壁上形成刻蚀保护区，以避免刻蚀气体造成凹陷结构侧壁的差异化扩展，进一步保证凹陷结构侧壁的平整性。

Description

一种基片的刻蚀方法及其半导体器件
技术领域
本发明涉及半导体领域，具体涉及一种基片的刻蚀方法及其半导体器件。
背景技术
随着半导体技术的蓬勃发展以及器件集成度的日益提高，芯片的尺寸越做越低，为了保证芯片的质量，对半导体的工艺要求也越来越严格。尺寸缩小是集成电路处理的发展驱动力之一，通过减小尺寸，能够获得成本效益和设备性能的同步提高。
在存储器件方面，为了缩小尺寸并探索下一代存储器件，提出了3D NAND闪存单元。3D NAND由多层堆栈形成，随着器件集成度的日益提高，3D NAND的堆栈层数也随之增加，作为字线和触点的特征区即凹陷结构的深度亦日益增加。目前3D NAND主流的堆栈层数为128层，其对应的凹陷结构具有很高的深宽比(HAR)，高深宽比设计的凹陷结构可以突破平面上的容量限制，但也大大增加了蚀刻凹陷结构的困难程度，在工艺和设备方面均带来了极大的挑战。
目前主流的凹陷结构的刻蚀方法中多采用聚合能力强的工艺气体在电容耦合等离子体刻蚀装置中对基片进行保护处理，它们可以很好地保护掩模和凹陷结构的侧壁，避免凹陷结构的临界尺寸(CD)过度膨胀。但当凹陷结构的深宽比高于50时，由于累积效应，工艺气体或其生成的聚合物副产物很容易发生聚集导致掩膜闭合或凹陷结构堵塞。为了进行各向异性蚀刻，需要施加较高的偏置功率，导致整个工艺过程的损耗增多，且难以保证凹陷结构内部的刻蚀效果，凹陷结构内部仍存在不平整的问题。众所周知，正常的一个基片从硅片到最后的封装需要上千道工艺流程，多重工艺流程在处理过程中产生了不可避免的复杂性。基片上刻蚀的凹陷结构为多重工艺流程的基础，凹陷结构的刻蚀质量对后续的自对准多重图案器件的质量至关重要，但是现有的凹陷结构刻蚀方式并不能保证加工效果，可能会导致凹陷结构内壁不平整或过早闭合等问题，进而导致多重图案器件的缺陷，降低产品的生产率，影响集成电路的产量与制备规模等。
发明内容
本发明的目的在于提供一种基片的刻蚀方法及其半导体器件，该方法包含如下步骤：将基片传送至处理室中；向所述处理室中通入刻蚀气体和钝化气体对基片进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片上刻蚀出凹陷结构；所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构的侧壁上形成刻蚀保护区，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。该方法将含碳的氟化气体作为刻蚀气体，通过含氟自由基可实现对基片的有效快速刻蚀，通过含碳自由基协同卤素单质和/或卤化氢气体、重金属掺杂剂在凹陷结构的侧壁上形成刻蚀保护区，以避免刻蚀气体对基片进行刻蚀时造成凹陷结构侧壁的差异化扩展，进一步保证凹陷结构侧壁的平整性，为后续基片加工提供良好的基础，有助于提高基片加工的良品率。同时，该方法还控制第二钝化气体的气体总量少于第一钝化气体的气体总量，以在保护侧壁的同时，不会由于自身聚集到最后深孔阻碍，进一步保证了凹陷结构处理进程的正常进行。
为了达到上述目的，本发明通过以下技术方案实现：
一种基片的刻蚀方法，包含如下步骤：
将基片传送至处理室中；
向所述处理室中通入刻蚀气体和钝化气体对基片进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片上刻蚀出凹陷结构；
所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构的侧壁上形成刻蚀保护区，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；
在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。
可选地，所述第一钝化气体包含HBr、HI、Br2、I2中的一种或多种。
可选地，所述气化的重金属掺杂剂包含WF6、WOF2Cl2、WOCl4、WOF4、WO2F2、WO2Cl2、MoF6、MoCl2F2、SnH4、ReF6、PbH4、Ni(CO)4、GeH4、GeF4、AsH3、AsCl3、SbB3、SbCl3、SeF6、Se2Cl2、TiCl4、TaF5中的一种或多种。
可选地，所述刻蚀气体包含CxFy、CxHyFz中的一种或多种，其中x大于等于1，y大于等于1，z大于等于1，且x、y、z均为正整数。
可选地，处理过程中，所述刻蚀气体持续通入；
和/或，所述钝化气体采用脉冲方式通入。
可选地，所述钝化气体采用脉冲通入，所述第一钝化气体与第二钝化气体的脉冲相位差在0-1个周期内。
可选地，所述第一钝化气体的脉冲频率大于第二钝化气体的脉冲频率；
和/或，所述第一钝化气体的单脉冲通入持续时间长于第二钝化气体的单脉冲通入持续时间；
和/或，单位时间内所述第一钝化气体的脉冲强度高于第二钝化气体的脉冲强度。
可选地，所述第二钝化气体的脉冲占空比小于或等于第一钝化气体的脉冲占空比。
可选地，所述第二钝化气体的脉冲周期为第一钝化气体的脉冲周期的n倍，其中n为正整数。
可选地，所述第二钝化气体的脉冲振幅为第一钝化气体的脉冲振幅的1％-10％。
可选地，所述刻蚀气体采用脉冲通入，其单位周期内包含低脉冲强度阶段和高脉冲强度阶段。
可选地，单位时间内，所述刻蚀气体的高脉冲强度阶段的时间起点与所述第一钝化气体的脉冲时间起点相同。
可选地，在第二钝化气体的周期内：
所述处理室内第二钝化气体的气体总量为第一钝化气体的气体总量的1％-10％；
和/或，所述第一钝化气体的气体总量为刻蚀气体的气体总量的1％-10％；
和/或，所述第二钝化气体的气体总量为刻蚀气体的气体总量的0.1％-1％。
可选地，所述第一钝化气体的流量范围为0-500sccm；
和/或，第二钝化气体的流量范围为0-30sccm；
和/或，所述刻蚀气体的流量范围为0-1000sccm。
可选地，所述基片的处理温度小于或等于-20℃。
可选地，所述基片的处理温度为-60℃。
可选地，所述基片的处理温度小于或等于25℃。
可选地，所述凹陷结构的深宽比大于或等于40。
可选地，所述凹陷结构的深宽比大于或等于50。
进一步地，本发明还公开了一种基片的刻蚀方法，包含如下步骤：
将基片传送至处理室中；
向所述处理室中通入刻蚀气体和钝化气体对基片进行处理以生成凹陷结构，所述基片的处理温度小于或等于-20℃，所述刻蚀气体包括含F的一个C的气体以对基片进行刻蚀处理，所述钝化气体包括第一钝化气体HBr气体和第二钝化气体WF6气体以在所述凹陷结构的侧壁上形成刻蚀保护区。
可选地，所述凹陷结构的深宽比大于或等于50。
可选地，处理过程中，所述刻蚀气体持续通入。
可选地，所述钝化气体采用脉冲方式通入，其中HBr气体的占空比为WF6气体的占空比的两倍。
进一步地，本发明还公开了一种半导体器件，包含：
基片；
所述基片上交替设置有不同材料的堆叠层，所述堆叠层包括氮化硅层和氧化硅层；
所述堆叠层中设置有采用如上述任一项所述的基片的刻蚀方法制备的凹陷结构。
本发明与现有技术相比具有以下优点：
本发明的一种基片的刻蚀方法及其半导体器件中，该方法包含如下步骤：将基片传送至处理室中；向所述处理室中通入刻蚀气体和钝化气体对基片进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片上刻蚀出凹陷结构；所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构的侧壁上形成刻蚀保护区，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。该方法将含碳的氟化气体作为刻蚀气体，通过含氟自由基可实现对基片的有效快速刻蚀，通过含碳自由基协同卤素单质和/或卤化氢气体、重金属掺杂剂在凹陷结构的侧壁上形成刻蚀保护区，以避免刻蚀气体对基片进行刻蚀时造成凹陷结构侧壁的差异化扩展，进一步保证凹陷结构侧壁的平整性，为后续基片加工提供良好的基础，有助于提高基片加工的良品率。同时，该方法还控制第二钝化气体的气体总量少于第一钝化气体的气体总量，以在保护侧壁的同时，不会由于自身聚集到最后深孔阻碍，进一步保证了凹陷结构处理进程的正常进行。
附图说明
图1A为本发明的一种半导体器件局部示意图；
图1B-1D为本发明的一种半导体器件局部不同刻蚀条件示意图；
图2为本发明的一种基片的刻蚀方法示意图；
图3为刻蚀气体和钝化气体流量示意图；
图4A-4E为本发明的第一钝化气体和第二钝化气体的不同通入方式组合。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本文中，术语“包括”、“包含”、“具有”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1A所示，为本发明的一种半导体器件部分示意图，所述半导体器件包含基片100，所述基片100包括在其上交替设置有包含不同材料的堆叠层，所述堆叠层包括第一材料层110和第二材料层120，所述堆叠层中设置有采用基片100刻蚀方法制备的凹陷结构130(请参见图1D)。在刻蚀过程中，将图案化的掩膜140覆盖于所述基片100的堆叠层上，掩膜140的开口141位置形成相应的目标图案，通过对堆叠层的蚀刻处理最后形成与掩膜140图案对应图案的凹陷结构130，以便后续的自对准多重图案化器件的制备。在本实施例中，所述第一材料层110和第二材料层120分别为氮化硅层(SiN)和氧化硅层(SiO2)。当然，所述第一材料层110和第二材料层120的材料类型不仅限于上述，本发明对此不加以限制，示例地，在另一实施例中，所述第一材料层110和第二材料层120分别为氮化硅层和多晶硅层(Si)。进一步的，本发明对所述基片100的堆叠层的数量不做限制，堆栈层数越多，该器件集成度越高。可选的，所述掩膜140由无定形碳所制备，当然，其也可采用其他材料制备，本发明对此不加以限制。
由前述可知，凹陷结构130的刻蚀质量对后续的自对准多重图案化器件的制备至关重要，且随着半导体节点的发展，对高深宽比凹陷结构130的加工工艺要求越来越高。如图1B所示，当刻蚀逐渐深入时，因为等离子体中的粒子在掩膜140的开口141侧壁或凹陷结构130的侧壁反射而改变运行轨迹，进而导致在堆叠层的凹陷结构130的侧壁造成过度刻蚀形成弓形缺陷150，弓形缺陷150会使其周围的堆叠层过薄，当在凹陷结构130中填充导电层时，容易造成相邻导电层之间的短路或击穿，所以弓形缺陷150即意味着该处的器件不稳定。
如图1C所示，对于弓形缺陷150，可以使用一种钝化气体在凹陷结构130的侧壁形成保护层160，但是在高深宽比刻蚀工艺中，刻蚀时间较长，保护层160会在掩膜140的开口141或凹陷结构130上部堆积进而封闭开口141或凹陷结构130的顶部开口，阻碍刻蚀的向下进行。
基于此，本发明提出了一种基片100的刻蚀方法，该方法可避免刻蚀过程中凹陷结构130的内壁发生不期望的变形，有助于生成标准化的高深宽比的凹陷结构130。经试验验证，采用本发明的基片100处理方法，所得的凹陷结构130的深宽比在大于或等于50的情况下，仍可以保持所需的准直性。需要说明的是，本发明的方法不仅限于生成高深宽比的凹陷结构130，在低深宽比凹陷结构130的生产需求中，该方法同样可满足工艺需求。
如图2所示，该方法包含如下步骤：将基片100传送至处理室中；向所述处理室中通入刻蚀气体和钝化气体对基片100进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片100上刻蚀出凹陷结构130；所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构130的侧壁上形成刻蚀保护区170，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂，在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。
在本发明中，将含碳的氟化气体作为刻蚀凹陷结构130的主要气体，并且通过卤素单质气体、卤化氢气体或二者的结合作为第一钝化气体以及重金属掺杂剂气体作为第二钝化气体共同作为钝化气体组合，以达到适宜凹陷结构130刻蚀的侧壁沉积速度和程度。其中，碳氟自由基/含碳自由基协同卤素单质和/或卤化氢气体、重金属掺杂剂的侧壁保护进程，第一钝化气体与刻蚀气体等离子化后的碳氟基团反应在掩膜140的开口141和堆叠层的凹陷结构130形成的深孔的侧壁上形成较稳定的保护层，第二钝化气体在侧壁保护的过程中对已有的侧壁保护层(由第一钝化气体形成)进行掺杂实现化学稳定化以增强其化学稳定性，进而使该区域形成刻蚀保护区，该刻蚀保护区在刻蚀过程中能够更有效的抵抗散射的粒子带来的侵蚀，以避免刻蚀气体对基片100进行刻蚀时造成凹陷结构130侧壁的差异化扩展，进一步保证凹陷结构130侧壁的平整性，为后续基片100加工提供良好的基础，有助于提高基片100加工的良品率。进一步的，侧壁保护膜在被重金属掺杂剂稳定化后，在后续的刻蚀过程中会一直保留在掩膜140的开口141侧壁和/或凹陷结构130的侧壁上，过量的重金属掺杂剂会造成深孔刻蚀保护区保护膜的累积与增厚，增加了收孔甚至堵孔的风险，因此，本发明还控制第二钝化气体的气体总量少于第一钝化气体的气体总量，既可以保持既有的侧壁保护效果，又不至于堵塞深孔阻碍刻蚀进程。
可选的，所述第一钝化气体包含溴化氢(HBr)、碘化氢(HI)、溴单质(Br2)、碘单质(I2)中的一种或多种。进一步的，所述第二钝化气体中的重金属掺杂剂指含有重金属的卤化物、重金属的卤氧化物、重金属的氢化物、重金属的羟基化物中的至少一种。可选的，所述气化的重金属掺杂剂包含六氟化钨(WF6)、二氯二氟氧化钨(WOF2Cl2)、四氯氧化钨(WOCl4)、四氟氧化钨(WOF4)、二氟二氧化钨(WO2F2)、二氯二氧化钨(WO2Cl2)、六氟化钼(MoF6)、二氟二氯化钼(MoCl2F2)、四氢化锡(SnH4)、六氟化铼(ReF6)、四氢化铅(PbH4)、四羰基合镍(Ni(CO)4)、四氢化锗(GeH4)、四氟化锗(GeF4)、砷化氢(AsH3)、氯化砷(AsCl3)、硼化锑(SbB3)、氯化锑(SbCl3)、六氟化硒(SeF6)、氯化锡(Se2Cl2)、氯化钛(TiCl4)、氟化钽(TaF5)中的一种或多种。如图1D所示，第一钝化气体和第二钝化气体协同作用，在经刻蚀气体处理的凹陷结构130的侧壁上形成刻蚀保护区170，避免后续刻蚀气体对该部位的堆叠层进行深度刻蚀，使刻蚀保护区170的刻蚀速率远低于下方堆叠区的刻蚀速率，不会造成凹陷结构130的侧壁生成弯曲轮廓(尤其是凹陷结构130的顶部侧壁)，并且使刻蚀保护区170的沉积速率和刻蚀速率维持合适的平衡防止深孔堵塞，有助于保证凹陷结构130侧壁形状的平整性和准直性。需要说明的是，所述第一钝化气体和第二钝化气体的组分类型不仅限于上述，根据实际工艺需求和设备条件，第一钝化气体和第二钝化气体还可以为其他材料气体，只要可协同实现对凹陷结构130侧壁的刻蚀保护即可，本发明对此不加以限制。
进一步的，所述刻蚀气体包含CxFy、CxHyFz中的一种或多种，其中x大于等于1，y大于等于1，z大于等于1，且x、y、z均为正整数。示例地，所述刻蚀气体为八氟丙烷(C3F8)、八氟环丁烷(C4F8)、全氟丁二烯(C4F6)、二氟甲烷(CH2F2)、甲基氟(CH3F)、三氟甲烷(CHF3)、四氟化碳(CF4)、八氟环戊烯(C5F8)、六氟苯(C6F6)中的一种或多种。当然，所述刻蚀气体的种类不仅限于上述，本发明对其种类不做限制，只要可实现对基片100的堆叠层的刻蚀即可。例如在其他实施例中，所述刻蚀气体不仅包含上述蚀刻化学物质，其还包含氧化剂和/或惰性气体，可选的，所述氧化剂为氧气(O2)、臭氧(O3)、一氧化碳(CO)、羰基硫(COS)、三氟化氮(NF3)中的一种或多种。
可选的，当使用的第一钝化气体为所述HBr时，其流量范围为0-500sccm；和/或，当使用的第二钝化气体为WF6时，其流量范围为0-30sccm；和/或，使用的刻蚀气体为CF4的流量范围为0-1000sccm，和/或，CHF3的流量范围为0-1000sccm，CH2F2的流量范围为0-1000sccm，和/或，O2的流量范围为0-200sccm。当然，所述第一钝化气体/第二钝化气体以及刻蚀气体的流量范围不仅限于上述，其还可以为其他数据范围，本发明对此不加以限制。示例地，所述第一钝化气体和第二钝化气体为熔沸点更高的气体，其相应的气体流量范围可相应减小。
在本实施例中，所述基片100的刻蚀处理过程处于低温环境中，使第一钝化气体和第二钝化气体更容易在刻蚀保护区170形成钝化保护。可选的，所述基片100的处理温度小于或等于-20℃。在本实施例中，所述基片100的处理温度为-60℃，对基片100进行刻蚀的刻蚀气体为含F的C1类气体，即化学式为含有一个C的含F气体。在低温条件下，C1类气体仍可保持气相状态，无需额外的处理设备对刻蚀气体进行气化操作，简化了工艺流程且降低了对工艺设备的需求。当然，所述刻蚀气体不仅限于上述C1类轻碳物质，在其他实施例中，还可以为其他重碳物质，对应的，可设置气化设备对其进行气化处理，以实现对基片100的堆叠层的刻蚀。进一步的，在本实施例中，所述钝化气体的第一钝化气体为HBr气体，其第二钝化气体为WF6气体，两种钝化气体协同作用以在所述凹陷结构130和开口141形成的深孔的侧壁上形成刻蚀保护区170。在本实施例中，通过HBr和WF6的协同作用，在深孔的侧壁上生成聚合副产物(如WxOyFz、SixOyWz、SixOyBrz等)，以保护该位置免受后续刻蚀气体的刻蚀，进而保证该侧壁位置处的平整性和准直性。同时，当温度低于-20℃时，随着温度的降低，工艺气体具有更高的表面吸附系数，使用Cl类气体为刻蚀气体，可以表现出更高的蚀刻速率(ER)、更高的对掩膜140和堆叠层的蚀刻选择性(掩膜140选择性)以及在相对较低的功率下，掩膜140或凹陷结构130封闭的风险更低。另一方面，由于第一钝化气体与刻蚀气体等离子化后的碳氟基团反应形成侧壁保护层的主要部分，第二钝化气体等离子化后所含的重金属元素又对保护层进行了掺杂，使保护层更加有效的抵抗刻蚀过程中散射粒子的侵蚀，加强了保护层的化学稳定性。第二钝化气体小于第一钝化气体的流量，可以避免钝化气体在低温状态下过分聚集导致掩膜140的开口141或凹陷结构130的开口过早封闭，通过调整第一钝化气体和第二钝化气体的脉冲频率、脉冲幅值、相位差、占空比等参数，减小工艺过程中第二钝化气体的气体总量，进而实现对凹陷结构130顶部临界尺寸的精确调控。
进一步的，在本实施例中，基片100处理过程中，所述刻蚀气体持续通入，即刻蚀反应始终存在。钝化气体在凹陷结构130的侧壁上形成刻蚀保护区的过程中，刻蚀气体也会将部分沉积的聚合物刻蚀掉，避免钝化气体的生成物的过分聚集，避免了掩膜140的开口141和凹陷结构130的过早封闭。由于气体扩散的空间位阻效应，凹陷结构130顶部区域接触到的钝化气体量和刻蚀气体量最多，刻蚀气体的持续通入可避免掩膜140的开口141和凹陷结构130顶部开口处由于钝化气体生成的聚合物的过分聚集造成过早封口，进一步使基片100的凹陷结构130刻蚀剖面具有良好的连续性，有助于保证凹陷结构130侧壁的平滑性和准直性。同时，在此过程中，刻蚀气体相关功率模块始终处于开启状态，工艺过程中的工艺参数(如射频功率、气体种类、气压等)的调整非常方便，射频可以很快达到匹配状态，有助于提高工艺性能。
在本实施例中，两种钝化气体采用脉冲方式通入，即HBr和WF6分别以脉冲方式进入处理室内。在本实施例中，所述钝化气体的总含量远小于刻蚀气体的总含量，在保证刻蚀效率的同时，利用微量的钝化气体即可实现对凹陷结构130的侧壁保护。
当使用脉冲输气方式时，任意的一种刻蚀气体、第一钝化气体或第二钝化气体的气体总量满足如下公式：
气体总量＝时间×占空比×气体流量
其中，时间通常选择某一气体的周期，钝化气体的气体总量对侧壁保护膜的厚度有直接影响，通过调整两种钝化气体的相位差、周期、占空比以及气体流量可以影响在相同时间内，处理室内第一钝化气体和第二钝化气体的相对气体总量。可选的，在将时间选为第二钝化气体的单位周期时，如图3所示，第一钝化气体和第二钝化气体远少于刻蚀气体，在一些实施例中，所述钝化气体的第一钝化气体的气体总量为刻蚀气体气体总量的1％-10％，所述第二钝化气体的气体总量为刻蚀气体气体总量的0.1％-1％。当然，所述第一钝化气体和第二钝化气体与刻蚀气体的流量比例百分比不仅限于上述，根据实际工艺需求，其还可以为其他数值范围。
在本实施例中，所述处理室内第二钝化气体的流量比例小于第一钝化气体的流量比例。可选的，所述处理室内第二钝化气体的气体总量为第一钝化气体的气体总量的1％-10％，第二钝化气体相比第一钝化气体更容易在侧壁沉积，通过该气体总量比例，更能获得满足需要的凹陷结构130的开口程度，使刻蚀保护区170的钝化速度和刻蚀速度维持平衡，既起到保护作用，又不至于封闭凹陷结构130开口，同时还能方便地控制小流量气体传输的精准度，降低控制难度。所述第一钝化气体与第二钝化气体的脉冲周期可以同步，也可以不同步，即第一钝化气体和第二钝化气体的脉冲相位差在0-1个周期内，两种钝化气体可以采用开-关-开-关的脉冲模式，也可以采用高流量-低流量-高流量-低流量的脉冲模式。为了实现两种钝化气体在一段时间内组分含量如上文所述，可选的，所述第一钝化气体的脉冲频率大于第二钝化气体的脉冲频率；和/或，所述第一钝化气体的单脉冲通入持续时间长于第二钝化气体的单脉冲通入持续时间；和/或，单位时间内所述第一钝化气体的脉冲强度即脉冲流量高于第二钝化气体的脉冲强度。在一些实施例中，当第一钝化气体为HBr，第二钝化气体为WF6时，处理室内脉冲式通入HBr气体的占空比为WF6气体的占空比的n倍，其中n为正整数，示例地，n＝2。在同一时间段内，例如以第二钝化气体的一循环周期为例，当第一钝化气体在低流量区间时，第二钝化气体在高流量区间，接着第二钝化气体在低流量区间时，第一钝化气体经历两个高流量区间和一个低流量区间。在基片100处理过程中，刻蚀气体的刻蚀过程与钝化气体的侧壁保护过程同时存在，以避免刻蚀气体的过度刻蚀。
当然，所述第一钝化气体和第二钝化气体的工艺参数也可不采用上述，本发明对其不做限制。例如，在另一实施例中，所述第一钝化气体和第二钝化气体的单脉冲通入持续时间相同，第一钝化气体的脉冲振幅大于第二钝化气体的脉冲振幅(例如第二钝化气体的脉冲振幅为第一钝化气体的脉冲振幅的1％-10％)。进一步的，所述第一钝化气体与第二钝化气体的流量比例关系也不仅限于上述，例如，在其他实施例中，所述第一钝化气体和第二钝化气体的流量比例相同，以便对通入处理室内的钝化气体的精确调控，通过控制通入时间的不同实现对两种气体不同组分含量的调整。
下文通过具体实施例对上文描述的影响处理室内两种钝化气体比例的因素进行调整，以实现第二钝化气体组分含量低于第一钝化气体的目的。
实施例一
如图4A所示，在本实施例中，所述第一钝化气体的气体流量最大值大于第二钝化气体的气体流量最大值，所述第一钝化气体的脉冲周期长度为第二钝化气体的脉冲周期长度的二分之一，第一钝化气体的占空比是第二钝化气体的两倍，此时，在将时间选为第二钝化气体的周期内，处理室内所述第二钝化气体的总量远小于第一钝化气体总量。
实施例二
如图4B所示，与上述实施例的区别在于，所述第一钝化气体与第二钝化气体的周期长度和占空比相同，两种钝化气体交替以流量最大值通入，即第一钝化气体以脉冲流量最大值通入时，第二钝化气体以脉冲流量最小值通入，第一钝化气体以脉冲流量最小值通入时，第二钝化气体以脉冲流量最大值通入，其中最小值可以为零。尽管所述第一钝化气体的周期长度和占空比与第二钝化气体的周期长度和占空比相同，由于第一钝化气体的气体流量高于第二钝化气体的气体流量，因此，在工艺过程中，第一钝化气体的总量始终高于第二钝化气体的总量。
实施例三
如图4C所示，与上述实施例的区别在于，所述第一钝化气体与第二钝化气体的单脉冲通断存在相位差，即在同一周期内，既存在两种钝化气体同时以脉冲流量最大值通入的时间段，也存在两种钝化气体同时以脉冲流量最小值通入的时间段，先通入第一钝化气体以便其率先在反应室和凹陷结构130内扩散，进而再通入第二钝化气体与第一钝化气体协同作用，以保护凹陷结构130的侧壁。
实施例四
如图4D所示，与上述实施例的区别在于，第一钝化气体和第二钝化气体具有相同的脉冲频率(周期)和占空比，两类气体的输入总量取决于气体流量，第二钝化气体的流量最大值要保持在第一钝化气体流量最大值的0.01％-10％，从而达到侧壁保护和避免堵孔的平衡。
实施例五
如图4E所示，与上述实施例的区别在于，第一钝化气体和第二钝化气体具有相同的脉冲频率(周期)和脉冲最大流量，两类气体的输入总量由脉冲占空比决定，第二钝化气体的脉冲占空比需要为第一钝化气体的0.01％-10％，从而达到更好的侧壁保护和避免堵孔的平衡。
进一步的，在本实施例中，所述刻蚀气体采用恒定流速通入反应室内，以实现对基片100堆叠层的均匀刻蚀。当然，所述刻蚀气体的输送方式不仅限于上述，其还可以采用其他方式进行输送。示例地，在其他实施例中，为平衡刻蚀气体的刻蚀效果与钝化气体的侧壁保护效果，所述刻蚀气体采用脉冲方式通入，其单位周期内包含低脉冲强度阶段和高脉冲强度阶段，即所述刻蚀气体不会一直高强度地通入反应室内，避免对凹陷结构130侧壁的过度刻蚀。可选的，刻蚀气体采用低脉冲强度阶段方式输入时，钝化气体的脉冲输入量较少，刻蚀气体采用高脉冲强度阶段方式输入时，钝化气体的脉冲输入量较多。优选地，单位时间内，所述刻蚀气体的高脉冲强度阶段的时间起点与所述第一钝化气体的脉冲时间起点相同，即处理室内刻蚀气体的含量增长过程伴随着钝化气体的第一钝化气体的含量增长过程，刻蚀过程的主过程与侧壁保护的主过程同时存在，既实现了对基片100堆叠层的持续刻蚀，又不至于因反应室内刻蚀气体含量过多导致对凹陷结构130侧壁的过度刻蚀，实现了刻蚀过程和侧壁保护过程的动态平衡。
需要说明的是，本发明的基片100刻蚀方法不仅适用于上述低温处理过程，其还同样适用于常温状态(25℃左右)下的基片处理过程中。示例的，在另一实施例中，基片100的处理温度与本实施例有所区别，在该实施例中，所述基片100在常温状态(25℃左右)下实施工艺过程。
与本实施例不同的是，在该实施例中，刻蚀气体除了可以包含C1类气体，其还可以包含C4类气体。当采用C1类气体作为刻蚀气体时，相对于低温状态下，常温状态下的C1气体对材料吸附性稍有降低，不会造成刻蚀气体对基片100的凹陷结构130的过度刻蚀。另一方面，当采用C4类气体作为刻蚀气体时，相对于C1类气体，C4类气体的吸附性显著增强，有助于实现刻蚀过程与侧壁保护过程的调控。可选的，常温状态下，采用C4类气体作为刻蚀气体，所得的凹陷结构130的深宽比大于或等于40。
综上所述，本发明的一种基片100的刻蚀方法及其半导体器件中，该方法包含如下步骤：将基片100传送至处理室中；向所述处理室中通入刻蚀气体和钝化气体对基片100进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片100上刻蚀出凹陷结构130；所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构130的侧壁上形成刻蚀保护区170，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。该方法将含碳的氟化气体作为刻蚀气体，通过含氟自由基可实现对基片100的有效快速刻蚀，并将卤素单质气体、卤化氢气体或二者的结合作为第一钝化气体以及重金属掺杂剂气体作为第二钝化气体共同作为钝化气体组合，以达到适宜凹陷结构130刻蚀的侧壁沉积速度和程度。该方法通过含碳自由基协同卤素单质和/或卤化氢气体、重金属掺杂剂在凹陷结构130的侧壁上形成刻蚀保护区170，以避免刻蚀气体对基片100进行刻蚀时造成凹陷结构130侧壁的差异化扩展，进一步保证凹陷结构130侧壁的平整性，为后续基片100加工提供良好的基础，有助于提高基片100加工的良品率。同时，该方法还控制第二钝化气体的气体总量少于第一钝化气体的气体总量，以在保护侧壁的同时，不会由于自身聚集到最后深孔阻碍，进一步保证了凹陷结构130处理进程的正常进行。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (24)

1.一种基片的刻蚀方法，其特征在于，包含如下步骤：
将基片传送至处理室中；
向所述处理室中通入刻蚀气体和钝化气体对基片进行处理，所述刻蚀气体包括一种或多种含碳的氟化气体以在所述基片上刻蚀出凹陷结构；
所述钝化气体包括第一钝化气体和第二钝化气体，用于在所述凹陷结构的侧壁上形成刻蚀保护区，所述第一钝化气体包括卤素单质和/或卤化氢气体，所述第二钝化气体包括气化的重金属掺杂剂；
在所述钝化气体处理过程中，所述处理室内第二钝化气体的气体总量小于第一钝化气体的气体总量。
2.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述第一钝化气体包含HBr、HI、Br2、I2中的一种或多种。
3.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述气化的重金属掺杂剂包含WF6、WOF2Cl2、WOCl4、WOF4、WO2F2、WO2Cl2、MoF6、MoCl2F2、SnH4、ReF6、PbH4、Ni(CO)4、GeH4、GeF4、AsH3、AsCl3、SbB3、SbCl3、SeF6、Se2Cl2、TiCl4、TaF5中的一种或多种。
4.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述刻蚀气体包含CxFy、CxHyFz中的一种或多种，其中x大于等于1，y大于等于1，z大于等于1，且x、y、z均为正整数。
5.如权利要求1所述的基片的刻蚀方法，其特征在于，
处理过程中，所述刻蚀气体持续通入；
和/或，所述钝化气体采用脉冲方式通入。
6.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述钝化气体采用脉冲通入，所述第一钝化气体与第二钝化气体的脉冲相位差在0-1个周期内。
7.如权利要求6所述的基片的刻蚀方法，其特征在于，
所述第一钝化气体的脉冲频率大于第二钝化气体的脉冲频率；
和/或，所述第一钝化气体的单脉冲通入持续时间长于第二钝化气体的单脉冲通入持续时间；
和/或，单位时间内所述第一钝化气体的脉冲强度高于第二钝化气体的脉冲强度。
8.如权利要求6所述的基片的刻蚀方法，其特征在于，
所述第二钝化气体的脉冲占空比小于或等于第一钝化气体的脉冲占空比。
9.如权利要求6所述的基片的刻蚀方法，其特征在于，
所述第二钝化气体的脉冲周期为第一钝化气体的脉冲周期的n倍，其中n为正整数。
10.如权利要求6所述的基片的刻蚀方法，其特征在于，
所述第二钝化气体的脉冲振幅为第一钝化气体的脉冲振幅的1％-10％。
11.如权利要求6所述的基片的刻蚀方法，其特征在于，
所述刻蚀气体采用脉冲通入，其单位周期内包含低脉冲强度阶段和高脉冲强度阶段。
12.如权利要求11所述的基片的刻蚀方法，其特征在于，
单位时间内，所述刻蚀气体的高脉冲强度阶段的时间起点与所述第一钝化气体的脉冲时间起点相同。
13.如权利要求1所述的基片的刻蚀方法，其特征在于，
在第二钝化气体的周期内：
所述处理室内第二钝化气体的气体总量为第一钝化气体的气体总量的1％-10％；
和/或，所述第一钝化气体的气体总量为刻蚀气体的气体总量的1％-10％；
和/或，所述第二钝化气体的气体总量为刻蚀气体的气体总量的0.1％-1％。
14.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述第一钝化气体的流量范围为0-500sccm；
和/或，第二钝化气体的流量范围为0-30sccm；
和/或，所述刻蚀气体的流量范围为0-1000sccm。
15.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述基片的处理温度小于或等于-20℃。
16.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述基片的处理温度为-60℃。
17.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述基片的处理温度小于或等于25℃。
18.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述凹陷结构的深宽比大于或等于40。
19.如权利要求1所述的基片的刻蚀方法，其特征在于，
所述凹陷结构的深宽比大于或等于50。
20.一种基片的刻蚀方法，其特征在于，包含如下步骤：
将基片传送至处理室中；
向所述处理室中通入刻蚀气体和钝化气体对基片进行处理以生成凹陷结构，所述基片的处理温度小于或等于-20℃，所述刻蚀气体包括含F的一个C的气体以对基片进行刻蚀处理，所述钝化气体包括第一钝化气体HBr气体和第二钝化气体WF6气体以在所述凹陷结构的侧壁上形成刻蚀保护区。
21.如权利要求20所述的基片的刻蚀方法，其特征在于，
所述凹陷结构的深宽比大于或等于50。
22.如权利要求20所述的基片的刻蚀方法，其特征在于，
处理过程中，所述刻蚀气体持续通入。
23.如权利要求20所述的基片的刻蚀方法，其特征在于，
所述钝化气体采用脉冲方式通入，其中HBr气体的占空比为WF6气体的占空比的两倍。
24.一种半导体器件，其特征在于，包含：
基片；
所述基片上交替设置有不同材料的堆叠层，所述堆叠层包括氮化硅层和氧化硅层；
所述堆叠层中设置有采用如权利要求1～23任一项所述的基片的刻蚀方法制备的凹陷结构。
CN202211197076.9A 2022-09-29 2022-09-29 一种基片的刻蚀方法及其半导体器件 Pending CN117810077A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211197076.9A CN117810077A (zh) 2022-09-29 2022-09-29 一种基片的刻蚀方法及其半导体器件
PCT/CN2023/115816 WO2024066885A1 (zh) 2022-09-29 2023-08-30 一种基片的刻蚀方法及其半导体器件
KR1020257009185A KR20250053905A (ko) 2022-09-29 2023-08-30 기판의 에칭 방법 및 이의 반도체 소자
TW112132827A TWI888905B (zh) 2022-09-29 2023-08-30 基片的蝕刻方法及其半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211197076.9A CN117810077A (zh) 2022-09-29 2022-09-29 一种基片的刻蚀方法及其半导体器件

Publications (1)

Publication Number Publication Date
CN117810077A true CN117810077A (zh) 2024-04-02

Family

ID=90433986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211197076.9A Pending CN117810077A (zh) 2022-09-29 2022-09-29 一种基片的刻蚀方法及其半导体器件

Country Status (4)

Country Link
KR (1) KR20250053905A (zh)
CN (1) CN117810077A (zh)
TW (1) TWI888905B (zh)
WO (1) WO2024066885A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119061471A (zh) * 2024-11-01 2024-12-03 中微半导体(上海)有限公司 一种用于外延预清洁腔室的预处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921725B2 (en) * 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
CN118263107A (zh) * 2018-03-16 2024-06-28 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
US11380781B2 (en) * 2019-12-17 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Contact and via structures for semiconductor devices
JP2023542898A (ja) * 2020-09-18 2023-10-12 ラム リサーチ コーポレーション プラズマエッチングのためのパッシベーション化学物質

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119061471A (zh) * 2024-11-01 2024-12-03 中微半导体(上海)有限公司 一种用于外延预清洁腔室的预处理方法

Also Published As

Publication number Publication date
TW202414553A (zh) 2024-04-01
TWI888905B (zh) 2025-07-01
WO2024066885A1 (zh) 2024-04-04
KR20250053905A (ko) 2025-04-22

Similar Documents

Publication Publication Date Title
TWI791627B (zh) 半導體結構與裝置及其形成方法
US10535654B2 (en) Cut metal gate with slanted sidewalls
US7517804B2 (en) Selective etch chemistries for forming high aspect ratio features and associated structures
TWI672740B (zh) 用於圖案化的遮罩蝕刻
US6844259B2 (en) Method for forming contact plug in semiconductor device
US4726879A (en) RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US5935877A (en) Etch process for forming contacts over titanium silicide
KR100948093B1 (ko) 반도체 소자 및 그 제조 방법
US7297628B2 (en) Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
US20140349487A1 (en) Methods of Etching Trenches into Silicon of a Semiconductor Substrate, Methods of Forming Trench Isolation in Silicon of a Semiconductor Substrate, and Methods of Forming a Plurality of Diodes
TWI798328B (zh) 半導體結構與其製作方法
KR20000071774A (ko) 다층 구조의 실리콘 질화물 층에서 트렌치를 이방적으로에칭하는 프로세스 및 조성물과 금속 산화물 반도체 전계효과 트랜지스터를 형성하는 프로세스
CN107039447B (zh) 存储单元及其形成方法
US12183591B2 (en) Etching gas compositions, methods of forming micropatterns, and methods of manufacturing semiconductor device
TW202401823A (zh) 半導體裝置與其形成方法
CN117810077A (zh) 一种基片的刻蚀方法及其半导体器件
TWI793690B (zh) 半導體結構與其形成方法
US8125069B2 (en) Semiconductor device and etching apparatus
US7135396B1 (en) Method of making a semiconductor structure
TWI855770B (zh) 具有氣隙的半導體元件
TWI903682B (zh) 半導體裝置結構與其形成方法
CN115966467B (zh) 半导体结构及其制造方法
US20250232982A1 (en) Oxidation based atomic layer etching
TWI556304B (zh) 半導體元件及其製造方法
TW202310003A (zh) 半導體裝置的製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination