[go: up one dir, main page]

TWI888905B - 基片的蝕刻方法及其半導體元件 - Google Patents

基片的蝕刻方法及其半導體元件 Download PDF

Info

Publication number
TWI888905B
TWI888905B TW112132827A TW112132827A TWI888905B TW I888905 B TWI888905 B TW I888905B TW 112132827 A TW112132827 A TW 112132827A TW 112132827 A TW112132827 A TW 112132827A TW I888905 B TWI888905 B TW I888905B
Authority
TW
Taiwan
Prior art keywords
gas
etching
substrate
passivation
passivation gas
Prior art date
Application number
TW112132827A
Other languages
English (en)
Other versions
TW202414553A (zh
Inventor
張凱
徐偉娜
侯劍秋
吳紫陽
張一川
Original Assignee
大陸商中微半導體設備（上海）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備（上海）股份有限公司 filed Critical 大陸商中微半導體設備（上海）股份有限公司
Publication of TW202414553A publication Critical patent/TW202414553A/zh
Application granted granted Critical
Publication of TWI888905B publication Critical patent/TWI888905B/zh

Links

Classifications

    • H10P50/283—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P50/242—
    • H10P50/28—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

本發明公開了一種基片的蝕刻方法及其半導體元件，該方法包含如下步驟：將基片傳送至處理室中；向處理室中通入蝕刻氣體和鈍化氣體，蝕刻氣體包括一種或多種含碳的氟化氣體以在基片上蝕刻出凹陷結構；鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在凹陷結構的側壁上形成蝕刻保護區，第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑；在處理過程中，第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。其優點是：該方法通過含氟自由基可實現對基片的有效快速蝕刻，通過含碳自由基協同鈍化氣體在凹陷結構側壁上形成蝕刻保護區，以避免蝕刻氣體造成凹陷結構側壁的差異化擴展，進一步保證凹陷結構側壁的平整性。

Description

基片的蝕刻方法及其半導體元件
本發明涉及半導體領域，具體涉及一種基片的蝕刻方法及其半導體元件。
隨著半導體技術的蓬勃發展以及元件集成度的日益提高，晶片的尺寸越做越低，為了保證晶片的質量，對半導體的工藝要求也越來越嚴格。尺寸縮小是積體電路處理的發展驅動力之一，通過減小尺寸，能夠獲得成本效益和設備性能的同步提高。
在儲存元件方面，為了縮小尺寸並探索下一代儲存元件，提出了3D NAND快閃記憶體單元。3D NAND由多層堆疊形成，隨著元件集成度的日益提高，3D NAND的堆疊層數也隨之增加，作為字線和觸點的特徵區即凹陷結構的深度亦日益增加。目前3D NAND主流的堆疊層數為128層，其對應的凹陷結構具有很高的深寬比（HAR），高深寬比設計的凹陷結構可以突破平面上的容量限制，但也大大增加了蝕刻凹陷結構的困難程度，在工藝和設備方面均帶來了極大的挑戰。
目前主流的凹陷結構的蝕刻方法中多採用聚合能力強的工藝氣體在電容耦合電漿蝕刻裝置中對基片進行保護處理，它們可以很好地保護掩膜和凹陷結構的側壁，避免凹陷結構的臨界尺寸（CD）過度膨脹。但當凹陷結構的深寬比高於50時，由於累積效應，工藝氣體或其生成的聚合物副產物很容易發生聚集導致掩膜閉合或凹陷結構堵塞。為了進行各向異性蝕刻，需要施加較高的偏置功率，導致整個工藝過程的損耗增多，且難以保證凹陷結構內部的蝕刻效果，凹陷結構內部仍存在不平整的問題。眾所周知，正常的一個基片從矽片到最後的封裝需要上千道工藝流程，多重工藝流程在處理過程中產生了不可避免的複雜性。基片上蝕刻的凹陷結構為多重工藝流程的基礎，凹陷結構的蝕刻質量對後續的自對準多重圖案元件的質量至關重要，但是現有的凹陷結構蝕刻方式並不能保證加工效果，可能會導致凹陷結構內壁不平整或過早閉合等問題，進而導致多重圖案元件的缺陷，降低產品的生產率，影響積體電路的產量與製備規模等。
本發明的目的在於提供一種基片的蝕刻方法及其半導體元件，該方法包含如下步驟：將基片傳送至處理室中；向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片上蝕刻出凹陷結構；所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構的側壁上形成蝕刻保護區，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑；在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。該方法將含碳的氟化氣體作為蝕刻氣體，通過含氟自由基可實現對基片的有效快速蝕刻，通過含碳自由基協同鹵素單質和/或鹵化氫氣體、重金屬摻雜劑在凹陷結構的側壁上形成蝕刻保護區，以避免蝕刻氣體對基片進行蝕刻時造成凹陷結構側壁的差異化擴展，進一步保證凹陷結構側壁的平整性，為後續基片加工提供良好的基礎，有助於提高基片加工的良品率。同時，該方法還控制第二鈍化氣體的氣體總量少於第一鈍化氣體的氣體總量，以在保護側壁的同時，不會由於自身聚集到最後深孔阻礙，進一步保證了凹陷結構處理進程的正常進行。
為了達到上述目的，本發明通過以下技術方案實現： 一種基片的蝕刻方法，包含如下步驟： 將基片傳送至處理室中； 向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片上蝕刻出凹陷結構； 所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構的側壁上形成蝕刻保護區，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑； 在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。
可選地，所述第一鈍化氣體包含HBr、HI、Br 2、I 2中的一種或多種。
可選地，所述氣化的重金屬摻雜劑包含WF 6、WOF 2Cl 2、WOCl 4、WOF 4、WO 2F 2、WO 2Cl 2、MoF 6、MoCl 2F 2、SnH 4、ReF 6、PbH 4、Ni(CO) 4、GeH 4、GeF 4、AsH 3、AsCl 3、SbB 3、SbCl 3、SeF 6、Se 2Cl 2、TiCl 4、TaF 5中的一種或多種。
可選地，所述蝕刻氣體包含C xF y、C xH yF z中的一種或多種，其中x大於等於1，y大於等於1，z大於等於1，且x、y、z均為正整數。
可選地，處理過程中，所述蝕刻氣體持續通入； 和/或，所述鈍化氣體採用脈衝方式通入。
可選地，所述鈍化氣體採用脈衝通入，所述第一鈍化氣體與第二鈍化氣體的脈衝相位差在0-1個週期內。
可選地，所述第一鈍化氣體的脈衝頻率大於第二鈍化氣體的脈衝頻率； 和/或，所述第一鈍化氣體的單脈衝通入持續時間長於第二鈍化氣體的單脈衝通入持續時間； 和/或，單位時間內所述第一鈍化氣體的脈衝強度高於第二鈍化氣體的脈衝強度。
可選地，所述第二鈍化氣體的脈衝占空比小於或等於第一鈍化氣體的脈衝占空比。
可選地，所述第二鈍化氣體的脈衝週期為第一鈍化氣體的脈衝週期的n倍，其中n為正整數。
可選地，所述第二鈍化氣體的脈衝振幅為第一鈍化氣體的脈衝振幅的1%-10%。
可選地，所述蝕刻氣體採用脈衝通入，其單位週期內包含低脈衝強度階段和高脈衝強度階段。
可選地，單位時間內，所述蝕刻氣體的高脈衝強度階段的時間起點與所述第一鈍化氣體的脈衝時間起點相同。
可選地，在第二鈍化氣體的週期內： 所述處理室內第二鈍化氣體的氣體總量為第一鈍化氣體的氣體總量的1% - 10%； 和/或，所述第一鈍化氣體的氣體總量為蝕刻氣體的氣體總量的1% - 10%； 和/或，所述第二鈍化氣體的氣體總量為蝕刻氣體的氣體總量的0.1% - 1%。
可選地，所述第一鈍化氣體的流量範圍為0-500 sccm； 和/或，第二鈍化氣體的流量範圍為0-30 sccm； 和/或，所述蝕刻氣體的流量範圍為0-1000 sccm。
可選地，所述基片的處理溫度小於或等於-20℃。
可選地，所述基片的處理溫度為-60℃。
可選地，所述基片的處理溫度小於或等於25℃。
可選地，所述凹陷結構的深寬比大於或等於40。
可選地，所述凹陷結構的深寬比大於或等於50。
進一步地，本發明還公開了一種基片的蝕刻方法，包含如下步驟： 將基片傳送至處理室中； 向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理以生成凹陷結構，所述基片的處理溫度小於或等於-20℃，所述蝕刻氣體包括含F的一個C的氣體以對基片進行蝕刻處理，所述鈍化氣體包括第一鈍化氣體HBr氣體和第二鈍化氣體WF6氣體以在所述凹陷結構的側壁上形成蝕刻保護區。
可選地，所述凹陷結構的深寬比大於或等於50。
可選地，處理過程中，所述蝕刻氣體持續通入。
可選地，所述鈍化氣體採用脈衝方式通入，其中HBr氣體的占空比為WF6氣體的占空比的兩倍。
進一步地，本發明還公開了一種半導體元件，包含： 基片； 所述基片上交替設置有不同材料的堆疊層，所述堆疊層包括氮化矽層和氧化矽層； 所述堆疊層中設置有採用如上述任一項所述的基片的蝕刻方法製備的凹陷結構。
本發明與習知技術相比具有以下優點： 本發明的一種基片的蝕刻方法及其半導體元件中，該方法包含如下步驟：將基片傳送至處理室中；向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片上蝕刻出凹陷結構；所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構的側壁上形成蝕刻保護區，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑；在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。該方法將含碳的氟化氣體作為蝕刻氣體，通過含氟自由基可實現對基片的有效快速蝕刻，通過含碳自由基協同鹵素單質和/或鹵化氫氣體、重金屬摻雜劑在凹陷結構的側壁上形成蝕刻保護區，以避免蝕刻氣體對基片進行蝕刻時造成凹陷結構側壁的差異化擴展，進一步保證凹陷結構側壁的平整性，為後續基片加工提供良好的基礎，有助於提高基片加工的良品率。同時，該方法還控制第二鈍化氣體的氣體總量少於第一鈍化氣體的氣體總量，以在保護側壁的同時，不會由於自身聚集到最後深孔阻礙，進一步保證了凹陷結構處理進程的正常進行。
為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，所屬技術領域中具有通常知識者在沒有做出進步性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
需要說明的是，在本文中，術語「包括」、「包含」、「具有」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設備所固有的要素。在沒有更多限制的情況下，由語句「包括……」或「包含……」限定的要素，並不排除在包括所述要素的過程、方法、物品或者終端設備中還存在另外的要素。
需說明的是，圖式均採用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發明實施例的目的。
如圖1A所示，為本發明的一種半導體元件部分示意圖，所述半導體元件包含基片100，所述基片100包括在其上交替設置有包含不同材料的堆疊層，所述堆疊層包括第一材料層110和第二材料層120，所述堆疊層中設置有採用基片100蝕刻方法製備的凹陷結構130（請參見圖1D）。在蝕刻過程中，將圖案化的掩膜140覆蓋於所述基片100的堆疊層上，掩膜140的開口141位置形成相應的目標圖案，通過對堆疊層的蝕刻處理最後形成與掩膜140圖案對應圖案的凹陷結構130，以便後續的自對準多重圖案化元件的製備。在本實施例中，所述第一材料層110和第二材料層120分別為氮化矽層（SiN）和氧化矽層（SiO 2）。當然，所述第一材料層110和第二材料層120的材料類型不僅限於上述，本發明對此不加以限制，示例地，在另一實施例中，所述第一材料層110和第二材料層120分別為氮化矽層和多晶矽層（Si）。進一步的，本發明對所述基片100的堆疊層的數量不做限制，堆疊層數越多，該元件集成度越高。可選的，所述掩膜140由無定形碳所製備，當然，其也可採用其他材料製備，本發明對此不加以限制。
由前述可知，凹陷結構130的蝕刻質量對後續的自對準多重圖案化元件的製備至關重要，且隨著半導體節點的發展，對高深寬比凹陷結構130的加工工藝要求越來越高。如圖1B所示，當蝕刻逐漸深入時，因為電漿中的粒子在掩膜140的開口141側壁或凹陷結構130的側壁反射而改變運行軌跡，進而導致在堆疊層的凹陷結構130的側壁造成過度蝕刻形成弓形缺陷150，弓形缺陷150會使其周圍的堆疊層過薄，當在凹陷結構130中填充導電層時，容易造成相鄰導電層之間的短路或擊穿，所以弓形缺陷150即意味著該處的元件不穩定。
如圖1C所示，對於弓形缺陷150，可以使用一種鈍化氣體在凹陷結構130的側壁形成保護層160，但是在高深寬比蝕刻工藝中，蝕刻時間較長，保護層160會在掩膜140的開口141或凹陷結構130上部堆積進而封閉開口141或凹陷結構130的頂部開口，阻礙蝕刻的向下進行。
基於此，本發明提出了一種基片100的蝕刻方法，該方法可避免蝕刻過程中凹陷結構130的內壁發生不期望的變形，有助於生成標準化的高深寬比的凹陷結構130。經試驗驗證，採用本發明的基片100處理方法，所得的凹陷結構130的深寬比在大於或等於50的情況下，仍可以保持所需的準直性。需要說明的是，本發明的方法不僅限於生成高深寬比的凹陷結構130，在低深寬比凹陷結構130的生產需求中，該方法同樣可滿足工藝需求。
如圖2所示，該方法包含如下步驟：將基片100傳送至處理室中；向所述處理室中通入蝕刻氣體和鈍化氣體對基片100進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片100上蝕刻出凹陷結構130；所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構130的側壁上形成蝕刻保護區170，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑，在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。
在本發明中，將含碳的氟化氣體作為蝕刻凹陷結構130的主要氣體，並且通過鹵素單質氣體、鹵化氫氣體或二者的結合作為第一鈍化氣體以及重金屬摻雜劑氣體作為第二鈍化氣體共同作為鈍化氣體組合，以達到適宜凹陷結構130蝕刻的側壁沉積速度和程度。其中，碳氟自由基/含碳自由基協同鹵素單質和/或鹵化氫氣體、重金屬摻雜劑的側壁保護進程，第一鈍化氣體與蝕刻氣體電漿化後的碳氟基團反應在掩膜140的開口141和堆疊層的凹陷結構130形成的深孔的側壁上形成較穩定的保護層，第二鈍化氣體在側壁保護的過程中對已有的側壁保護層（由第一鈍化氣體形成）進行摻雜實現化學穩定化以增強其化學穩定性，進而使該區域形成蝕刻保護區，該蝕刻保護區在蝕刻過程中能夠更有效的抵抗散射的粒子帶來的侵蝕，以避免蝕刻氣體對基片100進行蝕刻時造成凹陷結構130側壁的差異化擴展，進一步保證凹陷結構130側壁的平整性，為後續基片100加工提供良好的基礎，有助於提高基片100加工的良品率。進一步的，側壁保護膜在被重金屬摻雜劑穩定化後，在後續的蝕刻過程中會一直保留在掩膜140的開口141側壁和/或凹陷結構130的側壁上，過量的重金屬摻雜劑會造成深孔蝕刻保護區保護膜的累積與增厚，增加了收孔甚至堵孔的風險，因此，本發明還控制第二鈍化氣體的氣體總量少於第一鈍化氣體的氣體總量，既可以保持既有的側壁保護效果，又不至於堵塞深孔阻礙蝕刻進程。
可選的，所述第一鈍化氣體包含溴化氫（HBr）、碘化氫（HI）、溴單質（Br 2）、碘單質（I 2）中的一種或多種。進一步的，所述第二鈍化氣體中的重金屬摻雜劑指含有重金屬的鹵化物、重金屬的鹵氧化物、重金屬的氫化物、重金屬的羥基化物中的至少一種。可選的，所述氣化的重金屬摻雜劑包含六氟化鎢（WF 6）、二氯二氟氧化鎢（WOF 2Cl 2）、四氯氧化鎢（WOCl 4）、四氟氧化鎢（WOF 4）、二氟二氧化鎢（WO 2F 2）、二氯二氧化鎢（WO 2Cl 2）、六氟化鉬（MoF 6）、二氟二氯化鉬（MoCl 2F 2）、四氫化錫（SnH 4）、六氟化錸（ReF 6）、四氫化鉛（PbH 4）、四羰基合鎳（Ni(CO) 4）、四氫化鍺（GeH 4）、四氟化鍺（GeF 4）、砷化氫（AsH 3）、氯化砷（AsCl 3）、硼化銻（SbB 3）、氯化銻（SbCl 3）、六氟化硒（SeF 6）、氯化錫（Se 2Cl 2）、氯化鈦（TiCl 4）、氟化鉭（TaF 5）中的一種或多種。如圖1D所示，第一鈍化氣體和第二鈍化氣體協同作用，在經蝕刻氣體處理的凹陷結構130的側壁上形成蝕刻保護區170，避免後續蝕刻氣體對該部位的堆疊層進行深度蝕刻，使蝕刻保護區170的蝕刻速率遠低於下方堆疊區的蝕刻速率，不會造成凹陷結構130的側壁生成彎曲輪廓（尤其是凹陷結構130的頂部側壁），並且使蝕刻保護區170的沉積速率和蝕刻速率維持合適的平衡防止深孔堵塞，有助於保證凹陷結構130側壁形狀的平整性和準直性。需要說明的是，所述第一鈍化氣體和第二鈍化氣體的組分類型不僅限於上述，根據實際工藝需求和設備條件，第一鈍化氣體和第二鈍化氣體還可以為其他材料氣體，只要可協同實現對凹陷結構130側壁的蝕刻保護即可，本發明對此不加以限制。
進一步的，所述蝕刻氣體包含C xF y、C xH yF z中的一種或多種，其中x大於等於1，y大於等於1，z大於等於1，且x、y、z均為正整數。示例地，所述蝕刻氣體為八氟丙烷（C 3F 8）、八氟環丁烷（C 4F 8）、全氟丁二烯（C 4F 6）、二氟甲烷（CH 2F 2）、甲基氟（CH 3F）、三氟甲烷（CHF 3）、四氟化碳（CF 4）、八氟環戊烯（C 5F 8）、六氟苯（C 6F 6）中的一種或多種。當然，所述蝕刻氣體的種類不僅限於上述，本發明對其種類不做限制，只要可實現對基片100的堆疊層的蝕刻即可。例如在其他實施例中，所述蝕刻氣體不僅包含上述蝕刻化學物質，其還包含氧化劑和/或惰性氣體，可選的，所述氧化劑為氧氣（O 2）、臭氧（O 3）、一氧化碳（CO）、羰基硫（COS）、三氟化氮（NF 3）中的一種或多種。
可選的，當使用的第一鈍化氣體為所述HBr時，其流量範圍為0-500 sccm；和/或，當使用的第二鈍化氣體為WF 6時，其流量範圍為0-30 sccm；和/或，使用的蝕刻氣體為CF 4的流量範圍為0-1000 sccm，和/或，CHF 3的流量範圍為0-1000 sccm，CH 2F 2的流量範圍為0-1000 sccm，和/或，O 2的流量範圍為0-200 sccm。當然，所述第一鈍化氣體/第二鈍化氣體以及蝕刻氣體的流量範圍不僅限於上述，其還可以為其他資料範圍，本發明對此不加以限制。示例地，所述第一鈍化氣體和第二鈍化氣體為熔沸點更高的氣體，其相應的氣體流量範圍可相應減小。
在本實施例中，所述基片100的蝕刻處理過程處於低溫環境中，使第一鈍化氣體和第二鈍化氣體更容易在蝕刻保護區170形成鈍化保護。可選的，所述基片100的處理溫度小於或等於-20℃。在本實施例中，所述基片100的處理溫度為-60℃，對基片100進行蝕刻的蝕刻氣體為含F的C1類氣體，即化學式為含有一個C的含F氣體。在低溫條件下，C1類氣體仍可保持氣相狀態，無需額外的處理設備對蝕刻氣體進行氣化操作，簡化了工藝流程且降低了對工藝設備的需求。當然，所述蝕刻氣體不僅限於上述C1類輕碳物質，在其他實施例中，還可以為其他重碳物質，對應的，可設置氣化設備對其進行氣化處理，以實現對基片100的堆疊層的蝕刻。進一步的，在本實施例中，所述鈍化氣體的第一鈍化氣體為HBr氣體，其第二鈍化氣體為WF 6氣體，兩種鈍化氣體協同作用以在所述凹陷結構130和開口141形成的深孔的側壁上形成蝕刻保護區170。在本實施例中，通過HBr和WF 6的協同作用，在深孔的側壁上生成聚合副產物（如W xO yF z、Si xO yW z、Si xO yBr z等），以保護該位置免受後續蝕刻氣體的蝕刻，進而保證該側壁位置處的平整性和準直性。同時，當溫度低於-20℃時，隨著溫度的降低，工藝氣體具有更高的表面吸附係數，使用Cl類氣體為蝕刻氣體，可以表現出更高的蝕刻速率（ER）、更高的對掩膜140和堆疊層的蝕刻選擇性（掩膜140選擇性）以及在相對較低的功率下，掩膜140或凹陷結構130封閉的風險更低。另一方面，由於第一鈍化氣體與蝕刻氣體電漿化後的碳氟基團反應形成側壁保護層的主要部分，第二鈍化氣體電漿化後所含的重金屬元素又對保護層進行了摻雜，使保護層更加有效的抵抗蝕刻過程中散射粒子的侵蝕，加強了保護層的化學穩定性。第二鈍化氣體小於第一鈍化氣體的流量，可以避免鈍化氣體在低溫狀態下過分聚集導致掩膜140的開口141或凹陷結構130的開口過早封閉，通過調整第一鈍化氣體和第二鈍化氣體的脈衝頻率、脈衝幅值、相位差、占空比等參數，減小工藝過程中第二鈍化氣體的氣體總量，進而實現對凹陷結構130頂部臨界尺寸的精確調控。
進一步的，在本實施例中，基片100處理過程中，所述蝕刻氣體持續通入，即蝕刻反應始終存在。鈍化氣體在凹陷結構130的側壁上形成蝕刻保護區的過程中，蝕刻氣體也會將部分沉積的聚合物蝕刻掉，避免鈍化氣體的生成物的過分聚集，避免了掩膜140的開口141和凹陷結構130的過早封閉。由於氣體擴散的空間位阻效應，凹陷結構130頂部區域接觸到的鈍化氣體量和蝕刻氣體量最多，蝕刻氣體的持續通入可避免掩膜140的開口141和凹陷結構130頂部開口處由於鈍化氣體生成的聚合物的過分聚集造成過早封口，進一步使基片100的凹陷結構130蝕刻剖面具有良好的連續性，有助於保證凹陷結構130側壁的平滑性和準直性。同時，在此過程中，蝕刻氣體相關功率模組始終處於開啟狀態，工藝過程中的工藝參數（如射頻功率、氣體種類、氣壓等）的調整非常方便，射頻可以很快達到匹配狀態，有助於提高工藝性能。
在本實施例中，兩種鈍化氣體採用脈衝方式通入，即HBr和WF 6分別以脈衝方式進入處理室內。在本實施例中，所述鈍化氣體的總含量遠小於蝕刻氣體的總含量，在保證蝕刻效率的同時，利用微量的鈍化氣體即可實現對凹陷結構130的側壁保護。
當使用脈衝輸氣方式時，任意的一種蝕刻氣體、第一鈍化氣體或第二鈍化氣體的氣體總量滿足如下公式：
氣體總量=時間×占空比×氣體流量
其中，時間通常選擇某一氣體的週期，鈍化氣體的氣體總量對側壁保護膜的厚度有直接影響，通過調整兩種鈍化氣體的相位差、週期、占空比以及氣體流量可以影響在相同時間內，處理室內第一鈍化氣體和第二鈍化氣體的相對氣體總量。可選的，在將時間選為第二鈍化氣體的單位週期時，如圖3所示，第一鈍化氣體和第二鈍化氣體遠少於蝕刻氣體，在一些實施例中，所述鈍化氣體的第一鈍化氣體的氣體總量為蝕刻氣體氣體總量的1% - 10%，所述第二鈍化氣體的氣體總量為蝕刻氣體氣體總量的0.1% - 1%。當然，所述第一鈍化氣體和第二鈍化氣體與蝕刻氣體的流量比例百分比不僅限於上述，根據實際工藝需求，其還可以為其他數值範圍。
在本實施例中，所述處理室內第二鈍化氣體的流量比例小於第一鈍化氣體的流量比例。可選的，所述處理室內第二鈍化氣體的氣體總量為第一鈍化氣體的氣體總量的1% - 10%，第二鈍化氣體相比第一鈍化氣體更容易在側壁沉積，通過該氣體總量比例，更能獲得滿足需要的凹陷結構130的開口程度，使蝕刻保護區170的鈍化速度和蝕刻速度維持平衡，既起到保護作用，又不至於封閉凹陷結構130開口，同時還能方便地控制小流量氣體傳輸的精準度，降低控制難度。所述第一鈍化氣體與第二鈍化氣體的脈衝週期可以同步，也可以不同步，即第一鈍化氣體和第二鈍化氣體的脈衝相位差在0-1個週期內，兩種鈍化氣體可以採用開-關-開-關的脈衝模式，也可以採用高流量-低流量-高流量-低流量的脈衝模式。為了實現兩種鈍化氣體在一段時間內組分含量如上文所述，可選的，所述第一鈍化氣體的脈衝頻率大於第二鈍化氣體的脈衝頻率；和/或，所述第一鈍化氣體的單脈衝通入持續時間長於第二鈍化氣體的單脈衝通入持續時間；和/或，單位時間內所述第一鈍化氣體的脈衝強度即脈衝流量高於第二鈍化氣體的脈衝強度。在一些實施例中，當第一鈍化氣體為HBr，第二鈍化氣體為WF 6時，處理室內脈衝式通入HBr氣體的占空比為WF 6氣體的占空比的n倍，其中n為正整數，示例地，n=2。在同一時間段內，例如以第二鈍化氣體的一循環週期為例，當第一鈍化氣體在低流量區間時，第二鈍化氣體在高流量區間，接著第二鈍化氣體在低流量區間時，第一鈍化氣體經歷兩個高流量區間和一個低流量區間。在基片100處理過程中，蝕刻氣體的蝕刻過程與鈍化氣體的側壁保護過程同時存在，以避免蝕刻氣體的過度蝕刻。
當然，所述第一鈍化氣體和第二鈍化氣體的工藝參數也可不採用上述，本發明對其不做限制。例如，在另一實施例中，所述第一鈍化氣體和第二鈍化氣體的單脈衝通入持續時間相同，第一鈍化氣體的脈衝振幅大於第二鈍化氣體的脈衝振幅（例如第二鈍化氣體的脈衝振幅為第一鈍化氣體的脈衝振幅的1%-10%）。進一步的，所述第一鈍化氣體與第二鈍化氣體的流量比例關係也不僅限於上述，例如，在其他實施例中，所述第一鈍化氣體和第二鈍化氣體的流量比例相同，以便對通入處理室內的鈍化氣體的精確調控，通過控制通入時間的不同實現對兩種氣體不同組分含量的調整。
下文通過具體實施例對上文描述的影響處理室內兩種鈍化氣體比例的因素進行調整，以實現第二鈍化氣體組分含量低於第一鈍化氣體的目的。
實施例一 如圖4A所示，在本實施例中，所述第一鈍化氣體的氣體流量最大值大於第二鈍化氣體的氣體流量最大值，所述第一鈍化氣體的脈衝週期長度為第二鈍化氣體的脈衝週期長度的二分之一，第一鈍化氣體的占空比是第二鈍化氣體的兩倍，此時，在將時間選為第二鈍化氣體的週期內，處理室內所述第二鈍化氣體的總量遠小於第一鈍化氣體總量。
實施例二 如圖4B所示，與上述實施例的區別在於，所述第一鈍化氣體與第二鈍化氣體的週期長度和占空比相同，兩種鈍化氣體交替以流量最大值通入，即第一鈍化氣體以脈衝流量最大值通入時，第二鈍化氣體以脈衝流量最小值通入，第一鈍化氣體以脈衝流量最小值通入時，第二鈍化氣體以脈衝流量最大值通入，其中最小值可以為零。儘管所述第一鈍化氣體的週期長度和占空比與第二鈍化氣體的週期長度和占空比相同，由於第一鈍化氣體的氣體流量高於第二鈍化氣體的氣體流量，因此，在工藝過程中，第一鈍化氣體的總量始終高於第二鈍化氣體的總量。
實施例三 如圖4C所示，與上述實施例的區別在於，所述第一鈍化氣體與第二鈍化氣體的單脈衝通斷存在相位差，即在同一週期內，既存在兩種鈍化氣體同時以脈衝流量最大值通入的時間段，也存在兩種鈍化氣體同時以脈衝流量最小值通入的時間段，先通入第一鈍化氣體以便其率先在反應室和凹陷結構130內擴散，進而再通入第二鈍化氣體與第一鈍化氣體協同作用，以保護凹陷結構130的側壁。
實施例四 如圖4D所示，與上述實施例的區別在於，第一鈍化氣體和第二鈍化氣體具有相同的脈衝頻率（週期）和占空比，兩類氣體的輸入總量取決於氣體流量，第二鈍化氣體的流量最大值要保持在第一鈍化氣體流量最大值的0.01%-10%，從而達到側壁保護和避免堵孔的平衡。
實施例五 如圖4E所示，與上述實施例的區別在於，第一鈍化氣體和第二鈍化氣體具有相同的脈衝頻率（週期）和脈衝最大流量，兩類氣體的輸入總量由脈衝占空比決定，第二鈍化氣體的脈衝占空比需要為第一鈍化氣體的0.01%-10%，從而達到更好的側壁保護和避免堵孔的平衡。
進一步的，在本實施例中，所述蝕刻氣體採用恆定流速通入反應室內，以實現對基片100堆疊層的均勻蝕刻。當然，所述蝕刻氣體的輸送方式不僅限於上述，其還可以採用其他方式進行輸送。示例地，在其他實施例中，為平衡蝕刻氣體的蝕刻效果與鈍化氣體的側壁保護效果，所述蝕刻氣體採用脈衝方式通入，其單位週期內包含低脈衝強度階段和高脈衝強度階段，即所述蝕刻氣體不會一直高強度地通入反應室內，避免對凹陷結構130側壁的過度蝕刻。可選的，蝕刻氣體採用低脈衝強度階段方式輸入時，鈍化氣體的脈衝輸入量較少，蝕刻氣體採用高脈衝強度階段方式輸入時，鈍化氣體的脈衝輸入量較多。優選地，單位時間內，所述蝕刻氣體的高脈衝強度階段的時間起點與所述第一鈍化氣體的脈衝時間起點相同，即處理室內蝕刻氣體的含量增長過程伴隨著鈍化氣體的第一鈍化氣體的含量增長過程，蝕刻過程的主過程與側壁保護的主過程同時存在，既實現了對基片100堆疊層的持續蝕刻，又不至於因反應室內蝕刻氣體含量過多導致對凹陷結構130側壁的過度蝕刻，實現了蝕刻過程和側壁保護過程的動態平衡。
需要說明的是，本發明的基片100蝕刻方法不僅適用於上述低溫處理過程，其還同樣適用於常溫狀態（25℃左右）下的基片處理過程中。示例的，在另一實施例中，基片100的處理溫度與本實施例有所區別，在該實施例中，所述基片100在常溫狀態（25℃左右）下實施工藝過程。
與本實施例不同的是，在該實施例中，蝕刻氣體除了可以包含C1類氣體，其還可以包含C4類氣體。當採用C1類氣體作為蝕刻氣體時，相對於低溫狀態下，常溫狀態下的C1氣體對材料吸附性稍有降低，不會造成蝕刻氣體對基片100的凹陷結構130的過度蝕刻。另一方面，當採用C4類氣體作為蝕刻氣體時，相對於C1類氣體，C4類氣體的吸附性顯著增強，有助於實現蝕刻過程與側壁保護過程的調控。可選的，常溫狀態下，採用C4類氣體作為蝕刻氣體，所得的凹陷結構130的深寬比大於或等於40。
綜上所述，本發明的一種基片100的蝕刻方法及其半導體元件中，該方法包含如下步驟：將基片100傳送至處理室中；向所述處理室中通入蝕刻氣體和鈍化氣體對基片100進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片100上蝕刻出凹陷結構130；所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構130的側壁上形成蝕刻保護區170，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑；在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。該方法將含碳的氟化氣體作為蝕刻氣體，通過含氟自由基可實現對基片100的有效快速蝕刻，並將鹵素單質氣體、鹵化氫氣體或二者的結合作為第一鈍化氣體以及重金屬摻雜劑氣體作為第二鈍化氣體共同作為鈍化氣體組合，以達到適宜凹陷結構130蝕刻的側壁沉積速度和程度。該方法通過含碳自由基協同鹵素單質和/或鹵化氫氣體、重金屬摻雜劑在凹陷結構130的側壁上形成蝕刻保護區170，以避免蝕刻氣體對基片100進行蝕刻時造成凹陷結構130側壁的差異化擴展，進一步保證凹陷結構130側壁的平整性，為後續基片100加工提供良好的基礎，有助於提高基片100加工的良品率。同時，該方法還控制第二鈍化氣體的氣體總量少於第一鈍化氣體的氣體總量，以在保護側壁的同時，不會由於自身聚集到最後深孔阻礙，進一步保證了凹陷結構130處理進程的正常進行。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域中具有通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的請求項來限定。
100:基片 110:第一材料層 120:第二材料層 130:凹陷結構 140:掩膜 141:開口 150:弓形缺陷 160:保護層 170:蝕刻保護區
圖1A為本發明的一種半導體元件局部示意圖； 圖1B-1D為本發明的一種半導體元件局部不同蝕刻條件示意圖； 圖2為本發明的一種基片的蝕刻方法示意圖； 圖3為蝕刻氣體和鈍化氣體流量示意圖； 圖4A-4E為本發明的第一鈍化氣體和第二鈍化氣體的不同通入方式組合。

Claims (24)

  1. 一種基片的蝕刻方法，其特徵在於，包含如下步驟： 將基片傳送至處理室中； 向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理，所述蝕刻氣體包括一種或多種含碳的氟化氣體以在所述基片上蝕刻出凹陷結構； 所述鈍化氣體包括第一鈍化氣體和第二鈍化氣體，用於在所述凹陷結構的側壁上形成蝕刻保護區，所述第一鈍化氣體包括鹵素單質和/或鹵化氫氣體，所述第二鈍化氣體包括氣化的重金屬摻雜劑，所述第一鈍化氣體與蝕刻氣體電漿化後的碳氟基團反應形成保護層，所述第二鈍化氣體對所述保護層進行摻雜形成所述蝕刻保護區； 在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體的氣體總量小於第一鈍化氣體的氣體總量。
  2. 如請求項1所述的基片的蝕刻方法，其中， 所述第一鈍化氣體包含HBr、HI、Br 2、及I 2中的一種或多種。
  3. 如請求項1所述的基片的蝕刻方法，其中， 所述氣化的重金屬摻雜劑包含WF 6、WOF 2Cl 2、WOCl 4、WOF 4、WO 2F 2、WO 2Cl 2、MoF 6、MoCl 2F 2、SnH 4、ReF 6、PbH 4、Ni(CO) 4、GeH 4、GeF 4、AsH 3、AsCl 3、SbB 3、SbCl 3、SeF 6、Se 2Cl 2、TiCl 4、及TaF 5中的一種或多種。
  4. 如請求項1所述的基片的蝕刻方法，其中， 所述蝕刻氣體包含C xF y及C xH yF z中的一種或多種，其中x大於等於1，y大於等於1，z大於等於1，且x、y及z均為正整數。
  5. 如請求項1所述的基片的蝕刻方法，其中， 處理過程中，所述蝕刻氣體持續通入； 和/或，所述鈍化氣體採用脈衝方式通入。
  6. 如請求項1所述的基片的蝕刻方法，其中， 所述鈍化氣體採用脈衝通入，所述第一鈍化氣體與第二鈍化氣體的脈衝相位差在0-1個週期內。
  7. 如請求項6所述的基片的蝕刻方法，其中， 所述第一鈍化氣體的脈衝頻率大於第二鈍化氣體的脈衝頻率； 和/或，所述第一鈍化氣體的單脈衝通入持續時間長於第二鈍化氣體的單脈衝通入持續時間； 和/或，單位時間內所述第一鈍化氣體的脈衝強度高於第二鈍化氣體的脈衝強度。
  8. 如請求項6所述的基片的蝕刻方法，其中， 所述第二鈍化氣體的脈衝占空比小於或等於第一鈍化氣體的脈衝占空比。
  9. 如請求項6所述的基片的蝕刻方法，其中， 所述第二鈍化氣體的脈衝週期為第一鈍化氣體的脈衝週期的n倍，其中n為正整數。
  10. 如請求項6所述的基片的蝕刻方法，其中， 所述第二鈍化氣體的脈衝振幅為第一鈍化氣體的脈衝振幅的1%-10%。
  11. 如請求項6所述的基片的蝕刻方法，其中， 所述蝕刻氣體採用脈衝通入，其單位週期內包含低脈衝強度階段和高脈衝強度階段。
  12. 如請求項11所述的基片的蝕刻方法，其中， 單位時間內，所述蝕刻氣體的高脈衝強度階段的時間起點與所述第一鈍化氣體的脈衝時間起點相同。
  13. 如請求項1所述的基片的蝕刻方法，其中， 在第二鈍化氣體的週期內： 所述處理室內第二鈍化氣體的氣體總量為第一鈍化氣體的氣體總量的1% - 10%； 和/或，所述第一鈍化氣體的氣體總量為蝕刻氣體的氣體總量的1% - 10%； 和/或，所述第二鈍化氣體的氣體總量為蝕刻氣體的氣體總量的0.1% - 1%。
  14. 如請求項1所述的基片的蝕刻方法，其中， 所述第一鈍化氣體的流量範圍為0-500 sccm； 和/或，第二鈍化氣體的流量範圍為0-30 sccm； 和/或，所述蝕刻氣體的流量範圍為0-1000 sccm。
  15. 如請求項1所述的基片的蝕刻方法，其中， 所述基片的處理溫度小於或等於-20℃。
  16. 如請求項1所述的基片的蝕刻方法，其中， 所述基片的處理溫度為-60℃。
  17. 如請求項1所述的基片的蝕刻方法，其中， 所述基片的處理溫度小於或等於25℃。
  18. 如請求項1所述的基片的蝕刻方法，其中， 所述凹陷結構的深寬比大於或等於40。
  19. 如請求項1所述的基片的蝕刻方法，其中， 所述凹陷結構的深寬比大於或等於50。
  20. 一種基片的蝕刻方法，其特徵在於，包含如下步驟： 將基片傳送至處理室中； 向所述處理室中通入蝕刻氣體和鈍化氣體對基片進行處理以生成凹陷結構，所述基片的處理溫度小於或等於-20℃，所述蝕刻氣體包括含F的一個C的氣體以對基片進行蝕刻處理，所述鈍化氣體包括第一鈍化氣體HBr氣體和第二鈍化氣體WF 6氣體以在所述凹陷結構的側壁上形成蝕刻保護區，其中，所述第一鈍化氣體HBr氣體與蝕刻氣體電漿化後的碳氟基團反應形成保護層，所述第二鈍化氣體WF 6氣體對所述保護層進行摻雜形成所述蝕刻保護區； 在所述鈍化氣體處理過程中，所述處理室內第二鈍化氣體WF 6氣體的氣體總量小於第一鈍化氣體HBr氣體的氣體總量。
  21. 如請求項20所述的基片的蝕刻方法，其中， 所述凹陷結構的深寬比大於或等於50。
  22. 如請求項20所述的基片的蝕刻方法，其中， 處理過程中，所述蝕刻氣體持續通入。
  23. 如請求項20所述的基片的蝕刻方法，其中， 所述鈍化氣體採用脈衝方式通入，其中HBr氣體的占空比為WF 6氣體的占空比的兩倍。
  24. 一種半導體元件，其特徵在於，包含： 基片； 所述基片上交替設置有不同材料的堆疊層，所述堆疊層包括氮化矽層和氧化矽層； 所述堆疊層中設置有採用如請求項1~23中任一項所述的基片的蝕刻方法製備的凹陷結構，所述凹陷結構的側壁上包含蝕刻保護區，其中，所述基片的蝕刻方法中，所述第一鈍化氣體與所述蝕刻氣體電漿化後的碳氟基團在所述凹陷結構的側壁上反應形成保護層，所述第二鈍化氣體對所述保護層進行摻雜形成所述蝕刻保護區。
TW112132827A 2022-09-29 2023-08-30 基片的蝕刻方法及其半導體元件 TWI888905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211197076.9A CN117810077A (zh) 2022-09-29 2022-09-29 一种基片的刻蚀方法及其半导体器件
CN2022111970769 2022-09-29

Publications (2)

Publication Number Publication Date
TW202414553A TW202414553A (zh) 2024-04-01
TWI888905B true TWI888905B (zh) 2025-07-01

Family

ID=90433986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112132827A TWI888905B (zh) 2022-09-29 2023-08-30 基片的蝕刻方法及其半導體元件

Country Status (4)

Country Link
KR (1) KR20250053905A (zh)
CN (1) CN117810077A (zh)
TW (1) TWI888905B (zh)
WO (1) WO2024066885A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119061471A (zh) * 2024-11-01 2024-12-03 中微半导体(上海)有限公司 一种用于外延预清洁腔室的预处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050032388A1 (en) * 2001-06-28 2005-02-10 Micron Technology, Inc. Etching of high aspect ration structures
TWI760555B (zh) * 2017-09-04 2022-04-11 日商東京威力科創股份有限公司 蝕刻方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
CN118263107A (zh) * 2018-03-16 2024-06-28 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
US11380781B2 (en) * 2019-12-17 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Contact and via structures for semiconductor devices
JP2023542898A (ja) * 2020-09-18 2023-10-12 ラム リサーチ コーポレーション プラズマエッチングのためのパッシベーション化学物質

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050032388A1 (en) * 2001-06-28 2005-02-10 Micron Technology, Inc. Etching of high aspect ration structures
TWI760555B (zh) * 2017-09-04 2022-04-11 日商東京威力科創股份有限公司 蝕刻方法

Also Published As

Publication number Publication date
TW202414553A (zh) 2024-04-01
CN117810077A (zh) 2024-04-02
WO2024066885A1 (zh) 2024-04-04
KR20250053905A (ko) 2025-04-22

Similar Documents

Publication Publication Date Title
US8088691B2 (en) Selective etch chemistries for forming high aspect ratio features and associated structures
KR101158205B1 (ko) 고종횡비 콘택트를 에칭하는 방법
US7291550B2 (en) Method to form a contact hole
US5935877A (en) Etch process for forming contacts over titanium silicide
US5906950A (en) Selective etch process
CN107278324A (zh) 用于图案化的掩模蚀刻
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
TWI888905B (zh) 基片的蝕刻方法及其半導體元件
US7029992B2 (en) Low oxygen content photoresist stripping process for low dielectric constant materials
TW202030875A (zh) 用於處理晶片、製造儲存結構以及處理3d-nand結構的方法
CN105336662B (zh) 半导体结构的形成方法
CN105826245A (zh) 半导体结构的形成方法
KR100464430B1 (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
CN114121644A (zh) 一种碳化硅沟槽结构及其制造方法和半导体器件
US8125069B2 (en) Semiconductor device and etching apparatus
JPH10189594A (ja) 半導体素子の金属配線形成方法
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
CN102097359B (zh) 接触孔的刻蚀方法
KR100777925B1 (ko) 금속 배선 형성 방법
KR100766274B1 (ko) 금속 배선 형성 방법
KR100259069B1 (ko) 반도체 소자의 다층막 식각방법
CN121398583A (zh) 金属互连结构、其制备方法以及半导体器件
TW202543978A (zh) 氫氟碳化合物及其在積體電路製造方法的用途
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2762972B2 (ja) 半導体装置の製造方法