[go: up one dir, main page]

CN116978867A - 具有电容补偿的集成功率器件及其制备方法 - Google Patents

具有电容补偿的集成功率器件及其制备方法 Download PDF

Info

Publication number
CN116978867A
CN116978867A CN202310732192.4A CN202310732192A CN116978867A CN 116978867 A CN116978867 A CN 116978867A CN 202310732192 A CN202310732192 A CN 202310732192A CN 116978867 A CN116978867 A CN 116978867A
Authority
CN
China
Prior art keywords
capacitor
layer
dielectric layer
capacitance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310732192.4A
Other languages
English (en)
Inventor
卢敬权
钟艾东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Zhongji Integrated Circuit Co ltd
Sino Nitride Semiconductor Co Ltd
Original Assignee
Dongguan Zhongji Integrated Circuit Co ltd
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Zhongji Integrated Circuit Co ltd, Sino Nitride Semiconductor Co Ltd filed Critical Dongguan Zhongji Integrated Circuit Co ltd
Priority to CN202310732192.4A priority Critical patent/CN116978867A/zh
Publication of CN116978867A publication Critical patent/CN116978867A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有电容补偿的集成功率器件及其制作方法，其包括半导体结构；介质层；第一金属互联层，包括电容底电极和与第一导电孔连接的第一布线层；电容保护环；电容补偿环；电容介质层，电容介质层中形成有分别连接第一布线层的第二导电孔；第二金属互联层，包括电容顶电极以及与第二导电孔连接的第二布线层。本发明当电容保护环小于电容介质层的介电常数时，电容补偿环大于电容介质层的介电常数，当电容保护环大于电容介质层的介电常数时，电容补偿环小于电容介质层的介电常数，本发明可通过调整电容补偿环的介电常数和厚度，补偿电容保护环造成的介电常数的增加量或减小量，使得电容的单位面积容值一致。

Description

具有电容补偿的集成功率器件及其制备方法
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种具有电容补偿的集成功率器件及其制备方法。
背景技术
在当前的集成功率器件中，基于所设计的电路，一般集成有不等电容值的一个或多个电容。集成的电容通常采用MIM(Metal Insulator Metal)结构。在晶圆上进行介电层沉积时，需求许多不同电容值的电容，但由于金属热传导优于半导体衬底(如氮化镓)的热传导，在下层金属面积大的区域，在该处沉积的电容介质层会比较厚，导致单位面积容值较小，而在下层金属面积较小的区域，在该处沉积的介质层厚度较薄，导致小尺寸电容处的单位面积容值较大。另外，为防止击穿，一般会在下层金属上形成电容保护环(CapacitanceGuard Ring，CGR)，该电容保护环由介质材料形成，其介电常数高于电容介质层的介电常数。在电容保护环处，电容介质层容易形成高度不一的台阶，增加了单位面积容值的不稳定性。
同时，电容保护环与电容介质层的介电常数通常不一致，从而也会导致单位面积容值的不稳定性增加。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有电容补偿的集成功率器件及其制作方法，用于解决现有技术中集成功率器件中单位面积容值不稳定的问题。
为实现上述目的及其他相关目的，本发明提供一种具有电容补偿的集成功率器件的制作方法，包括步骤：1)提供一半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极；2)在所述源极、漏极和栅极上分别形成源接触电极、漏接触电极和栅接触电极；3)在所述半导体结构上覆盖介质层，所述介质层的顶面高于所述源接触电极、漏接触电极和栅接触电极；4)对所述介质层进行平坦化处理；5)在所述介质层中形成分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；6)在所述介质层上形成第一金属互联层，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；7)在所述电容底电极上制作电容保护环，所述电容保护环具有显露所述电容底电极的窗口；8)在所述电容保护环上制作电容补偿环，其中，当所述电容保护环的介电常数小于电容介质层的介电常数时，所述电容补偿环的介电常数大于所述电容介质层的介电常数，当所述电容保护环的介电常数大于电容介质层的介电常数时，所述电容补偿环的介电常数小于所述电容介质层的介电常数；9)在所述电容补偿环上覆盖电容介质层，所述电容介质层的顶面高于所述电容补偿环的顶面；10)对所述电容介质层进行平坦化处理；11)在所述电容介质层中形成分别连接所述第一布线层的第二导电孔；12)在所述电容介质层上形成第二金属互联层，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。
可选地，所述半导体结构包括耗尽型器件，所述耗尽型器件包括：衬底；GaN沟道层，位于所述衬底之上；AlGaN势垒层，位于所述GaN沟道层之上；
或者，所述半导体结构包括增强型器件，所述增强型器件包括：衬底；GaN沟道层，位于所述衬底之上；AlGaN势垒层，位于所述GaN沟道层之上；p型GaN增强型栅极，位于所述AlGaN势垒层之上，所述p型GaN增强型栅极两侧分别为源极和漏极。
可选地，步骤1)还包括步骤：对GaN沟道层进行He离子注入以形成隔离区，以实现晶体管之间的隔离。
可选地，所述电容补偿环与所述电容保护环叠加后的等效介电常数与所述电容介质层的介电常数相等。
可选地，步骤2)包括：2-1)在所述源极和漏极上分别形成源接触电极和漏接触电极；2-2)在源接触电极和漏接触电极上覆盖隔离介质层；2-3)在所述隔离介质层上形成AlN介质层；2-4)在所述AlN介质层和隔离介质层中形成栅极孔，并在所述栅极孔中形成栅接触电极。
可选地，还包括步骤：在所述AlN介质层上形成场板层，所述场板层覆盖于所述栅接触电极与所述漏接触电极之间的部分区域。
可选地，所述电容保护环的材质为第一氮化硅，所述电容补偿环的材质为第二氮化硅，所述电容介质层的材质为第三氮化硅，通过控制所述第一氮化硅、第二氮化硅和第三氮化硅中的氮含量，以控制所述第一氮化硅、第二氮化硅和第三氮化硅的介电常数。
可选地，步骤10)对所述电容介质层进行平坦化处理的工艺包括化学机械抛光工艺。
可选地，所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容补偿环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，在步骤10)对电容介质层进行平坦化后，各所述电容底电极上的电容介质层的厚度相等。
本发明还提供一种具有电容补偿的集成功率器件，所述集成功率器件包括：半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极，所述源极、漏极和栅极上分别形成有源接触电极、漏接触电极和栅接触电极；介质层，覆盖在所述半导体结构上，所述介质层具有平坦表面，所述介质层中形成有分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；第一金属互联层，形成在所述介质层上，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；电容保护环，形成在所述电容底电极上，所述电容保护环具有显露所述电容底电极的窗口；电容补偿环，形成在所述电容保护环上，其中，当所述电容保护环的介电常数小于电容介质层的介电常数时，所述电容补偿环的介电常数大于所述电容介质层的介电常数，当所述电容保护环的介电常数大于电容介质层的介电常数时，所述电容补偿环的介电常数小于所述电容介质层的介电常数；电容介质层，覆盖在所述电容补偿环和所述电容底电极上，所述电容介质层具有平坦表面，所述电容介质层中形成有分别连接所述第一布线层的第二导电孔；第二金属互联层，形成在所述电容介质层上，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。
可选地，所述半导体结构包括耗尽型器件，所述耗尽型器件包括：衬底；GaN沟道层，位于所述衬底之上；AlGaN势垒层，位于所述GaN沟道层之上；
或者，所述半导体结构包括增强型器件，所述增强型器件包括：衬底；GaN沟道层，位于所述衬底之上；AlGaN势垒层，位于所述GaN沟道层之上；p型GaN增强型栅极，位于所述AlGaN势垒层之上，所述p型GaN增强型栅极两侧分别为源极和漏极。
可选地，还包括隔离区，所述隔离区通过在所述GaN沟道层进行He离子注入形成，以实现晶体管之间的隔离。
可选地，还包括场板层，所述场板层覆盖于所述栅接触电极与所述漏接触电极之间的部分区域。
可选地，所述电容补偿环与所述电容保护环叠加后的等效介电常数与所述电容介质层的介电常数相等。
可选地，所述电容保护环的材质为第一氮化硅，所述电容补偿环的材质为第二氮化硅，所述电容介质层的材质为第三氮化硅，通过控制所述第一氮化硅、第二氮化硅和第三氮化硅中的氮含量，以控制所述第一氮化硅、第二氮化硅和第三氮化硅的介电常数。
可选地，所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容补偿环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，各所述电容底电极上的电容介质层的厚度相等。
如上所述，本发明的具有电容补偿的集成功率器件及其制作方法，具有以下有益效果：
本发明在所述电容保护环上制作电容补偿环，其中，当电容保护环的介电常数小于电容介质层的介电常数时，电容补偿环的介电常数大于电容介质层的介电常数，当电容保护环的介电常数大于电容介质层的介电常数时，电容补偿环的介电常数小于电容介质层的介电常数，本发明可通过调整电容补偿环的介电常数和厚度，补偿电容保护环造成的介电常数的增加量或减小量，使得电容的单位面积容值一致。
本发明的集成功率器件，其电容介质通过平坦化处理而具有平整表面，使得电容介质层厚度一致，进而使得所有电容的电容介质层厚度一致，尤其是针对具有多个不同面积的电容底电极的电容，依然能保证每个电容的电容介质层的厚度一直，增加了单位面积容值的稳定性，解决小尺寸的电容容值偏大的问题。本发明可有效增加集成功率器件的可靠度并解决小尺寸的电容容值偏大的问题，减少寄生电容并简化设计，且具有较宽的工艺窗口，在需要设置电容的功率器件领域中，具有广泛的应用前景。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1～图16显示为本发明实施例的具有电容补偿的集成功率器件的制作方法各步骤所呈现的结构示意图，图16显示为本发明实施例的具有电容补偿的集成功率器件的结构示意图。
元件标号说明
001 衬底
002 GaN沟道层
003 AlGaN势垒层
004 p型GaN增强型栅极
005 AlN介质层
006 SiO2介质层
007 隔离区
008 源接触电极
009 漏接触电极
010 隔离介质层
011 AlN介质层
012 栅接触电极
013 介质垫层
014 场板层
015 介质层
016 介质层
017 第一布线层
0171 电容底电极
018 电容保护环
019 电容补偿环
020 电容介质层
021 第二布线层
0211 电容顶电极
022 隔离层
023 源焊盘
024 漏焊盘
025 栅焊盘
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图16所示，本实施例提供一种具有电容补偿的集成功率器件的制作方法，所述制作方法包括以下步骤：
如图1所示，首先进行步骤1)，提供一半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极。
在一个实施例中，所述半导体结构包括：衬底001；GaN沟道层002，位于所述衬底001之上；AlGaN势垒层003，位于所述GaN沟道层002之上；所述器件为耗尽型器件(D-Mode)。
在本实施例中，所述半导体结构还包括：p型GaN增强型栅极004，位于所述AlGaN势垒层003之上，所述p型GaN增强型栅极004两侧分别为源极和漏极，所述器件为增强型器件(E-Mode)。
在一个实施例中，所述衬底001例如可以为蓝宝石衬底、硅衬底、氮化镓衬底、氮化铝衬底等，在一个实施例中，所述衬底001为自支撑氮化镓衬底。在本实施例中，所述半导体结构为HEMT(High electron mobility transistor，高电子迁移率晶体管)结构，GaN沟道层002和AlGaN势垒层003之间形成二维电子气，以提高器件的电子迁移率，通过控制所述p型GaN增强型栅极004的电压，可以使得源极和漏极之前的二维电子气通道导通或关断，从而实现HEMT结构的开启和关闭。需要说明的是，GaN沟道层002与衬底001之间还可以包括如缓冲层等其他结构，以提高GaN沟道层002的生长质量，降低内应力。
如图2所示，在一个实施例中，所述半导体结构还包括：AlN介质层005，覆盖于所述p型GaN增强型栅极004和所述AlGaN势垒层003之上，可以减少电流崩塌效应；SiO2介质层006，覆盖于所述AlN介质层005之上。所述AlN介质层005和所述SiO2介质层006可以有效保护所述GaN沟道层002和AlGaN势垒层003，以及实现GaN沟道层002和AlGaN势垒层003与其上的结构之间的电隔离。同时，通过AlN介质层005与SiO2介质层006的复合，可以同时实现低介电常数和介电损耗。
如图2所示，在一个实施例中，还包括步骤：对GaN沟道层002进行He离子注入以形成隔离区007，以实现晶体管之间的隔离。
如图3～图6所示，接着进行步骤2)，在所述源极、漏极和栅极上分别形成源接触电极008、漏接触电极009和栅接触电极012。
在一个实施例中，步骤2)包括：
步骤2-1)，在所述源极和漏极上分别形成源接触电极008和漏接触电极009。具体地，可以通过光刻-刻蚀工艺以及金属沉积工艺制作所述源接触电极008和漏接触电极009，如图3所示。
步骤2-2)，在源接触电极008和漏接触电极009上覆盖隔离介质层010。具体地，可以通过如等离子增强化学气相沉积工艺(PECVD)在源接触电极008和漏接触电极009上形成氮化硅(SiN)，作为隔离介质层010，如图3所示。
步骤2-3)，在所述隔离介质层010上形成AlN介质层011。AlN介质层011与SiN介质层011的复合，可以同时实现低介电常数和介电损耗，如图4所示。
步骤2-4)，在所述AlN介质层011、隔离介质层010、SiO2介质层006中形成栅极孔，并在所述栅极孔中形成栅接触电极012，如图5所示。
在一个实施例中，所述制作方法还包括步骤2-5)，在所述AlN介质层011形成介质垫层013，在所述介质垫层013上形成场板层014，所述场板层014覆盖于所述栅接触电极012与所述漏接触电极009之间的部分区域。具体地，例如通过等离子增强化学气相沉积工艺(PECVD)制备SiO2介质层，作为介质垫层013，通过蒸镀工艺制备金属层，作为场板层014，，并通过光刻-刻蚀工艺形成相应的场板图案，如图6所示。
如图7所示，接着进行步骤3)，在所述半导体结构上覆盖介质层015，所述介质层015的顶面高于所述源接触电极008、漏接触电极009和栅接触电极012。例如，可以通过等离子增强化学气相沉积工艺(PECVD)在所述半导体结构上覆盖介质层015，所述介质层015例如可以为SiO2介质层等，所述介质层015一方面用于隔离其下方的器件结构与上方的器件结构，另一方面，可以用于后述电容底电极0171等的承载层。
如图8所示，接着进行步骤4)，对所述介质层015进行平坦化处理。例如，可以通过化学机械抛光工艺(CMP)对所述介质层015进行平坦化处理，以获得平整的表面，以大大提高后续电容底电极0171的平整度。
在一个实施例中，还包括在所述介质层上形成另一层介质层016的步骤。
如图9所示，接着进行步骤5)，在所述介质层中形成分别连接所述源接触电极008、漏接触电极009和栅接触电极012的第一导电孔。
如图10所示，接着进行步骤6)，在所述介质层016上形成第一金属互联层，所述第一金属互联层包括电容底电极0171和与所述第一导电孔连接的第一布线层017。
例如，可以通过金属沉积工艺于所述介质层016上沉积金属层，然后通过光刻-刻蚀工艺形成电容底电极0171和与所述第一导电孔连接的第一布线层017，所述第一布线层017可以包括第一源布线层、第一漏布线层和第一栅布线层。
如图11所示，接着进行步骤7)，在所述电容底电极0171上制作电容保护环018，所述电容保护环018具有显露所述电容底电极0171的窗口。例如，所述电容保护环018可以设置于所述电容底电极0171周侧边缘，所述电容保护环018可用于应力释放及热应力匹配，以及提高电容的击穿电压。
如图12所示，接着进行步骤8)，在所述电容保护环018上制作电容补偿环019，其中，当所述电容保护环018的介电常数小于电容介质层的介电常数时，所述电容补偿环019的介电常数大于所述电容介质层的介电常数，当所述电容保护环018的介电常数大于电容介质层的介电常数时，所述电容补偿环019的介电常数小于所述电容介质层的介电常数。
在一个实施例中，所述电容补偿环019与所述电容保护环018叠加后的等效介电常数与所述电容介质层的介电常数相等。
在一个具体示例中，所述电容保护环018的材质为第一氮化硅，所述电容补偿环019的材质为第二氮化硅，所述电容介质层020的材质为第三氮化硅，其中，所述第一氮化硅的氮含量小于所述第二氮化硅的氮含量，所述第一氮化硅的介电常数大于所述第二氮化硅的介电常数。例如，在一个实施例中，所述第三氮化硅的氮含量介于所述第二氮化硅的氮含量和第一氮化硅的氮含量之间，使得所述第三氮化硅的介电常数介于所述第二氮化硅的介电常数和第一氮化硅的介电常数之间。
如图13所示，接着进行步骤9)，在所述电容补偿环019上覆盖电容介质层020，所述电容介质层020的顶面高于所述电容补偿环019的顶面。
如图14所示，接着进行步骤10)，对所述电容介质层020进行平坦化处理。
在一个实施例中，对所述电容介质层020进行平坦化处理的工艺包括化学机械抛光工艺。
在一个实施例中，所述第一金属互联层包含多个电容底电极0171，各所述电容底电极0171上均形成有相应的电容保护环018、电容补偿环019、电容介质层020和电容顶电极0211，其中，多个所述电容底电极0171中的至少两个具有不同的面积，在步骤10)对电容介质层020进行平坦化后，各所述电容底电极0171上的电容介质层020的厚度相等。本实施例通过对所述电容介质层020进行平坦化处理，可以使电容介质层020表面平整，所有电容的电容介质层020厚度一致，增加了单位面积容值的稳定性，解决小尺寸的电容容值偏大的问题。
在一个实施例中，对于面积不同的电容底电极0171，各所述电容保护环018的宽度可以相等，也可以设置使得各所述电容保护环018的宽度与电容保护环018中的窗口宽度的比均相等，从而进一步提高单位面积容值的一致性。
如图15所示，接着进行步骤11)，在所述电容介质层020中形成分别连接所述第一布线层017(例如第一源布线层、第一漏布线层和第一栅布线层)的第二导电孔。
如图16所示，接着进行步骤12)，在所述电容介质层020上形成第二金属互联层，所述第二金属互联层包括电容顶电极0211以及与所述第二导电孔连接的第二布线层021，所述第二布线层021可以包括第二源布线层、第二漏布线层和第二栅布线层。
如图15所示，最后还包括在电容顶电极0211以及第二布线层021上覆盖隔离层022，在隔离层022中形成导电孔，并在隔离层上成源焊盘023、漏焊盘024及栅焊盘025。
如图16所示，本实施例还提供一种具有电容补偿的集成功率器件，所述集成功率器件包括：半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极，所述源极、漏极和栅极上分别形成有源接触电极008、漏接触电极009和栅接触电极012；介质层，覆盖在所述半导体结构上，所述介质层具有平坦表面，所述介质层中形成有分别连接所述源接触电极008、漏接触电极009和栅接触电极012的第一导电孔；第一金属互联层，形成在所述介质层上，所述第一金属互联层包括电容底电极0171和与所述第一导电孔连接的第一布线层017；电容保护环018，形成在所述电容底电极0171上，所述电容保护环018具有显露所述电容底电极0171的窗口；电容补偿环019，形成在所述电容保护环018上，其中，当所述电容保护环018的介电常数小于电容介质层020的介电常数时，所述电容补偿环019的介电常数大于所述电容介质层020的介电常数，当所述电容保护环018的介电常数大于电容介质层020的介电常数时，所述电容补偿环019的介电常数小于所述电容介质层020的介电常数；电容介质层020，覆盖在所述电容补偿环019和所述电容底电极0171上，所述电容介质层020具有平坦表面，所述电容介质层020中形成有分别连接所述第一布线层017的第二导电孔；第二金属互联层，形成在所述电容介质层020上，所述第二金属互联层包括电容顶电极0211以及与所述第二导电孔连接的第二布线层021。
在一个实施例中，所述半导体结构包括：衬底001；GaN沟道层002，位于所述衬底001之上；AlGaN势垒层003，位于所述GaN沟道层002之上；所述器件为耗尽型器件(D-Mode)。
在本实施例中，所述半导体结构还包括：p型GaN增强型栅极004，位于所述AlGaN势垒层003之上，所述p型GaN增强型栅极004两侧分别为源极和漏极，所述器件为增强型器件(E-Mode)。在一个具体示例中，所述半导体结构还包括：AlN介质层，覆盖于所述p型GaN增强型栅极004和所述AlGaN势垒层003之上；SiO2介质层，覆盖于所述AlN介质层之上。
在一个实施例中，还包括隔离区007，所述隔离区007通过在所述GaN沟道层002进行He离子注入形成，以实现晶体管之间的隔离。
在一个实施例中，所述集成功率器件还包括场板层014，所述场板层014覆盖于所述栅接触电极与所述漏接触电极之间的部分区域。
在一个实施例中，所述电容补偿环019与所述电容保护环018叠加后的等效介电常数与所述电容介质层020的介电常数相等。
在一个实施例中，所述电容保护环018的材质为第一氮化硅，所述电容补偿环019的材质为第二氮化硅，所述电容介质层020的材质为第三氮化硅，其中，所述第一氮化硅的氮含量小于所述第二氮化硅的氮含量，所述第一氮化硅的介电常数大于所述第二氮化硅的介电常数。例如，在一个实施例中，所述第三氮化硅的氮含量介于所述第二氮化硅的氮含量和第一氮化硅的氮含量之间，使得所述第三氮化硅的介电常数介于所述第二氮化硅的介电常数和第一氮化硅的介电常数之间。
在一个实施例中，所述第一金属互联层包含多个电容底电极0171，各所述电容底电极0171上均形成有相应的电容保护环018、电容补偿环019、电容介质层020和电容顶电极0211，其中，多个所述电容底电极0171中的至少两个具有不同的面积，各所述电容底电极0171上的电容介质层020的厚度相等。
以上所述实施例，均将电容置于晶体管上部，在另一些实施例中，可将电容置于晶体管侧部。
如上所述，本发明的具有电容补偿的集成功率器件及其制作方法，具有以下有益效果：
本发明在所述电容保护环上制作电容补偿环，其中，当电容保护环的介电常数小于电容介质层的介电常数时，电容补偿环的介电常数大于电容介质层的介电常数，当电容保护环的介电常数大于电容介质层的介电常数时，电容补偿环的介电常数小于电容介质层的介电常数，本发明可通过调整电容补偿环的介电常数和厚度，补偿电容保护环造成的介电常数的增加量或减小量，使得电容的单位面积容值一致。
本发明的集成功率器件，其电容介质通过平坦化处理而具有平整表面，使得电容介质层厚度一致，进而使得所有电容的电容介质层厚度一致，尤其是针对具有多个不同面积的电容底电极的电容，依然能保证每个电容的电容介质层的厚度一直，增加了单位面积容值的稳定性，解决小尺寸的电容容值偏大的问题。本发明可有效增加集成功率器件的可靠度并解决小尺寸的电容容值偏大的问题，减少寄生电容并简化设计，且具有较宽的工艺窗口，在需要设置电容的功率器件领域中，具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种具有电容补偿的集成功率器件的制作方法，其特征在于，包括步骤：
1)提供一半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极；
2)在所述源极、漏极和栅极上分别形成源接触电极、漏接触电极和栅接触电极；
3)在所述半导体结构上覆盖介质层，所述介质层的顶面高于所述源接触电极、漏接触电极和栅接触电极；
4)对所述介质层进行平坦化处理；
5)在所述介质层中形成分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；
6)在所述介质层上形成第一金属互联层，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；
7)在所述电容底电极上制作电容保护环，所述电容保护环具有显露所述电容底电极的窗口；
8)在所述电容保护环上制作电容补偿环，其中，当所述电容保护环的介电常数小于电容介质层的介电常数时，所述电容补偿环的介电常数大于所述电容介质层的介电常数，当所述电容保护环的介电常数大于电容介质层的介电常数时，所述电容补偿环的介电常数小于所述电容介质层的介电常数；
9)在所述电容补偿环上覆盖电容介质层，所述电容介质层的顶面高于所述电容补偿环的顶面；
10)对所述电容介质层进行平坦化处理；
11)在所述电容介质层中形成分别连接所述第一布线层的第二导电孔；
12)在所述电容介质层上形成第二金属互联层，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。
2.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：
所述半导体结构包括耗尽型器件，所述耗尽型器件包括：
衬底；
GaN沟道层，位于所述衬底之上；
AlGaN势垒层，位于所述GaN沟道层之上；
或者，所述半导体结构包括增强型器件，所述增强型器件包括：
衬底；
GaN沟道层，位于所述衬底之上；
AlGaN势垒层，位于所述GaN沟道层之上；
p型GaN增强型栅极，位于所述AlGaN势垒层之上，所述p型GaN增强型栅极两侧分别为源极和漏极。
3.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：所述电容补偿环与所述电容保护环叠加后的等效介电常数与所述电容介质层的介电常数相等。
4.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：步骤2)包括：
2-1)在所述源极和漏极上分别形成源接触电极和漏接触电极；
2-2)在源接触电极和漏接触电极上覆盖隔离介质层；
2-3)在所述隔离介质层上形成AlN介质层；
2-4)在所述AlN介质层和隔离介质层中形成栅极孔，并在所述栅极孔中形成栅接触电极。
5.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：所述电容保护环的材质为第一氮化硅，所述电容补偿环的材质为第二氮化硅，所述电容介质层的材质为第三氮化硅，通过控制所述第一氮化硅、第二氮化硅和第三氮化硅中的氮含量，以控制所述第一氮化硅、第二氮化硅和第三氮化硅的介电常数。
6.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：步骤10)对所述电容介质层进行平坦化处理的工艺包括化学机械抛光工艺。
7.根据权利要求1所述的具有电容补偿的集成功率器件的制作方法，其特征在于：所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容补偿环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，在步骤10)对电容介质层进行平坦化后，各所述电容底电极上的电容介质层的厚度相等。
8.一种具有电容补偿的集成功率器件，其特征在于，所述集成功率器件包括：
半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极，所述源极、漏极和栅极上分别形成有源接触电极、漏接触电极和栅接触电极；
介质层，覆盖在所述半导体结构上，所述介质层具有平坦表面，所述介质层中形成有分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；
第一金属互联层，形成在所述介质层上，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；
电容保护环，形成在所述电容底电极上，所述电容保护环具有显露所述电容底电极的窗口；
电容补偿环，形成在所述电容保护环上，其中，当所述电容保护环的介电常数小于电容介质层的介电常数时，所述电容补偿环的介电常数大于所述电容介质层的介电常数，当所述电容保护环的介电常数大于电容介质层的介电常数时，所述电容补偿环的介电常数小于所述电容介质层的介电常数；
电容介质层，覆盖在所述电容补偿环和所述电容底电极上，所述电容介质层具有平坦表面，所述电容介质层中形成有分别连接所述第一布线层的第二导电孔；
第二金属互联层，形成在所述电容介质层上，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。
9.根据权利要求8所述的具有电容补偿的集成功率器件，其特征在于：
所述半导体结构包括耗尽型器件，所述耗尽型器件包括：
衬底；
GaN沟道层，位于所述衬底之上；
AlGaN势垒层，位于所述GaN沟道层之上；
或者，所述半导体结构包括增强型器件，所述增强型器件包括：
衬底；
GaN沟道层，位于所述衬底之上；
AlGaN势垒层，位于所述GaN沟道层之上；
p型GaN增强型栅极，位于所述AlGaN势垒层之上，所述p型GaN增强型栅极两侧分别为源极和漏极。
10.根据权利要求8所述的具有电容补偿的集成功率器件，其特征在于：所述电容补偿环与所述电容保护环叠加后的等效介电常数与所述电容介质层的介电常数相等。
11.根据权利要求8所述的具有电容补偿的集成功率器件，其特征在于：所述电容保护环的材质为第一氮化硅，所述电容补偿环的材质为第二氮化硅，所述电容介质层的材质为第三氮化硅，通过控制所述第一氮化硅、第二氮化硅和第三氮化硅中的氮含量，以控制所述第一氮化硅、第二氮化硅和第三氮化硅的介电常数。
12.根据权利要求8所述的具有电容补偿的集成功率器件，其特征在于：所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容补偿环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，各所述电容底电极上的电容介质层的厚度相等。
CN202310732192.4A 2023-06-19 2023-06-19 具有电容补偿的集成功率器件及其制备方法 Pending CN116978867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310732192.4A CN116978867A (zh) 2023-06-19 2023-06-19 具有电容补偿的集成功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310732192.4A CN116978867A (zh) 2023-06-19 2023-06-19 具有电容补偿的集成功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116978867A true CN116978867A (zh) 2023-10-31

Family

ID=88480586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310732192.4A Pending CN116978867A (zh) 2023-06-19 2023-06-19 具有电容补偿的集成功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116978867A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119208368A (zh) * 2024-09-11 2024-12-27 西安电子科技大学 三维结构GaN集成电路芯片及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119208368A (zh) * 2024-09-11 2024-12-27 西安电子科技大学 三维结构GaN集成电路芯片及其制备方法

Similar Documents

Publication Publication Date Title
KR102295353B1 (ko) 트렌치 커패시터들에 대한 캡 구조체
KR102370295B1 (ko) 금속-절연체-금속(mim) 커패시터에서의 절연파괴 고장을 감소시키는 방법
TWI725433B (zh) 半導體裝置的製作方法
CN107799503B (zh) 具有mim电容器的半导体器件
TWI701724B (zh) 半導體裝置與其製作方法
TW201340295A (zh) 半導體元件及其製造方法
TWI770770B (zh) 積體電路晶片及其形成方法
CN101320751A (zh) Hemt器件及其制造方法
US8907382B2 (en) Semiconductor device and fabrication method thereof
TWI577010B (zh) 功率金氧半導體場效電晶體
CN108598149A (zh) 一种GaN基HEMT器件
TW200406924A (en) Thin film lateral SOI device
CN109087907A (zh) 一种半导体器件及其制造方法
CN116978867A (zh) 具有电容补偿的集成功率器件及其制备方法
CN116613188B (zh) 半导体器件及其制作方法
CN116978868A (zh) 集成功率器件及其制备方法
CN117855199A (zh) 提高沟槽mim电容耐压的方法
TWI908146B (zh) 高電子移動率電晶體
CN118263191B (zh) 半导体器件及其制作方法
TWI812318B (zh) 電晶體結構
US20250118597A1 (en) Method of manufacturing semiconductor structure
US20250359198A1 (en) Semiconductor structure including silicon-on-insulator substrate and its manufacturing method
CN111627993B (zh) 栅极结构与其制作方法
CN116454018A (zh) Soi衬底、soi衬底的制备方法及soi器件
CN117594444A (zh) 集成功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination