CN1168131C - 在半导体器件中形成铜配线的方法 - Google Patents
在半导体器件中形成铜配线的方法 Download PDFInfo
- Publication number
- CN1168131C CN1168131C CNB001361392A CN00136139A CN1168131C CN 1168131 C CN1168131 C CN 1168131C CN B001361392 A CNB001361392 A CN B001361392A CN 00136139 A CN00136139 A CN 00136139A CN 1168131 C CN1168131 C CN 1168131C
- Authority
- CN
- China
- Prior art keywords
- temperature
- semiconductor device
- gasifier
- dmb
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W20/045—
-
- H10P14/43—
-
- H10W20/033—
-
- H10W20/056—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
在半导体器件中形成铜配线的方法,其通过金属有机化学气相沉积(MOCVD),使用1,1,1,5,5,5-六氟-2,4-戊二铜(3,3-二甲基-1-丁烯)-铜(I)((hfac)Cu(DMB))化合物作为母材,通过最佳化设定镀铜设备的工艺条件形成铜种层,并通过电镀方法或无电镀敷方法镀敷铜(Cu),通过PVD法形成第一铜(Cu)种层,通过MOCVD法利用(hafc)Cu(DMB)化合物作为母材在第一铜种层上形成第二铜(Cu)种层,通过电镀方法或无电镀敷方法镀敷铜(Cu)。
Description
技术领域
本发明一般来说涉及半导体器件中形成铜配线的方法,特别涉及在半导体器件中形成铜配线的方法能够通过完成金属有机化学气相沉积(MOCVD)工艺技术,该技术使用1,1,1,5,5,5-六氟-2,4-戊二铜(3,3-二甲基-1-丁烯)-铜(I)(下文称为(hfac)Cu(DMB))化合物作为母材,不仅能够实现镀铜工艺的重现,而且获得镀敷具有优良膜质量的铜薄膜。
背景技术
当半导体工业开始进口超大规模集成电路(ULSI)时,器件的几何尺寸减少到次于半μ的范围,而考虑改善操作性和可靠性,电流密度增加了。由于这个原因,通常采用铜薄膜作为在集成电路中应用的连接材料,因为在半导体器件中形成金属配线时,铜薄膜的熔点比铝薄膜的更高,从而由于其抗电迁移(EM)阻力更高而改善了半导体器件的可靠性并且还由于其低电阻使信号传输速度增加。
在形成铜配线的方法中,镀铜工艺在实现更高级器件和更高集成度器件中是重要的工艺。因此,应用各种各样的镀敷方法,例如物理气相沉积(PVD)、电镀方法、无电镀敷方法、MOCVD方法等。在这些镀敷技术中,由于通过MOCVD方法的镀铜受到铜母材的明显影响,要求必须开发容易镀的铜母材且还必须开发能够安全运送铜的输送系统。
通过MOCVD方法的镀铜可以应用扩散器方法的液体输送系统(下文称作LDS),像直接液体喷射器(下文称作DLI)或LDS如控制气化混合器(下文称作CEM)。此外可以使用各种型式的配备小孔式或喷嘴式气化器的LDS。包含铜金属的化合物称为母材,在此LDS中被分解以形成铜镀层。作为MOCVD中使用的铜母材,在研制出II价铜化合物Cu(II),如1,1,1,5,5,5-六氟-2,4-戊二酮-铜(II);具有低蒸气压力的Cu(hfac)2化合物之后,I价铜(CuI)化合物,由于其比II价铜化合物的蒸气压力高而具有高的镀敷速度且在150~250℃的较低温度中允许镀敷出高质量的铜薄膜,现已被开发出来。当前开发的各种I价铜化合物中的1,1,1,5,5,5-六氟-2,4-戊二酮(三甲基乙烯基硅甲烷)-铜(I)化合物(下文称作(hfac)Cu(TMVS))是作为在MOCVD中应用的代表性铜母材,由于其在室温保持在液相并且在低温下得到高质量的铜薄膜而广泛应用。尽管有这些优点,但是,该(hfac)Cu(TMVS)化合物存在其在室温下分解的问题,因此当其应用到半导体器件制造过程时,具有工艺重现的困难。据此,该(hfac)Cu(TMVS)化合物在已开发的几种母材中蒸气压力高,而在常规LDS中的确保重现性低。如此,该(hfac)Cu(TMVS)化合物在确保重现中具有巨大的困难,除非开发出新的能够安全将其输送的LDS。此外,由于(hfac)Cu(TMVS)化合物中的气化温度和凝结温度之间的范围极窄,存在必须保持温度恒定的问题。另外,据Schumacher报道,该(hfac)Cu(TMVS)化合物如与稳定器一起使用,能够安全使用大约一年。
为了解决在上述的(hfac)Cu(TMVS)化合物中的问题,已开发了(hfac)Cu(DMB)化合物作为母材。(hfac)Cu(DMB)化合物是一种新的使用3,3-二甲基-1-丁烯(下文称作DMB)作为路易斯(Lewis)碱配位基开发的化合物。由于(hfac)Cu(DMB)化合物使用具有低分子量和高蒸气压力的DMB代替VTMS的甲基作为路易斯碱配位基,其蒸气压力比(hfac)Cu(TMVS)更高。因此,(hfac)Cu(DMB)化合物因其能够明显改善不良镀敷速度,这一在MOCVD铜(Cu)母材中的最大难题之一因而是好的母材。但是(hfac)Cu(DMB)化合物迄今还不能商业化应用,因为在常规LDS中使用(hfac)Cu(DMB)母材的MOCVD工艺还没有实现。
发明内容
因此本发明的目的是提供在半导体器件中形成铜配线的方法,通过对那些使用(hfac)Cu(DMB)化合物作为母材完成MOCVD工艺技术的镀铜设备的镀敷工艺条件的最佳化设定,不仅无需开发新LDS能够实现镀铜工艺的重现,而且获得镀敷具有优良膜质量的铜薄膜的工艺。
为了实现上述目的,本发明在半导体器件中形成铜配线的方法的特征如下:其包括步骤,在半导体基片上形成内层绝缘膜,该基片中形成用来形成半导体器件的各种元件,在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层;通过金属有机化学气相沉积(MOCVD)方法利用(hafc)Cu(DMB)母材,在其上镀敷有所述扩散膜层的所述接触窗口和所述沟槽表面上就地镀一铜(Cu)种层;通过镀敷方法镀敷铜(Cu),以使其上镀敷有所述铜(Cu)种层的所述接触窗口和所述沟槽能够被充分掩盖;且进行化学机械抛光以形成铜(Cu)配线。
此外,本发明在半导体器件中形成铜配线的方法的特征如下:其包括步骤,在半导体基片上形成内层绝缘膜,其中该基片中形成用来形成半导体器件的各种元件,在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层;通过物理气相沉积方法在其上镀有所述扩散膜层的所述接触窗口和所述沟槽表面上就地镀第一铜(Cu)种层;通过金属有机化学气相沉积方法利用(hafc)Cu(DMB)母材,在其上镀有所述第一铜(Cu)种层的所述接触窗口和所述沟槽表面上就地镀一第二铜(Cu)种层;通过镀敷方法,镀铜(Cu)以使其上重叠有所述第一和所述第二铜(Cu)种层的所述接触窗口和所述沟槽能够被充分掩盖;且实施化学机械抛光处理以形成铜配线。
在以上情况下,通过MOCVD方法利用(hfac)Cu(DMB)母材来镀敷的铜种层采用了包括反应室和液体输送系统的设备。该液体输送系统包括扩散器、直接液体喷射器、控制气化混合器,配有小孔式气化器的系统和配有喷嘴式气化器的系统。
铜种层的镀敷条件包括,维持使液体输送系统中的(hfac)Cu(DMB)母材气化装置的温度的装置,例如扩散器的罐、直接液体喷射器的气化器、控制气化混合器中的气化器控制阀,小孔式或喷嘴式的气化器的温度在20~120℃的范围。此外,铜种层的镀敷条件保持从液体输送系统到反应室的气体管线和源管线的温度,反应室的内部温度和反应室中的喷淋头的温度与使(hfac)Cu(DMB)母材的气化温度相同。
此外,铜种层的镀敷条件如下:反应室中的基座板的温度保持在120~280℃的范围,反应室中的内部压力保持在0.1~5乇的范围。反应室中的喷淋头与基座板之间的距离为1~50mm。而且(hfac)Cu(DMB)母材的流量比为0.1~1.0sccm的范围。
附图说明
本发明的上述特性和其他特点将在以下的说明中结合附图进行介绍,附图中:
图1为用来说明本发明的半导体器件中形成铜配线的方法流程图;
图2是含有反应室的扩散器的示意简图,用以说明本发明的半导体器件中形成铜配线的方法;
图3是含有反应室的DLI的示意简图,用以说明本发明的半导体器件中形成铜配线的方法;且
图4是含有反应室的CEM的示意简图,用以说明本发明的半导体器件中形成铜配线的方法。
具体实施方式
下面参照附图以优选实施例的方式对本发明予以详述,图中的相同或相似的部件采用相同的标号。
现在参见图1,在此示意了一流程图,用以说明本发明的半导体器件中形成铜配线的方法。
根据本发明的镀铜工艺包括,启动镀铜设备的步骤100,在启动步骤100完成后,将准备在其上镀铜的晶片装载到反应室之中的步骤200,在装载步骤200完成后,设定在镀铜设备中镀铜的工艺条件的步骤300,以及在设定镀铜工艺条件的步骤300完成后,通过使用(hfac)Cu(DMB)母材以MOCVD工艺在晶片上镀敷铜的步骤400。
在这些工艺步骤之中,在镀铜设备中设定镀敷工艺条件的步骤300是实现本发明目的的重要步骤。换言之,只有当镀敷工艺条件设定最佳时,才能实现该使用(hfac)Cu(DMB)化合物的MOCVD工艺技术。
为了使在镀铜设备中设定的镀敷工艺条件最佳,要求必须熟知镀铜设备的性能以及已知的作为铜母材的(hfac)Cu(DMB)化合物的性能。
首先,作为铜母材的(hfac)Cu(DMB)化合物的性能如下:
当对比(hfac)Cu(DMB)母材与(hfac)Cu(TMVS)母材的结构时,除了仅在(hfac)Cu(DMB)化合物中的中性配位体中间的硅由碳替代外,其结构没有差别。参见在(hfac)Cu(DMB)母材与(hfac)Cu(TMVS)母材上的TGA/DSC结果发现,(hfac)Cu(TMVS)母材在温度63℃时分解,而(hfac)Cu(DMB)母材在温度约90℃时分解。由此可以看出,(hfac)Cu(DMB)母材有更好的热稳定性,与热稳定性一起影响母材性能的最重要性能之一是蒸气压力。观察测量蒸气压力的结果发现,(hfac)Cu(DMB)母材具有比(hfac)Cu(TMVS)母材几乎高出一个数量级的蒸气压力。实际上发现,(hfac)Cu(TMVS)母材的蒸气压力在55℃温度时为0.67,而(hfac)Cu(DMB)母材在温度43.5℃时此数据为2.01,在温度54℃时为3.10,在温度66℃时为5.26,在温度78℃时为8.75,而在温度88℃时为12.93。另外据报道,(hfac)Cu(DMB)母材在温度约96℃时分解沉积。从而可见,(hfac)Cu(DMB)母材的分解温度比(hfac)Cu(TMVS)母材的更高。考虑到这些结果,由于(hfac)Cu(DMB)母材的分解温度比(hfac)Cu(TMVS)母材的数值高很多,该母材通过非常高的气化温度而具有可利用的潜能。此外,由于(hfac)Cu(DMB)母材具有非常高的蒸气压力,该母材容易得到高于1000/min的沉积速度。
作为使用(hfac)Cu(DMB)化合物来实现MOCVD工艺的镀铜设备的性能如下:
在MOCVD工艺中使用的镀铜设备一般由LDS和反应室组成。当前用来输送铜母材的典型LDS,包括扩散器、DLI、CEM,LDS配有小孔式或喷嘴式等形式的气化器。
图2是含有反应室的扩散器的示意简图,用以说明本发明的半导体器件中形成铜配线的方法。
该扩散器10包括输送气体流入管线11、罐12、蒸气流入/流出管线14。MOCVD工艺利用扩散器10将输送气体通过输送气体流入管线11导入罐12,使导入的输送气体与罐12中容纳的金属液体材料13以给定的比例混合,并随后将该混合后的输送气体通过蒸气流入/流出管线14导入反应室890之中。
该反应室890由用来喷射从扩散器10供给的气化材料的喷淋头80和用来安放晶片111的基座板90组成。
在扩散器10中,输送气体与金属液体材料的比例由输送气体的流速、扩散器的温度和扩散器的内部压力决定。这种型式的扩散器不适合应用于具有低的蒸气压力的液体材料,例如铜液体材料之中。特别地,由于扩散器温度必须保持恒定,使该铜液体材料产生分解并因而从中生成粒子。因而存有对半导体镀膜的负面影响、降低镀膜的重现性并且导致非常低的镀敷速度等问题。
图3是含有反应室的DLI的示意简图,用以说明本发明的半导体器件中形成铜配线的方法。
该DLI230由微型泵20和气化器30组成,并且具有如下结构即,其中的液体材料是从金属碟32上气化的。在细颈瓶19中的液体材料在约20psi的压力下受压,并随后通过第一阀门21转移到微型泵20。在这时,当第一步进电机22提升第一活塞23时,该液体材料填充到第一缸体24中。随后,当该第一阀门21关闭时,第二阀门25打开,第一活塞23下降而第二步进电机26同步提升第二活塞27,填充到第一缸体24中的液体材料通过第二阀门25填充到第二缸体28中。然后,当该第二阀门25关闭时,第三阀门29打开且第二活塞27下降,该液体材料通过第三阀门29转移到气化器30中。这时,当第一阀门21打开且第一活塞23提升,液体材料再次填充到第一缸体24中。通过反复进行这些操作,该液体材料通过微型泵20供给入气化器30当中。流量控制由第一和第二步进电机22与26的循环次数确定。据此通过配置在液体流入管线34上的输出阀31,将由微型泵20供给的液体材料导入到99个金属碟片32之中,并随后通过加热区33气化。蒸气通过蒸气流入/流出管线36与导入的输送气体一起通过输送气体流入管线35被导入反应室890。
该反应室890由用来喷射从DLI230供给的气化物的喷淋头80和用来安放晶片10的基座板90组成。
DLI230构成为,其中的液体材料被导入99个叠积的金属碟片32之间,并随后在气化器30中气化。那么由于其具有非常宽的热交换范围,并能将导入的液体材料以几十至几百的psi输送,该DLI的热交换效率很高。然而,由于该气化器30的内部压力维持在约为几个乇的非常低的压力上,该DLI能够根据压力的差值赋予体积膨胀的作用,而该DLI能够使气化效率最大化。然而,该DLI具有以下缺点,保持液体材料的压力为恒定值很困难且使液体材料的压力达到平衡状态要花费很长时间(几十分钟),因为要依靠导入的液体材料来驱动金属碟片32并且其构造要便于微型泵20能形成压力。此外,当在初始状态下抽出液体材料时,由于大量的液体材料以非气化态导入金属碟片32,气化器30有堵塞的问题。
图4是含有反应室的CEM的示意简图,用以说明本发明的半导体器件中形成铜配线的方法。
该CEM 567由液体流流量控制器49(下文称为LMFC)和气化器50组成,其中液体材料是在热交换器70上气化的。该气化器50由控制阀60和热交换器70组成。该控制阀60由小孔61、混合器62与执行机构63组成,并且包括用来供给液体材料的液体流入管线64,用来供给输送气体的输送气体流入管线65,和液体排放管线66。该热交换器70配备有螺旋管71。当输送气体穿过混合器62时,形成剧烈的螺旋流动,以使穿过小孔61的液体材料以雾气的形式传送到热交换器70。在混合器62中与输送气体混合的液体材料,在其穿过螺旋管71时气化。然后,该蒸气通过蒸气流入/流出管线72导入到反应室890之中。
该反应室890由用来喷射从CEM567供给的气化材料的喷淋头80和用来安放晶片10的基座板90组成。
在CEM567的气化器50中,小孔61因其不直接受热几乎不会堵塞。然而,当该小孔具有非常低的导通性且气化发生在长的螺旋管71中时,由于液体材料的凝结和分解,存在可能形成粒子的问题。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且扩散器10配备如图2所示的反应室进行镀铜的情况下,用来实现镀铜工艺的重现的镀铜工艺条件如下:
为了使作为铜母材的(hfac)Cu(DMB)化合物气化,罐12的温度保持在20~120℃的范围。通过输送气体流入管线11导入到罐12中的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等,而且其流速为10~700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性,防止其在罐12中气化造成的分解和凝结,所有从罐12到反应室890的气体管线和源管线的温度保持与罐12的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质,并随后能使纯铜成份在晶片111上沉积,反应室890的内部温度和喷淋头80的温度保持与罐12的温度相同。同时,其内部装入晶片111的基座板90的温度保持在120~280℃的范围。此外反应室890的内部压力保持在0.1~5乇的范围。喷淋头80与基座板90之间的距离为1~50mm。该(hfac)Cu(DMB)化合物作为铜母材应用时,可以在不用任何添加剂的情况使用,但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且DLI230配备如图3所示的反应室进行镀铜的情况下,用来实现镀铜工艺的重现性的镀铜工艺条件如下:
用来气化作为铜母材的(hfac)Cu(DMB)化合物的气化器30的温度保持在20~120℃的范围。导入到气化器30中的输送气体的温度控制在40~140℃的范围,这比气化器30的数值高出20℃,以便化合物可以完全抽出。在这时,适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等,而且其流速为10~700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性,防止其在气化器30中气化造成的分解和凝结,所有从气化器30到反应室890的气体管线和源管线的温度保持与气化器30的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质,并随后能使纯铜成份在晶片111上沉积,反应室890的内部温度和喷淋头80的温度保持与气化器30的温度相同。同时,其内部装入晶片111的基座板90的温度保持在120~280℃的范围。此外反应室890中的内部压力保持在0.1~5乇的范围。喷淋头80与基座板90之间的距离为1~50mm。(hfac)Cu(DMB)化合物的流速为0.1~1.0sccm的范围。在以上工艺中,该(hfac)Cu(DMB)化合物作为铜母材应用时,可以在不用任何添加剂的情况使用,但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且CEM567配备如图4所示的反应室进行镀铜的情况下,用来实现镀铜工艺的重现性的镀铜工艺条件如下:
当输送气体穿过在用来气化(hfac)Cu(DMB)化合物的气化器50中的混合器62时,形成剧烈的螺旋气流,使穿过小孔61的(hfac)Cu(DMB)以雾气的形式转移到热交换器70。从而,热交换器70的温度保持在20~120℃的范围而控制阀60的温度保持在室温。导入到气化器50的控制阀60中的输送气体的温度可设定为高于或低于气化器50的热交换器70的数值。同时,适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等,而且其流速为10~700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性,同时防止其在气化器50的热交换器70中气化造成的分解和凝结,所有从气化器50到反应室890的气体管线和源管线的温度保持与气化器50的热交换器70温度相同或高出5-20℃。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质,并随后能使纯铜成份在晶片10上沉积,反应室890的内部温度和喷淋头80的温度保持与气化器50的热交换器70温度相同。同时,其内部装入晶片10的基座板90的温度保持在120~280℃的范围。此外反应室890中的内部压力保持在0.1~5乇的范围。喷淋头80与基座板90之间的距离为1~50mm。作为铜母材的(hfac)Cu(DMB)化合物的流速为0.1~1.0sccm的范围。在以上工艺中,该(hfac)Cu(DMB)化合物作为铜母材应用时,可以在不用任何添加剂的情况使用,但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且配备反应室(未示出)并具有小孔式或喷嘴式的气化器的液体运输系统进行镀铜的情况下,用来实现镀铜工艺的重现性的镀铜工艺条件如下:
用来气化作为铜母材的(hfac)Cu(DMB)化合物的气化器的温度保持在20~120℃的范围。导入到气化器中的输送气体的温度控制在40~140℃的范围,这比气化器的数值高出20℃,以便化合物可以完全抽出。在同时,适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等,而且其流速为10~700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性,同时防止其在气化器中气化造成的分解和凝结,所有从气化器到反应室的气体管线和源管线的温度保持与气化器的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室中分解时完全排除杂质,并随后能使纯铜成份在晶片上沉积,反应室的内部温度和喷淋头的温度保持与气化器的温度相同。同时,其内部装入晶片的基座板的温度保持在120~280℃的范围。此外反应室的内部压力保持在0.1~5乇的范围。喷淋头与基座板之间的距离为1~50mm。(hfac)Cu(DMB)化合物的流速为0.1~1.0sccm的范围。在以上工艺中,该(hfac)Cu(DMB)化合物作为铜母材应用时,可以在不用任何添加剂的情况使用,但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
根据以上镀铜条件,现在以各种不同方式介绍在半导体器件中形成铜配线的方法。
首先,在通过MOCVD方法利用(hfac)Cu(DMB)母材就地镀铜作为铜种层,和通过电镀方法镀铜作为铜配线的情况下,本发明的在半导体中形成铜配线的方法如下:
在半导体基片上形成内层绝缘膜,该基片中形成了半导体器件的各种元件。然后,利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后进行清洁工序。下一步,在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层之后,通过MOCVD方法利用(hafc)Cu(DMB)母材,在接触窗口和沟槽表面上就地镀一铜(Cu)种层。通过电镀方法将铜(Cu)镀敷在得到的表面上,以便其内部镀有铜(Cu)种层的接触窗口和沟槽能够被充分掩盖。当镀铜(Cu)完成时,该镀铜(Cu)表面经过氢还原热处理且随后经受CMP处理,从而形成铜配线。
在以上的情况中,该内层绝缘膜产生具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法(dual damascene method)制成,清洁工艺在其底层为金属,如钨(W)或铝(Al)制成时可采用RF等离子体,以及在其底层由金属铜(Cu)制成时可采用反应清洁方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
该铜(Cu)种层形成于由反应室和LDS组成的镀铜设备之中。LDS包括扩散器、DLI、CEM。此外可使用配备小孔式或喷嘴式等气化器的LDS。各个用于镀铜(Cu)种层的镀铜设备的条件与前述相同,因此将省略对其的详细说明。
作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温到350℃实施,在氢还原气氛下进行30~180分钟,以使(hfac)Cu(DMB)化合物变成晶粒组织。这时,该氢还原气氛可以只用氢气(H2)或氢的混合气体,例如H2+Ar(1~95%)、H2+N2(1~95%)等等。CMP处理之后,可以进行后清洗处理。清洗工艺和扩散膜层形成工艺无需时间耽搁即可就地实施。此外,该镀铜工艺和氢还原热处理无需时间耽搁即可就地实施。
铜(Cu)种层形成后,晶片从镀层设备中移到电镀容器以便电镀铜(Cu)。铜(Cu)电镀包括两个步骤:去除形成于铜(Cu)种层上的氧化膜的步骤和电镀铜(Cu)的步骤,或包括三个步骤:包括预浸湿的清洗步骤,形成铜(Cu)电镀种层的步骤和电镀铜(Cu)步骤。铜(Cu)镀液可以含有1~100克/升的硫酸(H2SO4)、1~200克/升的硫酸铜(CuSO4)、500ppm的盐酸(HCl)等,1~20ml/升的添加剂等。电镀温度为0~80℃。包括预浸湿的表面清洁步骤是具有,在当电解液从容器引导到达晶片那时开始的1秒~2分的停顿时间的步骤。在铜(Cu)电镀过程中,电流供给方法可以包括DC镀敷方法、2步DC镀敷方法、多步DC镀敷方法、单向脉冲镀敷方法、双向可逆镀敷方法、使用AC的方法等等。
例如,在采用多步DC镀敷方法镀敷铜的条件下,随着晶片以5~100rpm转动,工艺为以电流为1~10A供电0.1毫秒~100秒,然后停止供应电流,并随后再开始供给电流,重复2~10次。在采用脉冲可逆镀敷方法情况下,实行以正向1mA~20A电流供电1毫秒~200秒,1毫秒~30秒的关断时间,接着反向以1~10A的电流供电1毫秒~50秒,再关断1毫秒~30秒的工艺。在这时,建议晶片的平均电流密度保持在1mA/cm2~50A/cm2。形成铜(Cu)电镀层以后,把晶片的转速保持在100~2500rpm,用DI水进行离心和漂洗干燥过程。
其次,在通过MOCVD方法利用(hfac)Cu(DMB)母材就地镀铜作为铜种层和通过无电镀敷方法镀铜作为铜配线的情况下,本发明的在半导体中形成铜配线的方法如下:
在半导体基片上形成内层绝缘膜,其中该基片形成了半导体器件的各种元件。然后,利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后经历清洗工艺。下一步,在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层之后,通过MOCVD方法利用(hafc)Cu(DMB)母材,在接触窗口和沟槽表面上就地镀一铜(Cu)种层。然后,以无电镀敷的方法,镀铜(Cu)以使其上面镀有铜(Cu)种层的接触窗口和沟槽能够被充分掩盖。当镀敷铜(Cu)完成时,该镀铜(Cu)表面经过氢还原热处理且随后经受CMP处理,从而形成铜配线。
在以上的情况中,该内层绝缘膜产生具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成,清洗工艺在其底层为金属如钨(W)或铝(Al)制成时可采用RF等离子体,以及在其底层由金属铜(Cu)制成时可采用反应清洁方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVDTaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
该铜(Cu)种层形成于由反应室和LDS组成的镀铜设备之中。LDS包括扩散器、DLI、CEM。此外可使用配备小孔式或喷嘴式等气化器的LDS。用于镀铜(Cu)种层的每一种镀铜设备的条件与前述相同,因此将省略对其的详细说明。
作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温~350℃的范围实施,在氢还原气氛下进行30~180分钟,以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时,该氢还原气氛可以只用氢气(H2)或氢的混合气体,例如H2+Ar(1~95%)、H2+N2(1~95%)等等。CMP处理之后,可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺无需耽搁时间即可就地实施。此外,该镀敷铜工艺和氢还原热处理无需耽搁时间即可就地实施。
铜(Cu)种层形成后,在应用无电镀敷方法充填铜(Cu)的方法中,铜(Cu)无电镀敷包括两个步骤:去除形成于铜(Cu)种层上的氧化膜的步骤和镀敷铜(Cu)的步骤。
第三,在通过PVD方法就地镀铜作为第一铜种层,通过MOCVD方法利用(hfac)Cu(DMB)母材就地镀铜作为第二铜种层和,通过电镀方法镀铜作为铜薄膜的情况下,根据本发明的在半导体中形成铜配线的方法如下:
在半导体基片上形成内层绝缘膜,其中该基片中形成了半导体器件的各种元件。然后,利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后经历清洁过程。下一步,在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层之后,利用PVD方法在接触窗口和沟槽表面上就地沉积第一铜(Cu)种层。然后,通过MOCVD方法利用(hafc)Cu(DMB)母材,在沉积有第一铜(Cu)种层的接触窗口和沟槽表面上就地镀一第二铜(Cu)种层。此后,通过电镀方法,镀敷铜(Cu)以使其上重叠有第一和第二铜(Cu)种层的接触窗口和沟槽能够被充分掩盖。当镀敷铜(Cu)完成时,该镀敷铜(Cu)表面经过氢还原热处理且随后经受CMP处理,从而形成铜配线。
在以上的情况中,该内层绝缘膜产生具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成,清洁工艺在其底层为金属如钨(W)或铝(Al)制成时可采用RF等离子体,以及在其底层由金属铜(Cu)制成时可采用反应清洁方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVDTaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
该第一铜(Cu)种层形成为在200的厚度之内且此时的镀敷温度为30~300℃。
该第二铜(Cu)种层形成于由反应室和LDS组成的镀铜设备之中。LDS包括扩散器、DLI、CEM。此外可使用配备小孔式或喷嘴式等气化器的LDS。各种用于镀铜(Cu)种层的镀铜设备的条件与前述相同,因此将省略对其的详细说明。
作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温~350℃的范围,在氢还原气氛下进行30~180分钟的热处理,以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时,该氢还原气氛可以只用氢气(H2)或氢的混合气体,例如H2+Ar(1~95%)、H2+N2(1~95%)等等。CMP处理之后,可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺无须耽搁时间即可就地实施。此外,该镀敷铜工艺和氢还原热处理无须耽搁时间即可就地实施。
第二铜(Cu)种层形成后,晶片从镀敷设备中移到电镀容器以便电镀铜(Cu)。铜(Cu)电镀包括两个步骤:去除形成于铜(Cu)种层上的氧化膜的步骤和电镀铜(Cu)的步骤,或包括三个步骤:包括预浸湿的清洗步骤,形成铜(Cu)电镀种层的步骤和电镀铜(Cu)步骤。铜(Cu)镀液可以含有1~100克/升的硫酸(H2SO4)、1~200克/升的硫酸铜(CuSO4)、500ppm的盐酸(HCl)等,1~20毫升/升的添加剂等。电镀温度为0~80℃。包括预浸湿的表面清洁步骤是具有,在当电解液从容器导出到达晶片那时开始的1秒~2分的停顿时间的步骤。在铜(Cu)电镀过程中,电流供给方法可以包括DC镀敷方法、2步DC镀敷方法、多步DC镀敷方法、单向脉冲镀敷方法、双向可逆镀敷方法、使用AC的方法等等。
例如,在采用多步DC镀敷方法镀敷铜的条件下,晶片以5~100rpm转动,采用的工艺为:以电流为1~10A供电0.1毫秒~100秒,然后停止供应电流,并随后再开始供给电流,重复2~10次。在采用脉冲可逆镀敷方法情况下,采用工艺:以正向1mA~20A电流供电1毫秒~200秒,关断1毫秒~30秒,反向以1~10A的电流供电1毫秒~50秒,再关断1毫秒~30秒。在这时,建议晶片的平均电流密度保持在1mA/cm2~50A/cm2。形成铜(Cu)电镀层以后,把晶片的转速保持在100~2500rpm,用DI水进行离心和漂洗干燥过程。
第四,在通过PVD方法就地镀铜作为第一铜种层,通过MOCVD方法利用(hfac)Cu(DMB)母材就地镀铜作为第二铜种层和,通过无电镀敷方法镀敷铜作为铜薄膜的情况下,本发明的在半导体中形成铜配线的方法如下:
在半导体基片上形成内层绝缘膜,其中该基片中形成了半导体器件的各种元件。然后,利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后经历清洗工艺。下一步,在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层之后,利用PVD方法在接触窗口和沟槽表面上就地镀敷第一铜(Cu)种层。然后,通过MOCVD方法利用(hafc)Cu(DMB)母材,在其上镀敷有第一铜(Cu)种层的接触窗口和沟槽表面上就地镀敷一第二铜(Cu)种层。此后,通过无电镀敷方法,镀敷铜(Cu)以使其上重叠有第一和第二铜(Cu)种层的接触窗口和沟槽能够被充分掩盖。当镀敷铜(Cu)完成时,该镀敷铜(Cu)表面经过氢还原热处理且随后经受CMP处理,从而形成铜配线。
在以上的情况中,该内层绝缘膜产生具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成,清洁工艺在其底层为金属如钨(W)或铝(Al)制成时可采用RF等离子体,而在其底层由金属铜(Cu)制成时可采用反应清洁方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
该第一铜(Cu)种层形成为厚度在200之内且此时的镀敷温度为30~300℃。
该第二铜(Cu)种层形成于由反应室和LDS组成的镀铜设备之中。LDS包括扩散器、DLI、CEM。此外可使用配备小孔式或喷嘴式等气化器的LDS。各个用于镀铜(Cu)种层的镀铜设备的条件与前述相同,因此将省略对其的详细说明。
作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时,可以加入0.1~30%的DMB或可以加入0.1~20%的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温~350℃的范围,在氢还原气氛下进行30~180分钟,以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时,该氢还原气氛可以只用氢气(H2)或氢的混合气体,例如H2+Ar(1~95%)、H2+N2(1~95%)等等。CMP处理之后,可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺无须耽搁即可就地实施。此外,该镀敷铜工艺和氢还原热处理无须耽搁即可就地实施。
第二铜(Cu)种层形成后,在通过无电镀敷方法的覆盖铜方法中,铜(Cu)无电镀敷方法包括两个步骤:去除形成于铜(Cu)种层上的氧化膜的步骤和无电镀敷铜(Cu)的步骤。
从以上说明可以理解,通过对那些使用(hfac)Cu(DMB)化合物作为母材完成MOCVD工艺技术的镀铜设备的镀敷工艺条件的最佳化设定,本发明不仅可以实现镀铜工艺的重现性,而且获得具有优良膜质量的铜薄膜。
本发明已经参照具体的实施例,结合附图加以说明。本领域的普通技术人员在不脱离本发明范围的情况下所作任何修改与应用均属于本发明的范围。
因此所附的权利要求将力求覆盖这些属于本发明的范围的那些任何及所有应用、修改和实施例。
Claims (31)
1.在半导体器件中形成铜配线的方法,包括步骤:
在半导体基片上形成内层绝缘膜,其中该基片中形成了构成半导体器件的各种元件,在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层;
通过金属有机化学气相沉积方法利用(hafc)Cu(DMB)母材,在其上镀敷有所述扩散膜层的所述接触窗口和所述沟槽表面上就地镀一铜种层;
通过镀敷方法镀敷铜,以使其上镀有所述铜种层的所述接触窗口和所述沟槽能够被充分掩盖;及
进行化学机械抛光以形成铜配线。
2.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述接触窗口和所述沟槽用双波纹方法形成。
3.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述扩散膜层可以形成为离子化物理气相沉积TiN、化学气相沉积TiN、金属有机化学气相沉积TiN、离子化物理气相沉积Ta、离子化物理气相沉积TaN、化学气相沉积Ta、化学气相沉积TaN和化学气相沉积WN中的至少一个。
4.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述铜种层用由反应室和液体输送系统组成的镀铜设备镀敷,而其中所述液体输送系统是扩散器、直接液体喷射器、控制气化混合器,配备小孔式气化器的系统和配备喷嘴式气化器的系统之一。
5.根据权利要求4的在半导体器件中形成铜配线的方法,其中使用所述扩散器使所述(hfac)Cu(DMB)母材气化的所述铜种层的镀敷条件如下:所述扩散器的罐的温度为20~120℃的范围,导入到所述扩散器的所述罐中的输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,从所述扩散器的罐到所述反应室的气体管线和源管线的温度保持与所述扩散器的罐的温度相同。
6.根据权利要求4的在半导体器件中形成铜配线的方法,其中使用所述直接液体喷射器来使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:所述直接液体喷射器的气化器的温度保持在20~120℃的范围,导入到所述气化器中的输送气体的温度设定得比所述气化器的温度高20℃,所述输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述气化器的温度相同。
7.根据权利要求4的在半导体器件中形成铜配线的方法,其中使用所述控制气化混合器来使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:在所述控制气化混合器中的所述气化器的控制阀的温度保持在室温,所述气化器中的热交换器的温度保持在20~120℃的范围,而导入到所述控制阀中的输送气体的温度控制在高于或低于所述热交换器的数值,所述输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,并且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述热交换器的温度相同或高5~20℃。
8.根据权利要求4的在半导体器件中形成铜配线的方法,其中使用配备小孔式或配备喷嘴式气化器的所述液体输送系统来使所述(hfac)Cu(DMB)母材气化的所述铜种层的镀敷条件如下:所述气化器的温度在20~120℃的范围,导入到所述气化器中的所述输送气体的温度设定得比所述气化器的温度高出20℃,所述输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述气化器的温度相同。
9.根据权利要求4的在半导体器件中形成铜配线的方法,其中用来镀敷所述铜种层的所述反应室的条件如下:所述反应室的内部温度和所述反应室中的喷淋头的温度为20~120℃的范围,在所述反应室中的所述基座板的温度为120~280℃的范围,所述反应室的内部压力在0.1~5乇的范围,且所述反应室中喷淋头与所述基座板之间的距离为1~50mm的范围。
10.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述镀敷方法既可使用电镀方法,也可使用无电镀敷方法。
11.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述(hfac)Cu(DMB)母材的流量比为0.1~1.0sccm的范围。
12.根据权利要求1的在半导体器件中形成铜配线的方法,其中所述(hfac)Cu(DMB)母材中加入0.1~30%的DMB或加入0.1~20%的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
13.根据权利要求1的在半导体器件中形成铜配线的方法,其中在所述镀敷铜工艺后,无须时间耽搁就地进行氢还原热处理,且热处理是在室温~350℃的范围,在氢还原气氛下进行30~180分钟。
14.根据权利要求13的在半导体器件中形成铜配线的方法,其中使用的所述氢还原气氛为H2、H2+Ar(1~95%)和H2+N2(1~95%)之一。
15.根据权利要求1的在半导体器件中形成铜配线的方法,其中在所述形成扩散膜层的工艺后,实施清洗工艺,且其中所述清洗工艺和所述扩散膜层形成工艺无须耽搁时间就地实施。
16.根据权利要求1的在半导体器件中形成铜配线的方法,还包括在形成扩散膜层之后通过物理气相沉积方法在扩散膜层上沉积另一铜种层的步骤。
17.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述接触窗口和所述沟槽用双波纹方法形成。
18.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述扩散膜层形成为离子化物理气相沉积TiN、化学气相沉积TiN、金属有机化学气相沉积TiN、离子化物理气相沉积Ta、离子化物理气相沉积TaN、化学气相沉积Ta、化学气相沉积TaN、化学气相沉积WN中的至少一个。
19.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述另一铜种层在沉积温度为30~300C形成,厚度在200之内。
20.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述铜种层在由反应室和液体输送系统组成的、使用(hfac)Cu(DMB)母材以金属有机化学气相沉积的方法的镀铜设备中沉积,而其中所述液体输送系统包括扩散器、直接液体喷射器、控制气化混合器,配备小孔式气化器的系统和配备喷嘴式气化器的系统之一。
21.根据权利要求20的在半导体器件中形成铜配线的方法,其中使用所述扩散器使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:所述扩散器中的罐的温度在20~120℃的范围,导入到所述扩散器的所述罐中的输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,从所述扩散器的所述罐到所述反应室的气体管线和源管线的温度保持与所述扩散器的罐的温度相同。
22.根据权利要求20的在半导体器件中形成铜配线的方法,其中使用所述直接液体喷射器来使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:所述直接液体喷射器中的气化器的温度在20~120℃的范围,导入到所述气化器中的输送气体的温度设定得比所述气化器的高出20℃,所述输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述气化器的温度相同。
23.根据权利要求20的在半导体器件中形成铜配线的方法,其中使用所述控制气化混合器来使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:所述控制气化混合器中的所述气化器的控制阀的温度保持在室温,所述气化器中的热交换器的温度在20~120℃的范围,而导入到所述控制阀中的输送气体的温度控制在高于或低于所述热交换器的温度,所述输送气体包含至少氦气、氢气、氩气之一,而且其流速为10~700sccm的范围,并且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述热交换器的温度相同或高5~20℃。
24.根据权利要求20的在半导体器件中形成铜配线的方法,其中使用配备小孔式或喷嘴式气化器的所述液体输送系统来使所述(hfac)Cu(DMB)母材气化的所述铜种层的所述镀敷条件如下:所述气化器的温度在20~120℃的范围,导入到所述气化器中的所述输送气体的温度设定得比所述气化器的高出20℃,所述输送气体包含至少氦气、氧气、氩气之一,而且其流速为10~700sccm的范围,且从所述气化器到所述反应室的气体管线和源管线的温度保持与所述气化器的温度相同。
25.根据权利要求20的在半导体器件中形成铜配线的方法,其中用来镀敷所述铜种层的所述反应室的条件如下:所述反应室的内部温度和所述反应室中的喷淋头的温度为20~120℃的范围,在所述反应室中的所述基座板的温度在120~280℃的范围,所述反应室的内部压力保持在0.1~5乇的范围,且所述反应室中喷淋头与基座板之间的距离为1~50mm的范围。
26.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述镀敷方法既可使用电镀方法,也可使用无电镀敷方法。
27.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述(hfac)Cu(DMB)母材的流量比为0.1~1.0sccm的范围。
28.根据权利要求16的在半导体器件中形成铜配线的方法,其中所述(hfac)Cu(DMB)母材中加入0.1~30%的DMB或加入0.1~20%的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
29.根据权利要求16的在半导体器件中形成铜配线的方法,其中在所述镀敷铜处理后,没有时间延误地就地进行氢还原热处理,且热处理是在室温~350℃的范围,在氢还原气氛下进行30~180分钟。
30.根据权利要求29的在半导体器件中形成铜配线的方法,其中使用的所述氢还原气氛为H2、H2+Ar(1~95%)和H2+N2(1~95%)之一。
31.根据权利要求16的在半导体器件中形成铜配线的方法,其中在所述形成扩散膜层的工艺后,实施清洗工艺,且其中所述清洗工艺和所述扩散膜层形成工艺不耽搁时间,就地实施。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060561A KR100338112B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR60561/1999 | 1999-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1308371A CN1308371A (zh) | 2001-08-15 |
| CN1168131C true CN1168131C (zh) | 2004-09-22 |
Family
ID=19628284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001361392A Expired - Fee Related CN1168131C (zh) | 1999-12-22 | 2000-12-21 | 在半导体器件中形成铜配线的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6492268B1 (zh) |
| JP (1) | JP4850337B2 (zh) |
| KR (1) | KR100338112B1 (zh) |
| CN (1) | CN1168131C (zh) |
| DE (1) | DE10064041B4 (zh) |
| GB (1) | GB2362993A (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347838B1 (ko) * | 2000-03-07 | 2002-08-07 | 학교법인 포항공과대학교 | 액상 유기구리 전구체의 열적 안정성 향상방법 |
| KR100413481B1 (ko) * | 2001-06-12 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 박막 증착 장비 |
| US6770976B2 (en) * | 2002-02-13 | 2004-08-03 | Nikko Materials Usa, Inc. | Process for manufacturing copper foil on a metal carrier substrate |
| KR100449026B1 (ko) * | 2002-12-20 | 2004-09-18 | 삼성전자주식회사 | 트렌치를 이용한 금속구조물 제조방법 |
| JP2004221334A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Epson Corp | 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器 |
| AU2003299875A1 (en) * | 2003-01-23 | 2004-08-23 | Advanced Micro Devices, Inc. | Method of forming a catalyst containing layer over a patterned dielectric |
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| KR100521274B1 (ko) * | 2003-06-10 | 2005-10-12 | 삼성에스디아이 주식회사 | 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스 |
| US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
| KR100572825B1 (ko) * | 2003-07-31 | 2006-04-25 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7442285B2 (en) * | 2004-06-17 | 2008-10-28 | Vapor Technologies, Inc. | Common rack for electroplating and PVD coating operations |
| JP2006245558A (ja) * | 2005-02-04 | 2006-09-14 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法 |
| KR20060089635A (ko) * | 2005-02-04 | 2006-08-09 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 구리 배선층의 형성방법 |
| JP4511414B2 (ja) * | 2005-05-19 | 2010-07-28 | 株式会社リンテック | 気化器 |
| JP4376959B2 (ja) * | 2007-07-31 | 2009-12-02 | 日鉱金属株式会社 | 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法 |
| EP2067878B1 (en) * | 2007-07-31 | 2017-03-22 | JX Nippon Mining & Metals Corporation | Plated material having metal thin film formed by electroless plating, and method for production thereof |
| KR101487708B1 (ko) * | 2007-10-30 | 2015-01-29 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 전해질 용액으로부터 금속배선 형성을 위해 웨이퍼 표면을 프리웨팅하는 방법 및 장치 |
| US9295167B2 (en) | 2007-10-30 | 2016-03-22 | Acm Research (Shanghai) Inc. | Method to prewet wafer surface |
| US9209134B2 (en) * | 2013-03-14 | 2015-12-08 | Intermolecular, Inc. | Method to increase interconnect reliability |
| WO2015099452A1 (ko) | 2013-12-24 | 2015-07-02 | 주식회사 유피케미칼 | 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법 |
| CN104900583B (zh) * | 2014-03-06 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| EP3885474A1 (en) * | 2020-03-25 | 2021-09-29 | Semsysco GmbH | Method for a chemical and/or electrolytic surface treatment of a substrate in a process station |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06281043A (ja) | 1993-03-29 | 1994-10-07 | Japan Steel Works Ltd:The | 比例電磁弁のディザ電流制御方法 |
| US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
| JP3230389B2 (ja) | 1993-09-20 | 2001-11-19 | 三菱マテリアル株式会社 | 銅薄膜形成用有機銅化合物とそれを用いた銅薄膜選択成長法 |
| JPH10204640A (ja) * | 1997-01-23 | 1998-08-04 | Sharp Corp | 銅プリカーサ化合物および化学気相成長銅を選択された表面に付与する方法 |
| US5893752A (en) * | 1997-12-22 | 1999-04-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| EP1018149A1 (en) * | 1997-09-18 | 2000-07-12 | CVC Products, Inc. | Method and apparatus for high-performance integrated circuit interconnect fabrication |
| KR100256669B1 (ko) * | 1997-12-23 | 2000-05-15 | 정선종 | 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법 |
| JPH11256318A (ja) * | 1998-03-10 | 1999-09-21 | Sony Corp | 導電性薄膜及びその形成方法、並びに、半導体装置及びその製造方法 |
| JPH11283979A (ja) * | 1998-03-27 | 1999-10-15 | Sony Corp | 半導体装置の製造方法 |
| JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
| JP3189788B2 (ja) * | 1998-05-29 | 2001-07-16 | 日本電気株式会社 | 銅配線の形成方法 |
| JP2000087242A (ja) | 1998-09-15 | 2000-03-28 | Sharp Corp | 水を添加して銅の伝導率を向上させるCu(hfac)TMVS前駆体 |
| US6090963A (en) * | 1998-11-10 | 2000-07-18 | Sharp Laboratories Of America, Inc. | Alkene ligand precursor and synthesis method |
| KR100368319B1 (ko) | 1998-12-30 | 2003-03-17 | 주식회사 하이닉스반도체 | 액체운송장치 |
| EP1029948A2 (en) * | 1999-02-19 | 2000-08-23 | Applied Materials, Inc. | Using electroplated cu as cold layer for cold/hot deposition |
| KR100460746B1 (ko) | 1999-04-13 | 2004-12-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR100298125B1 (ko) * | 1999-04-15 | 2001-09-13 | 정명식 | 구리의 화학 증착에 유용한 유기 구리 전구체 |
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| KR100358045B1 (ko) * | 1999-12-22 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
-
1999
- 1999-12-22 KR KR1019990060561A patent/KR100338112B1/ko not_active Expired - Fee Related
-
2000
- 2000-11-27 US US09/721,967 patent/US6492268B1/en not_active Expired - Fee Related
- 2000-12-01 GB GB0029288A patent/GB2362993A/en not_active Withdrawn
- 2000-12-08 JP JP2000374127A patent/JP4850337B2/ja not_active Expired - Fee Related
- 2000-12-21 DE DE10064041A patent/DE10064041B4/de not_active Expired - Fee Related
- 2000-12-21 CN CNB001361392A patent/CN1168131C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217204A (ja) | 2001-08-10 |
| DE10064041B4 (de) | 2009-09-10 |
| KR100338112B1 (ko) | 2002-05-24 |
| DE10064041A1 (de) | 2001-06-28 |
| JP4850337B2 (ja) | 2012-01-11 |
| GB2362993A (en) | 2001-12-05 |
| KR20010063476A (ko) | 2001-07-09 |
| US6492268B1 (en) | 2002-12-10 |
| CN1308371A (zh) | 2001-08-15 |
| GB0029288D0 (en) | 2001-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1168131C (zh) | 在半导体器件中形成铜配线的方法 | |
| US7107998B2 (en) | Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus | |
| CN1174117C (zh) | 从钽卤化物前体得到的热化学气相沉积钽氮化物膜的等离子体处理方法 | |
| JP7345546B2 (ja) | ルテニウム前駆体を使用したpealdプロセス | |
| CN1150348C (zh) | 自钽卤化物前体获得整体式的钽和钽氮化物膜的化学气相沉积方法 | |
| CN1208816C (zh) | 在半导体器件中形成铜布线的方法 | |
| US7041596B1 (en) | Surface treatment using iodine plasma to improve metal deposition | |
| CN1246494C (zh) | 喷镀装置 | |
| CN1168130C (zh) | 在半导体器件中形成铜配线的方法 | |
| TW202217936A (zh) | 金屬氧化物擴散阻障物 | |
| JP4790156B2 (ja) | 半導体素子の銅金属配線形成方法 | |
| US6730605B2 (en) | Redistribution of copper deposited films | |
| US20230298936A1 (en) | Combined self-forming barrier and seed layer by atomic layer deposition | |
| Marcadal et al. | CVD process for copper interconnection | |
| KR100358047B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US20050164499A1 (en) | Electroless plating method and apparatus | |
| CN1918325A (zh) | 用于在单个室中的无电沉积期间选择性改变薄膜成分的方法和装置 | |
| Pyo | Role of CH2I2 catalysis in chemically enhanced MOCVD Cu process: Nature of superfilling in copper thin film growth | |
| US20080182021A1 (en) | Continuous ultra-thin copper film formed using a low thermal budget |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040922 Termination date: 20131221 |