[go: up one dir, main page]

CN1324540C - 具有多晶硅薄膜晶体管的平板显示装置 - Google Patents

具有多晶硅薄膜晶体管的平板显示装置 Download PDF

Info

Publication number
CN1324540C
CN1324540C CNB2004100050257A CN200410005025A CN1324540C CN 1324540 C CN1324540 C CN 1324540C CN B2004100050257 A CNB2004100050257 A CN B2004100050257A CN 200410005025 A CN200410005025 A CN 200410005025A CN 1324540 C CN1324540 C CN 1324540C
Authority
CN
China
Prior art keywords
thin film
film transistor
active channel
polysilicon
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100050257A
Other languages
English (en)
Other versions
CN1573843A (zh
Inventor
朴志容
李乙浩
具在本
李基龙
朴惠香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0036519A external-priority patent/KR100521273B1/ko
Priority claimed from KR10-2003-0037245A external-priority patent/KR100501314B1/ko
Priority claimed from KR1020030051659A external-priority patent/KR100542991B1/ko
Priority claimed from KR1020030051681A external-priority patent/KR100542992B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1573843A publication Critical patent/CN1573843A/zh
Application granted granted Critical
Publication of CN1324540C publication Critical patent/CN1324540C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种具有多晶硅薄膜晶体管的平板显示装置，通过使包括于形成在驱动电路部分和像素部分的有源沟道区中的薄膜晶体管中的晶界数不同，提供了具有改善特性的平板显示装置。这可以通过使形成于像素部分中的开关和驱动薄膜晶体管的有源沟道区中的多晶硅薄膜中包括不同的晶界数；以及通过对于每个红、绿和蓝色像素部分的驱动和像素部分，薄膜晶体管的有源沟道区中形成的多晶硅中包括的晶界数不同而实现。另外，这可以通过使形成于用于形成平板显示装置中的CMOS晶体管的NMOS和PMOS薄膜晶体管的有源沟道区中形成的多晶硅中包括不同的晶界数，由此形成对每个晶体管都获得改善特性薄膜晶体管而实现。

Description

具有多晶硅薄膜晶体管的平板显示装置
技术领域
本发明涉及一种具有多晶硅薄膜晶体管的平板显示装置，并且特别涉及一种具有多晶硅薄膜晶体管的平板显示装置，其中形成在平板显示装置中包括的薄膜晶体管的有源沟道区中的多晶硅的晶界数根据薄膜晶体管而变化。
背景技术
已知，存在于有源沟道区中包括的多晶硅晶界上的成键缺陷(诸如悬键)，在使用多晶硅制造薄膜晶体管(以下称作“TFT”)时，对电荷载流子起陷阱的作用。
因此，晶粒的尺寸、晶粒尺寸的均匀性、晶粒的数量和位置、以及晶粒的方向不仅直接和/或间接地对诸如阈值电压(Vth)、亚阀斜率(subthresholdslope)、载流子迁移率、漏电流和器件稳定性的TFT特性产生致命影响，而且在使用TFT制造有源矩阵显示基板时，依赖晶粒位置对TFT的均匀性产生致命影响。
可以使包括于显示装置整个衬底上的TFT有源沟道区中的致命晶界数(fatal grain boundary)(以下称作“主”晶界(“primary”grain boundary))相等或根据晶粒的尺寸、晶粒的倾角θ、有源沟道的尺寸(长(L)和宽(W))和衬底上每个TFT的位置而变化(见，例如图1A和1B)。
如图1A和1B所示，对于晶粒尺寸为Gs、有源沟道尺寸为L×W且倾角为θ的晶粒，当最大晶界数为Nmax时，包括在有源沟道区中的“主”晶界数(即，根据TFT衬底的装置或显示装置，包括在有源沟道区中的“主”晶界数)为Nmax(图1A中情况下的3)或Nmax-1(图1B中情况下的2)。当对所有的TFT，包括于有源沟道区中的“主”晶界数都为Nmax时，可以确保更均匀的TFT特性。即，具有相等晶界数的TFT越多，器件就能获得越高的均匀性。
另一方面，可以理解，若包括Nmax个“主”晶界的TFT的数量等于包括Nmax-1个“主”晶界的TFT的数量，则TFT衬底或显示装置上的TFT特性的均匀性最差。
多晶硅或单晶硅晶粒可以使用连续横向固化(SLS：sequential lateralsolidification)结晶技术在衬底上形成较大的硅晶粒(图2A和2B)。在使用较大的硅晶粒制造TFT时，可以获得与单晶硅制造的TFT类似的特性。然而，对于有源矩阵显示器，应为驱动器和像素阵列制造多个TFT。
例如，在具有SVGA分辨率的有源矩阵显示器的制造中，形成了约一百万个像素。对于液晶显示器(LCD)，每个像素区中需要一个TFT。在诸如有机场致发光装置的使用有机发光材料的显示器中，需要至少两个或更多个TFT。
因此，难以通过仅在多于一百万或两百万个TFT中每一个的有源沟道区中，向特定的方向生长特定数量的晶粒来制造有源矩阵显示器。
在通过PECVD、LPCVD或溅射沉积非晶硅后，使用SLS技术将整个衬底上的非晶硅转化为多晶硅或者仅在衬底上结晶化选定区域的技术在美国专利No.6,322,625中公开，如图2A和2B所示。
与具有几个μm乘几个μm尺寸的有源沟道区相比，该选定的区域还是相当大的区域。另外，结晶技术中使用的激光束的尺寸约为几个mm×多个mm。将衬底整个区域或选定区域的非晶硅结晶化需要将光束或平台步进或移动，而其上照射激光束的区域之间存在对准差(misalignment)。对准差可包括于多个TFT的有源沟道区中。晶界数变化，并且整个衬底上的，或者是驱动区或像素单元区中的TFT可具有不可预知的非均匀性。非均匀性可以对有源矩阵显示装置产生致命的影响。
在美国专利No.6,177,391中公开了通过使用SLS结晶技术形成较大的硅晶粒来制造用于包括驱动器和像素阵列的LCD装置的TFT。如图3A所示，可以最小化晶界对于电荷载流子方向的壁垒作用，使得当有源沟道的方向平行于通过SLS结晶法生长的晶粒的方向时，大尺寸的硅晶粒获得了接近于单晶硅的TFT特性。还存在大量其中TFT特性起着电荷载流子陷阱作用的晶界，使得TFT特性劣化，如图3B所示。
实际上，在制造有源矩阵器件时，存在驱动电路内的TFT和像素单元区内的TFT通常具有90°的角度的情况，其中通过按照使有源沟道区以30°至60°的角度朝向沿着某一方向生长的晶粒倾斜的方式制造有源矩阵显示器，可以改善装置的均匀性，使得TFT之间特性的均匀性得到改善，并且不会明显劣化每个TFT的特性(图3C)。
然而，由于通过SLS结晶技术形成的尺寸有限的晶粒也在此方法中采用，因此致命晶界易于包括在有源沟道区中。因此，存在这样的问题，即在此方法中存在导致TFT之间的特性差异的不可预测的不均匀性的问题。
另一方面，多晶硅薄膜构成了将用作平板显示装置(诸如，有机场致发光显示装置或液晶显示装置)中的像素的开关装置或驱动装置的晶体管，其中有源驱动型有源矩阵有机场致发光显示装置的每个亚像素(sub-pixel)包括至少两个薄膜晶体管。
有机场致发光器件在阳极电极与阴极电极之间包括由有机物质形成的发射层。在有机场致发光装置中，由于向对应电极施加了阳极电压和阴极电压，因此从阳极电极注入的空穴经空穴传输层移动至发射层。电子从阴极电极经电子传输层注入至发射层中，使得电子和空穴在发射层中彼此复合，从而产生出激子，随着激子从激发态变为基态，发射层的发光材料发射，从而形成图像。全色彩有机场致发光显示装置包括发射红(R)、绿(G)和蓝(B)色的像素，以实现全色彩。
然而，用于发射每种颜色的红、绿和蓝的每一层发射层的发光效率(Cd/A)由于有机场致发光显示装置中的颜色而改变。另外，由于一些颜色的亮度较低而另一些颜色的亮度较高，因此很难获得适合程度的色彩平衡或白平衡(white balance)。即使是在向亚像素施加相等的电流时，这也可能发生，因为发射层的亮度近似与施加至每个亚像素的电流值成比例。
例如，由于绿色发射层的发光效率比红色发光层和蓝色发光层的发光效率高出三至六倍，因此使相应量的额外电流流向红色和蓝色发射层，以调整出白平衡。
另一方面，作为一种传统的调整白平衡的方法，在日本专利待公开No.Heisei 5-107561中公开了一种通过驱动线向每个像素施加不同电压(即，驱动电压(Vdd))的方法。
另外，在日本专利待公开No.2001-109399中公开了一种通过控制驱动TFT的尺寸来调整白平衡的方法。通过差异化地设计每个红、绿和蓝色像素的W/L值(其中，驱动TFT沟道区中的沟道宽度为W，而其沟道长度为L)，来控制流向各个红、绿和蓝色有机场致发光装置的电流量。
在日本专利待公开No.2001-290441中公开了一种通过形成不同尺寸的像素来调整白平衡的方法。通过按照使具有最高发光效率的绿色发光区的发光面积与红色和蓝色发光区的发光面积相比为最小的方式形成绿色发光区，能够实现白平衡和长寿命期。利用阳极电极的面积能够实现此发光效率的差异。
另外，一种用于控制亮度的方法，对于每个红、绿和蓝色像素，改变通过数据线施加的电压范围，由此控制电流的量。
然而，上述方法未考虑到使用多晶硅的平板显示装置的TFT中的多晶硅的晶体结构。电流迁移率可以根据包括于TFT的有源沟道区中的多晶硅的晶体状态改变。即使在此情况下，也无法调整出白平衡。
另外，一般通过使用互补型金属氧化物半导体薄膜晶体管(CMOS TFT)构造平板显示装置的电路来驱动平板显示装置。
然而，TFT阈值电压的绝对值一般要比使用单晶半导体的MOS晶体管阈值电压的绝对值大。另外，N型薄膜晶体管的阈值电压的绝对值与P型薄膜晶体管的阈值电压的绝对值相当不同。例如，若N型薄膜晶体管的阈值电压为2V，则P型薄膜晶体管的阈值电压可以为-4V。
因此，P型薄膜晶体管与N型薄膜晶体管之间较大的阈值电压绝对值差在操作电路中是不期望的，并且它还起到了降低驱动电压的势垒的作用。例如，通常，具有较大阈值电压绝对值的P型薄膜晶体管不适于在较低的驱动电压下工作。
即，P型薄膜晶体管通常仅起到无源元件的作用，诸如电阻器，并且运算得不够快。必须增大驱动电压来运行P型薄膜晶体管作为无源器件。
特别地，在栅极电极由具有5eV或更小的功函数的材料(诸如，铝)形成的情况下，栅极电极与本征硅半导体之间功函数之差下降多达-0.6eV。结果，P型薄膜晶体管的阈值电压变为负值，而N型薄膜晶体管的阈值电压接近于零电压。因此，N型薄膜晶体管通常变为开启状态。
在上述状态中，期望N型薄膜晶体管阈值电压的几乎等于P型薄膜晶体管的。通过以非常低的浓度(1018原子/cm3或更小)掺杂N型或P型杂质来控制阈值电压。即，通过掺杂具有1015至1018原子/cm3浓度的杂质，将阈值电压控制在约0.1V或更小。
然而，在使用不是单晶半导体的半导体时，即使以1018原子/cm3或更低的浓度向半导体中添加杂质，也可能观察不到阈值电压的移动。另外，由于多晶硅具有大量缺陷，阈值电压将迅速变化，并且若杂质的浓度为1018原子/cm3或更高，导电性能将变成p型或n型。添加的杂质被俘获，并且由于缺陷浓度为1018原子/cm3，缺陷将使得杂质无法活化。另外，杂质浓度大于缺陷浓度，多余的杂质将被活化，并且导电类型将变为n或p型。
为了解决这些问题，变化沟道的长度使得P型薄膜晶体管的沟道长度比N型薄膜晶体管的短，如美国专利No.6,492,268、6，124,603和5，615,935中所述。然而，由于按照使沟道长度不同的方式制造沟道，因此这些专利仍然存在制造工艺复杂的问题。
发明内容
因此，为解决现有技术的上述问题，本发明的目的在于提供一种平板显示装置，包括使用多晶硅的薄膜晶体管，在形成多晶硅时，其能够满足驱动电路部分的TFT特性和像素部分的TFT特性。
另外，其另一目的在于提供一种平板显示装置，包括使用能够在形成多晶硅薄膜时满足位于像素部分的驱动薄膜晶体管和开关薄膜晶体管的特性的多晶硅的薄膜晶体管。
另外，其另一目的在于提供一种CMOS薄膜晶体管，其中P型薄膜晶体管的阈值电压绝对值基本与N型薄膜晶体管的相等，并且其通过控制晶粒数同时相等地保持沟道长度而具有高电流迁移率。
另外，其另一目的在于提供一种平板显示装置，其中能够调整出白平衡。通过为每个亚像素施加优化的电流而获得合适的亮度。在向驱动TFT施加相同的驱动电压而未改变驱动TFT的有源沟道尺寸时，寿命周期未缩短。
为实现上述目的，本发明提供了一种具有多晶硅薄膜晶体管的平板显示装置，包括：像素部分，分为栅极线和数据线，并且配备有由通过栅极线和数据线供给的信号驱动的薄膜晶体管；以及，驱动电路部分，包括一个或更多个分别与栅极线和数据线连接从而为像素部分提供信号的薄膜晶体管，其中，对于每单位面积的有源沟道，形成在所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数比形成在安装于像素部分的薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数少至少一个或更多个。
另外，本发明提供了一种具有多晶硅薄膜晶体管的平板显示装置，包括：开关薄膜晶体管，用于传输数据信号；以及，驱动薄膜晶体管，用于驱动有机场致发光装置，使得一定量的电流根据数据信号流经有机场致发光装置，其中，对于单位面积的有源沟道，形成在驱动薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数比形成在开关薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数大至少一个或更多个。
另外，本发明提供了一种CMOS薄膜晶体管，其特征在于，P型薄膜晶体管和N型薄膜晶体管具有不同的包括于有源沟道区中的多晶硅主晶界数，并且包括于P型薄膜晶体管中的晶界数比包括于N型薄膜晶体管中的晶界数小至少一个或更多个。
另外，本发明提供了一种平板显示装置，包括绿色、红色和蓝色像素区，以及用于驱动每个像素并具有相同的有源沟道长度和宽度的驱动薄膜晶体管，其中对于每个像素，包括于驱动薄膜晶体管的有源沟道区中的多晶硅晶界数彼此不同。
附图说明
通过参照附图详细介绍本发明的典型实施例将使本领域技术人员更加了解本发明的上述及其它特征和优点，附图中：
图1A为示出根据该发明实施例的TFT的示意截面图，其中对于相等的晶粒尺寸Gs和有源沟道尺寸L＞W，致命晶界数为2；图1B为示出根据该发明实施例的TFT的示意截面图，其中对于相等的晶粒尺寸Gs和有源沟道尺寸L＞W，致命晶界数为3；
图2A和2B为示出根据该发明实施例的TFT的有源沟道的示意截面图，该TFT包括其中通过SLS结晶法形成的晶粒的尺寸较大的硅晶粒；
图3A至3C为示出根据现有技术制造的另一种TFT的有源沟道的示意截面图；
图4示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒，其中，放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管；
图5示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒，其中，放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管；
图6示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒，其中，放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管；
图7示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒，其中，放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管；
图8为示出根据该发明一实施例，阈值电压值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图；
图9为示出根据该发明一实施例，电流迁移率值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图；
图10为根据本发明一实施例，对于有机场致发光显示装置像素部分中的一个单位像素的等效电路图；
图11示出根据本发明一实施例，形成在有机场致发光显示装置像素部分的驱动薄膜晶体管和开关薄膜晶体管中的薄膜晶体管的排列，其中放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列；
图12示出根据本发明一实施例，在有机场致发光装置的像素部分中，开关和驱动薄膜晶体管的排列，其中放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列；
图13示出根据本发明一实施例，在有机场致发光装置的像素部分中，开关和驱动薄膜晶体管的排列，其中放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列；
图14示出根据本发明一实施例，在有机场致发光装置的像素部分中，开关和驱动薄膜晶体管的排列，其中放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列；
图15为示出根据该发明一实施例，阈值电压值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图；
图16为示出根据本发明一实施例，电流迁移率值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图；
图17A至17G为顺序示出根据本发明一实施例，用于制造CMOS薄膜晶体管的工艺的工艺流程；
图18A和18B为示出电流迁移率和阈值电压根据包括于P型薄膜晶体管和具有图17G的LDD结构的N型薄膜晶体管的有源沟道区中的“主”晶界数的变化的曲线图；
图19示出根据本发明一实施例，平板显示装置中的有源矩阵有机场致发光装置的薄膜晶体管的有源区结构；
图20示出根据本发明一实施例，其中薄膜晶体管布置在多晶硅上的结构；
图21为示出根据本发明一实施例，电流迁移率根据主晶界数变化的曲线图；
图22为示出根据本发明一实施例，电流迁移率根据各向异性晶粒的侧晶界数变化的曲线图；
图23为示出图19中单个像素的局部放大平面图；
图24为示出沿图23的线II-II截取的截面的横截面图；以及
图25为示出沿图23的线III-III截取的截面的横截面图。
具体实施方式
下面，将参照附图，结合典型实施例详细介绍本发明。附图中，相同的附图标记始终表示相对应的部分。
在制造用于有源矩阵显示器的TFT时，若放大并规则化对TFT特性直接或间接产生影响的多晶硅晶粒，以改善TFT特性，则晶界由于晶粒的受限尺寸而产生于相邻晶粒之间。
在本发明中，“晶粒尺寸”是指晶界之间可确定的距离，并且定义为晶界之间、属于一般误差范围的距离。
特别地，当晶界存在于有源沟道区中时，晶界可对TFT特性产生致命影响。这是由于在多晶硅薄膜形成期间，对工艺精度造成限制的缺陷而导致的。
另外，包括于TFT有源沟道区中的晶界数可基于晶粒的尺寸和方向以及有源沟道的尺寸而变化，所述TFT包括制造于显示衬底上的驱动薄膜晶体管和开关薄膜晶体管。因此，TFT和所制造的显示器的特性变得不均匀，并且无法驱动TFT和显示器。
因此，本发明提供了一种平板显示装置，其包括通过对制造在驱动电路部分和像素部分的衬底上的各个薄膜晶体管改变存在于每个TFT有源沟道区中的晶界数而由电学特性控制的TFT。
图4示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒，其中，放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管。
参照图4，根据本发明一实施例的有机场致发光装置分为栅极线和数据线，并且包括像素部分20，像素部分20包括由施加栅极线和数据线的信号所驱动的薄膜晶体管。驱动电路部分10包括一个或更多个分别连接至栅极线和数据线从而向像素部分20施加信号的薄膜晶体管。
对于单位面积的有源沟道，形成在安装于驱动电路部分10处的薄膜晶体管的有源沟道区中并且与电流方向线(current direction line)相交的多晶硅晶界的平均数比形成在安装于像素部分20处的薄膜晶体管的有源沟道区中并且与电流方向线相交的多晶硅晶界的平均数小至少一个或更多个。
多晶硅晶粒是各向异性的，并且多晶硅晶粒优选通过连续横向固化(SLS)法和金属诱导横向结晶(MILC：metal induced lateral crystallization)法中的一种形成。尽管通过SLS法形成的多晶硅晶界包括通常垂直于晶粒生长方向形成的“主”晶界和通常垂直于该“主”晶界形成的各向异性晶粒的“侧”晶界，但由于对薄膜晶体管的电学特性起主要影响的晶界意味着“主”晶界，因此以下未特别指出的晶界的类型代表“主”晶界。对薄膜晶体管的电学特性起次要影响的晶界表示各向异性晶粒的“侧”晶界。
另一方面，参照放大图A和B，安装在驱动电路部分10和像素部分20处的薄膜晶体管有源沟道区中形成的多晶硅主晶界可以以-45°至45°的角度朝向电流方向线倾斜，并且还可以以0°的角度朝向电流方向线倾斜。
另外，通过使安装在像素部分20处的薄膜晶体管的有源沟道的长度d1比安装在驱动电路部分10处的薄膜晶体管的有源沟道的长度d2更长，使得包括于像素部分20中的各向异性晶粒的侧晶界(side grain boundary)比驱动电路部分10中的多，像素部分20可以实现比驱动电路部分10更高的均匀度。这可以减小基于与电流方向线相交的晶界数的变化而产生的电流变化。
图5示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分20和驱动电路部分10中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒。放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管。
在此实施例中，如放大图A所示，主晶界可以以-45°至45°的角度朝向电流方向线倾斜，并且主晶界还可以水平地朝向像素部分中的电流方向线倾斜，使得形成在驱动电路部分10的薄膜晶体管的有源沟道区中从而与电流方向线相交的多晶硅的主晶界数比形成在像素部分20的薄膜晶体管的有源沟道区中从而与电流方向线相交的多晶硅的主晶界数少至少一个或更多个。另一方面，主晶界可以以45°至1 35°的角度朝向电流方向线倾斜。主晶界还可以垂直地朝向驱动电路部分10中的电流方向线倾斜。
驱动电路部分10和像素部分20的薄膜晶体管的有源沟道区可以具有相等的长度d。
图6示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分20和驱动电路部分10中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒。放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管。
参照图6，安装在驱动电路部分10处的薄膜晶体管的有源沟道区中形成的多晶硅的晶界可以以-45°至45°的角度朝向电流方向线倾斜，并且还可以排列为晶界平行于电流方向线。
另外，安装在像素部分20处的薄膜晶体管的有源沟道区中形成的多晶硅的晶界可以以-45°至45°的角度朝向电流方向线倾斜，并且可以排列为晶界平行于电流方向线，其中，安装在像素部分20处的薄膜晶体管的有源沟道和安装在驱动电路部分10处的薄膜晶体管的有源沟道具有相等的长度d。
然而，在此情况下，当与包括于像素部分20的薄膜晶体管有源沟道区中的电流方向线相交的主晶界数大于与包括于驱动电路部分10的薄膜晶体管有源沟道区中的电流方向线相交的主晶界数时，由于确保了像素部分中的均匀性，因此像素部分中主晶界之间的距离w1大于驱动电路部分中主晶界之间的距离w2。
图7示出了根据本发明一实施例，形成在有机场致发光装置中的像素部分和驱动电路部分中的薄膜晶体管的有源沟道区中形成的多晶硅晶粒。放大图A示出像素部分的薄膜晶体管，而放大图B示出驱动电路部分的薄膜晶体管。
参照图7，形成在驱动电路部分10和像素部分20的薄膜晶体管的有源沟道区中的多晶硅的晶粒以各向同性的形状形成。若放大图A示出的像素部分中形成的多晶硅晶粒的尺寸大于放大图B示出的驱动电路部分中形成的多晶硅晶粒的尺寸，则包括在像素部分处的薄膜晶体管中的晶界多于包括在驱动电路部分处的薄膜晶体管中的晶界。因此，包括于像素部分处的薄膜晶体管中的与电流方向线相交的晶界比驱动电路部分处的薄膜晶体管中的多。像素部分中的晶界数比驱动电路部分中的晶界数大至少一个或更多个，其中薄膜晶体管的有源沟道区的驱动电路部分和像素部分具有相等的长度d。
本实施例中的各向同性形状的多晶硅可通过准分子(eximer)激光退火形成。
图8为示出阈值电压值根据包括于薄膜晶体管的有源沟道区中的晶界数的变化的曲线图。图9为示出电流迁移率值根据包括于薄膜晶体管的有源沟道区中的晶界数的变化的曲线图。
参照图8和9，可见，随着与电流方向线相交的晶界数增加，阈值电压增加，而电流迁移率降低。
晶界可以对薄膜晶体管的电学特性产生影响，其中薄膜晶体管的电学特性主要受主晶界的影响，并且还额外受到了各向异性晶粒的侧晶界的影响。
若将所制造的多晶硅应用于具有一个或更多个栅极的TFT，则在像素部分中，相等的有源沟道区面积中所包括的晶粒平均数比驱动电路部分中的大至少一个或更多个，并且像素部分中包括的晶界数也可以比驱动电路部分中的大。
另外，在包括于一个TFT的栅极的有源沟道区中，形成在像素部分有源沟道区中的多晶硅晶粒的尺寸比形成在驱动电路部分有源沟道区中的多晶硅晶粒的尺寸更加均匀。在晶粒尺寸较小时，随着覆盖一个晶粒的晶界面积的减少，而包括于有源沟道中的晶界数的增加，由于存在于有源沟道区中的晶粒数的差异而导致的晶界数的差异将减小。
另外，驱动电路部分中，包括于每个栅极的有源沟道区中的多晶硅晶粒的平均晶粒尺寸比像素部分中的大。
因此，由于像素部分中晶粒尺寸比驱动电路部分中的更均匀，因此像素部分中电流的均匀性要比驱动电路部分中的好，尽管驱动电路部分中，诸如电流迁移率的电流特性要比像素部分中的好。
在本发明中，TFT具有两个或更多个栅极。
包括按上述方式形成的多晶硅薄膜的平板显示装置可以是有机场致发光装置或液晶显示装置。
图10为根据本发明一实施例，有机场致发光显示装置的像素部分20中，一个单位像素的等效电路图。参照图10，普通有机场致发光显示装置的每单位像素110包括用作开关薄膜晶体管120和驱动薄膜晶体管130的两个P型晶体管，以及电容器140和有机场致发光(EL)装置150。
开关薄膜晶体管120由施加至栅极线的扫描信号驱动，其控制施加至数据线的数据信号的透过率。驱动薄膜晶体管130基于透过开关薄膜晶体管120的数据信号而确定流经EL装置150的电流量(例如，通过栅极与源极之间的电压差(Vgs))。对于一桢的周期，电容140存储透过开关薄膜晶体管120的数据信号。
图11示出根据本发明一实施例，形成在有机场致发光显示装置像素部分20的驱动薄膜晶体管130和开关薄膜晶体管120中的薄膜晶体管的排列。放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列。
参照图11，有机场致发光装置可分为栅极线和数据线，并且包括用于透过数据信号的开关薄膜晶体管120和用于驱动有机场致发光装置的驱动薄膜晶体管130，从而根据数据信号使一定量的电流流经有机场致发光装置。
对于单位面积的有源沟道，形成在开关薄膜晶体管的有源沟道区中并且与电流方向线相交的多晶硅晶界的平均数可以比形成在驱动薄膜晶体管的有源沟道区中并且与电流方向线相交的多晶硅晶界的平均数大至少一个或更多个。多晶硅晶粒是各向异性的，并且多晶硅优选通过SLS法制得。
参照放大图A和B，形成在开关薄膜晶体管和驱动薄膜晶体管的有源沟道区中的多晶硅的主晶界可以按照以下方式排列，即主晶界以-45°至45°的角度朝向电流方向线倾斜，优选以0°的角度倾斜。
另外，通过使驱动薄膜晶体管有源沟道的长度d1比开关薄膜晶体管有源沟道的长度d2更长，使得包括在驱动薄膜晶体管中的各向异性晶粒的侧晶界比开关薄膜晶体管中的多，可以在驱动薄膜晶体管中获得与开关薄膜晶体管中相比得到改善的均匀性。这可以降低基于与电流方向线相交的晶界数的变化的电流变化。
图12示出根据本发明一实施例，在有机场致发光装置的像素部分20中，开关薄膜晶体管120和驱动薄膜晶体管130的排列。放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列。
在此实施例中，驱动薄膜晶体管中的主晶界可以以-45°至45°的角度朝向电流方向线倾斜，并且还可以水平地朝向电流方向线倾斜，如放大图A所示。形成在开关薄膜晶体管的有源沟道区中并且与电流方向线相交的多晶硅的主晶界数可以比形成在驱动薄膜晶体管的有源沟道区中并且与电流方向线相交的多晶硅的主晶界数大至少一个或更多个。开关薄膜晶体管中的主晶界可以以45°至135°的角度朝向电流方向线倾斜，并且还可以垂直地朝向电流方向线倾斜，其中开关薄膜晶体管和驱动薄膜晶体管的有源沟道区具有相等的长度d。
图13示出根据本发明一实施例，在有机场致发光装置的像素部分20中，开关薄膜晶体管120和驱动薄膜晶体管130的排列。放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列。
参照图13，形成在开关薄膜晶体管有源沟道区中的多晶硅晶界可以排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜，并且还可以平行地朝向电流方向线倾斜。
另外，形成在驱动薄膜晶体管有源沟道区中的多晶硅晶界可以排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜，并且还可以平行地朝向电流方向线倾斜，而驱动薄膜晶体管和开关薄膜晶体管的有源沟道具有相等的长度d。
然而，在此情况下，由于当与包括在驱动薄膜晶体管的有源沟道区中的电流方向线相交的主晶界数比与包括在开关薄膜晶体管的有源沟道区中的电流方向线相交的主晶界数大时，可以获得薄膜晶体管的均匀性，因此驱动薄膜晶体管中主晶界之间的距离w1可以比开关薄膜晶体管中主晶界之间的距离w2长。
图14示出根据本发明一实施例，在有机场致发光装置的像素部分20中，开关薄膜晶体管120和驱动薄膜晶体管130的排列。放大图A示出形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的排列，而放大图B示出形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的排列。
参照图14，形成在开关薄膜晶体管和驱动薄膜晶体管的有源沟道区中的多晶硅晶粒形成为各向同性的形状。若形成在放大图A所示的驱动薄膜晶体管中的多晶硅的晶粒尺寸大于放大图B所示的开关薄膜晶体管中形成的多晶硅的晶粒尺寸，则包括在驱动薄膜晶体管中的晶界可以比包括在开关薄膜晶体管中的多。因此，驱动薄膜晶体管中，与电流方向线相交的晶界比开关薄膜晶体管中的多。驱动薄膜晶体管中的晶界数比开关薄膜晶体管中的晶界数大至少一个或更多个。开关薄膜晶体管和驱动薄膜晶体管中薄膜晶体管的有源沟道区具有相等的长度d。本实施例中各向同性形状的多晶硅可以通过准分子激光退火形成。
图15为示出阈值电压值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图，而图16为示出电流迁移率值根据包括于薄膜晶体管的有源沟道区中的晶界数变化的曲线图。
参照图15和16，可见，随着与电流方向线相交的晶界数增加，阈值电压增加，而电流迁移率降低。
晶界可以对薄膜晶体管的电学特性产生影响，其中薄膜晶体管的电学特性主要受主晶界的影响，并且还额外地受到了各向异性晶粒的侧晶界的影响。
若将所制造的多晶硅应用于具有一个或更多个栅极的TFT中，则在驱动薄膜晶体管中，相等的有源沟道区面积中所包括的晶粒平均数比开关薄膜晶体管中的大至少一个或更多个，并且驱动薄膜晶体管中包括的晶界数也可以比开关薄膜晶体管中的多。
另外，在包括于一个TFT的栅极的有源沟道区中，形成在驱动薄膜晶体管的有源沟道区中的多晶硅晶粒的尺寸比形成在开关薄膜晶体管的有源沟道区中的多晶硅晶粒的尺寸更加均匀。在晶粒尺寸较小时，随着覆盖一个晶粒的晶界面积的减少，由于存在于有源沟道区中的晶粒数的差异而导致的晶界数(面积)的差异将减小，而包括于有源沟道区中的晶界数(面积)的增加。
另外，开关薄膜晶体管中，包括于每个栅极的有源沟道区中的多晶硅晶粒的平均晶粒尺寸比驱动薄膜晶体管中的大。
因此，由于驱动薄膜晶体管中的晶粒尺寸比开关薄膜晶体管中的更均匀，因此驱动薄膜晶体管中电流的均匀性要比驱动电路部分中的好，尽管开关薄膜晶体管中，诸如电流迁移率的电流特性要比驱动薄膜晶体管中的好。在本发明中，TFT具有两个或更多个栅极，以实现这些目的。
图17A至17G为顺序示出用于制造在根据本发明一实施例的有机场致发光装置中采用的CMOS薄膜晶体管的工艺的工艺流程。
如图17A所示，通过在衬底210上设置第一掩模(附图中未示出)，分别在N型薄膜晶体管区210a和P型薄膜晶体管区210b上形成多晶硅图形211a和211b，即在包括N型薄膜晶体管区210a和P型薄膜晶体管区210b的衬底210上沉积多晶硅薄膜后蚀刻该多晶硅薄膜。N型薄膜晶体管的沟道区可具有与P型薄膜晶体管的沟道区相同的宽度。
形成多晶硅图形211a和211b时，可以调整晶界数。在本发明中，可以通过在多晶硅图形上使用激光结晶化非晶硅来形成多晶硅薄膜，并且多晶硅薄膜可以通过SLS法形成。
在使用激光结晶化非晶硅时可以形成晶界，并且在制造装置时，晶界可以对电流迁移率以及P型薄膜晶体管和N型薄膜晶体管的阈值电压产生影响。
因此，在本发明中，可以控制包括于P型薄膜晶体管的有源沟道区中的“主”晶界数和包括于N型薄膜晶体管的有源沟道区中的“主”晶界数，使得N型薄膜晶体管的阈值电压与P型薄膜晶体管的阈值电压之间几乎不存在绝对值差异。
在本发明中，包括于N型薄膜晶体管的有源沟道区中的“主”晶界数可以比包括于P型薄膜晶体管的有源沟道区中的“主”晶界数大至少一个或更多个。包括于P型薄膜晶体管中的“主”晶界数可以为两个或更少，并且可以为0。
通过将掩模开口并照射激光，可以仅在N型薄膜晶体管区首先结晶化非晶硅。去除掩模后，由于包括于P型薄膜晶体管中的“主”晶界数可以与包括于N型薄膜晶体管中的“主”晶界数不同，因此可以通过将掩模开口并照射激光，在P型薄膜晶体管区结晶化非晶硅。另外，在结晶化P型薄膜晶体管后结晶化N型薄膜晶体管是无关紧要的。
形成多晶硅图形后，可以在曝光N型薄膜晶体管的沟道区210a的多晶硅图形211a后，使用图形化的光致抗蚀剂212作为掩模，以N型杂质进行沟道掺杂，从而为N型薄膜晶体管提供导电性，如图17B所示。
平板显示装置可以按普通的N型薄膜晶体管结构、弱掺杂漏极(LDD)结构或偏置(off-set)结构构造，并且不限于某种特殊的结构。然而，为了本发明本实施例的表述方便，下面将介绍具有LDD结构的CMOS薄膜晶体管的制造工艺。
在去除光致抗蚀剂212并在衬底210上形成栅极绝缘膜213后，可以在栅极绝缘膜213的上部沉积栅极电极材料，如图17C所示。N型薄膜晶体管和P型薄膜晶体管的栅极电极214a和214b可以通过使用掩模蚀刻衬底210上的栅极电极材料而形成在对应的区域上。可以在栅极电极214a的两侧通过在N型薄膜晶体管区210a的多晶硅图形211a中离子注入N型低密度杂质来形成低浓度源极/漏极区215，从而形成LDD结构。
如图17D所示，可以通过执行光刻工艺形成掩模，用于同时防止杂质离子注入至N型薄膜晶体管区210a和P型薄膜晶体源极/漏极区的形成。P型薄膜晶体管的高浓度源极/漏极区217可通过在形成衬底210的低浓度源极/漏极区215的前表面上涂覆光致抗蚀剂后，使用掩模向P型薄膜晶体管区210b的多晶硅图形211b中离子注入高浓度P型杂质而形成。
如图17E所示，可以在衬底210上涂覆光致抗蚀剂并且再次去除掩模后，通过执行光刻工艺形成掩模218，以防止杂质离子注入至N型薄膜晶体管和P型薄膜晶体管210b的栅极电极。可以通过使用掩模218向N型薄膜晶体管区210a的多晶硅图形211a中离子注入N型高浓度杂质而形成高浓度源极/漏极区219。
在去除掩模218后，可在衬底210的前表面上形成层间绝缘膜220，如图17F所示。可以分别在N型薄膜晶体管区210a和P型薄膜晶体管区210b上，通过利用位于衬底210上的掩模蚀刻层间绝缘膜220，形成接触孔221a和221b，从而暴露N型薄膜晶体管和P型薄膜晶体管的源极/漏极区217和219。
在衬底210的前表面上沉积用于形成源极/漏极电极的导电金属材料后，N型薄膜晶体管和P型薄膜晶体管的源极/漏极区222a和222b可以分别通过使用掩模蚀刻导电金属材料而形成，如图17G所示。
由此，可制得包括具有LDD结构的N型薄膜晶体管和普通结构的P型薄膜晶体管的CMOS薄膜晶体管。
图18A和18B为示出电流迁移率和阈值电压根据包括于P型薄膜晶体管和具有图17G的LDD结构的N型薄膜晶体管的有源沟道区中的“主”晶界数的变化的曲线图。
如图18A所示，在N型薄膜晶体管和P型薄膜晶体管中，“主”晶界数越小，电流迁移率就越好。若N型薄膜晶体管和P型薄膜晶体管中包括的“主”晶界数相等，则N型薄膜晶体管的电流迁移率优于P型薄膜晶体管。
另外，包括在沟道区中的“主”晶界越少，N型薄膜晶体管的阈值电压与P型薄膜晶体管的阈值电压之间的绝对值差就越小。在包括相等的“主”晶界时，如图18B所示，P型薄膜晶体管可具有比N型薄膜晶体管更大的阈值电压绝对值，并具有比N型薄膜晶体管更大的绝对斜率值。
N型薄膜晶体管的有源沟道区可以包括比P型薄膜晶体管的有源沟道区中更少的“主”晶界。N型薄膜晶体管的有源沟道区中，“主”晶界可以比P型薄膜晶体管的有源沟道区中的少至少一个或更多个。
参照图18B，由于当包括于P型薄膜晶体管中的“主”晶界数为2时，绝对阈值电压值为4，而包括于N型薄膜晶体管中的“主”晶界数为6时，绝对阈值电压值约为3.5，因此P型薄膜晶体管与N型薄膜晶体管之间存在很小的阈值电压差。
当本发明的CMOS薄膜晶体管用于显示装置时，其可用于有源元件型LCD或有机场致发光装置，其中在该CMOS薄膜晶体管中，包括于N型薄膜晶体管的有源沟道区中的多晶硅“主”晶界数大于包括于P型薄膜晶体管的有源沟道区中的多晶硅“主”晶界数。
图19为用于说明示出根据本发明一实施例的平板显示装置中的有源矩阵有机场致发光装置的薄膜晶体管的有源区结构的平面图。参照图19，有机场致发光装置的每个像素可以按照以下方式安装，即红(R)、绿(G)和蓝(B)色的亚像素重复地纵向(图19中为向上)排列。然而，这些像素的形成不必限于此形式。每种颜色的亚像素可以按照各种图形排列以形成像素，诸如镶嵌(mosaic)形状和栅格形。
在有机场致发光装置中，多条栅极线351横向(图19中为水平)排列，并且多条数据线352和多条驱动线353纵向排列。栅极线351、数据线352和驱动线353按照围绕一个亚像素的方式安装。
在上述形成过程中，红(R)、绿(G)和蓝(B)色像素中的每个亚像素包括至少两个薄膜晶体管，其中第一薄膜晶体管成为用于根据栅极线351的信号控制装置工作的开关薄膜晶体管，而第二薄膜晶体管成为用于驱动装置的驱动薄膜晶体管。薄膜晶体管的数目、排列和排列方法可以根据显示器的特性和驱动方法而改变。
如在上述有机场致发光显示装置中，由于像素的发射层具有不同的发光效率，各个红、绿和蓝色的像素可具有不同的亮度，并且对于相同的电流值无法调整出白平衡。满足目前一般广泛用于有机场致发光装置效率和白平衡，需要流向各个红、绿和蓝色亚像素以红、绿和蓝色有机发射层的的电流值在表1中列出。
表1
红 绿   蓝
效率(Cd/A) 6.72 23.37   4.21
指示像素电流(μA) 0.276 0.079   0.230
指示像素电流比率 3.5 1   2.9
由表1可见，可以以绿色亚像素、蓝色亚像素和红色亚像素的顺序增大流向亚像素以调整出白平衡的电流值。也可以采用其它顺序。
多晶硅可用于本发明中，作为用于形成晶体管的半导体层。因此，在本发明中用作驱动薄膜晶体管的第二薄膜晶体管的有源沟道区中，在每个各个红、绿和蓝色指示像素的相等的有源沟道区尺寸中包括不同的主晶界数，使得可以为相同的驱动电压调整出白平衡。
图20示出其中薄膜晶体管布置在多晶硅上的结构。尽管可通过使用普通的SLS法结晶化非晶硅薄膜而形成多晶硅，但上述晶体结构不必限于通过SLS法形成的晶体结构。可使用任何结晶法。若多晶硅薄膜具有与图20中所示结构类似的晶体结构，则可以使用激光结晶法。
图21为示出电流迁移率值根据主晶界数变化的曲线图。参照图21，PMOS薄膜晶体管或NMOS薄膜晶体管的电流迁移率可以随着主晶界数的增大线性减小。
图22为示出电流迁移率值根据各向异性晶粒的侧晶界数变化的曲线图。PMOS薄膜晶体管或NMOS薄膜晶体管的电流迁移率还可以随着各向异性晶粒的侧晶界数增大而减小。
由于主晶界可以对能够对电流起陷阱作用的晶界的数量起到比各向异性的晶粒的侧晶界更大的影响，因此，电流迁移率特性可以比当主晶界平行于从源极至漏极的电流方向时的情况得到改善。
由于有源沟道的衬底内的位置改变的变动较小(例如，当晶界数从一个变为两个或晶界数从100变为102时的变化)，因此可以确保TFT的均匀性，而电流特性可由于晶界数的增大而退化。对于“主”晶界平行于电流方向的情况，当电荷载流子横穿一个或两个晶界时(例如，各向异性的晶粒的侧晶界)，可以导致俘获。
依赖晶界数的变化，各向异性的晶粒的侧晶界可具有根据电流移动的较小的变化，尽管依赖晶界数的变化，“主”晶界可具有根据电流移动的较大的变化。
因此，本发明中，此电流值差异可通过改变包括于图19的第二薄膜晶体管(例如用于向发光装置提供电流的驱动薄膜晶体管)有源沟道区中多晶硅各向异性晶粒的的主晶界数和/或侧晶界数而实现。提供给发光装置(例如，有机场致发光装置)的每个亚像素的电流值可通过改变包括于红、绿和蓝色亚像素的第一薄膜晶体管的有源沟道区中的主晶界数而改变。
包括于第二薄膜晶体管的有源沟道区中的主晶界数可通过在相同的驱动电压下流向每个亚像素的电流值而确定。因此，包括于绿色亚像素的第二薄膜晶体管的有源沟道区中的主晶界数可以按以下方式控制为最小，即具有最高亮度的绿色亚像素的电流值为最低以调整出白平衡。或者，包括于第二红色薄膜晶体管、第二蓝色薄膜晶体管和第二绿色薄膜晶体管的每个有源沟道区中的主晶界数可以按以下方式控制为最小，即每个亚像素的电流值按照红色、蓝色和绿色亚像素的顺序依次降低。因此，每个亚像素的亮度可以得到补足，使得由此可以调整出白平衡。
包括于第二薄膜晶体管的有源沟道区中的主晶界数还可以通过有源沟道区的电荷迁移率确定，由于若有源沟道区中的电荷迁移率较高则电流较大而若有源沟道区中的电荷迁移率较低则电流较小。
因此，包括于绿色亚像素的第二薄膜晶体管的有源沟道区中的主晶界数可以按照以下方式控制，即降低具有最高发光效率的绿色亚像素的电荷迁移率至最小，以调整出白平衡。包括于每个亚像素的第二薄膜晶体管的有源沟道区中的主晶界数可以按照以下方式控制，即主晶界数按照红、蓝和绿色亚像素的顺序依次增加，或者主晶界数在蓝色和绿色亚像素中彼此相等。
主晶界数可以按照包括于红色亚像素的第二薄膜晶体管的有源沟道区中的主晶界数、包括于蓝色亚像素的第二薄膜晶体管的有源沟道区中的主晶界数和包括于绿色亚像素的第二薄膜晶体管的有源沟道区中的主晶界数的顺序增大，使得红色亚像素的第二薄膜晶体管的有源沟道区具有最高的电荷迁移率。
因此，各个亚像素具有不同的电流值，如上所述，使得每个亚像素的亮度得到补偿，以调整出白平衡。另外，包括于第二薄膜晶体管的有源沟道区中的晶界数根据用于形成发射层的发光材料而变化，并且在预先获得用于调整出白平衡的每个像素的亮度和电流比例后，包括于每个亚像素的第二薄膜晶体管的有源沟道区中的主晶界数基于绿色亚像素而设置。
下面将参照图23、24和25介绍根据本发明实施例的有机场致发光装置的结构和制造方法。
图23为示出图19中单个像素的局部放大平面图。图24为示出沿图23的线II-II截取的截面的横截面图。图25为示出沿图23的线III-III截取的截面的横截面图。
如图23、24和25所示，在由玻璃材料制成的绝缘衬底301上形成缓冲层302，并且在缓冲层302的上部形成第一薄膜晶体管310、第二薄膜晶体管320、电容器330和有机场致发光装置340。缓冲层302可以由SiO2形成，并且通过PECVD、APCVD、LPCVD和/或ECR沉积。缓冲层302可沉积成具有约3000的厚度。
可以在缓冲层302的上部沉积约500厚的非晶硅薄膜。非晶硅薄膜可以通过各种方法结晶为多晶硅，其中结晶的多晶硅薄膜包括纵向延伸的主晶界和垂直于主晶界的各向异性晶粒的侧晶界，如图20所示。尽管使用SLS法获得本发明实施例中的上述晶体结构，但也可使用其它任何能够获得此晶体结构的结晶法。
可以利用被改变以控制包括于每个像素中的晶界数的掩模图形，为每个像素结晶化多晶硅薄膜。即可以降低其中掩模图形相重叠使得多个晶界包括于驱动薄膜晶体管的有源沟道区中的重叠比例，从而降低绿色像素区的电流值和电流迁移率。另一方面，通过利用掩模图形照射激光束来执行结晶化，其中该掩模图形具有足以降低包括于低亮度效率的红色区的驱动薄膜晶体管的有源沟道区中的晶界数的重叠比例。
晶界包括各向异性晶粒的主晶界和侧晶界。
可以按以下方式形成多晶硅薄膜，即对于每个像素，通过改变掩模图形的重叠比例来改变包括于驱动薄膜晶体管的有源沟道区中的晶界数。
在形成其中的晶界为各向异性晶粒的主晶界和侧晶界的多晶硅薄膜后，可以构图第二薄膜晶体管的有源沟道区，使得对于每个亚像素，第二薄膜晶体管的有源沟道区垂直于晶界方向，如图19所示，并且还在同时构图第一薄膜晶体管的有源沟道区。
在构图有源沟道区后，可以利用PECVD、APCVD、LPCVD和/或ECR法，在经过构图的有源沟道区上，通过沉积SiO2形成栅极绝缘膜。可以在栅极绝缘膜上使用MoW、Al/Cu等形成导电膜后，通过构图导电膜形成栅极电极。有源沟道区、栅极绝缘膜和栅极电极可以通过各种工序和方法构图。
构图有源沟道区、栅极绝缘膜和栅极电极后，可以在有源沟道区、栅极绝缘膜和栅极电极的源极和漏极区上掺杂N型或P型杂质。
在完成掺杂工艺后，通过接触孔连接源极电极314、324和漏极电极315、325至有源极沟道区311、321，并且可以在形成层间绝缘膜304和钝化膜305后，形成平整膜306，如图24和25所示。根据装置设计，这些薄膜可以采用各种结构。
另一方面，与第二薄膜晶体管连接的EL装置340可以通过各种方法形成，其中构图了阳极电极341，并且在首先形成通过ITO与第二薄膜晶体管320的漏极电极325连接的阳极电极341后，在经过构图的阳极电极上形成有机膜342。可以使用低分子或高分子有机膜作为有机膜342，其中在使用低分子有机膜时，可以在单独或复合结构中，形成或叠置空穴注入层、空穴传输层、有机发射层、电子传输层和电子注入层。用于低分子有机膜的有机材料可以包括铜酞菁(copper phthalocyanine)(CuPc)、N，N’-双(萘-1-y1)-N，N’-联苯-对二氨基联苯(N，N’-di(naphthalene-1-y1)-N，N’-diphenyl-benzidine)(NPB)和/或三-8-羟基喹啉酸铝(tris-8-hyroxyquinolinealuminum)(Alq3)。可以通过真空沉积法形成低分子有机膜。
高分子可以具有这样的结构，该结构具有空穴传输层(HTL)和发射层(EML)，其中用PEDOT作为空穴传输层，诸如PPV(聚亚苯乙烯：poly-phenylenevinylene)系列和多氟化物的高分子有机材料用作发射层，并且空穴传输层和发射层通过丝网印刷或喷墨印刷法形成。
可以通过在有机膜的前表面上沉积Al/Ca，或者在形成有机膜后使用Al/Ca构图有机膜，而形成阴极电极343。阴极电极343的上部可以利用玻璃或金属帽层密封。
尽管在以上的描述中，本发明应用于有机场致发光装置，但本发明并不限于有机场致发光装置。本发明可用于任何使用薄膜晶体管的结构，诸如液晶显示装置或无机场致发光装置。
另外，根据本发明实施例的有机场致发光装置的薄片结构可以不必局限于上面的描述。然而，本发明还可用于其它结构。
如上所述，在结晶非晶硅期间，通过改变照射在驱动电路部分和像素部分上的激光能量，由此改变包括于具有相同面积的有源沟道区中的多晶硅晶粒的尺寸，包括本发明的多晶硅薄膜晶体管的平板显示装置可以满足平板显示装置中所需的电学特性。
另外，在结晶非晶硅时，通过改变包括于像素部分的开关薄膜晶体管和驱动薄膜晶体管中具有相同面积的有源沟道区中的多晶硅的晶界数，包括本发明的多晶硅薄膜晶体管的平板显示装置可以满足平板显示装置中所需的电学特性。
另外，通过改变包括于CMOS薄膜晶体管的N型薄膜晶体管和P型薄膜晶体管的有源沟道区中的“主”晶界数，由此控制阈值电压绝对值和电流迁移率，本发明可以提供具有改善的电学特性的CMOS薄膜晶体管。
另外，通过具有相等尺寸的有源沟道区而不改变用于驱动像素的驱动薄膜晶体管的有源沟道区的宽度或尺寸并且不改变驱动电压，本发明可以调整出白平衡，为每个亚像素提供适合的电流以获得适合的亮度，以及防止寿命周期的缩短。
另外，仅通过控制流向装置的电流，本发明可以解决开口比例减小的问题，并且通过避免每个像素中由驱动薄膜晶体管占用的面积增大，改善了可靠性。
虽然，已经参照本发明的典型实施例具体示出并介绍了本发明，可以理解，本领域技术人员可以在不脱离本发明的精髓和范围的基础上对其形式和细节进行上述及其它的改动。

Claims (13)

1.一种具有多晶硅薄膜晶体管的平板显示装置，包括：
像素部分，分为栅极线和数据线，并且配备有由通过栅极线和数据线供给的信号驱动的薄膜晶体管；以及
驱动电路部分，包括一个或更多个分别与栅极线和数据线连接从而为像素部分提供信号的薄膜晶体管，其中，对于每单位面积的有源沟道，形成在所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数比形成在安装于像素部分的薄膜晶体管的有源沟道区中并与电流方向线相交的多晶硅晶界的平均数少至少一个或更多个。
2.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中该多晶硅晶粒是各向异性的，而该晶界为主晶界。
3.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中该多晶硅晶粒是各向异性的，而该晶界为各向异性晶粒的侧晶界。
4.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中：
形成在所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜；
形成在安装于像素部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜；以及
安装于像素部分的薄膜晶体管的有源沟道的长度比所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道的长度长。
5.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中：
形成在所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以45°至135°的角度朝向电流方向线倾斜；以及
形成在安装于像素部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜。
6.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中：
形成在所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜；
形成在安装于像素部分的薄膜晶体管的有源沟道区中的多晶硅晶界排列为使得多晶硅晶界以-45°至45°的角度朝向电流方向线倾斜；以及
安装于像素部分的薄膜晶体管的有源沟道的长度与安装于驱动电路部分的薄膜晶体管的有源沟道的长度相等。
7.根据权利要求2的具有多晶硅薄膜晶体管的平板显示装置，其中多晶硅通过连续横向固化法制得。
8.根据权利要求3的具有多晶硅薄膜晶体管的平板显示装置，其中多晶硅通过金属诱导横向结晶法制得。
9.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中多晶硅晶粒为各向同性的。
10.根据权利要求7的具有多晶硅薄膜晶体管的平板显示装置，其中安装于像素部分的薄膜晶体管的有源沟道的长度与所述一个或更多个安装于驱动电路部分的薄膜晶体管的有源沟道的长度相等。
11.根据权利要求7的具有多晶硅薄膜晶体管的平板显示装置，其中多晶硅通过准分子激光退火形成。
12.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中包括于驱动电路部分中栅极的有源沟道区中的多晶硅晶粒的平均晶粒尺寸大于包括于像素部分中的栅极的有源沟道区中的多晶硅晶粒的平均晶粒尺寸。
13.根据权利要求1的具有多晶硅薄膜晶体管的平板显示装置，其中该平板显示装置为有机场致发光装置和液晶显示装置中的一种。
CNB2004100050257A 2003-06-05 2004-02-12 具有多晶硅薄膜晶体管的平板显示装置 Expired - Lifetime CN1324540C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR36519/03 2003-06-05
KR10-2003-0036519A KR100521273B1 (ko) 2003-06-05 2003-06-05 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
KR36519/2003 2003-06-05
KR10-2003-0037245A KR100501314B1 (ko) 2003-06-10 2003-06-10 평판 표시 장치
KR37245/03 2003-06-10
KR37245/2003 2003-06-10
KR51681/03 2003-07-25
KR51659/2003 2003-07-25
KR51681/2003 2003-07-25
KR1020030051659A KR100542991B1 (ko) 2003-07-25 2003-07-25 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR51659/03 2003-07-25
KR1020030051681A KR100542992B1 (ko) 2003-07-25 2003-07-25 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CNB2006101218998A Division CN100517731C (zh) 2003-06-05 2004-02-12 互补型金属氧化物半导体薄膜晶体管及具有其的显示装置
CN200610121900A Division CN100576549C (zh) 2003-06-05 2004-02-12 平板显示装置
CNB2006101218983A Division CN100501547C (zh) 2003-06-05 2004-02-12 具有多晶硅薄膜晶体管的平板显示装置

Publications (2)

Publication Number Publication Date
CN1573843A CN1573843A (zh) 2005-02-02
CN1324540C true CN1324540C (zh) 2007-07-04

Family

ID=33494226

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100050257A Expired - Lifetime CN1324540C (zh) 2003-06-05 2004-02-12 具有多晶硅薄膜晶体管的平板显示装置

Country Status (2)

Country Link
US (2) US7297980B2 (zh)
CN (1) CN1324540C (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441049B2 (en) * 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
JPWO2005093695A1 (ja) * 2004-03-26 2008-02-14 パイオニア株式会社 サブピクセル
JP4480442B2 (ja) * 2004-03-31 2010-06-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
WO2006024015A1 (en) * 2004-08-24 2006-03-02 The General Hospital Corporation Method and apparatus for imaging of vessel segments
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR101270168B1 (ko) * 2006-09-19 2013-05-31 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR101795691B1 (ko) * 2010-11-11 2017-11-09 삼성디스플레이 주식회사 표시장치
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
KR102360788B1 (ko) * 2014-08-29 2022-02-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
CN106298802B (zh) * 2016-08-16 2019-05-07 武汉华星光电技术有限公司 一种ltps阵列基板及制造方法、显示面板
KR102902889B1 (ko) * 2016-12-29 2025-12-19 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
JP6378383B1 (ja) * 2017-03-07 2018-08-22 株式会社東芝 半導体素子およびその製造方法
CN108550583B (zh) * 2018-05-09 2021-03-23 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制作方法
US11637175B2 (en) * 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
CN115633540B (zh) * 2021-11-12 2026-01-20 电子科技大学 基于晶界弱连接特性的电子器件结构及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286419A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
US6177301B1 (en) * 1998-06-09 2001-01-23 Lg.Philips Lcd Co., Ltd. Method of fabricating thin film transistors for a liquid crystal display
WO2001018854A1 (en) * 1999-09-03 2001-03-15 The Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
US20020177259A1 (en) * 1999-10-29 2002-11-28 Yun-Ho Jung Method of fabricating a liquid crystal display
CN1421935A (zh) * 2001-11-27 2003-06-04 三星Sdi株式会社 薄膜晶体管的多晶硅层及其显示器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61143787A (ja) 1984-12-17 1986-07-01 キヤノン株式会社 カラ−表示パネル
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2522470B2 (ja) 1993-02-25 1996-08-07 日本電気株式会社 薄膜集積回路の製造方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5774824A (en) * 1995-08-24 1998-06-30 The Penn State Research Foundation Map-matching navigation system
US5615935A (en) * 1995-09-21 1997-04-01 Robert Bosch Gmbh ABS control for a four wheel drive vehicle experiencing axle oscillations
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
DE19741990C1 (de) * 1997-09-24 1999-04-29 Degussa Elektrolyt zur galvanischen Abscheidung von spannungsarmen, rißfesten Rutheniumschichten, Verfahren zur Herstellung und Verwendung
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6506669B1 (en) 1998-06-30 2003-01-14 Matsushita Electric Industrial Co., Ltd. Method of fabricating a thin film transistor
WO2000002251A1 (en) 1998-07-06 2000-01-13 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3670923B2 (ja) 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機ｅｌ表示装置
JP3338410B2 (ja) 1999-09-07 2002-10-28 三洋電機株式会社 液晶表示装置の駆動方法
JP4675467B2 (ja) * 1999-09-24 2011-04-20 東芝モバイルディスプレイ株式会社 半導体回路の製造方法
JP2001092413A (ja) 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
CN1195243C (zh) 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TW466888B (en) 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
JP2002151697A (ja) 2000-11-14 2002-05-24 Sharp Corp 半導体集積回路およびそれを用いた画像表示装置
TW490858B (en) 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
KR100418745B1 (ko) 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
TW582062B (en) 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP2003124230A (ja) 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
KR100967824B1 (ko) 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
KR100767380B1 (ko) 2001-12-05 2007-10-17 삼성전자주식회사 박막 트랜지스터
KR100885013B1 (ko) 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
SG126714A1 (en) 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100514179B1 (ko) 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
US6984573B2 (en) 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
KR100483987B1 (ko) 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR100454751B1 (ko) 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR100919635B1 (ko) 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
US7323159B2 (en) * 2003-02-14 2008-01-29 Uchicago Argonne, Llc Method for fast start of a fuel processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177301B1 (en) * 1998-06-09 2001-01-23 Lg.Philips Lcd Co., Ltd. Method of fabricating thin film transistors for a liquid crystal display
JP2000286419A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
WO2001018854A1 (en) * 1999-09-03 2001-03-15 The Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
US20020177259A1 (en) * 1999-10-29 2002-11-28 Yun-Ho Jung Method of fabricating a liquid crystal display
CN1421935A (zh) * 2001-11-27 2003-06-04 三星Sdi株式会社 薄膜晶体管的多晶硅层及其显示器

Also Published As

Publication number Publication date
US8049220B2 (en) 2011-11-01
US7297980B2 (en) 2007-11-20
US20080067514A1 (en) 2008-03-20
US20040245526A1 (en) 2004-12-09
CN1573843A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1324540C (zh) 具有多晶硅薄膜晶体管的平板显示装置
CN1242492C (zh) 半导体器件以及显示装置
CN1209662C (zh) 显示装置及电子机器
CN1589459A (zh) 有源矩阵基板、电光学装置以及电子机器
CN1871711A (zh) 显示器件及其制造方法,以及电视接收机
CN1540602A (zh) 具有薄膜晶体管的平板显示器
CN1645979A (zh) 有机发光显示器及其制造方法
CN1428869A (zh) 发光装置、制造发光装置的方法、及其制造设备
CN1882206A (zh) 矩阵式显示元件及其制造方法
CN1855515A (zh) 半导体器件及其制造方法
CN101043047A (zh) 显示装置及其制造方法
CN1538363A (zh) 显示装置
CN1312590A (zh) 半导体器件及其制造方法
CN1578555A (zh) 发光型显示装置
CN1521806A (zh) 多晶硅薄膜晶体管阵列板及其制造方法
CN1523413A (zh) 显示装置
CN1801492A (zh) 薄膜晶体管阵列板
CN1536542A (zh) 具有薄膜晶体管的平板显示器
CN1293523C (zh) 具有薄膜晶体管的平板显示器
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
CN1313988C (zh) 具有薄膜晶体管的平板显示器
CN1794069A (zh) 薄膜晶体管阵列面板
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1767193A (zh) 半导体装置和包含该半导体装置的平板显示装置
CN1542707A (zh) 具有薄膜晶体管的平板显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070704

CX01 Expiry of patent term