CN116613136A

CN116613136A - 电子装置

Info

Publication number: CN116613136A
Application number: CN202210133339.3A
Authority: CN
Inventors: 刘敏钻; 李冠锋
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2022-02-09
Filing date: 2022-02-09
Publication date: 2023-08-18
Also published as: TW202333334A; US12495654B2; PH12023050037A1; US20230253538A1; TWI836619B

Abstract

本揭露提供一种电子装置包括基板、半导体、第一导电层、第二导电层、第一绝缘层以及第二绝缘层。半导体设置于基板上。第一导电层设置于半导体上。第二导电层设置于第一导电层上。第一绝缘层设置于第一导电层与第二导电层之间。第二绝缘层设置于第一导电层与半导体之间。第二导电层通过贯穿第一绝缘层的第一穿孔电性连接第一导电层，且通过贯穿第一绝缘层与第二绝缘层的第二穿孔电性连接半导体。第一穿孔的宽度小于所述第二穿孔的宽度。

Description

电子装置

技术领域

本揭露涉及一种电子装置。

背景技术

为了实现不同的电路连接关系，电子装置需要将不同的导电层进行电性连接，因此，多层导电层之间的连接规划也是电子装置的设计中重要的部分。

发明内容

本揭露是针对一种电子装置，有助于让其中一层导电层与不同的导电层之间建立良好的电性连接。

根据本揭露的实施例，一种电子装置包括基板、半导体、第一导电层、第二导电层、第一绝缘层以及第二绝缘层。半导体设置于基板上。第一导电层设置于半导体上。第二导电层设置于第一导电层上。第一绝缘层设置于第一导电层与第二导电层之间。第二绝缘层设置于第一导电层与半导体之间。第二导电层通过贯穿第一绝缘层的第一穿孔电性连接第一导电层，且通过贯穿第一绝缘层与第二绝缘层的第二穿孔电性连接半导体。第一穿孔的宽度小于所述第二穿孔的宽度。

根据本揭露的实施例，一种电子装置包括基板、第一导电层、第二导电层以及绝缘层。第一导电层设置于基板上。第二导电层设置于第一导电层上。绝缘层设置于第一导电层与第二导电层之间且具有穿孔。第二导电层通过穿孔电性连接第一导电层，且穿孔的宽度满足关系式：

0.82*X+1.63微米≤Y≤0.82*X+2.43微米，

其中Y为穿孔的宽度且单位为微米，X为穿孔的深度且单位为微米，且X大于或等于0微米并小于或等于3微米。

附图说明

图1为本揭露一实施例的电子装置的示意图；

图2为本揭露一实施例的电子装置的局部剖面示意图；

图3为本揭露一实施例的电子装置的局部剖面示意图；

图4A为本揭露一实施例的电子装置的示意图；

图4B至图4D为多个实施例的像素电路与第三导电层的示意图；

图5A为本揭露一实施例的电子装置的剖面示意图；

图5B为本揭露一实施例的电子装置的剖面示意图；

图5C为本揭露一实施例的电子装置的剖面示意图；

图5D为本揭露一实施例的电子装置的剖面示意图；

图5E为本揭露一实施例的电子装置的剖面示意图；

图6为本揭露一实施例的电子装置的局部上视示意图；

图7为图6中线I-I的局部剖面示意图；

图8A为本揭露一实施例的第二导电层的连接关系的示意图；

图8B为本揭露一实施例的第二导电层的连接关系的示意图；

图8C为本揭露一实施例的第二导电层的连接关系的示意图；

图8D为本揭露一实施例的第二导电层的连接关系的示意图；

图8E为本揭露一实施例的第二导电层的连接关系的示意图；

图9A为本揭露一实施例的电子装置的局部制作方法；

图9B为本揭露一实施例的电子装置的局部制作方法；

图10A为本揭露一实施例的电子装置的示意图；

图10B为图10A的穿透区的局部放大示意图；

图10C为图10B中线II-II的剖面在一些实施例的示意图。

具体实施方式

现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。

本揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。

本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图绘示的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。

当相应的构件(例如膜层或区域)被称为“设置或形成在另一个构件上”时，它可以直接设置或形成在另一个构件上，或者两者之间可存在有其他构件。另一方面，当构件被称为“直接设置或形成在另一个构件上”时，则两者之间不存在任何构件。另外，当一构件被称为“设置或形成在另一个构件上”时，两者在俯视方向上有上下关系，而此构件可在另一个构件的上方或下方，而此上下关系取决于装置的取向(orientation)。

应当理解到，当构件或膜层被称为“连接至”另一个构件或膜层时，它可以直接连接到此另一构件或膜层，或者两者之间存在有插入的构件或膜层。当构件被称为“直接连接至”另一个构件或膜层时，两者之间不存在有插入的构件或膜层。另外，当构件被称为“耦接于另一个构件(或其变体)”或“电性连接于另一个构件(或其变体)”时，它可以直接地连接到此另一构件，或是通过一或多个构件间接地连接到此另一构件。

术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。

说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。

须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。本文以下所揭露的附图中皆标示方向X、方向Y与方向Z，以表示个别元件与装置的定向。在一些实施例中，方向X、方向Y与方向Z为两两垂直，但不以此为限。在一些其他实施例中，方向X、方向Y与方向Z可为两两相交，但不必然垂直的三个轴向。另外，本文以下所描述的第一、第二、第三等用语仅是为了方便区别多数个相同或类似构件、特征和/或结构，并非限定这些构件、特征和/或结构的制造顺序、堆叠顺序等。

本揭露的电子装置可包括显示装置、天线装置、感测装置、发光装置、或拼接装置，但不以此为限。电子装置可包括可弯折或可挠式电子装置。电子装置可包括电子元件。电子装置例如包括液晶(liquid crystal)层或发光二极管(Light Emitting Diode，LED)。电子元件可包括被动元件与主动元件，例如电容、电阻、电感、可变电容、滤波器、二极管、晶体管(transistors)、感应器、微机电系统元件(MEMS)、液晶芯片(liquid crystal chip)等，但不限于此。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)、量子点发光二极管(quantum dot LED)、荧光(fluorescence)、磷光(phosphor)或其他适合的材料、或上述组合，但不以此为限。感应器可例如包括电容式感应器(capacitive sensors)、光学式感应器(optical sensors)、电磁式感应器(electromagnetic sensors)、指纹感应器(fingerprint sensor，FPS)、触控感应器(touchsensor)、天线(antenna)、或触控笔(pen sensor)等，但不限于此。下文将以显示装置作为电子装置以说明本揭露内容，但本揭露不以此为限。

图1为本揭露一实施例的电子装置的示意图。电子装置100包括多个像素电路102，且这些像素电路102可阵列排列于基板110上，但本揭露不以此为限。像素电路102例如可包括驱动元件以及电子元件，且驱动元件用于驱动电子元件。另外，电子装置100还可包括传递信号用的信号线等，信号线可电性连接于驱动元件。不过，在其他实施例中，像素电路102还可包括其他元件，而不以上述元件为限。在一些实施例中，电子元件可为发光二极管并可发出光线而提供照明、显示等应用领域。举例而言，电子装置100可包括显示面板，但不以此为限。

图2为本揭露一实施例的电子装置的局部剖面示意图，且图2可理解为图1的其中一个像素电路的局部态样。举例而言，图2示意性的描绘了一个像素电路102A。如图2所示，电子装置100A至少包括基板110与像素电路102A，像素电路102A至少包括半导体120A、第一导电层130、第二导电层140、第一绝缘层150以及第二绝缘层160。半导体120A设置于基板110上。第一导电层130设置于半导体120A上。第二导电层140设置于第一导电层130上。第一绝缘层150设置于第一导电层130与第二导电层140之间。第二绝缘层160设置于第一导电层130与半导体120A之间。在一些实施例中，像素电路102A中的部分元件可构成驱动元件，但不以此为限。

在本实施例中，第二导电层140相对于第一导电层130更远离基板110，且第一导电层130相对于半导体120A更远离基板110。为了实现需要的电路，第二导电层140电性连接第一导电层130以及半导体120A。具体而言，第二导电层140通过第一穿孔VA1电性连接第一导电层130，其中第一穿孔VA1贯穿第一绝缘层150且可让第二导电层140通过第一穿孔VA1电性连接第一导电层130。同时，第二导电层140还通过第二穿孔VA2电性连接半导体120A，且第二穿孔VA2贯穿第一绝缘层150与第二绝缘层160且可让第二导电层140通过第二穿孔VA2电性连接半导体120A。在此，第一穿孔VA1的深度HVA1小于第二穿孔VA2的深度HVA2。另外，第一穿孔VA1的宽度WVA1小于第二穿孔VA2的宽度WVA2。举例而言，提供同一个导电层电性连接至不同层的穿孔可以具有深度越深则宽度越大的结构，但不以此为限。在本实施例中，第一绝缘层150为单层结构，第二绝缘层160为复数层结构，但不以此为限。在一些实施例中，第一绝缘层150或第二绝缘层160各可包括单层结构，但也可包括复数层结构，但不以此为限。

电子装置100的制作方法包括在基板110上形成半导体120A、第一导电层130、第一绝缘层150与第二绝缘层160之后先进行图案化制程以形成第一穿孔VA1与第二穿孔VA2。接着，再于第一绝缘层150上形成第二导电层140，让第二导电层140通过第一穿孔VA1与第二穿孔VA2而电性连接第一导电层130与半导体120A。在一些实施例中，第一穿孔VA1与第二穿孔VA2可由同一道光罩制程来形成。也就是说，用于制作第一穿孔VA1与第二穿孔VA2的图案化制程可使用同一道微影-蚀刻制程来实现。也就是说，第一穿孔VA1与第二穿孔VA2可以同时制作。

举例而言，穿孔的图案化制程可包括采用一道光罩进行微影-蚀刻步骤，以在未图案化的第一绝缘层150上定义出光致抗蚀剂图案，再接着以此光致抗蚀剂图案为罩幕来蚀刻第一绝缘层150以形成第一穿孔VA1以及蚀刻第一绝缘层150与第二绝缘层160以形成第二穿孔VA2。蚀刻步骤的制程条件需要能让第二绝缘层160和/或任何半导体120A上方的绝缘层能被移除，才可以让第二穿孔VA2露出半导体120A。由于第一穿孔VA1仅需蚀刻第一绝缘层150即可完成，因此，完成第二穿孔VA2的制程时间将长于第一穿孔VA1露出第一导电层130的制程时间。所以，当第二穿孔VA2制作完成时，第一穿孔VA1将会经历较长的制程时间而有可能发生过蚀刻的情形，例如第一穿孔VA1的尺寸过大而影响后续的电性连接情形。因此，在本实施例中，穿孔形成制程所采用的光罩可以设置成对应于第一穿孔VA1的图案尺寸较小而对应于第二穿孔VA2的图案尺寸较大，这有助于让第一穿孔VA1的尺寸不因过蚀刻而影响后续的电性连接。在一些情形下，第一穿孔VA1尺寸过大可能露出其他导体，使得第二导电层140与其他导体之间建立预期以外的电性连接。另外，第一穿孔VA1过度扩大也可能使第一绝缘层150下方的绝缘层在第一穿孔VA1周边被局部移除而形成凹槽，这样的凹槽若未被后续制程的其他材料所填入时，容易构成结构瑕疵，例如孔隙，这使电子装置100A容易损坏，例如膜层剥离、材料碎裂等。

在一些实施例中，第一穿孔VA1的宽度WVA1可小于第二穿孔VA2的宽度WVA2。举例而言，第一穿孔VA1的宽度WVA1可满足关系式：0.82*X+1.63微米≤Y≤0.82*X+2.43微米，其中Y为第一穿孔VA1的宽度WVA1且单位为微米，X为第一穿孔VA1的深度HVA1且单位为微米，且X大于或等于0微米并小于或等于3微米。在一些实施例中，第一穿孔VA1的宽度WVA1更满足关系式：0.82*X+1.83微米≤Y≤0.82*X+2.23微米，其中Y为第一穿孔VA1的宽度WVA1且单位为微米，X为第一穿孔VA1的深度HVA1且单位为微米，且X大于或等于0微米并小于或等于3微米。

在本实施例中，电子装置100A还包括其他绝缘材料的膜层，例如第三绝缘层170、钝化层PV、平坦层PN以及像素定义层PDL，但不以此为限。

在一些实施例中，第三绝缘层170可包括复数层结构，例如缓冲层BF1与缓冲层BF2，但也可只包括单层结构(例如缓冲层BF1或缓冲层BF2)，但不以此为限。第三绝缘层170可以设置于像素电路102A与基板110之间，但不以此为限。主动元件TA包括栅极GA、半导体120A、源漏极SDA1以及源漏极SDA2，其中半导体120A包含通道区CHA、源漏极区SD1及源漏极区SD2，且源漏极区SD1及源漏极区SD2位于通道区CHA的相对两侧。源漏极SDA1及源漏极SDA2可由第二导电层140构成，并分别与源漏极区SD1及源漏极区SD2电性连接。第二绝缘层160可包括闸绝缘层GI以及层间绝缘层IL。栅极GA设置于通道区CHA上方，且闸绝缘层GI设置于栅极GA与半导体120A之间。栅极GA可由闸绝缘层GI以及层间绝缘层IL之间的导电层ML1构成。第一导电层130在主动元件TA处定义出电容电极CA。层间绝缘层IL可覆盖栅极GA且位于栅极GA与电容电极CA之间而构成电容结构CS1。另外，第一绝缘层150设置于构成电容电极CA的第一导电层130与构成源漏极SDA1的第二导电层140之间。在一些实施例中，第二导电层140用于接收电源信号，且可将电源信号通过源漏极SDA1提供给半导体120A的源漏极区SD1。在本实施例中，第二导电层140包括相电性连接的连接部142及源漏极SDA1。连接部142可由第一绝缘层150的顶面T150沿着第一穿孔VA1延伸而在第一穿孔VA1的底部电性连接电容电极CA。源漏极SDA1可由第一绝缘层150的顶面T150沿着第二穿孔VA2延伸经过至少第一绝缘层150与第二绝缘层160而在第二穿孔VA2的底部电性连接半导体120A。另外，连接部142与源漏极SDA1在第一绝缘层150的顶面T150彼此连接在一起。

主动元件TB包括栅极GB、半导体120B、源漏极SDB1以及源漏极SDB2。栅极GB与栅极GA为相同膜层，即导电层ML1。半导体120A与半导体120B为相同膜层，其中半导体120B包含通道区CHB、源漏极区SD3及源漏极区SD4，且源漏极区SD3及源漏极区SD4位于通道区CHB的相对两侧。源漏极SDB1以及源漏极SDB2的膜层相同于源漏极SDA1以及源漏极SDA2，即由第二导电层140构成。因此，主动元件TB中个别构件的连接关系与叠置关系可参照主动元件TA。在一些实施例中，半导体120A与半导体120B的材料包括硅，例如可为非晶硅(amorphoussilicon,a-Si)或多晶硅(poly-silicon,p-Si)，但不以此为限。在一些实施例中，半导体120A与半导体120B的材料包括金属氧化物，例如为氧化铟镓锌(indium gallium zincoxide，IGZO)，但不以此为限。另外，第一导电层130、第二导电层140与导电层ML1的材质包括金属、金属合金等，且可以为单层导电材质的膜层或由多层导电材质的膜层堆叠而成，但不以此为限。

钝化层PV覆盖源漏极SDA1、源漏极SDA2、源漏极SDB1以及源漏极SDB2，且连接电极CE设置于钝化层PV上。钝化层PV可具有穿孔可让连接电极CE通过穿孔电性连接源漏极SDA2。另外，电子装置100A还包括数据线DL，其与连接电极CE可为相同膜层。钝化层PV可具有对应于源漏极SDB2穿孔可让数据线DL通过对应的穿孔电性连接源漏极SDB2。平坦层PN覆盖连接电极CE与数据线DL且发光元件LE及像素定义层PDL设置于平坦层PN上。像素定义层PDL可具有定义出发光区的像素开口PX。发光元件LE可包括像素电极PE、发光层LL以及共电极CM，其中发光层LL设置于像素电极PE与共电极CM之间，且位于像素开口PX中，但不以此为限。在一些实施例中，发光层LL除了设置于像素开口PX中并可往外延伸到像素定义层PDL上。平坦层PN可具有穿孔可让像素电极PE通过穿孔电性连接至连接电极CE。共电极CM可连接至共用电位，而像素电极PE可通过连接电极CE电性连接至主动元件TA以接收对应的电信号。另外，图虽未示出，主动元件TA与主动元件TB可彼此电性连接。

图3为本揭露一实施例的电子装置的局部剖面示意图。图3例如描绘了电子装置100B包括像素电路102B。在图3中，像素电路102B包括主动元件TA、主动元件TC以及发光元件LE，且还包括用于将不同导电层分隔开来的第一绝缘层150A、第二绝缘层160、第三绝缘层170、钝化层PV、平坦层PN以及像素定义层PDL。另外，电子装置100B还可包括如图2中所示的数据线DL与连接电极CE等。

在此，主动元件TA、发光元件LE、数据线DL、连接电极CE、第二绝缘层160、第三绝缘层170、钝化层PV、平坦层PN以及像素定义层PDL大致与图2的实施例相似，因此可参照图2的相关说明理解这些构件的结构、配置关系等，于此不再赘述。

在本实施例中，主动元件TC中部分的膜层可不同于主动元件TA的膜层，且第一绝缘层150A可包括多数子层，例如绝缘子层152、绝缘子层154与绝缘子层156。具体而言，主动元件TC包括半导体120C、栅极GC、源漏极SDC1与源漏极SDC2。半导体120C包括通道区CHC、源漏极区SD5及源漏极区SD6，且源漏极区SD5及源漏极区SD6位于通道区CHC的相对两侧。半导体120C设置于绝缘子层152与绝缘子层154之间。栅极GC设置于绝缘子层154与绝缘子层156之间而由另一个导电层ML2构成。导电层ML2位于绝缘子层154与绝缘子层156之间，且绝缘子层154位于半导体120C与栅极GC之间以作为主动元件TC的闸绝缘层。源漏极SDC1与源漏极SDC2的膜层可相同于源漏极SDA1与源漏极SDA2的膜层。也就是说，源漏极SDA1、源漏极SDA2、源漏极SDC1与源漏极SDC2都由第二导电层140构成。如此，源漏极SDC1与源漏极SDC2设置于第一绝缘层150A上，且通过对应的穿孔电性连接半导体120C。

另外，电子装置100B还包括对应于主动元件TC的电极CC。电极CC可采用导电层ML1第一导电层130构成。电极CC设置于第一绝缘层150A与第二绝缘层160之间，且电极CC与栅极GC位于半导体120C的相对两侧。在一实施例中，电极CC可以作为主动元件TC的栅极，使得主动元件TC为双栅极结构(double gate)的主动元件。在本实施例中，源漏极SDC1与源漏极SDC2具体的设置于绝缘子层156上。在一些实施例中，半导体120A与半导体120C可采用不同材质的半导体。举例而言，半导体120A与半导体120C其中一者包括硅而另一者包括金属氧化物，但不以此为限。

另外，在本实施例中，构成主动元件TA的栅极GA的导电层ML1可向外延伸并大于半导体120A，且主动元件TC的源漏极SDC1可先电性连接至导电层ML1再与栅极GA电性连接。在图3中，位于源漏极SDA2两侧的栅极GA以及导电层ML1彼此电性连接，且实质上由同一个导体图案构成，因此图3中以虚线表示这两部分彼此电性连接的关系。以下图示中的两导电图案之间的虚线也都用于表现彼此电性连接的关系。具体而言，源漏极SDC1可通过第一穿孔VC1电性连接至半导体120C以及通过第二穿孔VC2先电性连接至导电层ML1并电性连接至栅极GA。第一穿孔VC1可穿过第一绝缘层150A的绝缘子层156与绝缘子层154而延伸到半导体120C，且第二穿孔VC2可穿过第一绝缘层150A整体以及第二绝缘层160的层间绝缘层IL而延伸到导电层ML1。第一穿孔VC1的深度HVC1可小于第二穿孔VC2的深度HVC2。在一些实施例中，第一穿孔VC1的宽度WVC1可小于第二穿孔VC2的宽度WVC2。

在本实施例中，源漏极SDA1、源漏极SDA2、源漏极SDC1与源漏极SDC2可通过对应的穿孔由第一绝缘层150A上朝基板110延伸至不同深度以接触和/或电性连接不同膜层的构件。举例而言，第二导电层140通过第一穿孔VA1与第二穿孔VA2电性连接至第一导电层130的电容电极CA与半导体120A的源漏极区SD1，而第二导电层140通过第一穿孔VC1与第二穿孔VC2电性连接至半导体120C的源漏极区SD5与导电层ML1。第一穿孔VA1、第二穿孔VA2、第一穿孔VC1与第二穿孔VC2具有不同深度。在一些实施例中，这些穿孔可以采用同一道光罩制作而成，且越深的穿孔可以使用越大尺寸的光罩图案来形成。因此，在一些实施例中，这些穿孔的深度由浅至深依序为第一穿孔VC1、第一穿孔VA1、第二穿孔VC2与第二穿孔VA2，且这些穿孔的宽度由小至大依序为第一穿孔VC1、第一穿孔VA1、第二穿孔VC2与第二穿孔VA2。换言之，较浅的穿孔可以具有较小的宽度。

图4A为本揭露一实施例的电子装置的示意图。图4A的电子装置200包括显示装置202与传感器106，其中显示装置202可包括如图1所示的像素电路(图未示)及第三导电层104。为了方便说明，图4A示意性的呈现像素电路的发光元件LE而省略了像素电路的其他部分(例如驱动元件)。另外，传感器106可包括感测单元106A，其中发光元件LE与感测单元106A仅在图4A中示出一个以方便说明，但这些构件的数量可以视需要而为多个。另外，在本实施例中，第三导电层104位于发光元件LE与传感器106之间，且发光元件LE相关的像素电路可采用前述实施例的方式来实施，但不以此为限。发光元件LE例如可用于发出光线L。

在本实施例中，第三导电层104可具有开口OP。以图4A为例，光线L可朝向位于电子装置200外的物件OB发出。物件OB可反射光线L，而可朝向传感器106行进。亦或者物件OB可反射如环境中的光线L’，而朝向传感器106行进。此时，开口OP可允许光线L或光线L’穿过而让传感器106接收。在一些实施例中，传感器106可接收光线L或光线L’，而进行对应的功能。举例而言，传感器106接收光线L或光线L’之后可以建立对应于物件OB的图像而作为图像获取装置，例如为相机，但不以此为限。另外，传感器106也可接收光线L或光线L’之后可识别物件OB而作为光学识别装置，例如为指纹识别装置(fingerprint device)，但不以此为限。因此，电子装置200可为具有画面显示功能以及物件OB的图像获取和/或识别的功能。举例而言，电子装置200可以为具备指纹识别功能的显示装置和/或具备屏下相机的显示装置，但不以此为限。第三导电层104的开口OP可对应于传感器106设置且可依据感测单元106A的设置密度以及需要的光接收效果而调整。举例而言，开口OP越大或数量越多可允许传感器106接收越大量的光线L或光线L’。在一些实施例中，第三导电层104可与像素电路制作于相同的基板上。

图4B至图4D为多个实施例的像素电路与第三导电层的示意图。在图4B中，第三导电层104可具有多个开口OP，且开口OP的数量可大致等于像素电路102的数量。在图4C中，第三导电层104可具有多个开口OP，且开口OP的数量可少于像素电路102的数量。每个开口OP可对应于其中一个像素电路102，且部分的像素电路102没有对应的开口OP。在图4D中，第三导电层104可具有多个开口OP，且每个像素电路102至少对应其中一个开口OP。此外，像素电路102可包括电性连接至第三导电层104的像素电路102C(以粗线框表示)以及不电性连接至第三导电层104的像素电路102D。如此，第三导电层104可通过所连接的像素电路102C电性连接至参考电压而非电性浮置。在一些实施例中，像素电路102每一者可以都电性连接至第三导电层104，也就是像素电路102每一个都是像素电路102C。在一些实施例中，像素电路102仅有一者电性连接至第三导电层104，也就是像素电路102仅有一个为像素电路102C。

图5A为本揭露一实施例的电子装置的剖面示意图，图5A的剖面可视为图4A的电子装置中的显示装置202的一种实施方式，且图5A省略了图4A中的传感器106。具体而言，显示装置202A包括像素电路102E与第三导电层104。图5A的剖面结构可用于图4D中像素电路102C的实施方式，以说明第三导电层104的电性连接关系，但不以此为限。像素电路102E包括主动元件TD、主动元件TE以及发光元件LE。第三导电层104与像素电路102E都设置于基板110上，且主动元件TD、主动元件TE以及发光元件LE较第三导电层104远离基板110。也就是说，第三导电层104位于像素电路102E与基板110之间。另外，主动元件TD电性连接第三导电层104。也就是说，第三导电层104并非电性浮置。另外，显示装置202A还包括用于隔绝不同导电层的绝缘材料的膜层，例如第三绝缘层170、第一绝缘层105、第二绝缘层160、钝化层PV、平坦层PN以及像素定义层PDL。这些绝缘层的叠置关系可参照图2的实施例，但不以此为限。

在本实施例中，主动元件TD包括半导体120D、栅极GD、源漏极SDD1以及源漏极SDD2，其中半导体120D包括通道区CHD、源漏极区SD7与源漏极区SD8。主动元件TE包括半导体120E、栅极GE、源漏极SDE1以及源漏极SDE2，其中半导体120E包括通道区CHE、源漏极区SD9与源漏极区SD10。第三绝缘层170设置于基板110上且覆盖第三导电层104。半导体120D与半导体120E分别与图2的半导体120A与半导体120B类似。栅极GD与栅极GE分别与图2的栅极GA与栅极GB类似。两实施例中针对相似构件的描述可彼此参照，不再重述。在一些实施例中，显示装置202A还包括图2所描绘的第一导电层130，且第一导电层130位于第二绝缘层160的层间绝缘层IL与第一绝缘层150之间，但图5A中未示出。源漏极SDD1、源漏极SDD2、源漏极SDE1以及源漏极SDE2由相同导电层，例如图2描绘的第二导电层140所构成，且第二导电层140设置于第一绝缘层150上。源漏极SDD1以及源漏极SDD2分别连接至源漏极区SD7与源漏极区SD8，而源漏极SDE1以及源漏极SDE2分别连接至源漏极区SD9与源漏极区SD10。

在本实施例中，源漏极SDD1通过第一穿孔VD1电性连接至源漏极区SD7且第二导电层140通过第二穿孔VD2电性连接至第三导电层104。另外，源漏极SDD2通过第三穿孔VD3电性连接至源漏极区SD8。类似的，源漏极SDE1通过第一穿孔VE1电性连接至源漏极区SD9且第二导电层140通过第二穿孔VE2先电性连接至导电层ML1并与主动元件TD的栅极GD电性连接。另外，源漏极SDE2通过第三穿孔VE3连接至源漏极区SD10。在图5A中，位于源漏极SDD2两侧的栅极GD及导电层ML1彼此电性连接，且实质上由同一个导体图案构成，因此图5A中以虚线表示这两部分彼此电性连接的关系。

在图5A中，第一穿孔VD1、第三穿孔VD3、第一穿孔VE1与第三穿孔VE3用于将第二导电层140电性连接至半导体120D与半导体120E，其例如穿过第一绝缘层150与第二绝缘层160。第二穿孔VD2用于将第二导电层140连接至第三导电层104。第二穿孔VE2用于将第二导电层140连接至导电层ML1。因此，这些穿孔的深度都不相同。不过，在本实施例中，可采用相同的光罩以相同的微影-蚀刻制程制作第一穿孔VD1、第二穿孔VD2、第三穿孔VD3、第一穿孔VE1、第二穿孔VE2与第三穿孔VE3，这有助于简化穿孔形成步骤，且不需要复杂的以多层导电层来实现第二导电层140与多个不同层的电性连接。

在一些实施例中，第一穿孔VD1、第三穿孔VD3、第一穿孔VE1与第三穿孔VE3具有相同深度。第二穿孔VD2的深度大于第一穿孔VD1的深度，且第一穿孔VE1的深度大于第二穿孔VE2的深度。形成这些穿孔的光罩可设计成较深的穿孔对应于较大的光罩图案尺寸而可形成宽度较大的穿孔。因此，以主动元件TD为例，第二穿孔VD2的宽度可以大于第一穿孔VD1的宽度。相似的，以主动元件TE为例，第一穿孔VE1的宽度可大于第二穿孔VE2的宽度。在一些实施例中，第一穿孔VD1、第三穿孔VD3、第一穿孔VE1与第三穿孔VE3可具有相同宽度，但不以此为限。

在本实施例中，第二导电层140构成的源漏极SDD1例如用于接收电源信号，且第一穿孔VD1与第二穿孔VD2允许第二导电层140电性连接第三导电层104与半导体120D。因此，显示装置202A可通过第二导电层140将电源信号传递给第三导电层104，使得第三导电层104非电性浮置。第三导电层104虽邻近通道区CHD与通道区CHE，但非电性浮置，而较不容易干扰主动元件TD与主动元件TE的电性特性。

图5A中，发光元件LE包括像素电极PE、发光层LL与共电极CM，且发光层LL设置于像素定义层PDL定义出来的像素开口PX中。像素电极PE可通过连接电极CE电性连接至主动元件TD的源漏极SDD2，且连接电极CE设置于钝化层PV与平坦层PN之间。的结构与相似图2，与图5A以相同的元件符号表示相似的构件，因此这些相同元件符号的构件可彼此参照，于此不再重述。另外，在图5A中，第三导电层104具有开口OP，且开口OP可不重叠像素电路102E中的主动元件TD与主动元件TE。因此，显示装置202A在开口OP处可允许光线通过。

图5B为本揭露一实施例的电子装置的剖面示意图，图5B的剖面可视为图4A的电子装置中的显示装置202的一种实施方式，且图5B省略了图4A中的传感器106。图5B的显示装置202B包括主动元件TB、主动元件TF与发光元件LE构成的像素电路102F，其中主动元件TB与发光元件LE可参照图2的相关说明。像素电路102F可作为图4D中像素电路102C的实施方式，以说明第三导电层104的电性连接关系，但不以此为限。主动元件TF包括栅极GD、半导体120D、源漏极SDF1以及源漏极SDF2，其中栅极GD、半导体120D以及源漏极SDD2的具体结构可参照图5A的说明。另外，图5B的显示装置202B还包括第一导电层130，且第一导电层130可构成电容电极CA。构成源漏极SDF1的第二导电层140可同时电性连接至第一导电层130、半导体120D以及第三导电层104。

在本实施例中，源漏极SDF1以及源漏极SDF2同样由图5A的第二导电层140构成。第一绝缘层150设置于第一导电层130与第二导电层140之间，第二绝缘层160设置于第一导电层130与半导体120D之间，而第三绝缘层170设置于半导体120D与第三导电层104之间。另外，第二导电层140可通过第一穿孔VF1电性连接第一导电层130，通过第二穿孔VF2电性连接半导体120D，且通过第三穿孔VF1电性连接第三导电层104。第一穿孔VF1穿过第一绝缘层150，第二穿孔VF2穿过第一绝缘层150与第二绝缘层160，而第三穿孔VF3穿过第一绝缘层150、第二绝缘层160与第三绝缘层170。

第一穿孔VF1、第二穿孔VF2与第三穿孔VF3可采用同一道光罩在相同的微影-蚀刻步骤中制作而成。在一些实施例中，第一穿孔VF1的宽度小于第二穿孔VF2的宽度且第三穿孔VF3的宽度大于第二穿孔VF2的宽度。在一些实施例中，第一穿孔VF1的宽度满足关系式：0.82*X+1.63微米≤Y≤0.82*X+2.43微米，其中Y为第一穿孔VF1的宽度且单位为微米，X为第一穿孔VF1的深度且单位为微米，且X大于或等于0微米并小于或等于3微米。在一些实施例中，第一穿孔VF1的宽度更满足关系式：0.82*X+1.83微米≤Y≤0.82*X+2.23微米。

在本实施例中，第二导电层140例如用于接收电源信号，且第一穿孔VF1、第二穿孔VF2与第三穿孔VF3允许第二导电层140电性连接第一导电层130、半导体120D与第三导电层104。因此，显示装置202B可通过第二导电层140将电源信号传递给第一导电层130以及第三导电层104，使得第一导电层130以及第三导电层104非电性浮置。第三导电层104较不容易干扰主动元件TF与主动元件TE的电性特性。

在一些实施例中，图5B中的主动元件TB可由图3中的主动元件TC或图5A中的主动元件TE来替代。也就是说，图2的主动元件TB、图3的主动元件TC与图5A中的主动元件TE可彼此替代。举例而言，图5C为本揭露一实施例的电子装置的剖面示意图。图5C的显示装置202C包括主动元件TC、主动元件TF、发光元件LE与第三导电层104，其中主动元件TC可参照图3的相关说明，而主动元件TF可参照图5B的相关说明。主动元件TC、主动元件TF以及发光元件LE可构成像素电路102G。像素电路102G可作为图4D中像素电路102C的实施方式，以说明第三导电层104的电性连接关系，但不以此为限。

主动元件TF包括栅极GD、半导体120D、源漏极SDF1以及源漏极SDF2。主动元件TF的栅极GD例如由第二绝缘层160的闸绝缘层GL与层间绝缘层IL之间的导电层ML1构成。第二绝缘层160与第三绝缘层170之间的半导体120D构成通道区CHD以及位于通道区CHD两侧的源漏极区SD7与源漏极区SD8。主动元件TF的栅极GD的上方设置有电容电极CA，且电容电极CA由第一绝缘层150A与第二绝缘层160之间的第一导电层130构成。源漏极SDF1源漏极SDF2设置于第一绝缘层150A上且由第二导电层140构成。

主动元件TC包括半导体120C、栅极GC、源漏极SDC1与源漏极SDC2。第一绝缘层150A可包括绝缘子层152、绝缘子层154与绝缘子层156，其中半导体120C位于绝缘子层152与绝缘子层154之间，而栅极GC位于绝缘子层154与绝缘子层156之间。因此，主动元件TF的半导体120D与主动元件TC的半导体120C位于不同层。在一些实施例中，半导体120D与半导体120C可以为不同材质，例如其中一者包括硅而另一者包括金属氧化物，但不以此为限。主动元件TC的栅极GC例如由第一绝缘层150A的绝缘子层154与绝缘子层156之间的导电层ML2构成。另外，主动元件TC的半导体120C与基板110之间可进一步设置有电极CC，其由第一导电层130构成，而与电容电极CA为相同膜层。在图5C的显示装置202C中，构成主动元件TF的栅极GD的导电层ML1可向外延伸并大于半导体120D，且主动元件TC的源漏极SDC1可先通过第二导电层140电性连接至导电层ML1再与栅极GD电性连接。具体而言，主动元件TC的源漏极SDC1可通过第一穿孔VC1电性连接至半导体120C，并通过第二导电层140经第二穿孔VC2电性连接至导电层ML1。在本实施例中，第一穿孔VC1的宽度可小于第二穿孔VC2的宽度。另外，在图5C中，位于源漏极SDF2两侧的栅极GD及导电层ML1是彼此电性连接的，因此图5C以虚线表示此电性连接的关系。

图5D为本揭露一实施例的电子装置的剖面示意图。图5D的显示装置202D包括配置于基板110上的主动元件TF、主动元件TC、发光元件LE以及第三导电层104A，其中主动元件TF、主动元件TC、发光元件LE以及用于将个别导电层分隔的多个绝缘层可参照图5C及相关实施例的描述，而不另重述。显示装置202D不同于显示装置202C之处在于第三导电层104A的结构，因此其他构件可参照图5C的描述。举例而言，位于源漏极SDF2两侧的栅极GD及导电层ML1是彼此电性连接的，因此图5D以虚线表示此电性连接的关系。在本实施例中，第三导电层104A除了具有允许光线通过的开口OP外，还包括对应于主动元件TF的开口104P。在一些实施例中，开口104P可减少第三导电层104A与半导体120D的重叠区域而可减轻对主动元件TF在电性表现上的影响。

图5E为本揭露一实施例的电子装置的剖面示意图。图5E的显示装置202E包括配置于基板110上的主动元件TF、主动元件TC、发光元件LE以及第三导电层104B，其中主动元件TF、主动元件TC、发光元件LE以及用于将个别导电层分隔的多个绝缘层可参照图5C及相关实施例的描述，而不另重述。显示装置202E不同于显示装置202C之处在于第三导电层104B的结构，因此其他构件可参照图5C的描述。在本实施例中，第三导电层104B除了具有允许光线通过的开口OP外，还包括对应于主动元件TF中半导体120D的开口104P1以及对应于主动元件TC中半导体120C的开口104P2。在一些实施例中，开口104P1可减轻第三导电层104B对半导体120D在电性表现上的影响。相似的开口104P2可减轻第三导电层104B对半导体120C在电性表现上的影响。

图6为本揭露一实施例的电子装置的局部上视示意图。图6描绘电子装置300的像素电路102H的局部以及第三导电层104的局部，其中第三导电层104大致于前述实施例的第三导电层104相似，具有可允许光线通过的开口OP。图6中，电子装置300的像素电路102H至少包括主动元件TF以及主动元件TC。主动元件TF包括半导体120D、栅极GD、源漏极SDF1与源漏极SDF2，其中主动元件TF的剖面结构可参照图5C的主动元件TF。主动元件TC包括半导体120C、栅极GC、源漏极SDC1与源漏极SDC2，其中主动元件TC的剖面结构可参照图5C的主动元件TC。另外，电子装置300包括栅极线GL、数据线DL与电源线PL。数据线DL与电源线PL的延伸方向与栅极线GL的延伸方向不同，例如可相互垂直，但不以此为限。

如图6所示，主动元件TC的栅极GC由栅极线GL重叠于半导体120C的部分构成，且源漏极SDC1由数据线DL延伸出来的分支构成，但不以此为限。主动元件TC的源漏极SDC2电性连接于半导体120C以及主动元件TF的栅极GD。主动元件TF的栅极GD可与半导体120D重叠且与电容电极CA重叠。主动元件TF的源漏极SDF1可由电源线PL的一部分构成。主动元件TF的源漏极SDF2可电性连接于半导体120D以及连接电极CE。

在本实施例中，电容电极CA可参照前述实施例的描述，且电容电极CA例如由前述的第一导电层130构成。源漏极SDC1、源漏极SDC2、源漏极SDF1、源漏极SDF2、数据线DL与电源线PL例如由前述的第二导电层140构成。由图6可知，第二导电层140构成源漏极SDF1的部分可通过第一穿孔VF1电性连接至第一导电层130构成的电容电极CA，通过第二穿孔VF2电性连接至半导体120D，且通过第三穿孔VF3电性连接至第三导电层104。在此，第一穿孔VF1的宽度WVF1小于第二穿孔VF2的宽度EVF2且第三穿孔VF3的宽度WVF3大于第二穿孔VF2的宽度WVF2。

图7为图6中线I-I的局部剖面示意图。为了附图清晰，图7中省略了部分膜层，且被省略的膜层可参照图2、图3、图5A与图5B任一者。由图7可知，半导体120D、第一导电层130、第二导电层140与第三导电层104设置于基板110上，其分别可对应于图6的线I-I中的半导体120D、电容电极CA以及源漏极SDF1。另外，第一绝缘层150A设置于第一导电层130与第二导电层140之间，第二绝缘层160设置于第一导电层130与半导体120D之间，而第三绝缘层170设置于半导体120D与第三导电层104之间。在此，第一绝缘层150A、第二绝缘层160与第三绝缘层170可参照前述实施例的说明。换言之，第一绝缘层150A、第二绝缘层160与第三绝缘层170任一者可包括多个绝缘层或是仅由单一绝缘层构成。另外，在一些实施例中，任两个绝缘层之间可额外设置有其他导电层、半导电层或其他材料层。

请参照图7，第二导电层140设置于第一绝缘层150A上且通过第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3分别电性连接至第一导电层130、半导体120D以及第三导电层104。第二导电层140与第一导电层130间的距离HVF1，第二导电层140与半导体120D间的距离HVF2，而第二导电层140与第三导电层104间的距离HVF3。距离HVF1小于距离HVF2，且距离HVF2小于距离HVF3。在一些实施例中，第一穿孔VF1具有宽度WVF1，第二穿孔VF2具有宽度WVF2，而第三穿孔VF3具有宽度WVF3。宽度WVF1小于宽度WVF2，且宽度WVF2小于宽度WVF3。

在一些实施例中，穿孔具有倾斜侧壁。在此，如图7中局部放大区域所示，以第一穿孔VF1来说明本揭露中个别穿孔的宽度的测量方式。在任一剖面结构中，例如电子装置在任一剖面中，沿着基板110的法线方向，例如方向Z，测量位于第二导电层140与其对应连接的膜层，例如第一导电层130，之间的距离，例如，从第一绝缘层150A的顶面T150A测量到第一导电层130之间的距离HVF1。举例而言，沿着方向Z，从第一绝缘层150A大致平坦区的顶面T150A测量到第一导电层130的顶面T130而得距离HVF1。接着，由第一导电层130的顶面T130沿方向Z向上至0.95*HVF1定为第一穿孔VF1的深度HVF1’，并从此处沿着垂直基板110法线的方向(例如方向Y)测量第一穿孔VF1的宽度WVF1。这样的测量方式可应用于本揭露所有穿孔的宽度的测量，但本揭露不以此为限。在一些实施例中，第一穿孔VF1、第二穿孔VF2、第三穿孔VF3可由相同的一剖面或是分别由不同的剖面来测量其深度和/或宽度，本揭露不以此为限。

图8A为本揭露一实施例的第二导电层140的连接关系的示意图。图8A可对应于图5C中区域EX，而用于说明第二导电层140的连接关系的实施方式。因此，图8A的结构可用于替代图5C中的区域EX，且图8A与图5C中标注相同元件符号的构件可彼此参照。在图8A中，第一导电层130包括电容电极CA外还包括连接导体CF1。另外，第二导电层140可通过第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3A分别电性连接至第一导电层130的电容电极CA、半导体120D以及第一导电层130的连接导体CF1。同时，第一导电层130的连接导体CF1可通过穿孔VCF1电性连接至第三导电层104。在此，第三穿孔VF3A例如穿过第一绝缘层150A且延伸至连接导体CF1，而穿孔VCF1穿过第二绝缘层160以及第三绝缘层170且延伸至第三导电层104。

图8B为本揭露一实施例的第二导电层的连接关系的示意图。图8B可对应于图5C中区域EX，而用于说明第二导电层的连接关系的实施方式。因此，图8B的结构可用于替代图5C中的区域EX，且图8B与图5C中标注相同元件符号的构件可彼此参照。在图8B中，连接导体CF2设置于第二绝缘层160的闸绝缘层GI与层间绝缘层IL之间。图8B应用于图5C的实施例时，连接导体CF2与主动元件TF的栅极GD为相同膜层，即导电层ML1。因此，连接导体CF2可整合于主动元件TF的膜层之中。第二导电层140可通过第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3B分别电性连接至第一导电层130的电容电极CA、半导体120D以及导电层ML1的连接导体CF2。同时，连接导体CF2可通过穿孔VCF2电性连接至第三导电层104。在此，第三穿孔VF3B例如穿过第一绝缘层150A以及第二绝缘层160的层间绝缘层IL且延伸至连接导体CF2，而穿孔VCF2穿过第二绝缘层160的闸绝缘层GI以及第三绝缘层170且延伸至第三导电层104。

图8C为本揭露一实施例的第二导电层的连接关系的示意图。图8C可对应于图5C中区域EX，而用于说明第二导电层的连接关系的实施方式。因此，图8C的结构可用于替代图5C中的区域EX，且图8C与图5C中标注相同元件符号的构件可彼此参照。在图8C中，连接导体CF3设置于第二绝缘层160与第三绝缘层170之间而连接导体CF4设置于第一绝缘层150A上。图8C主要示出第二导电层140构成的源漏极SDF1通过连接导体CF3与连接导体CF4电性连接至第三导电层104的一种实施方式。图8C的结构应用于图5C的实施例时，连接导体CF3由主动元件TF的半导体120D构成。连接导体CF4与源漏极SDF1可由第二导电层140构成。

第二导电层140可通过第一穿孔VF1以及第二穿孔VF2分别电性连接至第一导电层130的电容电极CA以及半导体120D。同时，连接导体CF4可通过穿孔VCF3以及穿孔VCF4分别电性连接至半导体120D构成的连接导体CF3以及第三导电层104。半导体120D构成的连接导体CF3直接连接半导体120D构成的源漏极区SD7，意即源漏极区SD7的部分区域可作为连接导体CF3。因此，第二导电层140可通过连接导体CF4电性连接半导体120D及第三导电层104。在此，穿孔VCF3例如穿过第一绝缘层150A以及第二绝缘层160且延伸至连接导体CF3，而穿孔VCF4穿过第一绝缘层150A、第二绝缘层160以及第三绝缘层170且延伸至第三导电层104。

图8D为本揭露一实施例的第二导电层140的连接关系的示意图。图8D可对应于图5C中区域EX，而用于说明第二导电层140的连接关系的实施方式。因此，图8D的结构可用于替代图5C中的区域EX，且图8D与图5C中标注相同元件符号的构件可彼此参照。在图8D中，连接导体CF5设置于第一绝缘层150A与第二绝缘层160之间。图8D的结构应用于图5C的实施例时，连接导体CF5与电容电极CA为相同膜层，即第一导电层130。图8D主要示出第二导电层140通过电容电极CA以及连接导体CF5电性连接至第三导电层104的一种实施方式。在本实施例中，第二导电层140通过第一穿孔VF1与第二穿孔VF2分别电性连接至电容电极CA以及半导体120D。连接导体CF5可与电容电极CA直接连接，且连接导体CF5可通过穿孔VCF5电性连接至第三导电层104。穿孔VCF5可穿过第二绝缘层160与第三绝缘层170且延伸到第三导电层104。

图8E为本揭露一实施例的第二导电层140的连接关系的示意图。图8E可对应于图5C中区域EX，而用于说明第二导电层140的连接关系的实施方式。因此，图8E的结构可用于替代图5C中的区域EX，且图8E与图5C中标注相同元件符号的构件可彼此参照。在图8E中，连接导体CF6设置于第二绝缘层160与第三绝缘层170之间。图8E的结构应用于图5C的实施例时，连接导体CF6由半导体120D的膜层构成。图8E主要示出第二导电层140通过连接导体CF6电性连接至第三导电层104的一种实施方式。在本实施例中，第二导电层140通过第一穿孔VF1与第二穿孔VF2分别电性连接至电容电极CA以及半导体120D。半导体120D构成的连接导体CF6可与源漏极区SD7直接连接，且连接导体CF6可通过穿孔VCF6电性连接至第三导电层104。穿孔VCF6可穿过第三绝缘层170且延伸到第三导电层104。

图8A至图8E的实施例中，第二导电层140可通过不同深度的穿孔分别电性连接至第一导电层130、通道层120D、导电层ML1以及第三导电层104。这些不同深度的穿孔可具有不同宽度。举例而言，延伸深度较深的穿孔可具有较大的宽度，其中穿孔的深度与宽度的测量方式可参照前述说明。另外，这些不同深度的穿孔可以使用同一道光罩在相同的微影-蚀刻步骤制作，也可以利用多道光罩在不同的微影-蚀刻步骤来制作，本揭露不以此为限。

图9A为本揭露一实施例的电子装置的局部制作方法，其中图9A描绘第三导电层电性连接至不同膜层的局部步骤的示意图。在图9A中，步骤S01表示在基板110上依序形成第三导电层104、第三绝缘层170、半导体120、第二绝缘层160、第一导电层130与第一绝缘层150A。第三导电层104、第三绝缘层170、半导体120、第二绝缘层160、第一导电层130与第一绝缘层150A的具体结构等特征可参照前述实施例中关于相同元件符号的构件的描述，而不另重述。在图9A中，第三导电层104设置于基板110与第三绝缘层170之间，其中第三绝缘层170可由多个绝缘材料的膜层(例如前述实施例的缓冲层BF1与缓冲层BF2)堆叠而成，但不以此为限。半导体120设置于第三绝缘层170与第二绝缘层160之间，其中第二绝缘层160可包含单层绝缘材料的膜层或由多个绝缘材料的膜层(例如前述实施例的闸绝缘层GI与层间绝缘层IL)堆叠而成，但不以此为限。第一导电层130设置于第二绝缘层160与第一绝缘层150A之间，其中第一绝缘层150A可包含单层绝缘材料的膜层或由多个绝缘材料的膜层(例如前述实施例的绝缘子层152、154、156)堆叠而成，但不以此为限。

步骤S02，使用一道光罩进行微影-蚀刻制程以制作第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3。第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3可从第一绝缘层150A的顶面T150A穿过不同的绝缘层而可分别延伸到第一导电层130、半导体120以及第三导电层104。步骤S02可理解为穿孔形成制程。具体而言，图9A虽未描绘，但可在第一绝缘层150A上形成图案化光致抗蚀剂层，且图案化光致抗蚀剂层可使用单一个光罩而图案化出对应于第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3的光致抗蚀剂图案。在一些实施例中，对应于第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3的光致抗蚀剂图案可具有不同的尺寸。举例而言，对应第一穿孔VF1的光致抗蚀剂图案的尺寸小于对应于第二穿孔VF2的光致抗蚀剂图案的尺寸，而对应第二穿孔VF2的光致抗蚀剂图案的尺寸小于对应于第三穿孔VF3的光致抗蚀剂图案的尺寸。也就是说，预计要形成的穿孔越深可对应在光罩上设置越大尺寸的光致抗蚀剂图案。接着以这样的图案化光致抗蚀剂层为罩幕进行蚀刻步骤以移除对应于光致抗蚀剂图案的绝缘材料，而形成第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3。之后，将图案化光致抗蚀剂层移除即获得步骤S02的结构。

接着，进行步骤S03，在第一绝缘层150A上形成第二导电层140。第二导电层140可由第一绝缘层150A的顶面T150A沿着第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3延伸至对应的不同膜层。举例而言，第二导电层140可通过第一穿孔VF1电性连接至第一导电层130，通过第二穿孔VF2电性连接至半导体120，且通过第三穿孔VF3电性连接至第三导电层104。如此一来，为了让第二导电层140电性连接至不同膜层，仅需要使用一道光罩，进行一次绝缘材料的蚀刻步骤即可，这有助于简化电子装置的制作过程。

图9B为本揭露一实施例的电子装置的局部制作方法，其中图9B描绘第三导电层电性连接至不同膜层的局部步骤的示意图。图9B与图9A揭露的步骤大致相同，不过图9B所示的方法进一步包括步骤S01’。具体而言，步骤S01'是在基板110上依序形成第三导电层104与第三绝缘层170’之后，将第三绝缘层170’图案化而形成穿孔V170。穿孔V170可以穿过第三绝缘层170’且延伸到第三导电层104。接着，在步骤S01中，可依序在第三绝缘层170'上形成半导体120、第二绝缘层160、第一导电层130以及第一绝缘层150A。第二绝缘层160可以填入穿孔V170而接触第三导电层104。之后，在步骤S02下，使用一道光罩进行微影-蚀刻制程以形成第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3’。第一穿孔VF1穿过第一绝缘层150A而延伸到第一导电层130，第二穿孔VF2穿过第一绝缘层150A与第二绝缘层160而延伸到半导体120，而第三穿孔VF3’穿过第一绝缘层150A与第二绝缘层160而在穿孔V170中延伸到第三导电层104。如此，第二穿孔VF2与第三穿孔VF3’穿过的绝缘层数量相同但延伸到不同深度。接着，进行步骤S03以形成延伸于第一穿孔VF1、第二穿孔VF2以及第三穿孔VF3’的第二导电层140。在一些实施例中，第三绝缘层170’在穿孔V170的侧壁可以被第二绝缘层160覆盖。因此，第二导电层140可不接触第三绝缘层170’，但不以此为限。图9A与图9B的方法可应用于前述实施例中任一者而用于实现将一个导电层连接到多个不同膜层。

图10A为本揭露一实施例的电子装置的示意图。图10A同时示出电子装置的方向Y下的示意图与方向Z下的示意图，其中为了方便说明图10A仅描绘电子装置的部分构件。在图10A中，电子装置300可包括显示装置310与传感器320。传感器320位于显示装置310的一侧。举例而言，使用者US使用电子装置300来观看显示装置310所呈现的画面时，使用者US与传感器320可分别位于显示装置310的相对两侧。另外，由方向Z来看，显示装置310具有用于显示画面的显示区302，且传感器320的位置设置于显示区302内的穿透区304。穿透区304可允光线穿过显示装置310而让位于显示装置310一侧的传感器320接收光线。在一些实施例中，穿透区304可位于显示区302内，因此显示面板310在穿透区304也可显示画面资讯。

图10B为图10A的穿透区的局部放大示意图，而图10C为图10B中线II-II的剖面在一些实施例的示意图。请参照图10B与图10C，显示面板310在穿透区304中包括像素电路102G、第三导电层104以及用于分隔不同导电层用的第一绝缘层150A、第二绝缘层160、第三绝缘层170、钝化层PV、平坦层PN以及像素定义层PDL等。像素电路102G、第一绝缘层150A、第二绝缘层160、第三绝缘层170、钝化层PV、平坦层PN以及像素定义层PDL可参照图5C与相关实施例的说明。在一些实施例中，像素电路102G可由前述实施例中像素电路102E、像素电路102F及可替代的像素电路的任一者来替代，不以像素电路102G的具体结构为限。

请参照图10B与图10C，第三导电层104设置于基板110与像素电路102G之间，且具有开口OP。开口OP可允许光线通过而在穿透区304定义出实际可透光的区域。在本实施例中，显示面板310可具有透光穿孔TH，其穿过第一绝缘层150A、第二绝缘层160、第三绝缘层170以及钝化层PV。透光穿孔TH位于开口OP中，且至少部分重叠开口OP。平坦层PN可填入透光穿孔TH而提供平坦化作用。如此，开口OP的区域中，具有较少绝缘层的堆叠结构，而可提高光线通过开口OP的比率，提升穿透区304的光穿透率。因此，电子装置300可允许较多的光线通过穿透区304而被传感器320接收，从而提升传感器320的光获取效果。举例而言，传感器320用作相机时，透光穿孔TH的设计有助于提高相机的受光量而有良好的图像获取表现。

综上所述，本揭露实施例的电子装置可使用同一道光罩制程来实现单一导电层电性连接不同膜层的其他构件。举例而言，单一导电层可通过不同深度的多个穿孔连接至不同膜层。这些不同深度的穿孔制作成具有不同宽度，且深度越深的穿孔可以具有越大的宽度。如此，不同深度的穿孔不但可以同时制作，还可以具有合适的尺寸大小。

最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims

1.一种电子装置，其特征在于，包括：

基板；

半导体，设置于所述基板上；

第一导电层，设置于所述半导体上；

第二导电层，设置于所述第一导电层上；

第一绝缘层，设置于所述第一导电层与所述第二导电层之间；以及

第二绝缘层，设置于所述第一导电层与所述半导体之间，

其中，所述第二导电层通过贯穿所述第一绝缘层的第一穿孔电性连接所述第一导电层，且所述第二导电层通过贯穿所述第一绝缘层与所述第二绝缘层的第二穿孔电性连接所述半导体，以及所述第一穿孔的宽度小于所述第二穿孔的宽度。

2.根据权利要求1所述的电子装置，其特征在于，还包括:

第三导电层，设置于所述基板与所述半导体之间；

第三绝缘层，设置于所述半导体与所述第三导电层之间，其中所述第二导电层通过贯穿所述第一绝缘层、所述第二绝缘层与所述第三绝缘层的第三穿孔电性连接所述第三导电层，且所述第三穿孔的宽度大于所述第二穿孔的宽度。

3.根据权利要求2所述的电子装置，其特征在于，所述第三导电层具有开口，所述开口可让光线通过。

4.根据权利要求3所述的电子装置，其特征在于，还包括传感器，设置于所述基板之下，其中所述传感器重叠于所述开口。

5.根据权利要求1所述的电子装置，其特征在于，所述第二导电层用于接收电源信号。

6.根据权利要求1所述的电子装置，其特征在于，所述半导体包括硅。

7.根据权利要求1所述的电子装置，其特征在于，所述半导体包括金属氧化物。

8.根据权利要求1所述的电子装置，其特征在于，所述第一穿孔的所述宽度满足关系式：0.82*X+1.63微米≤Y≤0.82*X+2.43微米，其中Y为所述第一穿孔的宽度且单位为微米，X为所述第一穿孔的深度且单位为微米，且X大于或等于0微米并小于或等于3微米。

9.根据权利要求8所述的电子装置，其特征在于，所述第一穿孔的所述宽度更满足关系式：0.82*X+1.83微米≤Y≤0.82*X+2.23微米。

10.一种电子装置，其特征在于，包括：

基板；

第一导电层；设置于所述基板上；

第二导电层，设置于所述第一导电层上；以及

绝缘层，设置于所述第一导电层与所述第二导电层之间且具有穿孔，其中所述第二导电层通过所述穿孔电性连接所述第一导电层，且所述穿孔的宽度满足关系式：0.82*X+1.63微米≤Y≤0.82*X+2.43微米，其中Y为所述穿孔的宽度且单位为微米，X为所述穿孔的深度且单位为微米，且X大于或等于0微米并小于或等于3微米。

11.根据权利要求10所述的电子装置，其特征在于，所述穿孔的所述宽度更满足关系式：0.82*X+1.83微米≤Y≤0.82*X+2.23微米。