[go: up one dir, main page]

CN115910807A - 一种嵌埋器件封装基板制作方法、封装基板以及半导体 - Google Patents

一种嵌埋器件封装基板制作方法、封装基板以及半导体 Download PDF

Info

Publication number
CN115910807A
CN115910807A CN202211722246.0A CN202211722246A CN115910807A CN 115910807 A CN115910807 A CN 115910807A CN 202211722246 A CN202211722246 A CN 202211722246A CN 115910807 A CN115910807 A CN 115910807A
Authority
CN
China
Prior art keywords
layer
embedded device
conductive copper
dielectric layer
copper column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211722246.0A
Other languages
English (en)
Inventor
陈先明
黄高
洪业杰
林文健
黄本霞
张治军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202211722246.0A priority Critical patent/CN115910807A/zh
Publication of CN115910807A publication Critical patent/CN115910807A/zh
Priority to TW112128760A priority patent/TWI870952B/zh
Priority to US18/455,553 priority patent/US20240222245A1/en
Priority to JP2023137594A priority patent/JP7622164B2/ja
Priority to KR1020230117904A priority patent/KR102786329B1/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/614—
    • H10W70/685—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H10W20/01—
    • H10W20/4421—
    • H10W20/4473—
    • H10W70/05—
    • H10W70/611—
    • H10W70/635—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)

Abstract

本申请公开了一种嵌埋器件封装基板制作方法、封装基板以及半导体，其中嵌埋器件封装基板制作方法包括以下步骤：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。本方法可以提高材料的结合力，降低后续受热分层风险。本申请可广泛应用于半导体制备技术领域内。

Description

一种嵌埋器件封装基板制作方法、封装基板以及半导体
技术领域
本申请涉及半导体制备技术领域，尤其是一种嵌埋器件封装基板制作方法、封装基板以及半导体。
背景技术
现有技术中，制备需要嵌埋器件的基板时，通常会使用用口框将器件嵌埋，但是在现有的嵌埋器件方案中采用CCL方案会导致用口框的厚度不好控制，受制于CCL来料厚度，同时使用机械锣或者镭射方式效率很慢，不利于批量生产；采用coreless工艺，该工艺流程复杂，成品高，同时由于主要材料是有机料，整体机械强度比较小，某些需要高强度的产品无法胜任；无口框设计，芯片底部和侧面的材料一般是不同类型材料，此两种材料由于CTE差异导致后续强热环境下有失效风险，同时二者结合界面存在结合力不佳问题，后续会有分层风险。因此，亟需一种新的嵌埋器件封装基板制作方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种嵌埋器件封装基板制作方法、封装基板以及半导体，该嵌埋器件封装基板制作方法可以提高材料的结合力，降低后续受热分层风险。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种嵌埋器件封装基板制作方法，包括：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；所述第一感光层以及所述第二感光层的材料相同；所述第一感光层以及所述第二感光层形成第一介质层；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
另外，根据本发明中上述实施例的一种嵌埋器件封装基板制作的方法，还可以有以下附加的技术特征：
进一步地，本申请实施例中，所述在所述第二介质层上制作与所述第一线路层导通的第二线路层这一步骤，具体包括：制作第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于连接所述第一线路层以及第二线路层；所述第二导通铜柱用于连接所述第二线路层与所述嵌埋器件；通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
进一步地，本申请实施例中，所述通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及所述嵌埋器件导通的第二线路层这一步骤，具体包括：制作与所述第一导通铜柱以及第二导通铜柱连接的金属种子层；对所述金属种子层进行贴感光膜、曝光显影以及图形电镀工艺，得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。
进一步地，本申请实施例中，所述制作第一导通铜柱以及第二导通铜柱这一步骤，具体包括：通过镭射钻孔工艺使所述第一线路层外露以及所述嵌埋器件的引脚面外露，形成第一导通孔以及第二导通孔；通过填孔电镀工艺，在所述第一导通孔以及所述第二导通孔上分别形成所述第一导通铜柱以及第二导通铜柱。
进一步地，本申请实施例中，所述第一感光层以及所述第二感光层的材料均包括粘性感光材料。
进一步地，本申请实施例中，所述第二介质层包括树脂类介质材料。
进一步地，本申请实施例中，所述预设阈值为3um。
另一方面，本申请实施例还提供一种嵌埋器件封装基板制作系统，包括：第一线路层、嵌埋器件、第二线路层、第一介质层以及第二介质层；其中，所述第一介质层包括第一感光层以及第二感光层；所述第一介质层覆盖所述嵌埋器件；所述第二介质层覆盖所述第一介质层；所述第二介质层设置于所述第一线路层以及第二线路层之间；所述第一线路层与所述第二线路层连接；所述第二线路层与所述嵌埋器件连接。
进一步地，本申请实施例中，还包括：第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于导通所述第一线路层与所述第二线路层；所述第二导通铜柱用于导通所述第二线路层与所述嵌埋器件。
此外，本申请还提供一种半导体，包括上述实施例任一项所述一种封装基板。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请可以使用感光层贴合嵌埋器件后，再使用相同材料的感光层封装芯片，通过曝光显影方式将嵌埋器件以一定的厚度阈值包覆起来，然后再通过第二介质层将感光层以及介质层包覆并制作第二线路层，最终得到嵌埋器件封装基板，本申请的嵌埋器件的底部感光层和与嵌埋器件的侧面材料为同一材质，整体一致，可以提高材料的结合力，降低后续受热分层风险；本申请在压合第二介质层前嵌埋器件以一定的厚度阈值包覆起来，可以保护嵌埋器件，而且本申请后续通过覆盖的第二介质层可以增强成品强度，降低板裂风险。
附图说明
图1为本发明中一种具体实施例中一种嵌埋器件封装基板制作方法的步骤示意图；
图2为本发明中一种具体实施例中一种封装基板的结构示意图；
图3为本发明中一种具体实施例中一种嵌埋器件封装基板制作方法的基板结构变化示意图；
图4为本发明中一种具体实施例中另一种嵌埋器件封装基板制作方法的基板结构变化示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的嵌埋器件封装基板制作方法、封装基板的结构以及包括封装基板的半导体的原理和过程作以下说明。
参照图1，本发明一种嵌埋器件封装基板制作方法，包括以下步骤：
S1、制作第一线路层；
在本步骤中，可以先在半成品基板、载板或者是临时载板上制作第一线路层。第一线路层可以根据具体需要进行设计，第一线路层可以通过现有的工艺如制作金属种子层、对种子层贴感光膜，曝光显影然后刻蚀等工艺制作得到，也可以通过电镀工艺得到。具体第一线路层的制作方法在此不作限制，需要说明的是，在本申请中第一线路层的层数不局限于一层，可以是多个相互导通的线路层组成的第一线路层。
S2、在所述第一线路层上压合第一感光层；
在本步骤中，完成第一线路层后，可以在第一线路层上压合第一感光层。压合时第一感光层可以完全覆盖整个第一线路层，也可以部分覆盖感光层。第一感光层完全覆盖第一线路层时，从垂直于线路层的方向投影，第一感光层与第一线路层完全覆盖；第一感光层部分覆盖第一线路层时，从垂直于线路层的方向投影，第一感光层面积小于第一线路层面积。
S3、在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；
在本步骤中，可以在第一感光层上设置嵌埋器件，设置时嵌埋器件的引脚面需要与第一感光层相向设置；具体地，若设置时嵌埋器件是从上至下贴合，可以将嵌埋器件的背面也就是非引脚面与第一感光层贴合，而嵌埋器件的引脚面则朝上。
S4、设置第二感光层；所述第二感光层覆盖所述嵌埋器件；所述第一感光层以及所述第二感光层的材料相同；所述第一感光层以及所述第二感光层形成第一介质层；
在本步骤中，可以在第一感光层以及嵌埋器件上设置第二感光层，使第二感光层可以完全覆盖第一感光层以及嵌埋器件；设置时可以采用机器也和或者涂覆的方式；第二感光层的材料可以与第一感光层相同，相同材质的感光层可以提高感光层材料的结合力，降低后续受热分层风险。设置好第二感光层后，第一感光层以及第二感光层可以形成第一介质层，第一介质层可以完全覆盖第一线路层，以及包裹住嵌埋器件。
S5、去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；
在本步骤中，可以通过曝光蚀刻等现有工艺部分去除第一介质层，去除时可以使第一线路层外露也可以使第一线路层不外露；而去除时需使嵌埋器件的侧面的第一介质层的最小厚度大于等于一定的预设阈值，一定的厚度预设阈值使侧面的感光层可以保护嵌埋器件在后续的压合工艺不被损伤而影响性能。
S6、设置第二介质层；所述第二介质层覆盖所述第一介质层；
在本步骤中，部分去除第一介质层后，可以在第一介质层上，或者第一介质层以及第一线路层上设置第二介质层；第二介质层可以完全覆盖第一介质层，也可以完全覆盖第一介质层以及第一线路层；设置时可以通过机器进行物理压合设置。
S7、在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层；
在本步骤中，压合第二介质层后，需要在第二介质层上制作与第一线路层连接的第二线路层，第一线路层与第二线路层之间，第二线路层与嵌埋器件之间均可以通过导通铜柱连接。需要说明的是，在本申请中第二线路层的层数不局限于一层，可以是多个相互导通的线路层组成的第二线路层。
进一步地，所述在所述第二介质层上制作与所述第一线路层导通的第二线路层这一步骤，具体可以包括：
S21、制作第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于连接所述第一线路层以及第二线路层；所述第二导通铜柱用于连接所述第二线路层与所述嵌埋器件；
S22、通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
在本实施例中，可以先制作第一导通铜柱以及第二导通铜柱，第一导通铜柱可以用于导通第一线路层以及第二线路层，当第一线路层与第二线路层之间存在第一介质层以及第二介质层时，第一导通铜柱需要贯穿第一介质层以及第二介质层，当当第一线路层与第二线路层之间只存在第二介质层时，第一导通铜柱需要贯穿第二介质层，而第二导通铜柱需要贯穿第一介质层以及第二介质层。制作好第一导通铜柱以及第二导通铜柱后，可以通过电镀工艺直接制作第二线路层，也可以先制作金属种子层，然后通过对金属种子层进行覆盖感光膜，曝光显影以及蚀刻等现有工艺制作第二线路层。
进一步地所述通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及所述嵌埋器件导通的第二线路层这一步骤，具体可以包括：
S31、制作与所述第一导通铜柱以及第二导通铜柱连接的金属种子层；
S32、对所述金属种子层进行贴感光膜、曝光显影以及图形电镀工艺，得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。
在本实施例中，可以通过先制作金属种子层，然后通过对金属种子层进行贴感光膜、对感光膜进行曝光显影工艺，以及图像电镀等传统工艺，最终得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。
进一步地，所述制作第一导通铜柱以及第二导通铜柱这一步骤，具体可以包括：
S41、通过镭射钻孔工艺使所述第一线路层外露以及所述嵌埋器件的引脚面外露，形成第一导通孔以及第二导通孔；
S42、通过填孔电镀工艺，在所述第一导通孔以及所述第二导通孔上分别形成所述第一导通铜柱以及第二导通铜柱；
在本实施例中，可以通过镭射钻孔或者是其他钻孔工艺对介质层进行钻孔，形成第一导通孔以及第二导通孔，使第一线路层外露以及是嵌埋器件的引脚面外露；接着通过填孔电镀工艺，在第一导通孔中形成贯穿介质层的第一导通铜柱以及第二导通铜柱；第一导通铜柱可以用于连接第一线路层以及第二线路层，第二导通铜柱可以连接嵌埋器件以及第二线路层。
进一步地，在本申请的一些实施例中，第一感光层以及第二感光层均可以是粘性感光材料；粘性感光材料可以增加嵌埋器件与第一感光层的附着力，稳定嵌埋器件；粘性感光材料还可以增加第二感光层与第二介质层的附着力，增加两者之间的结合力，减少分层风险。
进一步地，在本申请的一些实施例中，第二介质层可以包括树脂类介质材料；第二介质层材料还可以使用其他相比于粘性感光材料结构强度更大的材料，如带玻纤的PP材料，树脂类材料与其他材料合成的复合材料等，结构强度更大的材料可以进一步减少分层分享，还可以减少基板在后续工艺制作和具体使用时的板裂风险。
进一步地，在本申请的一些实施例中，预设阈值可以是3um，3um的厚度可以保护嵌埋器件在后续的工艺中不因为压合、高温等条件而造成损伤，进而可以保障器件和成品的功能。
此外、与图1的方法相对应，本申请的实施例中还提供一种封装基板，参照图2，封装基板可以包括：第一线路层201、嵌埋器件202、第二线路层203、第一介质层204以及第二介质层205；其中，第一介质层204可以包括第一感光层以及第二感光层；第一介质层204可以覆盖嵌埋器件202；第二介质层205可以覆盖第一介质层204；第二介质层205可以设置于第一线路层201以及第二线路层202之间；第一线路层201可以与第二线路层203连接；第二线路层203与嵌埋器件202连接。
进一步地，参照图2，在本申请的一些实施例中，封装基板还可以包括第一导通铜柱206以及第二导通铜柱207；第一导通铜柱206用于导通第一线路层201与第二线路层202；第二导通铜柱207用于导通所述第二线路层202与所述嵌埋器件204。
需要说明的是，上述方法实施例中的内容均适用于本封装基板实施例中，本封装基板实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
此外，与上述实施例的封装基板相对应，本申请实施例还提供了一种半导体，可以包括上述实施例中任一项所述一种封装基板。
需要说明的是，上述封装基板实施例中的内容均适用于本半导体实施例中，本半导体实施例所具体实现的功能与上述封装基板实施例相同，并且达到的有益效果与上述封装基板实施例所达到的有益效果也相同。
下面结合附图说明本申请的嵌埋器件封装基板制作方法
实施例1：
在本实施例中，第一感光层以及第二感光层采用粘性感光材料，预设阈值设置为3um。
参照图3中的a图至f图，在载板301上通过现有工艺制作第一线路层302；然后，在第一线路层302上压合第一粘性感光层303；接着，在第一粘性感光层303上放置嵌埋器件304，放置时嵌埋器件304的引脚朝上，嵌埋器件304的背面与第一粘性感光层303粘合；接着，在第一粘性感光层303以及嵌埋器件304上覆盖第二粘性感光层305，第一粘性感光层303与第二粘性感光层305可以形成第一介质层306；接着，部分去除第一介质层306，使覆盖嵌埋器件304侧面的第一介质层306的最小厚度大于等于3um,同时使第一线路层302外露；接着，可以在第一介质层306以及第一线路层302上压合第二介质层307，其中，第二介质层307覆盖第一介质层306以及第一线路层302，第一介质层覆盖着嵌埋器件304；最后，在第二介质层307上制作与第一线路层302以及与嵌埋器件304导通的第二线路层308。
实施例2：
在本实施例中，第一感光层以及第二感光层采用粘性感光材料，预设阈值设置为3um。
参照图4中的a图至f图，在载板401上通过现有工艺制作第一线路层402；然后，在第一线路层402上压合第一粘性感光层403；接着，在第一粘性感光层403上放置嵌埋器件404，放置时嵌埋器件404的引脚朝上，嵌埋器件404的背面与第一粘性感光层403粘合；接着在第一粘性感光层403以及嵌埋器件404上覆盖第二粘性感光层405，第一粘性感光层403与第二粘性感光层405可以形成第一介质层406；接着部分去除第一介质层406，使覆盖嵌埋器件304侧面的第一介质层406的最小厚度大于等于3um；接着，可以在第一介质层406上压合第二介质层307，其中，第二介质层407覆盖第一介质层406、第一介质层406覆盖着嵌埋器件404以及第一线路层402；最后，在第二介质层407上制作与第一线路层402以及与嵌埋器件404导通的第二线路层408。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种嵌埋器件封装基板制作方法，其特征在于，包括以下步骤：
制作第一线路层；
在所述第一线路层上压合第一感光层；
在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；
设置第二感光层；所述第二感光层覆盖所述嵌埋器件；所述第一感光层以及所述第二感光层的材料相同；所述第一感光层以及所述第二感光层形成第一介质层；
去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；
设置第二介质层；所述第二介质层覆盖所述第一介质层；
在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
2.根据权利要求1所述一种嵌埋器件封装基板制作方法，其特征在于，所述在所述第二介质层上制作与所述第一线路层导通的第二线路层这一步骤，具体包括：
制作第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于连接所述第一线路层以及第二线路层；所述第二导通铜柱用于连接所述第二线路层与所述嵌埋器件；
通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
3.根据权利要求2所述一种嵌埋器件封装基板制作方法，其特征在于，所述通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及所述嵌埋器件导通的第二线路层这一步骤，具体包括：
制作与所述第一导通铜柱以及第二导通铜柱连接的金属种子层；
对所述金属种子层进行贴感光膜、曝光显影以及图形电镀工艺，得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。
4.根据权利要求2所述一种嵌埋器件封装基板制作方法，其特征在于，所述制作第一导通铜柱以及第二导通铜柱这一步骤，具体包括：
通过镭射钻孔工艺使所述第一线路层外露以及所述嵌埋器件的引脚面外露，形成第一导通孔以及第二导通孔；
通过填孔电镀工艺，在所述第一导通孔以及所述第二导通孔上分别形成所述第一导通铜柱以及第二导通铜柱。
5.根据权利要求1所述一种嵌埋器件封装基板制作方法，其特征在于，所述第一感光层以及所述第二感光层的材料均包括粘性感光材料。
6.根据权利要求1所述一种嵌埋器件封装基板制作方法，其特征在于，所述第二介质层包括树脂类介质材料。
7.根据权利要求1所述一种嵌埋器件封装基板制作方法，其特征在于，所述预设阈值为3um。
8.一种封装基板，其特征在于，由上述权利要求1-7任一项所述的一种嵌埋器件封装基板制作方法得到，包括：第一线路层、嵌埋器件、第二线路层、第一介质层以及第二介质层；其中，所述第一介质层包括第一感光层以及第二感光层；所述第一介质层覆盖所述嵌埋器件；所述第二介质层覆盖所述第一介质层；所述第二介质层设置于所述第一线路层以及第二线路层之间；所述第一线路层与所述第二线路层连接；所述第二线路层与所述嵌埋器件连接。
9.根据权利要求8所述的一种封装基板，其特征在于，还包括：第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于导通所述第一线路层与所述第二线路层；所述第二导通铜柱用于导通所述第二线路层与所述嵌埋器件。
10.一种半导体，其特征在于，包括上述权利要求8-9任一项所述一种封装基板。
CN202211722246.0A 2022-12-30 2022-12-30 一种嵌埋器件封装基板制作方法、封装基板以及半导体 Pending CN115910807A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202211722246.0A CN115910807A (zh) 2022-12-30 2022-12-30 一种嵌埋器件封装基板制作方法、封装基板以及半导体
TW112128760A TWI870952B (zh) 2022-12-30 2023-08-01 嵌埋器件封裝基板製作方法
US18/455,553 US20240222245A1 (en) 2022-12-30 2023-08-24 Method for manufacturing embedded device packaging substrate, packaging substrate, and semiconductor
JP2023137594A JP7622164B2 (ja) 2022-12-30 2023-08-25 埋め込み素子パッケージ基板の作製方法、パッケージ基板及び半導体
KR1020230117904A KR102786329B1 (ko) 2022-12-30 2023-09-05 내장 소자를 갖는 패키지 기판의 제작 방법, 패키지 기판 및 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211722246.0A CN115910807A (zh) 2022-12-30 2022-12-30 一种嵌埋器件封装基板制作方法、封装基板以及半导体

Publications (1)

Publication Number Publication Date
CN115910807A true CN115910807A (zh) 2023-04-04

Family

ID=86472996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211722246.0A Pending CN115910807A (zh) 2022-12-30 2022-12-30 一种嵌埋器件封装基板制作方法、封装基板以及半导体

Country Status (5)

Country Link
US (1) US20240222245A1 (zh)
JP (1) JP7622164B2 (zh)
KR (1) KR102786329B1 (zh)
CN (1) CN115910807A (zh)
TW (1) TWI870952B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119767524A (zh) * 2024-12-20 2025-04-04 蔚来汽车科技(安徽)有限公司 一种封装基板及其制作方法、电驱动系统及车辆

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190238A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体チップおよびそれを用いた実装構造体
JP2532726B2 (ja) * 1990-07-17 1996-09-11 松下電器産業株式会社 半導体装置及びそれを用いたイメ―ジセンサ―
JP4191378B2 (ja) 2000-11-30 2008-12-03 イビデン株式会社 プリント配線基板の製造方法
JP3867565B2 (ja) 2000-12-12 2007-01-10 日立化成工業株式会社 基板の接続方法および半導体パッケージの製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR20070030700A (ko) * 2005-09-13 2007-03-16 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판 및 그 제조 방법
JP2008181921A (ja) 2007-01-23 2008-08-07 Matsushita Electric Ind Co Ltd 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR102281458B1 (ko) * 2014-06-23 2021-07-27 삼성전기주식회사 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102582421B1 (ko) 2016-01-29 2023-09-25 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
US10757813B2 (en) * 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN114666995B (zh) * 2022-02-25 2024-03-26 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN115440675A (zh) 2022-09-29 2022-12-06 珠海越亚半导体股份有限公司 一种半导体封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119767524A (zh) * 2024-12-20 2025-04-04 蔚来汽车科技(安徽)有限公司 一种封装基板及其制作方法、电驱动系统及车辆

Also Published As

Publication number Publication date
KR102786329B1 (ko) 2025-03-24
TWI870952B (zh) 2025-01-21
US20240222245A1 (en) 2024-07-04
TW202427624A (zh) 2024-07-01
JP7622164B2 (ja) 2025-01-27
KR20240108231A (ko) 2024-07-09
JP2024095955A (ja) 2024-07-11

Similar Documents

Publication Publication Date Title
CN101436549B (zh) 铜核层多层封装基板的制作方法
CN102403283B (zh) 有基岛球栅阵列封装结构及其制造方法
CN104347434B (zh) 用于制造芯片布置的方法和芯片布置
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
WO2013000207A1 (zh) 金属基电路板及其制造方法
CN112103195A (zh) 一种具有围坝的封装结构及其制造方法
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
CN104465642B (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN115910807A (zh) 一种嵌埋器件封装基板制作方法、封装基板以及半导体
CN105047630A (zh) 芯片后组装有源埋入封装结构及其生产工艺
KR101205464B1 (ko) 인쇄회로기판 제조방법
TW201318082A (zh) 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法
JP7755337B2 (ja) 側辺が露出した回路埋め込み型パッケージング基板及びその作製方法
TW201114348A (en) Printed circuit board and manufacturing method thereof
CN101383329A (zh) 嵌埋有芯片的封装结构及其制作方法
JP7546736B2 (ja) 埋め込みデバイス用パッケージ基板の作製方法
WO2023116595A1 (zh) 一种双层柔性线路板及其制作方法
CN115361780A (zh) 一种内埋元器件的硬质封装结构及其制备方法
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
TWI236324B (en) Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
JP4289982B2 (ja) 半導体装置とその製造方法
JP2018046270A (ja) 半導体素子の実装構造およびその製造方法
CN103384455A (zh) 基板结构的制作方法
CN120413432A (zh) 一种芯片封装方法
KR101443959B1 (ko) 반도체 패키지 구조 및 그 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination