[go: up one dir, main page]

CN115700033A - 集成电路系统、包括存储器单元串的存储器阵列、用于形成集成电路系统的方法和用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

集成电路系统、包括存储器单元串的存储器阵列、用于形成集成电路系统的方法和用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN115700033A
CN115700033A CN202180040499.7A CN202180040499A CN115700033A CN 115700033 A CN115700033 A CN 115700033A CN 202180040499 A CN202180040499 A CN 202180040499A CN 115700033 A CN115700033 A CN 115700033A
Authority
CN
China
Prior art keywords
insulating material
cavity
stepped structure
seam
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180040499.7A
Other languages
English (en)
Inventor
J·K·琼斯拉曼
J·M·梅尔德里姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115700033A publication Critical patent/CN115700033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种用于形成集成电路系统的方法，其包括形成包括竖直交替的第一阶层和第二阶层的堆叠。所述堆叠在其中包括腔，所述腔包括阶梯结构。用绝缘体材料对所述腔的侧壁和所述阶梯结构的梯级进行加衬。在所述腔中从所述绝缘体材料径向地向内形成绝缘性材料。从所述腔移除所述绝缘性材料的上部部分以在所述腔的底部中在所述阶梯结构之上留下所述绝缘性材料。在所述移除之后，在所述腔中在所述绝缘性材料上方形成绝缘材料。公开了其它实施例，包含独立于方法的结构。

Description

集成电路系统、包括存储器单元串的存储器阵列、用于形成集 成电路系统的方法和用于形成包括存储器单元串的存储器阵 列的方法
技术领域
本文中所公开的实施例涉及集成电路系统和用于形成集成电路系统的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称为位线、数据线或感测线)和存取线(其也可被称为字线或栅极线(gateline/gate line))向存储器单元进行写入或从存储器单元进行读取。感测线可沿着阵列的列导电性地互连存储器单元，且存取线可沿着阵列的行导电性地互连存储器单元。每一存储器单元可通过感测线和存取线的组合被唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在没有电力的情况下将数据存储很长一段时间。非易失性存储器被常规地指定为具有至少约10年的保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元都经配置以在至少两种不同的可选择状态下保留或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个层级或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电性源极/漏极区，其间具有半导电性沟道区。导电性栅极邻近于沟道区且通过薄栅极绝缘体与沟道区分离。向栅极施加合适的电压会允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，极大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如作为栅极绝缘体和导电性栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且在现代计算机和装置中具有众多用途。举例来说，现代个人计算机可具有存储在快闪存储器芯片上的BIOS。作为另一实例，越来越常见的是，计算机和其它装置在固态驱动器中利用快闪存储器来替换常规的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中流行，这是因为快闪存储器使制造商能够在新通信协议变得标准化时支持所述新通信协议，且使制造商能够提供远程地升级装置以增强特征的能力。
NAND可为集成快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合的至少一个选择装置(其中所述串联组合通常被称为NAND串)。NAND架构可以三维布置而配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可以存储器页、存储器块和部分块(例如子块)及存储器平面而布置，例如如美国专利申请公开案第2015/0228651号、第2016/0267984号和第2017/0140833号中的任一者中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线阶层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的端或边缘处的所谓的“阶梯结构”中发生。阶梯结构包含个别“梯阶”(被替代地称为“梯级”或“阶梯”)，其界定个别字线的接触区，在所述接触区上竖向延伸的导电性通孔接触以提供对字线的电存取。
附图说明
图1是根据本发明的实施例的过程中的衬底的一部分的图解视图。
图2是图1的一部分的放大图解截面图且穿过图3中的线2-2被截取。
图3是穿过图2中的线3-3截取的图解截面图。
图4是穿过图5中的线4-4截取的截面图。
图5是图3的一部分的放大图。
图6是图1的一部分的放大图。
图7是穿过图6中的线7-7截取的图解截面图。
图8至16和19至28是根据本发明的一些实施例的过程中的图1至7的构造或其部分的图解依序截面图、展开图、放大图和/或部分视图。
图17和18展示本发明的替代实例方法和/或结构实施例。
具体实施方式
本发明的实施例涵盖用于形成例如存储器电路系统、逻辑电路系统或其它现有的或未来开发的集成电路系统的集成电路系统的方法。在一个实例中，此类集成电路系统包括存储器阵列，例如NAND或其它存储器单元的阵列，在阵列下可具有至少一些外围控制电路系统(例如阵列下CMOS)。本发明的实施例还涵盖独立于制造方法的现有的或未来开发的集成电路系统，例如包括存储器阵列(例如NAND架构)的存储器电路系统。首先参考图1至28描述实例方法实施例，其可被视为存储器电路系统的形成中的“后栅极”或“替换栅极”过程，且从图1至5开始。
图1至5展示具有两个存储器阵列区12的构造10，在所述存储器阵列区中将形成晶体管和/或存储器单元的竖向延伸串。阶梯区13在存储器阵列区12之间且其中已或将形成一或多个阶梯结构。实例构造10包括具有导电性/导体/导电、半导电性/半导体/半导电或绝缘性/绝缘体/绝缘(即，本文中在电学上)材料中的任何一或多者的基底衬底11。各种材料已竖向地形成于基底衬底11之上。材料可在图1至5所描绘的材料旁边、从其竖向地向内或从其竖向地向外。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部的某处。还可制造用于操作存储器单元的竖向延伸串阵列(例如阵列12)内的组件的控制和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在阵列或子阵列内。此外，还可相对于彼此独立地、相继地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可被视为阵列。
包括导体材料17的导体阶层16已形成于衬底11上方。导体阶层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如外围阵列下电路系统和/或共同源极线或板)的部分。包括竖直交替的绝缘性阶层20和导电性阶层22的堆叠18已形成于导体阶层16上方。阶层20和22中的每一者的实例厚度为22至60纳米。仅展示少量的阶层20和22，其中堆叠18更可能包括几十、一百或更多等个阶层20和22。可或可不为外围和/或控制电路系统的部分的其它电路系统可在导体阶层16和堆叠18之间。举例来说，此类电路系统的导电性材料和绝缘性材料的多个竖直交替阶层可在最下部导电性阶层22下方和/或在最上部导电性阶层22上方。举例来说，一或多个选择栅极阶层(未展示)可在导体阶层16和最下部导电性阶层22之间，且一或多个选择栅极阶层可在最上部导电性阶层22上方。替代地或另外，所描绘的最上部及最下部导电性阶层22中的至少一者可为选择栅极阶层。无论如何，导电性阶层22(被替代地称为第一阶层)都可不包括导电材料，且绝缘性阶层20(被替代地称为第二阶层)都可不包括绝缘性材料或在此处理点处结合特此最初描述的为“后栅极”或“替换栅极”的实例方法实施例而具有绝缘性。实例导电性阶层22包括可为完全或部分地牺牲的第一材料26(例如氮化硅)。实例绝缘性阶层20包括第二材料24(例如二氧化硅)，所述第二材料具有与第一材料26的组成物不同的组成物且可为完全或部分地牺牲的。
沟道开口25已穿过绝缘性阶层20和导电性阶层22形成(例如通过蚀刻)到导体阶层16。沟道开口25可随着在堆叠18中移动得较深而径向地向内渐缩(未展示)。在一些实施例中，沟道开口25可如所展示进入导体阶层16的导体材料17，或可终止于其顶上(未展示)。替代地，作为实例，沟道开口25可终止于最下部绝缘性阶层20顶上或内部。将沟道开口25至少延伸到导体阶层16的导体材料17的原因是确保随后形成的沟道材料(尚未展示)到导体阶层16的直接电耦合，而在期望此类连接时不使用替代处理和结构来实现这一点。蚀刻终止材料(未展示)可在导体阶层16的导体材料17内部或顶上，以在期望时促进相对于导体阶层16终止对沟道开口25的蚀刻。此类蚀刻终止材料可为牺牲或非牺牲的。作为实例且仅为简洁起见，沟道开口25被展示为布置成每行四个开口25的交错行的群组或列，且排列在横向间隔的存储器块区58中，所述存储器块区在成品电路系统构造中将包括横向间隔的存储器块58。在此文件中，“块”一般包含“子块”。存储器块区58和所得存储器块58(尚未展示)可被视为纵向伸长和定向，例如沿着方向55。存储器块区58可能在其它方面在此处理点处不可辨别。可使用任何替代性现有的或未来开发的布置和构造。
晶体管沟道材料可竖向地沿着绝缘性阶层和导电性阶层形成于个别沟道开口中，因此包括与导体阶层中的导电性材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如控制栅极区)和横向地在栅极区和沟道材料之间的存储器结构。在一个此类实施例中，存储器结构被形成为包括电荷阻挡区、存储材料(例如电荷存储材料)和绝缘性电荷传递材料。个别存储器单元的存储材料(例如如掺杂或未掺杂硅的浮动栅极材料，或如氮化硅、金属点等的电荷俘获材料)竖向地沿着个别电荷阻挡区。绝缘性电荷传递材料(例如具有包夹在两种绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如氮化硅]的带隙工程化结构)横向地在沟道材料和存储材料之间。
图1至5展示电荷阻挡材料30、存储材料32和电荷传递材料34已竖向地沿着绝缘性阶层20和导电性阶层22形成于个别沟道开口25中的一个实施例。晶体管材料30、32和34(例如存储器单元材料)可通过例如在堆叠18之上和在个别开口25内沉积其相应薄层且随后将此类薄层往回至少平面化到堆叠18的顶部表面来形成。
沟道材料36还已竖向地沿着绝缘性阶层20和导电性阶层22形成于沟道开口25中，因此包括沟道开口25中的个别操作性沟道材料串53。在一个实施例中，沟道材料串53沿着其具有存储器单元材料(例如30、32和34)，且其中第二阶层材料(例如24)水平地在紧邻的沟道材料串53之间。归因于尺度，材料30、32、34和36在图1和2中被总体地展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多种硅、锗和所谓的III/V半导体材料(例如GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一者的实例厚度为25至100埃。可进行冲压蚀刻以从沟道开口25的基底移除材料30、32和34(未展示)以暴露导体阶层16，使得沟道材料36直接抵靠导体阶层16的导体材料17。此类冲压蚀刻可相对于材料30、32及34中的每一者单独地发生(如所展示)，或可仅相对于一些发生(未展示)。替代地且仅作为实例，可不进行冲压蚀刻，且沟道材料36可仅通过单独的导电性互连件(尚未展示)直接电耦合到导体阶层16的导体材料17。沟道开口25被展示为包括径向中心实心介电材料38(例如旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或没有实心材料(未展示)。
以上处理只是在存储器阵列区12中形成沟道材料串53的一个实例。可使用替代性现有的或未来开发的技术，且实例沟道材料串53可在处理上比所展示的更晚地制造。
参看图1、6和7，且在一个实施例中，已在阶梯区13中形成多个腔66的阵列，且其个别地包括如下文所描述的阶梯结构。实例腔66在个别存储器块区58中端到端纵向地对准，且在紧邻的腔66之间具有脊突67。替代地，仅单一腔可在个别存储器块区58中(未展示)。然而，方法和结构实施例包含制造和具有仅单一腔66的所得构造，且论述主要关于单一腔66而进行。腔66被展示为在水平横截面中为矩形，但可使用其它形状且其全部不需要具有相对于彼此相同的形状。为简洁起见，图3和5中与图7相比展示较少的阶层20和22，其中为清楚且更好地强调腔66的深度起见而在图7中展示更多的阶层20和22。
腔66个别地包括阶梯结构64，例如其具有个别地包括梯面75和立板85的梯级63。实例“后栅极”方法中的实例阶梯结构64是电路不可操作的，但可在成品电路系统构造中包括操作性阶梯结构。“操作性阶梯结构”是电路可操作的，其具有至少一些导电性梯级，所述导电性梯级与以下各者电耦合且在其间电耦合：a)存储器阵列区12中的电子组件，例如晶体管和/或存储器单元；和b)存储器阵列区12外部的电子组件。阶梯结构64可通过任何现有的或以后开发的方法来形成。作为一个此类实例，掩蔽材料(例如光可成像材料，如光致抗蚀剂)可形成于堆叠18和形成为穿过所述堆叠的开口顶上。接着，可将掩蔽材料用作掩模，同时蚀刻(例如各向异性地)穿过开口以将此类开口延伸到至少两个最外部两个阶层20、22中。接着可对所得构造进行掩蔽材料的连续交替的一系列横向修整蚀刻，随后使用具有连续加宽开口的经修整掩蔽材料作为掩模较深地蚀刻到堆叠18中，以每次两个阶层20、22的方式。此类实例可导致将阶梯结构64形成到堆叠18中，所述堆叠包括不同组成物材料24、26的竖直交替阶层20、22，且导致形成与阶梯结构64相对且面对的另一阶梯结构83(例如呈镜像且如所展示)。此类相对阶梯结构83可为成品电路系统构造中的虚设阶梯结构。“虚设阶梯结构”是电路不可操作的，其具有其中没有电流在梯级的导电性材料中流动的梯级，且其可为电路不可操作的失效端，所述失效端不是电路的电流流动路径的部分，即使延伸到电子组件或从电子组件延伸也是如此。关于阶梯结构64和83的操作性相较于不可操作性当然可以反转。多个操作性阶梯结构和多个虚设阶梯结构可形成于多个腔66中，例如如所展示的端到端纵向地，且形成到堆叠18内的不同深度。相对镜像操作性和虚设阶梯结构的对可被视为界定凹部(例如具有如所展示的梯阶的相对段的竖直凹入部分)。替代地，可在一或多个个别腔66中形成(未展示)仅单一阶梯结构64或83。无论如何，都可在形成沟道材料串53之前或之后形成腔66。腔66可被视为具有侧壁70和85(其中存在立板85，此类立板实际上为腔66的侧壁的部分)。
参看图8和9，已用绝缘体材料71对腔66的侧壁70/85和阶梯结构64(例如，和存在时的83)的梯级63进行加衬。在一个实施例中，绝缘体材料71具有与分别为第一阶层22和第二阶层20的组成物不同的组成物(例如具有与材料24和26的不同的组成物)。在一个此类实施例中，第一阶层和第二阶层中的一者(第二阶层20)总体地包括二氧化硅(例如24)，且绝缘体材料71是SixOyCz、多孔碳、氧化铝和未掺杂的元素形式硅中的至少一者。(例如在一个或多于一个层中；即，本文中的“未掺杂”意指0个原子/cm3至1×1012个原子/cm3的导电性修改掺杂剂)。在一个实施例中，绝缘体材料71具有小于立板85的高度和梯面75的深度中的每一者的厚度，例如如所展示。替代地，绝缘体材料的厚度可大于立板的高度和梯面的深度中的至少一者(未展示)。
参看图10和11，已在腔66中从绝缘体材料71径向地向内形成绝缘性材料72。在一个实施例中，绝缘体材料71和绝缘性材料72具有相对于彼此不同的组成物，且在一个实施例中，当在腔66中从绝缘体材料71径向地向内形成绝缘性材料72时，在堆叠18顶上在腔66旁边形成绝缘性材料72。在一个实施例中，绝缘性材料72在腔66中被形成为大于阶梯结构64的高度H的厚度T1。在一个实施例中且如所展示，一对相对横向突出部76可在竖直横截面(例如图11的竖直横截面)中形成于腔66中。理想地，在腔66内形成绝缘性材料72是以一些现有的或未来的方式进行，所述方式引起从腔66的底部进行的绝缘性材料72的沉积/生长速率大于从腔66的侧壁70/85进行的绝缘性材料72的沉积/生长速率。作为但仅作为一个实例，可使用二氧化硅在电感耦合等离子体反应器内的高密度等离子体沉积。实例前体进料气体是硅烷、正硅酸四乙酯、氧气、臭氧和氧化亚氮的各种组合。实例性其它参数包含10mTorr至500Torr的压力、350℃至700℃的基座温度和1,000瓦至10,000瓦的功率。
参看图12，已从腔66移除绝缘性材料72的上部部分以在腔66的底部中在阶梯结构64(例如，和存在时的阶梯结构83)之上留下绝缘性材料72。在一个实施例中，此类移除包括蚀刻，其中蚀刻是相对于绝缘体材料71选择性地进行的，且在一个此类实施例中，其中选择性按体积计为至少10:1。举例来说，当绝缘性材料72是二氧化硅且绝缘性材料71是SixOyCz、多孔碳、氧化铝和未掺杂的元素形式硅中的一或多者时，可使用HF或使用NH3和H2O2的组合各向同性地且湿式地进行此类蚀刻。提供绝缘体材料71的原因是当第二阶层材料24具有与绝缘性材料72的组成物相同的组成物时阻止所述第二阶层材料被蚀刻。在一个实施例中且如所展示，图12的实例各向同性蚀刻展示从腔66移除相对横向突出部76且其因此未展示在图12中。在一个实施例中且如所展示，从腔66移除绝缘性材料72的上部部分的动作会留下绝缘性材料72以具有仍大于阶梯结构64的高度H的厚度T2。在绝缘性材料72也在堆叠18顶上形成于腔66旁边的如所展示的一个实施例中，从腔66中移除绝缘性材料72的上部部分会在堆叠18顶上在腔66旁边留下一些绝缘性材料72。在一个此类实例实施例中且如图13中所展示，所有剩余绝缘性材料72已从堆叠18顶上在腔66旁边被移除，且在一个实施例中，此类移除包括化学机械抛光(CMP)。堆叠18的最上部阶层可由用于此类CMP的抛光终止材料形成。
在从腔移除绝缘性材料的上部部分之后，在腔中在绝缘性材料上方形成绝缘材料。在一个此类实施例中，绝缘材料经形成以填充绝缘性材料上方的腔。这可在单一沉积步骤中或在至少两个时间间隔的沉积步骤中进行。图14至16接下来关于一实例实施例来描述，其中绝缘材料经形成以在两个时间间隔的沉积步骤中填充绝缘性材料上方的腔，且在一个此类实施例中，其中来自时间间隔的沉积步骤中的一者的绝缘材料的上部部分在下一时间间隔的沉积步骤之前从腔移除。
参看图14，已在腔66中在绝缘性材料72上方形成绝缘材料78(其可具有与绝缘性材料72的组成物相同或不同的组成物)。一对相对横向突出部79可在竖直横截面中形成于腔66中，如所展示。图15展示从腔66移除绝缘材料78的上部部分且当如此形成时从堆叠18顶上在腔66旁边移除绝缘材料78(例如通过各向异性蚀刻、通过各向同性蚀刻和/或CMP)的实例。图15展示实例处理，其中所有相对横向突出部79尚未在竖直横截面中从腔66移除(因此在其中留下相对横向突出部79)。
图16展示实例后续处理，其中已在另一沉积步骤(且在相对横向突出部79之上)中形成更多绝缘材料80(其可具有与绝缘材料78的组成物相同或不同的组成物)，且在一个实施例中用以完全填充腔66的剩余容积。此后可对绝缘材料80进行背面平面化(例如通过CMP)以形成其平面顶部表面。在一个实施例中且如所展示，绝缘材料78/80已经形成以完全填充绝缘性材料72上方的腔66的剩余容积。可使用多于两个时间间隔的沉积步骤绝缘材料(未展示)。
在一个实施例中且如所展示，已形成接缝89，其在竖直横截面中跨越腔66横向地延伸，其中在接缝89正上方的绝缘材料80和在接缝89正下方的绝缘材料78具有相对于彼此相同的组成物。在一个实施例中，接缝87在竖直横截面中跨越腔横向地延伸，其中在接缝87正上方的材料78和在接缝87正下方的材料72具有相对于彼此相同的组成物。在一个实施例中，腔66中的绝缘材料78/80在竖直横截面中在腔66中包括一对相对横向突出部(例如79)，所述相对横向突出部个别地由竖直横截面中的接缝90至少部分地表征，其中在竖直横截面中横向地紧邻接缝90的两侧的绝缘材料78/80具有相对于彼此相同的组成物。
图17和18展示关于与构造10a相关联的处理的另一实例实施例。在适当时已使用上述实施例的相同标号，其中用后缀“a”或用不同标号指示一些构造差异。图17和18在处理序列上对应于图8和9。图17和18可被视为将绝缘体材料71展示为在腔66内包括第一绝缘体材料内衬77。在腔66中形成绝缘性材料72(来自图10和11且待形成)之前，已在第一绝缘体材料内衬77之上形成第二绝缘体材料内衬81。第二绝缘体材料内衬81包括第二绝缘体材料82，所述第二绝缘体材料是与第一绝缘体材料内衬77的绝缘体材料71不同的组成物。在一个实施例中，第二绝缘体材料82和绝缘性材料72(来自图10和11且待形成)具有相对于彼此相同的组成物。除了第一绝缘体材料内衬77之外且在第一绝缘体材料内衬77之上提供第二绝缘体材料内衬81的原因是防止例如在绝缘性材料72的沉积期间原本可能在绝缘体材料71上发生的内衬77的侵蚀/移除。作为实例，如上文所描述的高密度等离子体沉积的二氧化硅72具有溅射蚀刻组件，所述溅射蚀刻组件在沉积期间可移除一些绝缘体材料71。为了防止或至少减少此类情况，可提供第二绝缘体材料内衬81，如所展示。处理可以其它方式发生在如上文所描述的图17和18所展示的处理之后。可或可不形成相对横向突出部76和/或79，且如果是如此，那么可或可不移除相对横向突出部76和/或79。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
参看图19至21，已将水平伸长的沟槽40形成到堆叠18中以形成从存储器阵列区12延伸到阶梯区13中的横向间隔的存储器块区58。可在形成沟槽40之前或之后形成通向梯级63的导电通孔(未展示)和阶梯区13中的贯穿阵列通孔(TAV，且未展示)。
参看图22至28，且在一个实施例中，已移除导电性阶层22的材料26(未展示)，例如通过相对于其它暴露材料理想地选择性地(例如使用液态或气态H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)穿过沟槽40各向同性地蚀刻掉。在实例实施例中，导电性阶层22中的材料26(未展示)是牺牲的且已用导电材料48替换，且其此后已从沟槽40中移除，因此形成个别导电性线29(例如字线)及个别晶体管和/或存储器单元56的竖向延伸串49。梯面75可被视为个别地包括最上部导电性表面。
可在形成导电材料48之前形成薄绝缘性衬里(例如Al2O3且未展示)。晶体管和/或存储器单元56的大致位置在图27中用括号指示，且一些位置在图23、26和28中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上为环状或环形。替代地，晶体管和/或存储器单元56可不相对于个别沟道开口25完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如在个别导电性阶层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电性阶层中可能是每沟道开口多个字线，且未展示)。导电材料48可被视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图27)。在所描绘的实施例中，控制栅极区52包括个别导电性线29的个别部分。材料30、32和34可被视为横向地在控制栅极区52和沟道材料36之间的存储器结构65。在一个实施例中且如关于实例“后栅极”处理所展示，在形成沟道开口25和/或沟槽40之后形成导电性阶层22的导电材料48。替代地，可在形成沟道开口25和/或沟槽40(未展示)之前形成导电性阶层的导电材料，例如关于“先栅极”处理。
电荷阻挡区(例如电荷阻挡材料30)在存储材料32和个别控制栅极区52之间。电荷阻挡件可在存储器单元中具有以下功能：在编程模式中，电荷阻挡件可阻止电荷载流子从存储材料(例如浮动栅极材料、电荷俘获材料等)中传出朝向控制栅极，且在擦除模式中，电荷阻挡件可阻止电荷载流子从控制栅极流动到存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区和存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括存储材料(例如材料32)的横向(例如径向)外部部分，其中此类存储材料具有绝缘性(例如在绝缘性存储材料32和导电材料48之间不存在任何不同组成物材料的情况下)。无论如何，作为额外实例，存储材料和控制栅极的导电性材料的界面都可足以在不存在任何单独组成物绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(存在时)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘性存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多者。
已横向地在横向紧邻的存储器块58之间且纵向地沿着所述横向紧邻的存储器块形成介入材料57。介入材料57可在横向紧邻的存储器块之间提供横向电隔离(绝缘)。这可包含绝缘性材料、半导电性材料和导电材料中的一或多者，且无论如何，都可在成品电路系统构造中促进导电性阶层22相对于彼此短接。实例绝缘性材料是SiO2、Si3N4、Al2O3和未掺杂的多晶硅中的一或多者。介入材料57可包含贯穿阵列通孔(未展示)。
如本文中关于其它实施例所展示和/或描述的任何其它属性或方面可用于参考以上实施例所展示和描述的实施例中。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例都涵盖独立于制造方法的现有的或未来开发的集成电路系统。然而，此类电路系统可具有如本文中在方法实施例中所描述的属性中的任一者。同样，上述方法实施例可并入有、形成和/或具有关于装置实施例所描述的属性中的任一者。
在一个实施例中，根据本发明的实施例的集成电路系统包括三维(3D)阵列(例如12)，其包括电子组件阶层(例如56)。电路系统包括腔(例如66)，其包括阶梯结构(例如64或83)，横向邻近于3D阵列。绝缘材料(例如71、72、78、80、82)在腔中在阶梯结构上方。绝缘材料包括径向内部绝缘性材料(例如72、78、80、82)和径向地在径向内部绝缘性材料外部的径向外部绝缘体材料(例如71)，其中径向内部绝缘性材料和径向外部绝缘体材料具有相对于彼此不同的组成物。在一个实施例中，接缝(例如89、87)在竖直横截面(例如图25的竖直横截面)中在径向内部绝缘性材料中跨越腔横向地延伸，其中在接缝(例如相对于接缝87的78和相对于接缝89的80)正上方的径向内部绝缘性材料和在接缝(例如相对于接缝87的72和相对于接缝89的78)正下方的径向内部绝缘性材料具有相对于彼此相同的组成物。在一个实施例中，一对相对横向突出部(例如79)在竖直横截面(例如图25的竖直横截面)中在径向内部绝缘性材料中的腔中，其中相对横向突出部个别地由竖直横截面中的接缝(例如90)至少部分地表征，其中在竖直横截面中横向地紧邻接缝的两侧的径向内部绝缘材料(例如78/80)具有相对于彼此相同的组成物。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，根据本发明的实施例的集成电路系统包括三维(3D)阵列(例如12)，其包括电子组件阶层(例如56)。电路系统包括腔(例如66)，其包括阶梯结构(例如64或83)，横向邻近于3D阵列。绝缘材料(例如71、72、78、80、82)在腔中在阶梯结构上方。绝缘材料包括在竖直横截面(例如图25的竖直横截面)中跨越腔横向地延伸的接缝(例如89、87)。在横向延伸的接缝(例如相对于接缝87的78和相对于接缝89的80)正上方的绝缘材料和在横向延伸的接缝正下方(例如相对于接缝87的72和相对于接缝89的78)的绝缘材料具有相对于彼此相同的组成物。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，根据本发明的实施例的集成电路系统包括三维(3D)阵列(例如12)，其包括电子组件阶层(例如56)。电路系统包括腔(例如66)，其包括阶梯结构(例如64或83)，横向邻近于3D阵列。绝缘材料(例如71、72、78、80、82)在腔中在阶梯结构上方。绝缘材料包括在竖直横截面(例如图25的竖直横截面)中在腔中的一对相对横向突出部(例如79)。相对横向突出部个别地由竖直横截面中的接缝(例如90)至少部分地表征。在竖直横截面中横向地紧邻接缝的两侧的绝缘材料(例如78/80)具有相对于彼此相同的组成物。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
以上处理或构造可被视为相对于组件的阵列，所述组件被形成为此类组件的单一堆叠或单一叠组或形成于此类组件的单一堆叠或单一叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单一堆叠/叠组可具有多个阶层)。用于在阵列内操作或存取此类组件的控制和/或其它外围电路系统也可作为成品构造的部分而形成于任何位置处，且在一些实施例中可在阵列下(例如阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可设置或制造于图中所展示或上文所描述的堆叠/叠组上方和/或下方。此外，组件的阵列可在不同堆叠/叠组中相对于彼此相同或不同，且不同堆叠/叠组可具有相对于彼此相同的厚度或不同的厚度。介入结构可设置于竖直紧邻的堆叠/叠组(例如额外电路系统和/或介电层)之间。并且，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可被单独地且依序地(例如一个在另一个顶上)制造，或两个或更多个堆叠/叠组可被基本上同时制造。
上文所论述的组合件及结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用特定模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明设备、车辆、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文件中，除非另有指示，否则“竖向”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“之下”、“向上”和“向下”是大体上参考竖直方向。“水平”是指沿着主衬底表面且在制造期间处理衬底可相对的一般方向(即在10度内)，且竖直是大体上与水平正交的方向。对“恰好水平”的参考是沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可相对的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此大体上垂直且独立于衬底在三维空间中的定向的方向。另外，“竖向延伸的”和“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，关于场效应晶体管的“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等是参考基底长度的定向，在操作中电流在发射极和集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“正下方”和“正下”需要两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求所陈述区/材料/组件的在另一所陈述区/材料/组件上方的某一部分从另一所陈述区/材料/组件竖向地向外(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下”仅要求所陈述区/材料/组件的在另一所陈述区/材料/组件下方的某一部分从另一所陈述区/材料/组件竖向地向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一者可为同质的或非同质的，且无论如何都可在其上覆的任何材料之上是连续的或不连续的。在针对任何材料提供一或多种实例组成物的情况下，所述材料可包括此类一或多种组成物、基本上由此类一或多种组成物组成或由此类一或多种组成物组成。此外，除非另有陈述，否则可使用任何合适的现有的或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独的“厚度”(前面无方向性形容词)被定义为从具有不同组成物的紧邻材料或紧邻区的最接近表面垂直地穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本上恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区将由于厚度可变而具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成物”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非同质的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非同质的情况下，“不同组成物”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理触碰接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。与此对比，前面没有“直接”的“之上”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”，以及介入材料、区或结构引起所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
本文中，如果在正常操作中电流能够从一个区材料组件连续地流动到另一区材料组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区材料组件相对于彼此“电耦合”。另一电子组件可在区材料组件之间且电耦合到区材料组件。与此对比，当区材料组件被称为“直接电耦合”时，直接电耦合的区材料组件之间没有介入电子组件(例如没有二极管、晶体管、电阻器、换能器、开关、熔断器等)。
此文件中对“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已或可沿着所述“行”和“列”形成。“行”和“列”关于任何系列的区、组件和/或特征同义地使用，而与功能无关。无论如何，行都可相对于彼此是直和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电性/导体/导电材料中的任一者的组成物可为金属材料和/或导电性掺杂的半导电性/半导体/半导电材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电性金属化合物中的任一者或组合。
本文中，关于蚀刻、移除、沉积和/或形成的“选择性”的任何使用是一种所陈述材料相对于另一所陈述材料以按体积计为至少2:1的比率如此作用的此类动作。此外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计为至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中对“或”的使用涵盖任一者和两者。
结论
在一些实施例中，一种用于形成集成电路系统的方法包括形成包括竖直交替的第一阶层和第二阶层的堆叠。堆叠在其中包括腔，腔包括阶梯结构。用绝缘体材料对腔的侧壁和阶梯结构的阶梯进行加衬。在腔中从绝缘体材料径向地向内形成绝缘性材料。从腔移除绝缘性材料的上部部分以在腔的底部中在阶梯结构之上留下绝缘性材料。在移除之后，在腔中在绝缘性材料上方形成绝缘材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括竖直交替的第一阶层和第二阶层的堆叠。堆叠包括存储器阵列区和阶梯区。形成腔，腔在堆叠中在阶梯区中包括阶梯结构。用绝缘体材料对腔的侧壁和阶梯结构的阶梯进行加衬。在腔中从绝缘体材料径向地向内形成绝缘性材料。从腔移除绝缘性材料的上部部分以在腔的底部中在阶梯结构之上留下绝缘性材料。在移除之后，在腔中在绝缘性材料上方形成绝缘材料。在存储器阵列区中穿过第一阶层和第二阶层形成存储器单元的沟道材料串。将水平伸长的沟槽形成到堆叠中以形成从存储器阵列区延伸到阶梯区中的横向间隔的存储器块区。
在一些实施例中，集成电路系统包括三维(3D)阵列，其包括电子组件阶层。包括阶梯结构的腔横向邻近于3D阵列。绝缘材料在腔中在阶梯结构上方。绝缘材料包括径向内部绝缘性材料和径向地在径向内部绝缘性材料外部的径向外部绝缘体材料。径向内部绝缘性材料和径向外部绝缘体材料具有相对于彼此不同的组成物。
在一些实施例中，集成电路系统包括三维(3D)阵列，其包括电子组件阶层。包括阶梯结构的腔横向邻近于3D阵列。绝缘材料在腔中在阶梯结构上方。绝缘材料包括在竖直横截面中跨越腔横向地延伸的接缝。在横向延伸的接缝正上方的绝缘材料和在横向延伸的接缝正下方的绝缘材料具有相对于彼此相同的组成物。
在一些实施例中，集成电路系统包括三维(3D)阵列，其包括电子组件阶层。包括阶梯结构的腔横向邻近于3D阵列。绝缘材料在腔中在阶梯结构上方。绝缘材料包括在竖直横截面中在腔中的一对相对横向突出部。相对横向突出部个别地由竖直横截面中的接缝至少部分地表征。在竖直横截面中横向地紧邻接缝的两侧的绝缘材料具有相对于彼此相同的组成物。

Claims (33)

1.一种用于形成集成电路系统的方法，其包括：
形成包括竖直交替的第一阶层和第二阶层的堆叠，所述堆叠在其中包括腔，所述腔包括阶梯结构；
用绝缘体材料对所述腔的侧壁和所述阶梯结构的梯级进行加衬；
在所述腔中从所述绝缘体材料径向地向内形成绝缘性材料；
从所述腔移除所述绝缘性材料的上部部分以在所述腔的底部中在所述阶梯结构之上留下所述绝缘性材料；及
在所述移除之后，在所述腔中在所述绝缘性材料上方形成绝缘材料。
2.根据权利要求1所述的方法，其中所述绝缘体材料具有与所述第一阶层和所述第二阶层的组成物不同的组成物。
3.根据权利要求2所述的方法，其中所述第一阶层和所述第二阶层中的一者总体地包括二氧化硅；所述绝缘体材料是SixOyCz、多孔碳、氧化铝和未掺杂的元素形式硅中的至少一者。
4.根据权利要求1所述的方法，其中所述梯级个别地包括梯面和立板，所述绝缘体材料的厚度小于所述立板的高度和所述梯面的深度中的每一者。
5.根据权利要求1所述的方法，其中所述绝缘体材料和所述绝缘性材料具有相对于彼此不同的组成物。
6.根据权利要求5所述的方法，其中所述从所述腔移除所述绝缘性材料的所述上部部分包括蚀刻，所述蚀刻是相对于所述绝缘体材料选择性地进行的。
7.根据权利要求6所述的方法，其中所述选择性地按体积计为至少10:1。
8.根据权利要求1所述的方法，其包括：
当在所述腔中从所述绝缘体材料径向地向内形成所述绝缘性材料时，在所述堆叠顶上在所述腔旁边形成所述绝缘性材料；及
在所述腔中在所述绝缘性材料上方形成所述绝缘材料之前，从在所述堆叠顶上在所述腔旁边移除所有所述绝缘性材料。
9.根据权利要求8所述的方法，其中所述从所述腔移除所述绝缘性材料的所述上部部分包括各向同性湿式蚀刻，且所述从在所述堆叠顶上在所述腔旁边移除所述绝缘性材料的所有剩余部分包括CMP。
10.根据权利要求1所述的方法，其中所述绝缘性材料在所述腔中被形成为大于所述阶梯结构的高度的厚度。
11.根据权利要求10所述的方法，其中所述从所述腔移除所述绝缘性材料的所述上部部分会留下所述绝缘性材料以此后使其厚度大于所述阶梯结构的所述高度。
12.根据权利要求1所述的方法，其中所述绝缘材料经形成以填充所述绝缘性材料上方的所述腔。
13.根据权利要求12所述的方法，其中所述绝缘材料经形成以在单一沉积步骤中填充所述绝缘性材料上方的所述腔。
14.根据权利要求12所述的方法，其中所述绝缘材料经形成以在至少两个时间间隔的沉积步骤中填充所述绝缘性材料上方的所述腔。
15.根据权利要求14所述的方法，其包括在所述至少两个时间间隔的沉积步骤中的至少两者之间移除所述绝缘材料中的一些。
16.根据权利要求1所述的方法，其中，
所述对所述腔的所述侧壁和所述阶梯结构的所述梯级进行加衬会形成第一绝缘体材料内衬，且所述方法进一步包括：
在所述腔中形成所述绝缘性材料之前，在所述第一绝缘体材料内衬之上形成第二绝缘体材料内衬，所述第二绝缘体材料内衬包括具有与所述第一绝缘体材料内衬的所述绝缘体材料不同的组成物的第二绝缘体材料。
17.根据权利要求16所述的方法，其中所述第二绝缘体材料和所述绝缘性材料具有相对于彼此相同的组成物。
18.根据权利要求1所述的方法，其中所述绝缘性材料和所述绝缘材料具有相对于彼此相同的组成物。
19.根据权利要求18所述的方法，其包括在竖直横截面中跨越所述腔横向地延伸的接缝，所述绝缘材料在所述接缝正上方，且所述绝缘性材料在所述接缝正下方。
20.根据权利要求1所述的方法，其中所述腔中的所述绝缘材料包括在竖直横截面中在所述腔中的一对相对横向突出部，所述相对横向突出部个别地由所述竖直横截面中的接缝至少部分地表征，在所述竖直横截面中横向地紧邻所述接缝的两侧的所述绝缘材料具有相对于彼此相同的组成物。
21.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一阶层和第二阶层的堆叠，所述堆叠包括存储器阵列区和阶梯区；
在所述阶梯区中将包括阶梯结构的腔形成到所述堆叠中；
用绝缘体材料对所述腔的侧壁和所述阶梯结构的梯级进行加衬；
在所述腔中从所述绝缘体材料径向地向内形成绝缘性材料；
从所述腔移除所述绝缘性材料的上部部分以在所述腔的底部中在所述阶梯结构之上留下所述绝缘性材料；
在所述移除之后，在所述腔中在所述绝缘性材料上方形成绝缘材料；
在所述存储器阵列区中穿过所述第一阶层和所述第二阶层形成存储器单元的沟道材料串；及
将水平伸长的沟槽形成到所述堆叠中以形成从所述存储器阵列区延伸到所述阶梯区中的横向间隔的存储器块区。
22.根据权利要求21所述的方法，其中所述存储器阵列和所述串包括NAND。
23.一种集成电路系统，其包括：
三维(3D)阵列，其包括电子组件阶层；
腔，其包括阶梯结构，横向邻近于所述3D阵列；及
绝缘材料，其在所述腔中在所述阶梯结构上方，所述绝缘材料包括：
径向内部绝缘性材料；及
径向外部绝缘体材料，其径向地在所述径向内部绝缘性材料外部，所述径向内部绝缘性材料和所述径向外部绝缘体材料具有相对于彼此不同的组成物。
24.根据23所述的集成电路系统，其中所述径向内部绝缘性材料包括二氧化硅；所述径向外部绝缘体材料包括SixOyCz、多孔碳、氧化铝和未掺杂的元素形式硅中的至少一者。
25.根据23所述的集成电路系统，其中所述阶梯结构的梯级个别地包括梯面和立板，所述径向外部绝缘体材料的厚度小于所述立板的高度和所述梯面的深度中的每一者。
26.根据23所述的集成电路系统，其中所述径向内部绝缘性材料具有大于所述阶梯结构的高度的厚度。
27.根据23所述的集成电路系统，其包括在竖直横截面中在所述径向内部绝缘性材料中跨越所述腔横向地延伸的接缝，在所述接缝正上方的所述径向内部绝缘性材料和在所述接缝正下方的所述径向内部绝缘性材料具有相对于彼此相同的组成物。
28.根据23所述的集成电路系统，其包括在竖直横截面中在所述径向内部绝缘性材料中的所述腔中的一对相对横向突出部，所述相对横向突出部个别地由所述竖直横截面中的接缝至少部分地表征，在所述竖直横截面中横向地紧邻所述接缝的两侧的所述径向内部绝缘性材料绝缘材料具有相对于彼此相同的组成物。
29.根据23所述的集成电路系统，其中存储器阵列和串包括NAND。
30.一种集成电路系统，其包括：
三维(3D)阵列，其包括电子组件阶层；
腔，其包括阶梯结构，横向邻近于所述3D阵列；及
绝缘材料，其在所述腔中在所述阶梯结构上方，所述绝缘材料包括在竖直横截面中跨越所述腔横向地延伸的接缝，在所述横向延伸的接缝正上方的所述绝缘材料和在所述横向延伸的接缝正下方的所述绝缘材料具有相对于彼此相同的组成物。
31.根据30所述的集成电路系统，其中存储器阵列和串包括NAND。
32.一种集成电路系统，其包括：
三维(3D)阵列，其包括电子组件阶层；
腔，其包括阶梯结构，横向邻近于所述3D阵列；及
绝缘材料，其在所述腔中在所述阶梯结构上方，所述绝缘材料包括在竖直横截面中在所述腔中的一对相对横向突出部，所述相对横向突出部个别地由所述竖直横截面中的接缝至少部分地表征，在所述竖直横截面中横向地紧邻所述接缝的两侧的所述绝缘材料具有相对于彼此相同的组成物。
33.根据32所述的集成电路系统，其中存储器阵列和串包括NAND。
CN202180040499.7A 2020-07-13 2021-07-12 集成电路系统、包括存储器单元串的存储器阵列、用于形成集成电路系统的方法和用于形成包括存储器单元串的存储器阵列的方法 Pending CN115700033A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/927,293 US11647633B2 (en) 2020-07-13 2020-07-13 Methods used in forming integrated circuitry comprising a stack comprising vertically-alternating first tiers and second tiers with the stack comprising a cavity therein that comprises a stair-step structure
US16/927,293 2020-07-13
PCT/US2021/041232 WO2022015629A1 (en) 2020-07-13 2021-07-12 Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN115700033A true CN115700033A (zh) 2023-02-03

Family

ID=79173444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180040499.7A Pending CN115700033A (zh) 2020-07-13 2021-07-12 集成电路系统、包括存储器单元串的存储器阵列、用于形成集成电路系统的方法和用于形成包括存储器单元串的存储器阵列的方法

Country Status (3)

Country Link
US (2) US11647633B2 (zh)
CN (1) CN115700033A (zh)
WO (1) WO2022015629A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11647633B2 (en) 2020-07-13 2023-05-09 Micron Technology, Inc. Methods used in forming integrated circuitry comprising a stack comprising vertically-alternating first tiers and second tiers with the stack comprising a cavity therein that comprises a stair-step structure
US12205900B2 (en) * 2022-05-20 2025-01-21 Micron Technology, Inc. Electronic devices comprising a compressive dielectric material, and related systems and methods
US12374620B2 (en) 2022-06-01 2025-07-29 Micron Technology, Inc. Memory circuitry and method used in forming memory circuitry

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253875B2 (ja) 2008-04-28 2013-07-31 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
US8569829B2 (en) 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
EP2577211A1 (en) * 2010-05-28 2013-04-10 Kelvin Storage Technology, Inc. High-density energy storage and retrieval
KR101731060B1 (ko) 2010-09-27 2017-04-28 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
US8970046B2 (en) 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2013258360A (ja) 2012-06-14 2013-12-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR101605600B1 (ko) 2014-02-04 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20150104817A (ko) 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2015170692A (ja) 2014-03-06 2015-09-28 株式会社東芝 半導体装置及びその製造方法
CN104022121B (zh) * 2014-06-23 2017-05-03 中国科学院微电子研究所 三维半导体器件及其制造方法
US9478546B2 (en) 2014-10-16 2016-10-25 Macronix International Co., Ltd. LC module layout arrangement for contact opening etch windows
US20160268269A1 (en) 2015-03-12 2016-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US9893079B2 (en) * 2015-03-27 2018-02-13 Toshiba Memory Corporation Semiconductor memory device
KR20160128127A (ko) 2015-04-28 2016-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2017054989A (ja) 2015-09-10 2017-03-16 株式会社東芝 集積回路装置の製造方法
US9536982B1 (en) * 2015-11-03 2017-01-03 International Business Machines Corporation Etch stop for airgap protection
US9543319B1 (en) 2015-11-19 2017-01-10 Macronix International Co., Ltd. Vertical channel structure
US10134672B2 (en) 2016-03-15 2018-11-20 Toshiba Memory Corporation Semiconductor memory device having a stepped structure and contact wirings formed thereon
KR102619876B1 (ko) 2016-07-19 2024-01-03 삼성전자주식회사 메모리 장치
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9991277B1 (en) * 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
KR102421766B1 (ko) 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10622369B2 (en) * 2018-01-22 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
US10892267B2 (en) 2018-02-15 2021-01-12 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US11430873B2 (en) 2018-09-29 2022-08-30 Intel Corporation Self aligned gate connected plates for group III-Nitride devices and methods of fabrication
US11395190B2 (en) 2019-08-23 2022-07-19 Qualcomm Incorporated Full configuration handover techniques
US11088088B2 (en) * 2019-11-05 2021-08-10 Micron Technology, Inc. Microelectronic devices with polysilicon fill material between opposing staircase structures, and related devices, systems, and methods
US11239248B2 (en) 2019-11-18 2022-02-01 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
US11302712B2 (en) 2020-04-23 2022-04-12 Micron Technology, Inc. Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells
US11647633B2 (en) 2020-07-13 2023-05-09 Micron Technology, Inc. Methods used in forming integrated circuitry comprising a stack comprising vertically-alternating first tiers and second tiers with the stack comprising a cavity therein that comprises a stair-step structure

Also Published As

Publication number Publication date
WO2022015629A1 (en) 2022-01-20
US20220013530A1 (en) 2022-01-13
US11647633B2 (en) 2023-05-09
US12324157B2 (en) 2025-06-03
US20230255030A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
TWI754282B (zh) 用於形成包含記憶體單元串及可操作直通陣列通孔之記憶體陣列的方法
CN106024794B (zh) 半导体器件及其制造方法
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
US10804282B2 (en) Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
TWI754389B (zh) 記憶體陣列及使用於形成包含記憶體胞元之串之記憶體陣列之方法
US12324157B2 (en) Integrated circuitry, comprising a pair of opposing lateral projections in insulating material in a cavity
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113555368B (zh) 集成电路、存储器阵列及用于形成集成电路和存储器阵列的方法
TW202406022A (zh) 包括記憶體單元串之記憶體陣列及用於形成包括記憶體單元串之記憶體陣列之方法
CN113053909B (zh) 存储器阵列和用于形成存储器阵列的方法
US12087632B2 (en) Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells
CN116568034A (zh) 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法
CN112802847B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113903748A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN116530230A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113948528A (zh) 集成电路系统及其形成方法及用于形成存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115700030A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US12494251B2 (en) Memory circuitry and method used in forming memory circuitry
US20240414916A1 (en) Three-dimensional memory device including inclined word line contact strips and methods of forming the same
US20240047346A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20230203

WD01 Invention patent application deemed withdrawn after publication