CN114256218A - 电子封装件及其制法 - Google Patents

Abstract

本发明涉及一种电子封装件及其制法，包括将第二电子元件及第三电子元件设于作为承载结构的第一电子元件上，因而无需配合现有封装基板的布线尺寸，故该第一电子元件能设计成尺寸较小的系统单芯片，以提高制程良率。

Description

电子封装件及其制法

技术领域

本发明有关一种半导体芯片封装技术，尤指一种能提高良率的电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。

图1为现有3D芯片堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1包括一硅中介板(Through Silicon interposer，简称TSI)1a，其具有一硅板体10及多个形成于其中的导电硅穿孔(Through-silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接该导电硅穿孔101的线路重布结构(Redistribution layer，简称RDL)。具体地，该线路重布结构包含一介电层11及一形成于该介电层11上的线路层12，且该线路层12电性连接该导电硅穿孔101，并形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，以结合多个如焊锡凸块的第一导电元件14。

此外，可先形成另一绝缘保护层15于该硅板体10上，且该绝缘保护层15外露该些导电硅穿孔101的端面，以结合多个第二导电元件16于该些导电硅穿孔101的端面上，且该第二导电元件16电性连接该导电硅穿孔101，其中，该第二导电元件16含有焊锡材料或铜凸块，且可选择性于该导电硅穿孔101的端面上形成供接置该第二导电元件16的凸块底下金属层(Under Bump Metallurgy，简称UBM)160。

另外，该封装结构1还包括一封装基板19，供该硅中介板1a经由该些第二导电元件16设于其上，使该封装基板19电性连接该些导电硅穿孔101，且以底胶191包覆该些第二导电元件16。

另外，该封装结构1还包括多个半导体芯片17，其设于该些第一导电元件14上，使该半导体芯片17电性连接该线路层12，其中，该半导体芯片17以覆晶方式结合该些第一导电元件14，且以底胶171包覆该些第一导电元件14，并形成封装材18于该封装基板19上，以令该封装材18包覆该半导体芯片17与该硅中介板1a。

于后续应用中，该封装结构1可形成多个焊球192于该封装基板19的下侧，以接置于一如电路板的电子装置(图略)上。

然而，现今终端产品的电性功能越加发达，故接置于该硅中介板1a上的电子元件(如半导体芯片17)越来越多，使该硅中介板1a的结合面积也会越来越大，因而该导电硅穿孔101的布设数量也会增多，然而，于制程上不易制作大量导电硅穿孔101，造成该封装结构1的良率下降。

此外，若于该封装基板19上配置半导体元件，如系统单芯片(System on Chip)，以取代该硅中介板1a，则该半导体元件需配合该封装基板19的布线尺寸而设计成大尺寸的系统单芯片，因而需采用大于一倍的比例光罩(1X reticle)制作，造成晶圆良率(如20～30％)降低，且基于供电稳定需求，于该封装基板19上需配置数量更多的被动元件(如可变电阻)，导致该封装基板19的面积需增大，因而难以符合微小化的需求。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件，以提高制程良率。

本发明的电子封装件包括：第一电子元件，其具有作用面及设于该作用面上的电极垫；第二电子元件，其设于该第一电子元件的作用面上且具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及第三电子元件，其设于该第一电子元件的作用面上且电性连接该电极垫。

本发明还提供一种电子封装件的制法，包括：提供一第一电子元件，其具有作用面及设于该作用面上的电极垫；设置第二电子元件于该第一电子元件的作用面上，其中，该第二电子元件具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及设置第三电子元件于该第一电子元件的作用面上，且令该第三电子元件电性连接该电极垫。

前述的电子封装件及其制法中，该第一电子元件经由导电体接合该第二电子元件与第三电子元件。

前述的电子封装件及其制法中，该第一电子元件的作用面上配置多个相互堆叠的该第三电子元件。

前述的电子封装件及其制法中，该第三电子元件的内部形成有多个导电穿孔。

前述的电子封装件及其制法中，该第一电子元件为主动元件。

前述的电子封装件及其制法中，该第二电子元件及/或第三电子元件为被动元件。

前述的电子封装件及其制法中，还包括形成线路结构于该第二电子元件的第二侧上。例如，该线路结构还形成于该第三电子元件上。进一步，还包括形成导电元件于该线路结构上。

前述的电子封装件及其制法中，还包括形成封装层于该作用面上以包覆该第二电子元件与第三电子元件。

由上可知，本发明的电子封装件及其制法中，主要经由将该第一电子元件作为承载结构，其上配置细线路及细间距的半导体材的被动元件(如第二电子元件或第三电子元件)，因而无需配合现有封装基板的布线尺寸，故该第一电子元件能设计成尺寸较小的系统单芯片，以提高制程良率。

此外，经由该第一电子元件的导电体的设计，以于接合该些半导体材的被动元件后，不仅可提高供电稳定性，且能提供高功率(high power)，甚至于大电流(high current)下，能产生较佳的铜迁移(Cu migration)。

另外，于该第一电子元件21上可依需求配置所需的被动元件，使该导电穿孔的布设数量可依需求设计，且单一被动元件的导电穿孔的数量可大幅减少，以易于制程上制作该导电穿孔，故有利于提高该电子封装件的良率。

另外，将该第一电子元件作为承载结构，以于其上堆叠所需的半导体材的被动元件，因而无需使用现有封装基板，故相比于现有技术，本发明的电子封装件2有利于微小化及薄化的设计需求。

附图说明

图1为现有封装结构的剖视示意图。

图2A至图2D本发明的电子封装件的制法的第一实施例的剖面示意图。

图3A至图3D本发明的电子封装件的制法的第二实施例的剖面示意图。

附图标记说明

1:封装结构

1a:硅中介板

10:硅板体

101:导电硅穿孔

11:介电层

12:线路层

13,15:绝缘保护层

14:第一导电元件

16:第二导电元件

160:凸块底下金属层

17:半导体芯片

171,191:底胶

18:封装材

19:封装基板

192:焊球

2,3:电子封装件

20:支撑板

21:第一电子元件

21a:作用面

21b:非作用面

210:电极垫

211:导电体

22:第二电子元件

22a:第一侧

22b:第二侧

220,230:导电穿孔

23,33:电子组件

23a,23b,23c,33a,33b:第三电子元件

231:导电材

24:包覆层

26,36:线路结构

260:绝缘层

261:线路重布层

27:导电元件

35:封装层

35a:第一表面

35b:第二表面

H:高度

H1,H2:高度总和

P1,P2:高度位置

S:容置空间。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2D为本发明的电子封装件2的制法的第一实施例的剖面示意图。

如图2A所示，提供一设于一支撑板20上的第一电子元件21，以令该第一电子元件21作为该电子封装件2的承载结构。

于本实施例中，该第一电子元件21为半导体材的主动元件，如单芯片系统(Systemon a Chip，简称SoC)，其作用面21a具有多个电极垫210，并于该些电极垫210上形成多个导电体211。例如，该些导电体211为凸块状，其包含焊锡材料或铜的金属柱或其它适当构造，或如包覆有绝缘块的金属块体，或具有核心铜球(Cu core ball)的焊球等，并无特别限制。

此外，该第一电子元件21的作用面21a上可依需求形成一包覆该些导电体211的绝缘材(图略)，其为非导电性薄膜(Non-conductive Film，简称NCF)，如异方性导电胶(Anisotropic conductive past，简称ACP)、异方性导电胶膜(Anisotropic ConductiveFilm，简称ACF)或其它构造等。

另外，该支撑板20例如为半导体材料(如硅或玻璃)的圆形板体，其尺寸可依需求选择晶圆型基板(Wafer form substrate)或一般整版面型基板(Panel form substrate)，且该支撑板20上可依需求以涂布方式依序形成有一离型层(图略)与一粘着层(图略)，以供该第一电子元件21以其相对该作用面21a的非作用面21b设于该粘着层上。

如图2B所示，设置至少一第二电子元件22于该第一电子元件21的作用面21a上，且该第二电子元件22具有相对的第一侧22a与第二侧22b，以令该第二电子元件22以其第一侧22a经由该些导电体211电性连接该第一电子元件21，且于该第二电子元件22的第二侧22b形成有一电性连接该第二电子元件22的线路结构26。

于本实施例中，该第二电子元件22为半导体材的被动元件，如可变电阻(VariableResistor，简称VR)，其内配置有至少一连通该第一侧22a与第二侧22b的导电穿孔220，如导电硅穿孔(Through-silicon via，简称TSV)，以电性连接该线路结构26。应可理解地，有关该导电穿孔220的实施例繁多，如端处具有垫部，并无特别限制。

此外，该线路结构26具有至少一绝缘层260及设于该绝缘层260中的线路重布层(Redistribution layer，简称RDL)261，且最外层的绝缘层260可作为防焊层，以令最外层的线路重布层261外露于该防焊层。或者，该线路结构26也可仅包括单一绝缘层260及单一线路重布层261。例如，形成该线路重布层261的材料为铜，且形成该绝缘层260的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或其它等的介电材。

另外，该线路结构26以其绝缘层260接触该第二电子元件22的第二侧22b，并以其线路重布层261电性连接该第二电子元件22的导电穿孔220。

另外，于该第一电子元件21的作用面21a上间隔配置多个该第二电子元件22，以于该些第二电子元件22之间形成至少一容置空间S。

如图2C所示，设置至少一第三电子元件23a于该容置空间S中的第一电子元件21的作用面21a上，以令该第三电子元件23a经由该些导电体211电性连接该第一电子元件21。

于本实施例中，该第三电子元件23a为半导体材的被动元件，如积体被动元件(Integrated Passive Device，简称IPD)。例如，可依需求电性堆叠多个第三电子元件23a,23b,23c，以构成电子组件23，其中，该电子组件23相对该作用面21a的高度总和H1可依需求调整，如高于(也可低于或等于)该第二电子元件22与该线路结构26相对该作用面21a的高度总和H2。

此外，各该第三电子元件23a,23b,23c内部可配置有至少一贯穿的导电穿孔230，如导电硅穿孔(TSV)，以电性连接该导电体211及各该第三电子元件23a,23b,23c。例如，各该第三电子元件23a,23b,23c之间可经由导电材231相互导通，且该导电材231为凸块状，其包含焊锡材料或铜的金属柱或其它适当构造，或如包覆有绝缘块的金属块体，或具有核心铜球(Cu core ball)的焊球等，并无特别限制。

另外，可依需求形成一如底胶的包覆层24于该第一电子元件21的作用面21a与该第二电子元件22的第一侧22a之间及/或与该第三电子元件23a之间。

如图2D所示，移除该支撑板20，且形成多个导电元件27于该线路结构26上，以令该些导电元件27电性连接该线路重布层261，供该电子封装件2经由该些导电元件27外接如电路板的电子装置(图略)。

于本实施例中，该导电元件27为凸块或球体，其包含焊锡材料或铜的金属柱或其它适当构造，或如包覆有绝缘块的金属块体，或具有核心铜球(Cu core ball)的焊球等，并无特别限制。

此外，该导电元件27相对该第一电子元件21的作用面21a的高度位置P2高于该电子组件23相对该第一电子元件21的作用面21a的高度位置P1，以利于该些导电元件27外接电子装置。

因此，本发明的制法中，将该第一电子元件21作为承载结构，其上配置细线路及细间距的半导体材的被动元件(如第二电子元件22或第三电子元件23a,23b,23c)，因而无需配合现有封装基板的布线尺寸，故该第一电子元件21能设计成尺寸较小的系统单芯片(System on Chip)，以提高制程良率。

此外，经由该第一电子元件21的导电体211的设计，以于接合该些半导体材的被动元件(如第二电子元件22或第三电子元件23a,23b,23c)后，不仅可提高供电稳定性，且能提供高功率(high power)，甚至于大电流(high current)下，能产生较佳的铜迁移(Cumigration)。

另外，于该第一电子元件21上可依需求配置所需的被动元件(如第二电子元件22或第三电子元件23a,23b,23c)，使该导电穿孔220,230的布设数量可依需求设计，且单一被动元件的导电穿孔220,230的数量可大幅减少，以易于制程上制作该导电穿孔220,230，故有利于提高该电子封装件2的良率。

另外，将该第一电子元件21作为承载结构，以于其上堆叠所需的半导体材的被动元件(如第二电子元件22或第三电子元件23a,23b,23c)，因而无需使用现有封装基板，故相比于现有技术，本发明的电子封装件2有利于微小化及薄化的设计。

图3A至图3D为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于线路结构的制程步骤，其它制程大致相同，故以下不再赘述相同处。

如图3A所示，其接续图2A所示的制程，设置至少一第二电子元件22与多个第三电子元件33a,33b于该第一电子元件21的作用面21a上。

于本实施例中，该第二电子元件22的第二侧22b上未形成有线路结构，且该多个第三电子元件33a,33b的型式为不具有导电穿孔230的半导体材的被动元件。

此外，电子组件33(包含两个第三电子元件23a,23b)相对该作用面21a的高度H等于(或低于)该第二电子元件22相对该作用面21a的高度H。

如图3B所示，形成一封装层35于该第一电子元件21上，以令该封装层35包覆该第二电子元件22与该电子组件33，其中，该封装层35具有相对的第一表面35a与第二表面35b，且其以第一表面35a结合该作用面21a。接着，经由整平制程，使该封装层35的第二表面35b齐平该第二电子元件22的第二侧22b(甚至齐平该电子组件33的上表面)，令该第二电子元件22的第二侧22b(甚至该电子组件33)外露于该封装层35的第二表面35b。

于本实施例中，该封装层35为绝缘材，如环氧树脂的封装胶体，其可用压合(lamination)或模压(molding)的方式形成于该第一电子元件21上。

此外，该整平制程经由研磨方式，移除该封装层35的部分材料，甚至移除该第二电子元件22的第二侧22b(或该电子组件33)的部分材料。

如图3C所示，形成一线路结构36于该封装层35的第二表面35b上，且令该线路结构36电性连接该第二电子元件22的导电穿孔220(或该电子组件33)。

于本实施例中，该线路结构36还形成于该第三电子元件33a,33b上以电性连接该第三电子元件33b。

如图3D所示，移除该支撑板20，且形成多个导电元件27于该线路结构36上，以令该些导电元件27电性连接该线路结构36，供该电子封装件3经由该些导电元件27外接如电路板的电子装置(图略)。

因此，本发明的制法中，将该第一电子元件21作为承载结构，其上配置细线路及细间距的半导体材的被动元件(如第二电子元件22或第三电子元件33a,33b)，因而无需配合现有封装基板的布线尺寸，故该第一电子元件21能设计成尺寸较小的系统单芯片(Systemon Chip)，以提高制程良率。

此外，经由该第一电子元件21的导电体211的设计，以于接合该些半导体材的被动元件(如第二电子元件22或第三电子元件33a,33b)后，不仅可提高供电稳定性，且能提供高功率(high power)，甚至于大电流(high current)下，能产生较佳的铜迁移(Cumigration)。

另外，于该第一电子元件21上可依需求配置所需的被动元件(如第二电子元件22或第三电子元件33a,33b)，使该导电穿孔220的布设数量可依需求设计，且单一被动元件的导电穿孔220的数量可大幅减少，以易于制程上制作该导电穿孔220，故有利于提高该电子封装件3的良率。

另外，将该第一电子元件21作为承载结构，以于其上堆叠所需的半导体材的被动元件(如第二电子元件22或第三电子元件33a,33b)，因而无需使用现有封装基板，故相比于现有技术，本发明的电子封装件3有利于微小化及薄化的设计。

本发明还提供一种电子封装件2,3，包括：第一电子元件21、第二电子元件22以及第三电子元件23a,23b,23c,33a,33b。

所述的第一电子元件21具有作用面21a及设于该作用面21a上的电极垫210。

所述的第二电子元件22设于该第一电子元件21的作用面21a上且具有相对的第一侧22a与第二侧22b及多个连通该第一侧22a与第二侧22b的导电穿孔220，以令该第二电子元件22以其第一侧22a接合该作用面21a，使该多个导电穿孔220电性连接该电极垫210。

所述的第三电子元件23a,23b,23c,33a,33b设于该第一电子元件21的作用面21a上且电性连接该电极垫210。

于一实施例中，该第一电子元件21经由导电体211接合该第二电子元件22与第三电子元件23a,23b,23c,33a,33b。

于一实施例中，该第一电子元件21的作用面21a上配置多个相互堆叠的该第三电子元件23a,23b,23c,33a,33b。

于一实施例中，该第三电子元件23a,23b,23c的内部形成有多个导电穿孔230。

于一实施例中，该第一电子元件21为主动元件。

于一实施例中，该第二电子元件22及/或第三电子元件23a,23b,23c,33a,33b为被动元件。

于一实施例中，所述的电子封装件2,3还包括一形成于该第二电子元件22的第二侧22b上的线路结构26,36。例如，该线路结构36还形成于该第三电子元件33a,33b上。进一步，所述的电子封装件2,3还包括多个形成于该线路结构26,36上的导电元件27。

于一实施例中，所述的电子封装件3还包括形成于该作用面21a上以包覆该第二电子元件22与第三电子元件33a,33b的封装层35。

综上所述，本发明的电子封装件及其制法，经由将该第一电子元件作为承载结构，其上配置细线路及细间距的半导体材的被动元件，因而无需配合现有封装基板的布线尺寸，故该第一电子元件能设计成尺寸较小的系统单芯片，以提高制程良率。

此外，经由该第一电子元件的导电体的设计，以于接合该些半导体材的被动元件后，不仅可提高供电稳定性，且能提供高功率，甚至于大电流下，能产生较佳的铜迁移。

又，于该第一电子元件上可依需求配置所需的被动元件，使该导电穿孔的布设数量可依需求设计，且单一被动元件的导电穿孔的数量能大幅减少，以易于制程上制作该导电穿孔，故有利于提高该电子封装件的良率。

另外，将该第一电子元件作为承载结构，以于其上堆叠所需的半导体材的被动元件，因而无需使用现有封装基板，故本发明的电子封装件有利于微小化及薄化的设计。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征在于，包括：

第一电子元件，其具有作用面及设于该作用面上的电极垫；

第二电子元件，其设于该第一电子元件的作用面上且具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及

第三电子元件，其设于该第一电子元件的作用面上且电性连接该电极垫。

2.如权利要求1所述的电子封装件，其特征在于，该第一电子元件经由导电体接合该第二电子元件与第三电子元件。

3.如权利要求1所述的电子封装件，其特征在于，该第一电子元件的作用面上配置多个相互堆叠的该第三电子元件。

4.如权利要求1所述的电子封装件，其特征在于，该第三电子元件的内部形成有多个导电穿孔。

5.如权利要求1所述的电子封装件，其特征在于，该第一电子元件为主动元件。

6.如权利要求1所述的电子封装件，其特征在于，该第二电子元件及/或第三电子元件为被动元件。

7.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第二电子元件的第二侧上的线路结构。

8.如权利要求7所述的电子封装件，其特征在于，该线路结构还形成于该第三电子元件上。

9.如权利要求7或8所述的电子封装件，其特征在于，该电子封装件还包括形成于该线路结构上的导电元件。

10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该作用面上以包覆该第二电子元件与第三电子元件的封装层。

11.一种电子封装件的制法，其特征在于，包括：

提供一第一电子元件，其具有作用面及设于该作用面上的电极垫；

设置第二电子元件于该第一电子元件的作用面上，其中，该第二电子元件具有相对的第一侧与第二侧及多个连通该第一侧与第二侧的导电穿孔，以令该第二电子元件以其第一侧接合该作用面，并使该多个导电穿孔电性连接该电极垫；以及

设置第三电子元件于该第一电子元件的作用面上，且令该第三电子元件电性连接该电极垫。

12.如权利要求11所述的电子封装件的制法，其特征在于，该第一电子元件经由导电体接合该第二电子元件与第三电子元件。

13.如权利要求11所述的电子封装件的制法，其特征在于，该第一电子元件的作用面上配置多个相互堆叠的该第三电子元件。

14.如权利要求11所述的电子封装件的制法，其特征在于，该第三电子元件的内部形成有多个导电穿孔。

15.如权利要求11所述的电子封装件的制法，其特征在于，该第一电子元件为主动元件。

16.如权利要求11所述的电子封装件的制法，其特征在于，该第二电子元件及/或第三电子元件为被动元件。

17.如权利要求11所述的电子封装件的制法，其特征在于，该制法还包括形成线路结构于该第二电子元件的第二侧上。

18.如权利要求17所述的电子封装件的制法，其特征在于，该线路结构还形成于该第三电子元件上。

19.如权利要求17或18所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该线路结构上。

20.如权利要求11所述的电子封装件的制法，其特征在于，该制法还包括形成封装层于该作用面上以包覆该第二电子元件与第三电子元件。

Images