[go: up one dir, main page]

TWI536561B - 用於減少電流擁擠之雙極性接面電晶體結構 - Google Patents

用於減少電流擁擠之雙極性接面電晶體結構 Download PDF

Info

Publication number
TWI536561B
TWI536561B TW101147042A TW101147042A TWI536561B TW I536561 B TWI536561 B TW I536561B TW 101147042 A TW101147042 A TW 101147042A TW 101147042 A TW101147042 A TW 101147042A TW I536561 B TWI536561 B TW I536561B
Authority
TW
Taiwan
Prior art keywords
base region
bipolar junction
junction transistor
concentration
emitter
Prior art date
Application number
TW101147042A
Other languages
English (en)
Other versions
TW201332103A (zh
Inventor
成林
安那Ｋ 阿加娃
柳世衡
Original Assignee
克立公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克立公司 filed Critical 克立公司
Publication of TW201332103A publication Critical patent/TW201332103A/zh
Application granted granted Critical
Publication of TWI536561B publication Critical patent/TWI536561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P95/80—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Bipolar Transistors (AREA)

Description

用於減少電流擁擠之雙極性接面電晶體結構
本發明係關於一種雙極性接面電晶體(BJT)，且更特定言之，本發明係關於一種減少電流擁擠之BJT結構。
雙極性接面電晶體(BJT)為一般用於放大或切換應用之常見類型之電晶體。BJT通常為具有基極、集極及發射極之三個終端電晶體。圖1中繪示一垂直堆疊式NPN型BJT 10之一實例性整體單元結構。如圖所描繪，BJT 10包含一基板12，其重度摻雜有一N型摻雜劑(N+)且由一半導體晶圓14之一部分形成。適度摻雜有一N型摻雜劑(N)之一集極16在基板12上由一或多個集極層18形成。適度摻雜有一P型摻雜劑(P)之一基極區20在集極16上由一或多個基極層22形成。重度摻雜有一N型摻雜劑(N)之一發射極24在基極區20之一中央部分上由一或多個發射極層26形成。
比發射極24更重度地摻雜有一N型摻雜劑(N+)之一發射極帽蓋28在發射極24上由一或多個發射極帽蓋層30形成。一發射極歐姆接觸件32形成於發射極帽蓋28上。發射極帽蓋28及發射極歐姆接觸件32有效地形成發射極24之一電接觸件，其中發射極歐姆接觸件32促進至發射極帽蓋28之外部電連接，且發射極帽蓋28提供至發射極24之一相對較低電阻連接。
可藉由使基極區20之外部部分選擇性重度摻雜有一P型摻雜劑(P+)以在基極區20內形成基極帽蓋區34而形成基極 區20之接觸件。基極歐姆接觸件36可形成於基極帽蓋區34上以促進與基極帽蓋區34之外部電連接，其中基極帽蓋區34提供基極區20與各自基極歐姆接觸件36之間之相對較低電阻連接。替代地，各基極帽蓋區34可由一分離層形成，該分離層駐留於基極區20之一上表面上，而非如圖所描繪般地設置於基極區20中。
一集極歐姆接觸件38可形成於重摻雜(N+)基板12之底側上以提供一接觸件給集極16。集極歐姆接觸件38本質上促進至基板12之外部電連接，基板12提供集極16與集極歐姆接觸件38之間之一相對較低電阻連接。替代地，集極歐姆接觸件38可形成於一集極帽蓋(圖中未展示)上，該集極帽蓋形成於集極16之上表面上或形成於集極16內。
在操作中，當BJT 10被正向偏壓時，BJT 10允許一集極電流ic自集極歐姆接觸件38透過基極區20而流動至發射極歐姆接觸件32。被正向偏壓意謂：橫跨基極歐姆接觸件36及發射極歐姆接觸件32而施加足夠量值之一正電壓。如圖2A中所繪示，除自集極歐姆接觸件38流動至發射極歐姆接觸件32之集極電流ic以外，一相對較小之基極電流ib亦自基極歐姆接觸件36流動至發射極歐姆接觸件32。基極電流ib自各自基極帽蓋區34之各者橫向向內地流動向駐留於發射極24下方之基極區20之部分，且接著透過發射極24及發射極帽蓋28而垂直向上地流動至發射極歐姆接觸件32。基極區20帶有一定電阻，因而，基極電流ib透過基極區20之橫向流動產生基極區20中之一橫向電位差或電壓降(所謂 之自消除偏壓(self de-biasing))。換言之，遍及基極區20之電位變動，且特定言之，遍及基極區20之電位自一中央區RC(其駐留於發射極24之中間部分下方)逐漸增大至各自外部區RO。
如圖2B中所繪示，當BJT被正向偏壓時，基極區20中之橫向電位差導致透過發射極24及基極區20之部分(其駐留於發射極24下方)之集極電流ic之一顯著不均勻分佈。因此，中央區RC處或中央區RC附近之相對較低電位導致一相對較低濃度之集極電流ic流動通過基極區20之中央區RC及發射極24之中央部分。相反地，發射極24之外部部分下方之基極區20中之相對較高電位導致相對較高濃度之集極電流ic流動通過基極區20及發射極24之外部部分。集極電流ic之密度隨發射極24之外部邊緣被接近而連續增大。標記為「A」之圓形部分突顯其中集極電流ic密度最高之基極區20及發射極24之外部區。在駐留於發射極24下方之基極區20之外部區及發射極24之外部區附近具有顯著較高密度之集極電流ic之現象被稱為「發射極電流擁擠」。
電流擁擠使BJT成問題，此係因為易於電流擁擠之此等區中之過度集極電流ic密度產生過量熱。易於電流擁擠之此等區中之過量熱產生導致不佳裝置性能，且在諸多例項中導致永久性損害。因而，需要減少BJT中之電流擁擠。此外，需要在不顯著影響裝置之總體性能之情況下減少BJT中之電流擁擠。
本發明係關於一種雙極性接面電晶體(BJT)結構，其相對於習知BJT而顯著減少電流擁擠且改良電流增益。該BJT包含一集極、一基極區及一發射極。該基極區形成於該集極上且包含至少一非純質基極區及在該至少一非純質基極區上延伸以提供一台面之一純質基極區。該發射極形成於該台面上。該BJT可由各種材料系統(諸如碳化矽(SiC)材料系統)形成。在一實施例中，該發射極形成於該台面上，使得該發射極本質上不形成於該等非純質基極區上。通常(但非必然)，該純質基極區直接橫向地相鄰於該至少一非純質基極區。
由純質基極區提供之台面實質上在周圍非純質基極區之頂面上延伸。純質基極區具有一第一標稱厚度，且至少一非純質基極區具有一第二標稱厚度。台面之厚度等於純質基極區之該第一標稱厚度與非純質基極區之該第二標稱厚度之間之差值且大體上為純質基極區之該第一標稱厚度之至少10%。
在選定實施例中，純質基極區可具有沿標稱方向之一分級摻雜濃度。替代地，純質基極區可有效地具有一上部分及駐留於該上部分下方之一下部分。該上部分被有意摻雜具有一第一濃度之一第一摻雜劑，且該下部分被有意摻雜具有與被有意摻雜之該第一摻雜濃度不同之一第二濃度之該第一摻雜劑。該上部分中之該第一濃度可高於該下部分中之該第二濃度。例如，該上部分中之該第一濃度可比該下部分中之該第二濃度更高至少兩倍。為藉由減小非純質 基極區之該上部分之電阻率而減小基極-發射極電壓之正向電壓降之自消除偏壓，純質基極區之該上部分與該下部分之間之介面應低於非純質基極區之頂面以導致非純質基極區中之兩個不同摻雜濃度。
某些實施例可在台面之一頂面中採用一凹口，其中該凹口向下延伸至台面中。該凹口之側壁可在一些實施例中實質上垂直且在其他實施例中相對於BJT之磊晶平面成角度。
熟習技術者應在閱讀與附圖相關聯之以下[實施方式]之後瞭解本發明之範疇且明白本發明之額外態樣。
併入至形成本說明書之一部分中且構成本說明書之一部分之附圖繪示本發明之若干態樣，且與[實施方式]一起用來解釋本發明之原理。
以下所闡述之實施例表示使熟習技術者能夠實踐本發明且繪示實踐本發明之最佳模式之所需資訊。在基於附圖而閱讀以下[實施方式]之後，熟習技術者應瞭解本發明之概念且將認知本文中未特定指出之此等概念之應用。應瞭解，此等概念及應用落在本發明及隨附申請專利範圍之範疇內。
應瞭解，當一元件(諸如一層、區或基板)被稱為「位於另一元件上」或「延伸至另一元件上」時，其可直接位於另一元件上或直接延伸至另一元件上或亦可存在介入元件。亦應瞭解，「位於...上」不應暗示任何特定定向。相 比而言，當一元件被稱為「直接位於另一元件上」或「直接延伸至另一元件上」時，不存在介入元件。亦應瞭解，當一元件被稱為「連接」或「耦合」至另一元件時，其可直接連接或耦合至另一元件或可存在介入元件。相比而言，當一元件被稱為「直接連接」或「直接耦合」至另一元件時，不存在介入元件。例如，若無另外特定說明，則任何相鄰對之磊晶層或裝置結構可具有駐留於其等之間之介入層或結構。
相對術語(諸如「頂部」、「底部」、「下方」、「上方」、「上」、「下」或「水平」、「垂直」、「橫向」及類似者)可在本文中用於描述一元件、層或區與另一元件、層或區之一關係(如圖中所繪示)。應瞭解，此等術語意欲涵蓋裝置之不同定向及圖中所描繪之定向。
本發明係關於一種雙極性接面電晶體(BJT)結構，其相對於習知BJT而顯著減少電流擁擠且改良電流增益。根據特定組態，所揭示BJT中之電流擁擠可減少25%、50%及甚至75%或更多，同時電流增益可比習知BJT改良2x或更多。此外，在不負面影響裝置之電流增益之情況下實現電流擁擠之減少。
圖3中繪示一實例性垂直堆疊式NPN型BJT 40，其具有根據一第一組態之較少電流擁擠之一結構。如圖所描繪，BJT 40包含一基板42，其重度摻雜有一N型摻雜劑(N+)且由一半導體晶圓44之部分形成。適度摻雜有一N型摻雜劑(N)之一集極46在基板42上由一或多個集極層48形成。適 度摻雜有一P型摻雜劑(P)之一基極區在集極46上由一或多個基極層52形成。為描述及清楚之目的，圖中展示具有駐留於兩個非純質基極區50E之間之一純質基極區50I之基極區。當純質基極區50I與非純質基極區50E一起被引用時，整體基極區大體上被稱為基極區50。
重度摻雜有一N型摻雜劑(N)之一發射極54在純質基極區50I上由一或多個發射極層56形成。比發射極54更重度地摻雜有一N型摻雜劑(N+)之一發射極帽蓋58在發射極54上由一或多個發射極帽蓋層60形成。一發射極歐姆接觸件62形成於發射極帽蓋58上。發射極帽蓋58及發射極歐姆接觸件62有效地形成發射極54之一接觸件，其中發射極歐姆接觸件62促進至發射極帽蓋58之外部電連接且發射極帽蓋58提供至發射極54之一相對較低電阻連接。
可藉由使非純質基極區50E之外部部分選擇性重度摻雜有一P型摻雜劑(P+)以在非純質基極區50E內形成基極帽蓋區64而形成基極區50之接觸件。基極歐姆接觸件66可形成於基極帽蓋區64上以促進與基極帽蓋區64之外部電連接，其中基極帽蓋區64提供非純質基極區50E與各自基極歐姆接觸件66之間之相對較低電阻連接。替代地，基極帽蓋區64可由一分離層形成，該分離層駐留於非純質基極區50E之一上表面上，而非如圖所描繪般地設置於非純質基極區50E中。
一集極歐姆接觸件68可形成於重摻雜(N+)基板42之底側上以提供一接觸件給集極46。集極歐姆接觸件68本質上促 進至基板42之外部電連接，基板42提供集極46與集極歐姆接觸件68之間之一相對較低電阻連接。替代地，集極歐姆接觸件68可形成於一集極帽蓋(圖中未展示)上，該集極帽蓋形成於集極46之上表面上或形成於集極46內。
為顯著減少普遍存在於圖2B之BJT 10中之電流擁擠，BJT 40經製造使得純質基極區50I實質上厚於相鄰非純質基極區50E。實際上，純質基極區50I之上部分形成一台面，該台面具有實質上升至相鄰非純質基極區50E之一上表面上方之一上部分。發射極54及發射極帽蓋58形成於由純質基極區50I提供之該台面上。因而，發射極54之下表面與純質基極區50I之上表面之間之基極-發射極接面係抬高至高於非純質基極區50E之上表面之基準面。在所繪示實施例中，發射極54及發射極帽蓋58之橫向邊緣(或側)與由純質基極區50I提供之該台面之橫向邊緣實質上一致。然而，發射極54、發射極帽蓋58及由純質基極區50I提供之該台面之相對橫向尺寸可在不同實施例中相對於彼此而變動。
純質基極區50I具有一總標稱厚度tI，非純質基極區50E具有一總標稱厚度tE，且台面具有一總標稱厚度tm，其中tm tI-tE。在大多數實施例中，台面之標稱厚度tm大於或等於純質基極區50I之標稱厚度tI之10%，其中tm 0.1*tI。在一第一結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約10%至約70%之間，其中約0.1*tI tm 約0.7*tI。在一第二結構中，台面之標稱厚度tm係介於純質基 極區50I之標稱厚度tI之約20%至約70%之間，其中約0.2*tI tm 約0.7*tI。在一第三結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約30%至約70%之間，其中約0.3*tI tm 約0.7*tI。在一第四結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約10%至約70%之間，其中約0.1*tI tm 約0.7*tI。在一第五結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約30%至約70%之間，其中約0.3*tI tm 約0.7*tI。在一第六結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約40%至約70%之間，其中約0.4*tI tm 約0.7*tI。在一第七結構中，台面之標稱厚度tm為純質基極區50I之標稱厚度tI之約50%，其中tm 0.5*tI。在一第八結構中，台面之標稱厚度tm為純質基極區50I之標稱厚度tI之約70%，其中tm 0.7*tI。在一第九結構中，台面之標稱厚度tm係介於純質基極區50I之標稱厚度tI之約35%至約60%之間，其中約0.35*tI tm 約0.6*tI。
可使用各種材料系統(其包含碳化矽(SiC)、氮化鎵(GaN)、砷化鎵(GaAs)、矽鍺(SiGe)、金剛石、矽及類似者)來建構圖3之BJT 40。對於一SiC材料系統，BJT 40之磊晶結構可(但非必然)組態如下。基板42可由具有約0.1°與至約8°之間之一離軸對準之一4H-SiC晶圓形成且重度摻雜具有約5×1018公分-3至約2×1019公分-3之間之濃度之一N型摻雜劑(N+)。基板42之厚度大體上介於約10微米至約650微米之間。
集極46亦為SiC且可在一第一實施例中適度摻雜具有約2×1014公分-3至約5×1016公分-3之間之濃度之一N型摻雜劑(N)及在一第二實施例中適度摻雜具有約5×1015公分-3至約1×1016公分-3之間之濃度之一N型摻雜劑(N)。根據所要崩潰電壓，集極46之厚度在一第一實施例中大體上介於約1微米至約200微米之間且在一第二實施例中大體上介於約5微米至約10微米之間。
包含純質基極區50I及非純質基極區50E以及基極帽蓋區64之基極區50亦為SiC。在圖3之第一組態中，純質基極區50I及非純質基極區50E可在一第一實施例中適度摻雜具有約1×1017公分-3至約5×1018公分-3之間之濃度之一P型摻雜劑(P)且在一第二實施例中適度摻雜具有約5×1017公分-3至約5×1018公分-3之間之濃度之一P型摻雜劑(P)。純質基極區50I之厚度在一第一實施例中大體上介於約0.1微米至約5微米之間且在一第二實施例中大體上介於約0.2微米至約1微米之間。如上更詳細所註釋，非純質基極區50E之厚度為純質基極區50I之厚度之90%或更小。駐留於非純質基極區50E內之基極接觸區64可摻雜1×1018公分-3至3×1020公分-3之間。明顯地，基極帽蓋區64可或可不延伸至集極46中，如圖3中所繪示。
發射極54亦為SiC且可在一第一實施例中重度摻雜具有約1×1018公分-3至約3×1019公分-3之間之濃度之一N型摻雜劑(N)及在一第二實施例中重度摻雜具有約2×1018公分-3至約2×1019公分-3之間之濃度之一N型摻雜劑(N)。發射極54 之厚度在一第一實施例中大體上介於約0.5微米至約5微米之間且在一第二實施例中大體上介於約0.5微米至約2微米之間。發射極帽蓋58亦為SiC且可在一第一實施例中重度摻雜具有約5×1018公分-3至約5×1019公分-3之間之濃度之一N型摻雜劑(N+)且在一第二實施例中重度摻雜具有約1×1019公分-3至約3×1019公分-3之間之濃度之一N型摻雜劑(N+)。發射極帽蓋58之厚度在一第一實施例中大體上介於約0.1微米至約1微米之間且在一第二實施例中大體上介於約0.25微米至約0.5微米之間。
發射極歐姆接觸件62、基極歐姆接觸件66及集極歐姆接觸件68可由任何適當金屬或金屬組合物形成。例如，當BJT 40主要由SiC材料系統形成時，發射極歐姆接觸件62及集極歐姆接觸件68可由鎳(Ni)形成且基極歐姆接觸件66可由鋁(Al)或鋁鎳(AlNi)或鎳(Ni)或鋁鈦(AlTi)形成。
對於圖3之BJT 40之組態，包含駐留於發射極54下方之純質基極區50I及駐留於發射極54外部之非純質基極區50E之基極區50被有意摻雜有一P型摻雜劑。在此組態中，歸因於非純質基極區50E之厚度tE小於純質基極區50I之較大厚度tI而顯著減少發射極54之外部部分中及發射極54之外部部分周圍之電流擁擠。圖4繪示BJT 40之一組態，其藉由有意變動純質基極區50I及非純質基極區50E內之摻雜而更進一步減少電流擁擠。
如圖4中所繪示，純質基極區50I被分成至少兩個區：一上部純質基極區50IU及一下部純質基極區50IL。上部純質 基極區50IU及下部純質基極區50IL大體上(但非必然)由與非純質基極區50E相同之一或多個基極層52形成。上部純質基極區50IU與下部純質基極區50IL之間之差異在於摻雜濃度。上部純質基極區50IU被有意摻雜成不同於下部純質基極區50IL。特定言之，上部純質基極區50IU可經摻雜以具有比下部純質基極區50IL顯著更高之摻雜濃度。上部純質基極區50IU可經摻雜以具有比下部純質基極區50IL之摻雜濃度更高約兩(2)倍至約十(10)倍之間之摻雜濃度。在一實施例中，上部純質基極區50IU具有比下部純質基極區50IL之摻雜濃度更高約五(5)倍之一摻雜濃度。例如，上部純質基極區50IU可摻雜具有約1×1018公分-3之濃度之一P型摻雜劑且下部純質基極區50IL可摻雜具有約2×1017公分-3之濃度之一P型摻雜劑。
上部純質基極區50IU及下部純質基極區50IL之各自厚度tU、tL可近似相同或可彼此相同。此外，下部純質基極區50IL之厚度tL可與非純質基極區50E之厚度tE相同或顯著不同且未必為非純質基極區50E之厚度tE之一函數。雖然圖4之實施例提供兩個不同摻雜區，但可遍及純質基極區50I之全部或大多數而分級純質基極區50I內之摻雜。例如，摻雜濃度可自純質基極區50I之底部附近之一第一位準實質上連續地增大至朝向純質基極區50I之頂部之一第二位準。
圖5繪示BJT 40之另一組態。在此組態中，純質基極區50I具有形成於純質基極區50I之頂面中之一凹口70。凹口 70具有一厚度tR，其在某些實施例中可實質上等於台面厚度tm，但在其他實施例中亦可大於或小於台面厚度tm。例如，凹口之厚度tR可為純質基極區之標稱厚度tI之至少25%。凹口提供圍繞純質基極區50I之上部分之周邊而形成之一環緣72。已證明：在由純質基極區50I中提供之台面中實施一凹口70可更進一步減少電流擁擠，其極大地改良電流增益。在此組態中，凹口之側壁實質上垂直；然而，熟習技術者應認知：大多數蝕刻程序將固有地導致「垂直」邊緣略微傾斜。
在圖6之實施例中，有意使凹口之側壁傾斜。如圖所繪示，側壁傾斜約45°，但此角度可相對於磊晶平面而自約20°隨意變動至約70°且一般自約30°變動至約60°。在圖7之實施例中，基極區50亦具有上部純質基極區50IU及下部純質基極區50IL。上部純質基極區50IU包含在其上表面中之凹口70且有意摻雜成與下部純質基極區50IL不同。
在所繪示實施例中，凹口70未延伸至下部純質基極區50IL與上部純質基極區50IU之間之接面。在其他實施例中，凹口70可延伸至下部純質基極區50IL與上部純質基極區50IU之間之接面或穿過接面而進入下部純質基極區50IL。
上部純質基極區50IU可經摻雜以具有比下部純質基極區50IL顯著更高之摻雜濃度。上部純質基極區50IU可經摻雜以具有比下部純質基極區50IL之摻雜濃度更高約兩(2)倍至約十(10)倍之間之摻雜濃度。在一實施例中，上部純質基 極區50IU具有比下部純質基極區50IL之摻雜濃度更高約五(5)倍之一摻雜濃度。例如，上部純質基極區50IU可摻雜具有約1×1018公分-3之濃度之一P型摻雜劑且下部純質基極區50IL可摻雜具有約2×1017公分-3之濃度之一P型摻雜劑。
相關聯於圖8A至圖8I而描述圖6中所繪示之製造BJT 40之一實例性程序。透過已知生長或沈積程序之序列及選擇性蝕刻之使用而形成BJT 40之結構中之磊晶層之各者。最初，提供呈晶圓44形式之基板42且使基板42重度摻雜N型摻雜劑(圖8A)。接著，在基板42之上表面上形成一或多個集極層48且接著使集極層48適度摻雜有一N型摻雜劑以提供集極46(圖8B)。在形成集極46之後，在集極46之上表面上形成一或多個基極層52。一或多個基極層52適度摻雜有一P型摻雜劑，其中純質基極區50I與非純質基極區50E經有效類似摻雜(圖8C)。此時，可藉由使此等區選擇性重度摻雜有一P型摻雜劑而形成駐留於非純質基極區50E中之基極帽蓋區64。
由於此實施例中採用一凹口70，所以使用一選擇性蝕刻程序來使一孔蝕刻至純質基極區50I之上表面中以形成凹口70(圖8D)。可控制蝕刻程序以實現側壁之所要角度，假定側壁實質上不垂直。接著，在形成基極區50及凹口70之基極層52之上表面上形成一或多個發射極層56(圖8E)。該一或多個發射極層適度摻雜有一N型摻雜劑。接著，在一或多個發射極層56之上表面上形成一或多個發射極帽蓋層60且使發射極帽蓋層60重度摻雜有一N型摻雜劑(圖8F)。
接著，藉由選擇性地蝕除一或多個發射極層56及發射極帽蓋層60之部分(其等未形成發射極54或發射極帽蓋58之部分)而形成BJT 40之基本發射極結構(其包含發射極54及發射極帽蓋58)(圖8G)。在此實施例中，亦可使用用於移除一或多個發射極層56及發射極帽蓋層60之部分以形成發射極結構之相同蝕刻步驟來蝕除非純質基極區50E之上部分。藉由過度蝕刻至非純質基極區50E之上部分中且因此移除非純質基極區50E之上部分(與形成發射極結構相關聯)，純質基極區50I保持完整。因此，純質基極區50I厚於相鄰非純質基極區50E，其中純質基極區50I提供其上形成發射極結構之抬高台面。
在形成發射極結構之後，可分別在發射極帽蓋58及基極帽蓋區64上形成發射極歐姆接觸件62及基極歐姆接觸件66(圖8H)。最後，在基板42之底面上形成集極歐姆接觸件68(圖8I)。雖然以上製程僅表示形成BJT 40之一方法，熟習技術者可在閱讀本發明之後瞭解其他可用方法。
雖然以上描述聚集於一NPN型BJT 40，但本文中所揭示之概念同樣適用於一PNP型BJT。對於一PNP型BJT，摻雜之極性與NPN型BJT 40之極性相反。當一N型摻雜劑係用於NPN型BJT 40時，一P型摻雜劑係用於PNP型BJT。類似地，當一P型摻雜劑係用於NPN型BJT 40時，一N型摻雜劑係用於PNP型BJT。相對於習知BJT而顯著減少電流擁擠之所揭示BJT結構提供相同益處給NPN型BJT與PNP型BJT兩者。
熟習技術者將認知本發明之實施例之改良及修改。全部此等改良及修改被視為落在本文中所揭示之概念及以下申請專利範圍之範疇內。
10‧‧‧NPN型雙極性接面電晶體(BJT)
12‧‧‧基板
14‧‧‧半導體晶圓
16‧‧‧集極
18‧‧‧集極層
20‧‧‧基極區
22‧‧‧基極層
24‧‧‧發射極
26‧‧‧發射極層
28‧‧‧發射極帽蓋
30‧‧‧發射極帽蓋層
32‧‧‧發射極歐姆接觸件
34‧‧‧基極帽蓋區
36‧‧‧基極歐姆接觸件
38‧‧‧集極歐姆接觸件
40‧‧‧NPN型BJT
42‧‧‧基板
44‧‧‧半導體晶圓
46‧‧‧集極
48‧‧‧集極層
50E‧‧‧非純質基極區
50I‧‧‧純質基極區
50IU‧‧‧上部純質基極區
50IL‧‧‧下部純質基極區
52‧‧‧基極層
54‧‧‧發射極
56‧‧‧發射極層
58‧‧‧發射極帽蓋
60‧‧‧發射極帽蓋層
62‧‧‧發射極歐姆接觸件
64‧‧‧基極帽蓋區/基極接觸區
66‧‧‧基極歐姆接觸件
68‧‧‧集極歐姆接觸件
70‧‧‧凹口
72‧‧‧環緣
圖1係一習知雙極性接面電晶體(BJT)之一橫截面。
圖2A繪示在基極-發射極被正向偏壓時之圖1之習知BJT中之橫向流動基極電流。
圖2B繪示在基極-發射極被正向偏壓時之圖1之習知BJT中之電流擁擠。
圖3係根據本發明之一BJT之一第一實施例之一橫截面。
圖4係根據本發明之一BJT之一第二實施例之一橫截面。
圖5係根據本發明之一BJT之一第三實施例之一橫截面。
圖6係根據本發明之一BJT之一第四實施例之一橫截面。
圖7係根據本發明之一BJT之一第五實施例之一橫截面。
圖8A至圖8I繪示用於製造圖6之BJT之一實例性程序中之循序步驟。
40‧‧‧NPN型雙極性接面電晶體(BJT)
42‧‧‧基板
44‧‧‧半導體晶圓
46‧‧‧集極
48‧‧‧集極層
50E‧‧‧非純質基極區
50I‧‧‧純質基極區
52‧‧‧基極層
54‧‧‧發射極
56‧‧‧發射極層
58‧‧‧發射極帽蓋
60‧‧‧發射極帽蓋層
62‧‧‧發射極歐姆接觸件
64‧‧‧基極帽蓋區/基極接觸區
66‧‧‧基極歐姆接觸件
68‧‧‧集極歐姆接觸件

Claims (39)

  1. 一種具有減少的電流擁擠之雙極性接面電晶體，其包括：一集極；一基極區，其形成於該集極上且包括：一非純質基極區；及在該非純質基極區上延伸以提供一台面之一純質基極區，其中該台面具有一頂面，該頂面具有一凹口，該凹口具有向下延伸進入該純質基極區之複數個側壁；及一發射極，其形成於該台面上。
  2. 如請求項1之雙極性接面電晶體，其中該發射極本質上僅形成於該台面上，使得該發射極本質上不形成於該非純質基極區上。
  3. 如請求項1之雙極性接面電晶體，其中該純質基極區直接橫向地相鄰於該非純質基極區。
  4. 如請求項1之雙極性接面電晶體，其中該純質基極區包括一上部分及駐留於該上部分下方之一下部分，該上部分被有意摻雜具有一第一濃度之一第一摻雜劑，且該下部分被有意摻雜具有與被有意摻雜之該第一濃度不同之一第二濃度之該第一摻雜劑。
  5. 如請求項4之雙極性接面電晶體，其中該第一濃度高於該第二濃度。
  6. 如請求項4之雙極性接面電晶體，其中該第一濃度比該 第二濃度更高至少兩倍。
  7. 如請求項4之雙極性接面電晶體，其中該第一濃度比該第二濃度更高約兩倍至約十倍之間。
  8. 如請求項4之雙極性接面電晶體，其中該第一濃度比該第二濃度更高約五倍。
  9. 如請求項1之雙極性接面電晶體，其中該凹口之側壁實質上垂直。
  10. 如請求項1之雙極性接面電晶體，其中該集極、該純質基極區、該非純質基極區及該發射極包括碳化矽。
  11. 如請求項1之雙極性接面電晶體，其進一步包括其上形成該集極之碳化矽基板。
  12. 如請求項1之雙極性接面電晶體，其進一步包括形成於至少一基極歐姆接觸件及該非純質基極區之間之至少一基極帽蓋區、形成於該發射極上之一發射極帽蓋區及形成於該發射極帽蓋區上之一發射極歐姆接觸件。
  13. 如請求項1之雙極性接面電晶體，其中該純質基極區具有一第一標稱厚度，該非純質基極區具有一第二標稱厚度，該台面具有等於該第一標稱厚度與該第二標稱厚度之間之一差值之一台面厚度，且其中該台面厚度為該第一標稱厚度之至少10%。
  14. 如請求項13之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約10%至約70%之間。
  15. 如請求項13之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約20%至約70%之間。
  16. 如請求項13之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約30%至約70%之間。
  17. 如請求項13之雙極性接面電晶體，其中該台面厚度係介於約該第一標稱厚度之40%至70%之間。
  18. 如請求項13之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約35%至約60%之間。
  19. 一種用於形成一具有減少的電流擁擠之雙極性接面電晶體之方法，其包括：提供至少一集極層給一集極；在該至少一集極層上形成至少一基極層以提供一純質基極區及一非純質基極區；在該至少一基極層上形成至少一發射極層；及蝕刻穿過該至少一發射極層之一部分而實質上進入該非純質基極區使得該純質基極區在該非純質基極區上延伸以提供其上形成由該至少一發射極層形成之一發射極之一台面，其中該台面具有一頂面，該頂面具有向下延伸進入該純質基極區之一凹口。
  20. 如請求項19之方法，其中該發射極本質上僅形成於該台面上，使得該發射極本質上不形成於該非純質基極區上。
  21. 如請求項19之方法，其中該純質基極區直接橫向地相鄰於該非純質基極區。
  22. 如請求項19之方法，其中該純質基極區包括一上部分及駐留該上部分下方之一下部分，該上部分被有意摻雜具 有一第一濃度之一第一摻雜劑，該下部分被有意摻雜具有與被有意摻雜之該第一濃度不同之一第二濃度之該第一摻雜劑。
  23. 如請求項22之方法，其中該第一濃度高於該第二濃度。
  24. 如請求項19之方法，其中該集極、該純質基極區、該非純質基極區及該發射極包括碳化矽。
  25. 如請求項19之方法，其中該純質基極區具有一第一標稱厚度，該非純質基極區具有一第二標稱厚度，該台面具有等於該第一標稱厚度與該第二標稱厚度之間之一差值之一台面厚度，且其中該台面厚度為該第一標稱厚度之至少10%。
  26. 一種具有減少的電流擁擠之雙極性接面電晶體，其包括：一集極；一基極區，其形成於該集極上且包括：一非純質基極區；及一純質基極區，該純質基極區在該非純質基極區上延伸以提供一台面，其中該台面具有一頂面，該頂面具有一凹口，該凹口具有相對於該雙極性接面電晶體之一磊晶平面成鈍角之複數個側壁，且該等側壁向下延伸至該純質基極區中；及一發射極，其形成於該純質基極區上。
  27. 如請求項26之雙極性接面電晶體，其中該發射極本質上僅形成於該純質基極區上，使得該發射極本質上不形成 於該非純質基極區上。
  28. 如請求項26之雙極性接面電晶體，其中該純質基極區直接橫向地相鄰於該非純質基極區。
  29. 如請求項26之雙極性接面電晶體，其中該純質基極區包括一上部分及駐留於該上部分下方之一下部分，該上部分被有意摻雜具有一第一濃度之一第一摻雜劑，且該下部分被有意摻雜具有與被有意摻雜之該第一摻雜濃度不同之一第二濃度之該第一摻雜劑。
  30. 如請求項29之雙極性接面電晶體，其中該第一濃度高於該第二濃度。
  31. 如請求項29之雙極性接面電晶體，其中該第一濃度比該第二濃度更高至少兩倍。
  32. 如請求項29之雙極性接面電晶體，其中該第一濃度比該第二濃度更高約兩倍至約十倍之間。
  33. 如請求項29之雙極性接面電晶體，其中該第一濃度比該第二濃度更高約五倍。
  34. 如請求項26之雙極性接面電晶體，其中該純質基極區具有一第一標稱厚度，該非純質基極區具有一第二標稱厚度，該台面具有等於該第一標稱厚度與該第二標稱厚度之間之一差值之一台面厚度，且其中該台面厚度為該第一標稱厚度之至少10%。
  35. 如請求項34之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約10%至約70%之間。
  36. 如請求項34之雙極性接面電晶體，其中該台面厚度係介 於該第一標稱厚度之約20%至約70%之間。
  37. 如請求項34之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約30%至約70%之間。
  38. 如請求項34之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約40%至70%之間。
  39. 如請求項34之雙極性接面電晶體，其中該台面厚度係介於該第一標稱厚度之約35%至約60%之間。
TW101147042A 2011-12-12 2012-12-12 用於減少電流擁擠之雙極性接面電晶體結構 TWI536561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/323,297 US9755018B2 (en) 2011-12-12 2011-12-12 Bipolar junction transistor structure for reduced current crowding

Publications (2)

Publication Number Publication Date
TW201332103A TW201332103A (zh) 2013-08-01
TWI536561B true TWI536561B (zh) 2016-06-01

Family

ID=47505324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147042A TWI536561B (zh) 2011-12-12 2012-12-12 用於減少電流擁擠之雙極性接面電晶體結構

Country Status (6)

Country Link
US (1) US9755018B2 (zh)
KR (1) KR101723277B1 (zh)
CN (1) CN103975439B (zh)
DE (1) DE112012005174B4 (zh)
TW (1) TWI536561B (zh)
WO (1) WO2013090250A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105717B2 (en) 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9508711B2 (en) * 2013-12-04 2016-11-29 Infineon Technologies Ag Semiconductor device with bipolar junction transistor cells
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
CN104752411B (zh) * 2015-04-03 2017-10-10 杭州士兰集成电路有限公司 双向对称esd保护器件及其制造方法
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法
CN109887995B (zh) * 2019-01-30 2022-06-03 西安理工大学 一种双层基区SiC NPN集成晶体管及其制作方法
US11777018B2 (en) * 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints
US12342555B1 (en) * 2024-04-04 2025-06-24 Globalfoundries U.S. Inc. Bipolar transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPH11330082A (ja) * 1998-05-19 1999-11-30 Toshiba Corp 半導体装置
US20020177253A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US6982440B2 (en) * 2002-02-19 2006-01-03 Powersicel, Inc. Silicon carbide semiconductor devices with a regrown contact layer
US6815304B2 (en) * 2002-02-22 2004-11-09 Semisouth Laboratories, Llc Silicon carbide bipolar junction transistor with overgrown base region
JP3945303B2 (ja) * 2002-04-19 2007-07-18 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
GB0312512D0 (en) 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
JP5140347B2 (ja) * 2007-08-29 2013-02-06 株式会社日立製作所 バイポーラトランジスタ及びその製造方法
US8871600B2 (en) * 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy

Also Published As

Publication number Publication date
US20130146894A1 (en) 2013-06-13
KR101723277B1 (ko) 2017-04-04
TW201332103A (zh) 2013-08-01
WO2013090250A1 (en) 2013-06-20
DE112012005174B4 (de) 2020-05-28
CN103975439A (zh) 2014-08-06
DE112012005174T5 (de) 2014-09-11
CN103975439B (zh) 2018-01-09
KR20140102674A (ko) 2014-08-22
US9755018B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
TWI536561B (zh) 用於減少電流擁擠之雙極性接面電晶體結構
CN104576720B (zh) 半导体器件和逆导igbt
CN108039360B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
CN103050547B (zh) 功率半导体二极管、igbt及其制造方法
KR102116388B1 (ko) 쇼트키 다이오드
CN106373995B (zh) 具有减小的带隙区的半导体器件
JP6306704B2 (ja) 縦型パワートランジスタデバイス
US9515176B2 (en) Silicon carbide bipolar junction transistor including shielding regions
JP6888956B2 (ja) ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US20150311325A1 (en) Igbt structure on sic for high performance
US8823140B2 (en) GaN vertical bipolar transistor
CN101263606A (zh) 半导体装置及其制造方法
US20110012129A1 (en) High-Gain Wide Bandgap Darlington Transistors and Related Methods of Fabrication
US20160284872A1 (en) Schottky diode
JP2001257367A (ja) ショットキーバリアダイオード
KR102783636B1 (ko) ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법
JP4066886B2 (ja) ショットキ障壁を有する半導体素子及びその製造方法
JP2012028640A (ja) Ｐｎ接合ダイオードおよびその製造方法
KR20160054387A (ko) 바이폴라 접합 트랜지스터