[go: up one dir, main page]

CN103227198A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103227198A
CN103227198A CN2013100319099A CN201310031909A CN103227198A CN 103227198 A CN103227198 A CN 103227198A CN 2013100319099 A CN2013100319099 A CN 2013100319099A CN 201310031909 A CN201310031909 A CN 201310031909A CN 103227198 A CN103227198 A CN 103227198A
Authority
CN
China
Prior art keywords
layer
compound semiconductor
electron gas
dimensional electron
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100319099A
Other languages
English (en)
Inventor
秋山深一
细田勉
宫本真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN103227198A publication Critical patent/CN103227198A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10W72/926—
    • H10W74/00—
    • H10W90/756—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开一种化合物半导体器件及其制造方法。一种化合物半导体器件的实施例包括：电子渡越层；电子供应层，形成在电子渡越层的上方；二维电子气抑制层，形成在电子供应层的上方；绝缘膜，形成在二维电子气抑制层和电子渡越层的上方；以及栅极电极，形成在绝缘膜的上方。栅极电极与二维电子气抑制层电连接。本申请能够以高阈值电压实现常关操作。

Description

化合物半导体器件及其制造方法
技术领域
本文讨论的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
近些年来，利用包括高饱和电子迁移率和宽带隙的氮化物基化合物半导体的优点，高击穿电压、高输出的化合物半导体器件得到了强有力的发展。例如，场效应晶体管（例如，高电子迁移率晶体管（HEMT））得到了发展。它们之中，GaN层作为电子沟道层以及AlGaN层作为电子供应层的GaN基HEMT引起了广泛的关注。在GaN基HEMT中，晶格变形（distortion）由于AlGaN与GaN之间的晶格常数不同而发生在AlGaN层中，该变形引起压电极化，从而在放置在AlGaN层下方的GaN层的上部产生高密度二维电子气。该配置确保高输出。
然而，由于二维电子气的高密度，所以难以获得常关晶体管。因此，对各种技术的研究旨在解决该问题。常规提议包括通过在栅极电极和电子供应层之间形成p型GaN层来消散二维电子气的技术。
给出了以下示例：具有p型GaN层的GaN基HEMT，其中p型GaN层与栅极电极连接；以及另一种具有p型GaN层的GaN基HEMT，具有其中绝缘膜位于p型GaN层与栅极电极之间的MIS（金属绝缘体半导体）结构。
然而，难以在其中p型GaN层与栅极电极连接的GaN基HEMT中获得高阈值电压。而且，难以在具有MIS结构的GaN基HEMT中适当地实现常关操作。
[专利文件1]日本特开专利公开第2008-277598号
[专利文件2]日本特开专利公开第2011-29506号
[专利文件3]日本特开专利公开第2008-103617号
发明内容
本发明的目的是提供一种能够实现具有高阈值电压的常关操作的化合物半导体器件及其制造方法。
根据实施例的一个方案，一种化合物半导体器件包括：电子渡越层（electron transit layer）；电子供应层，形成在电子渡越层的上方；二维电子气抑制层，形成在电子供应层的上方；绝缘膜，形成在二维电子气抑制层和电子渡越层的上方；以及栅极电极，形成在绝缘膜的上方。栅极电极与二维电子气抑制层电连接。
根据实施例的另一个方案，一种化合物半导体器件的制造方法包括：在电子渡越层的上方形成电子供应层；在电子供应层的上方形成二维电子气抑制层；在二维电子气抑制层和电子渡越层的上方形成绝缘膜；以及在绝缘膜的上方形成栅极电极。栅极电极与二维电子气抑制层电连接。
附图说明
图1为示出根据第一实施例的化合物半导体器件的结构的剖视图；
图2A为示出根据第一参考示例的GaN基HEMT的结构的视图；
图2B为示出第一参考示例的特性的视图；
图3为示出第一实施例的特性的视图；
图4为示出关断期间的能量状态的能带图；
图5A为示出根据第二参考示例的GaN基HEMT的结构的视图；
图5B为示出第二参考示例的特性的视图；
图6为示出导通期间的能量状态的能带图；
图7为示出第一实施例中的电子移动的视图；
图8A至图8M为按顺序示出根据第一实施例的化合物半导体器件的制造方法的剖视图；
图9为示出根据第二实施例的化合物半导体器件的结构的剖视图；
图10为示出第二实施例的特性的视图；
图11为示出根据第三参考示例的GaN基HEMT的结构的视图；
图12A为示出第三参考示例的特性之一的视图；
图12B为示出第三参考示例的另一个特性的视图；
图13为示出根据第三实施例的化合物半导体器件的结构的剖视图；
图14A至图14O为按顺序示出根据第三实施例的化合物半导体器件的制造方法的剖视图；
图15为示出根据第四实施例的化合物半导体器件的结构的剖视图；
图16为示出根据第五实施例的分立封装的图；
图17为示出根据第六实施例的功率因数校正（PFC）电路的布线图；
图18为示出根据第七实施例的电源装置的布线图；以及
图19为示出根据第八实施例的高频放大器的布线图。
具体实施方式
参照附图，下面将具体描述实施例。
（第一实施例）
首先，将描述第一实施例。图1为示出根据第一实施例的化合物半导体器件的结构的剖视图。
在根据第一实施例的化合物半导体器件（GaN基HEMT）中，如图1所示，缓冲层102、电子渡越层103（沟道层）以及电子供应层104形成在衬底101的上方。电子供应层104的材料的带隙宽于电子渡越层103的材料的带隙。限定元件区的元件隔离区106形成在缓冲层102、电子渡越层103以及电子供应层104中。二维电子气抑制层105在元件区中形成在电子供应层104的上方。覆盖二维电子气抑制层105的保护膜107形成在电子供应层104和元件隔离区106的上方。经由其暴露二维电子气抑制层105的一部分的开口107a形成在保护膜107中。栅极电极108g形成在保护膜107的上方。栅极电极108g经由开口107a与二维电子气抑制层105电连接。覆盖栅极电极108g的保护膜109形成在保护膜107的上方。开口110s和开口110d形成在保护膜109和保护膜107中，使得栅极电极108g在平面图中（in planarview）位于开口110s和开口110d之间。源极电极112s和漏极电极112d分别形成在开口110s和开口110d中。导电膜111a形成在开口110s的内表面和源极电极112s之间，另一个导电膜111a形成在开口110d的内表面和漏极电极112d之间。覆盖源极电极112s和漏极电极112d的保护膜114形成在保护膜109的上方。
这里，将进一步描述关于栅极电极108g的形成等的细节。在本实施例中，形成栅极电极108g，以覆盖位于源极电极112s与漏极电极112d之间的整个二维电子气抑制层105。即，在源极电极和漏极电极之间，栅极电极108的端部108e重叠(overlap)二维电子气抑制层105的端部105e，或者位于端部105e的外侧。而且，栅极电极108g在接触表面119处与二维电子气抑制层105接触，并且栅极电极108g包括位于接触表面119的漏极电极112d侧的保护膜107上方的至少一部分（MIS形成部118）。
在第一实施例中，由于电子供应层104的带隙宽于电子渡越层103的带隙，因而形成量子阱，并且电子堆积在该量子阱中。结果是，二维电子气（2DEG115）发生在电子渡越层103的与电子供应层104的界面附近。然而，因为二维电子气抑制层105的效应，而使2DEG115在二维电子气抑制层105的下方无效（negated）。这样，可以实现常关操作。
进一步，由于栅极电极108g在本实施例中包括MIS形成部118，因而可以获得高阈值电压。这里，将参照第一参考示例描述该效应。图2A为示出第一参考示例的GaN基HEMT的视图，图2B为示出第一参考示例的栅极电压（Vg）与漏极电流（Id）之间的关系的图形。第一参考示例是由发明人制作出的。Al分数（Al fraction）为20%且厚度为20nm的AlGaN层用作电子供应层104，掺杂有4×1019cm-3的Mg且厚度为大约80nm的p型GaN层用作二维电子气抑制层105。当在1V的漏极电压测量Vg-Id特性时，获得图2B所示的结果。换句话说，如果漏极电流（Id）为1×10-6A的栅极电压（Vg）被限定为阈值电压，则第一参考示例的阈值电压为+0.5V。驱动电流为2.7×10-2A。
图3为示出第一实施例的栅极电压（Vg）与漏极电流（Id）之间的关系的图形。当在1V的漏极电压测量GaN基HEMT的Vg-Id特性时，获得图3所示的结果，其紧随第一实施例由发明人制作出。类似于第一参考示例，对于GaN基HEMT来说，Al分数为20%且厚度为20nm的AlGaN层用作电子供应层104，掺杂有4×1019cm-3的Mg且厚度为大约80nm的p型GaN层用作二维电子气抑制层105。如果漏极电流（Id）为1×10-6A的栅极电压（Vg）被限定为阈值电压，则第一实施例的阈值电压为+1.5V。换句话说，可获得比第一参考示例高很多的阈值电压。
从图4（其有关包括MIS形成部118的截面图（cross section））所示的关断状态的深度方向能带图可明显看出能够获得如此高阈值电压的效应。即，MIS形成部118（栅极电极108g）离二维电子气抑制层105越近，保护膜107的能带越高。这样，保护膜107（绝缘膜）越厚，能够获得越高的阈值电压。
进一步，接触表面119处在MIS形成部118的源极电极112s侧，可以在本实施例中实现适当的操作。这里，将参照具有MIS结构的第二参考示例描述该效应。图5A为示出根据第二参考示例的GaN基HEMT，图5B为有关包括栅极电极的截面图在导通状态下的深度方向能带图。在第二参考示例中，形成绝缘膜182，以覆盖二维电子气抑制层105，并且栅极电极181形成在绝缘膜182的上方，如图5A所示。在第二参考示例中，即使正电压被施加到栅极电极181，也可在绝缘膜182与二维电子气抑制层105之间的界面附近截留（trap）电子183。这样，电场不延伸到电子供应层104与电子渡越层103之间的界面附近，因此2DEG不发生。结果是，对第二参考示例而言难以适当操作。
图6为有关包括MIS部118的截面图在导通状态下的第一实施例的深度方向能带图。与第二参考示例相反，如图6所示，在导通状态没有在绝缘膜182与二维电子气抑制层105之间的界面附近截留电子183，因此，在第一实施例中，2DEG发生在电子供应层104与电子渡越层103之间的界面附近。即，获得足够的2DEG。如图7所示，这是因为栅极电极108g在源极电极112s侧与二维电子气抑制层105接触，并且电子183经由接触表面119流入栅极电极108而没有被截留。
当在1V的漏极电压测量GaN基HEMT的Vg-Id特性时，获得表1列出的结果，其紧随第二参考示例制作出。对于GaN基HEMT来说，Al分数为14%且厚度为18nm的AlGaN层用作电子供应层104，掺杂有4×1019cm-3的Mg且厚度为大约80nm的p型GaN层用作二维电子气抑制层105。仅流动有和泄漏电流一样多的弱的漏极电流（Id），并且GaN基HEMT没有导通。在表1中也列出了第一实施例和第一参考示例的结果。
[表1]
接下来，将描述根据第一实施例的化合物半导体器件的制造方法。图8A至图8M为按顺序示出根据第一实施例的化合物半导体器件的制造方法的剖视图。
首先，如图8A所示，缓冲层102形成在衬底101（例如，Si衬底）的上方。厚度为大致100nm至2μm的AlN层例如形成为缓冲层102。一叠交替且重复叠置的AlN层和GaN层可以形成为缓冲层102，Al分数随离衬底101的距离增大而降低且值x在与衬底101的界面处为1的AlxGa(1-x）N（0<x≦1）层可以形成为缓冲层102。之后，电子渡越层（沟道层）103形成在缓冲层102的上方。厚度大致为1μm至3μm的GaN层例如形成为电子渡越层103。之后，电子供应层104形成在电子渡越层103的上方。厚度为大致5nm至40nm的AlGaN层例如形成为电子供应层104。由于电子供应层104的AlGaN的带隙宽于电子渡越层103的GaN的带隙，因而形成量子阱，并且电子堆积在该量子阱中。结果是，二维电子气（2DEG）发生在电子渡越层103的与电子供应层104的界面附近。然后，降低2DEG的二维电子气抑制层105形成在电子供应层104的上方。结果是，发生在电子渡越层103的与电子供应层104的界面附近的2DEG消失。厚度为大致10nm至300nm的p型GaN层例如形成为二维电子气抑制层105。
之后，如图8B所示，抗蚀剂图案151形成在二维电子气抑制层105的上方，以便覆盖将要形成栅极的区域且暴露剩余区域。使用抗蚀剂图案151作为蚀刻掩模，通过干蚀刻来蚀刻二维电子气抑制层105。结果是，在去除了二维电子气抑制层105的区域中，2DEG再次发生在电子渡越层103的与电子供应层104的界面附近。含氯气体或含氟化硫气体例如用作干蚀刻的刻蚀气体。
之后，如图8C所示，去除抗蚀剂图案151。然后，抗蚀剂图案152形成在电子供应层104的上方，以便暴露将要形成元件隔离区的区域且覆盖剩余区域。使用抗蚀剂图案152作为掩模进行离子注入，以便破坏至少电子供应层104和电子渡越层103的晶体，并形成限定元件区的元件隔离区106。这里，例如，注入Ar离子或B基离子。
之后，如图8D所示，去除抗蚀剂图案152。之后，保护膜107形成在整个表面的上方。厚度为大致20nm至500nm的氮化硅膜通过等离子体化学气相沉积（CVD）例如形成为保护膜107。氧化硅膜或叠置的氮化硅膜和氧化硅膜可以形成为保护膜107。保护膜107可以通过热CVD或原子层沉积（ALD）形成。
然后，如图8E所示，抗蚀剂图案153形成在保护膜107的上方，以便暴露将要形成栅极电极的区域且覆盖剩余区域。使用抗蚀剂图案153作为掩模，利用包含氢氟酸的化学品进行湿蚀刻。结果是，开口107a形成在保护膜107中将要形成栅极电极的区域中。
之后，如图8F所示，去除抗蚀剂图案153。然后，将成为栅极电极的导电膜108形成在整个表面的上方。厚度为大致10nm至500nm的高功函数膜通过物理气相沉积（PVD）例如形成为导电膜108。由功函数为4.5eV或更高的材料（例如，Au、Ni、Co、TiN（富含氮的）、TaN（富含氮的）、TaC（富含碳的）、Pt、W、Ru、Ni3Si、Pd）构成的膜用作高功函数膜。
然后，如图8G所示，图案化导电膜108以便形成栅极电极108g。至于图案化导电膜108，抗蚀剂图案形成在导电膜108的上方以便覆盖将要形成栅极电极108g的区域并暴露剩余区域，使用抗蚀剂图案作为掩模进行干蚀刻，以及去除抗蚀剂图案。
之后，如图8H所示，覆盖栅极电极108g的保护膜109形成在保护膜107的上方。厚度为大致100nm至1500nm的氧化硅膜例如形成为保护膜109。优选的是，使保护膜109的表面平坦。如果通过旋涂法施加保护膜109的材料，然后通过固化进行凝固，则可以例如形成平坦的保护膜109。可以对具有凹凸表面的保护膜进行化学机械抛光（CMP）以形成平坦的保护膜109。而且，这些方法可以彼此结合。
之后，如图8I所示，在保护膜109和保护膜107中，开口110s形成在将要形成源极电极的区域中，开口110d形成在将要形成漏极电极的区域中。至于形成开口110s和开口110d，抗蚀剂图案形成在保护膜109的上方，以便暴露将要形成开口110s和开口110d的区域并覆盖剩余区域，使用抗蚀剂图案作为掩模进行干蚀刻，以及去除抗蚀剂图案。例如利用平行的扁平型（parallel flat type）蚀刻装置在包含CF4、SF6、CHF3或氟的环境中进行干蚀刻，衬底温度为25℃至200℃，压力为10mT至2Torr，以及RF功率为10W至400W。
然后，如图8J所示，将要成为源极电极和漏极电极的导电膜111和导电膜112形成在整个表面的上方。低功函数膜（例如，Ta膜）通过PVD例如形成为导电膜111。由功函数低于4.5eV的材料（例如，Al、Ti、TiN（富含金属的）、Ta、TaN（富含金属的）、Zr、TaC（富含金属的）、NiSi2、Ag）构成的膜用作低功函数膜。低功函数膜用于导电膜111，以降低源极电极和漏极电极与位于它们下方的半导体之间的势垒，因此降低接触电阻。主要材料为Al（Al膜本身）且厚度为大致20nm至500nm的膜通过PVD例如形成为导电膜112。
之后，如图8K所示，图案化导电膜112和导电膜111以形成源极电极112s和漏极电极112d。至于图案化导电膜112和导电膜111，抗蚀剂图案形成在导电膜112的上方，以覆盖将要形成源极电极112s和漏极电极112d的区域并暴露剩余区域，使用抗蚀剂图案作为掩模进行干蚀刻，以及去除抗蚀剂图案。此时，可以通过过蚀刻来蚀刻保护膜109的上部。
之后，如图8L所示，进行退火处理，从而将导电膜111改变成具有较低的接触电阻的导电膜111a。例如，此退火处理的环境是惰性气体、氮气、氧气、氨气以及氢气中的一种或多种的环境，时间等于或小于180秒，以及温度为550℃至650℃。通过退火处理，导电膜111和导电膜112中的Al彼此起反应，生成少量的Al尖峰（Al spikes）至半导体部分（电子供应层104）。结果是，减小接触电阻。在这种情况下，Al的低功函数也有助于降低电阻。
然后，如图8M所示，保护膜113形成在整个表面的上方。厚度为大致100nm至1500nm的氧化硅膜例如形成为保护膜113。优选的是，使保护膜113的表面平坦。如果通过旋涂法施加保护膜113的材料，然后通过固化进行凝固，则可以形成例如平坦的保护膜113。可以对具有凹凸表面的保护膜进行化学机械抛光（CMP）以形成平坦的保护膜113。而且，这些方法可以彼此结合。
之后，暴露栅极电极108g的开口形成在保护膜113和保护膜109中，以及暴露源极电极112s的开口和暴露漏极电极112d的开口形成在保护膜113中。用于栅极的布线、用于源极的布线以及用于漏极的布线分别形成在这些开口中。这些开口例如可以使用抗蚀剂图案作为掩模通过蚀刻形成。这些布线例如可以通过形成金属膜、图案化金属膜等形成。
应当注意的是，当允许2DEG再次发生时，二维电子气抑制层105可以仅仅变薄，而不用在平面图中除了将要形成栅极的区域外的剩余区域中被去除。这种情况下，二维电子气抑制层105的厚度在变薄之后优选为10nm或更小。原因是充分发生了2DEG。
（第二实施例）
接下来，将描述第二实施例。图9为示出根据第二实施例的化合物半导体器件的结构的剖视图。
在根据第二实施例的化合物半导体器件（GaN基HEMT）中，如图9所示，场板（field plate）121在平面图中形成在栅极电极108g与漏极电极112d之间的区域中的保护膜107的上方。场板121与源极电极112s电连接。即，场板121设置有与源极电极112s相同的电位。其它结构类似于第一实施例。
在第二实施例中，可以通过从场板121分布的电场缓解栅极电极108g与漏极电极112d之间的电场集中（concentration）。
（第三实施例）
接下来，将描述第三实施例。在第三实施例中，可以进一步缓解电场集中。
这里，将在关于第三实施例的详细描述之前描述第二实施例的特性。当测量Vg-Id特性与GaN基HEMT的漏极电压的相关性时，获得图10所示的结果，其紧随第二实施例由发明人制作出。位于场板121下方的保护膜107的厚度为300nm。如图10所示，如果漏极电流（Id）为1×10-6A的栅极电压（Vg）被限定为阈值电压，则当漏极电压为3V或10V时，阈值电压为大约+1.3V。然而，当漏极电压为300V时，阈值电压为大约+0.3V。这样，如果漏极电压高于10V，则可能不能充分缓解电场集中。在第三实施例中，即使漏极电压较高，也可以充分缓解电场集中。
进一步，参照第三参考示例，将描述GaN基HEMT的特性。图11为示出根据第三参考示例的GaN基HEMT的视图。在由发明人制作出的第三参考示例中，Al分数为15%、20%或22%且厚度为20nm的AlGaN层用作电子供应层104。而且，如图11所示，未设置二维电子气抑制层105，并且栅极电极191经由绝缘膜192形成在保护膜107中的开口107a中。
当关于Al分数的每一个测量动态导通电阻与静态导通电阻之间的比（“动态导通电阻”/“静态导通电阻”）与GaN基HEMT的关断状态漏极电压（Vg_off）的相关性时，获得图12A所示的结果。从图12A所示的结果可以清晰地看出，当漏极电压为200V或更高时，动态导通电阻高于静态导通电阻。此外，还可以清晰地看出，动态导通电阻与静态导通电阻之间的比极其取决于Al分数。一般认为，当漏极电压高达200V时，Al分数优选为15%或更高，以及更加优选为20%或更高。而且，Al分数优选小于40%，以降低缺陷并增加结晶度。进一步，从图12A所示的结果可以理解，如果Al分数被设定得较低以增加第一参考示例（图2）的阈值电压，则动态导通电阻极大地增大得大于静态导通电阻。如果AlGaN层的厚度被设定较薄以增大阈值电压，则也会出现这种趋势。
此外，当关于Al分数的每一个测量成为栅极绝缘膜的绝缘膜192（特定电容率：大约7至9）的厚度与夹断电压（Vp）之间的关系时，获得图12B所示的结果。第三参考示例的夹断电压等同于利用场板的功能缓解电场的电压。因此，从图12B所示的结果，可清晰地看出，在第二实施例中，当保护膜107的厚度为300nm且电子供应层104（AlGaN层）的Al分数为20%时，达到大约47V的漏极电压可以保持以被施加到沟道而不被缓解。还可清晰地看出，位于场板121下方的保护膜107越薄，施加到沟道的电压越低。然而，如果整个保护膜107为大致40nm，则MIS形成部118与二维电子气抑制层105之间的厚度可能不充足。因此，优选的是，保护膜107的厚度在场板121下方的区域比在MIS形成部118与二维电子气抑制层105之间的区域薄。
进一步，从图12B所示的结果，可以认为，如果位于场板121下方的保护膜107的厚度为大致40nm，则当Al分数为20%时，施加到沟道的电压为大约10V。优选考虑缓解电场集中，但是由于漏极电压被施加到位于场板121下方的保护膜107，因而可能降低击穿电压。可以通过在电子供应层104的表面形成凹陷来抑制击穿电压的降低。形成凹陷导致该处电子供应层104的厚度降低，因此位于凹陷下方的2DEG降低。结果是，即使保护膜107的厚度在场板121的下方未变薄至大约40nm（例如，即使厚度被设定成大约100nm），也可以抑制夹断电压。
因此，基于上述观念，在第三实施例中，相比于第二实施例减小了场板121与电子供应层104之间的距离，并且凹陷形成在电子供应层104处。图13为示出根据第三实施例的化合物半导体器件的剖视图。
在根据第三实施例的化合物半导体器件（GaN基HEMT）中，如图13所示，凹陷131形成在场板121下方的电子供应层104的表面处，以及开口107b（第二开口）形成在保护膜107中，使得凹陷131经由开口107b暴露。薄于保护膜107的绝缘膜132（第二绝缘膜）形成在保护膜107的上方。绝缘膜132覆盖开口107b的侧表面以及凹陷131的内表面。场板121形成以便进入开口107b和凹陷131中。开口133代替开口107a形成在保护膜107和绝缘膜132中，栅极电极108g形成在绝缘膜132的上方以便经由开口133与二维电子气抑制层105接触。源极电极112s和场板121经由布线134彼此电连接。其它结构类似于第二实施例。
在第三实施例中，保护膜107和绝缘膜132的总厚度可以足够确保在栅极电极108g附近获得充足的击穿电压，并且场板121可以充分作用以缓解电场集中。这是因为场板121与电子供应层104之间的距离沿厚度方向短于MIS形成部118与二维电子气抑制层105之间的距离。此外，由于凹陷131，可以获得更高的击穿电压。
接下来，将描述根据第三实施例的化合物半导体器件的制造方法。图14A至图14O为按顺序示出根据第三实施例的化合物半导体器件的制造方法的剖视图。
首先，如图14A所示，类似于第一实施例，进行蚀刻二维电子气抑制层105以及去除抗蚀剂图案151的处理。然后，抗蚀剂图案161形成在电子供应层104的上方，以便暴露将要形成凹陷的区域并覆盖剩余区域。使用抗蚀剂图案161作为掩模蚀刻电子供应层104以便形成凹陷131。在该蚀刻中，例如利用平行的扁平型蚀刻装置在氯气环境中进行干蚀刻，其中衬底温度为25℃至150℃，压力为10mT至2Torr，以及RF功率为50W至400W。可选地，可以利用电子回旋共振（ECR）蚀刻装置或感应耦合等离子体（ICP）蚀刻装置在氯气环境中进行干蚀刻，其中衬底温度为25℃至150℃，压力为1mT至50mTorr，以及偏置功率为5W至80W。
之后，如图14B所示，去除抗蚀剂图案161。之后，类似于第一实施例，抗蚀剂图案152形成在电子供应层104的上方，使用抗蚀剂图案152作为掩模进行离子注入以便形成限定元件区的元件隔离区106。这里，例如，注入Ar离子或B基离子。
然后，如图14C所示，类似于第一实施例，形成保护膜107。
之后，如图14D所示，抗蚀剂图案162形成在保护膜107的上方，以便暴露保护膜107的将要形成场板的区域并覆盖剩余区域。使用抗蚀剂图案162作为掩模，利用包含氢氟酸的化学品进行湿蚀刻。结果是，开口107b形成在保护膜107中的将要形成场板的区域中。
之后，如图14E所示，绝缘膜132形成在整个表面的上方。厚度为大致10nm至200nm的氮化硅膜、氧化硅膜、氧化铝膜、氮化铝膜、氧化铪膜、铪铝酸盐膜、氧化锆膜、硅酸铪膜、氮化铪硅酸盐膜或氧化镓膜例如可以形成为绝缘膜132。可选地，叠置的两种或多种所述膜可以形成为绝缘膜132。优选的是，在形成绝缘膜132之后，在500℃至800℃的温度下进行沉积后退火（PDA）。通过退火，可以去除包含于绝缘膜132中的C和H。
然后，如图14F所示，抗蚀剂图案153形成在绝缘膜132的上方，以便暴露绝缘膜132和保护膜107的将要形成栅极电极的区域并覆盖剩余区域。使用抗蚀剂图案153作为掩模，利用包含氢氟酸的化学品进行湿蚀刻。结果是，开口133形成在绝缘膜132和保护膜107中将要形成栅极电极的区域中。
之后，如图14G所示，去除抗蚀剂图案153。之后，类似于第一实施例，将要成为栅极电极的导电膜108形成在整个表面的上方。
之后，如图14H所示，图案化导电膜108以便形成栅极电极108g和场板121。至于图案化导电膜108，抗蚀剂图案形成在导电膜108的上方以便覆盖将要形成栅极电极108g和场板121的区域并暴露剩余区域，使用抗蚀剂图案作为掩模进行干蚀刻，以及去除抗蚀剂图案。
然后，如图14I所示，类似于第一实施例，形成保护膜109。
之后，在保护膜109、绝缘膜132以及保护膜107中，开口110s形成在将要形成源极电极的区域中，开口110d形成在将要形成漏极电极的区域中。至于形成开口110s和开口110d，抗蚀剂图案形成在保护膜109的上方，以便暴露将要形成开口110s和开口110d的区域并覆盖剩余区域，使用抗蚀剂图案作为掩模进行干蚀刻，以及去除抗蚀剂图案。
之后，如图14K所示，类似于第一实施例，形成导电膜111和导电膜112。然后，如图14L所示，类似于第一实施例，图案化导电膜112和导电膜111以便形成源极电极112s和漏极电极112d。之后，如图14M所示，类似于第一实施例，进行退火处理，从而将导电膜111改变成具有较低的接触电阻的导电膜111a。之后，如图14N所示，形成保护膜113。
然后，如图14O所示，暴露栅极电极112s的开口形成在保护膜113中，暴露场板121的开口形成在保护膜113和保护膜109中。形成经由这些开口将源极电极112s和场板121彼此电连接的布线134。优选的是，当形成暴露源极电极112s的开口和暴露场板121的开口时，还形成暴露栅极电极108g的开口和暴露漏极电极112d的开口，并且当形成布线134时，还形成用于栅极的布线和用于漏极的布线。这些开口例如可以使用抗蚀剂图案作为掩模通过蚀刻形成。这些布线例如可以通过形成金属膜、图案化金属膜等形成。
（第四实施例）
接下来，将描述第四实施例。图15为示出根据第四实施例的化合物半导体器件的结构的剖视图。
在根据第四实施例的化合物半导体器件（GaN基HEMT）中，如图15所示，凹陷131未形成在电子供应层104处，并且电子供应层104的表面在场板121的下方是平坦的。其它结构类似于第三实施例。
同样在第四实施例中，电场集中可以缓解得大于第二实施例。
值得注意的是，MIS形成部以及包括接触表面119的栅极电极108g的另一部分可以物理分离，如果相同的电位被施加到这些部分（例如，如果这些部分电连接）的话。
而且，氮化物半导体层（例如，HEMT的电子渡越层和电子供应层）的材料不限于GaN基半导体，例如，可以使用AlN基半导体。此外，例如，InAlN层可以用作电子渡越层，AlN层可以用作电子供应层。
（第五实施例）
第五实施例涉及包括GaN基HEMT的化合物半导体器件的分立封装。图16为示出根据第五实施例的分立封装的图。
在第五实施例中，如图16所示，根据第一实施例至第四实施例的任何一个的化合物半导体器件的HEMT芯片210的背面使用管芯固着剂（dieattaching agent）234（例如，焊料）被固定在岛（land）（芯片焊盘）233上。导线235d（例如，Al导线）的一端接合至漏极焊盘226d（漏极电极112d连接至该漏极焊盘226d），导线235d的另一端接合至与岛233整体形成的漏极引线232d。导线235s（例如，Al导线）的一端接合至源极焊盘226s（源极电极112s连接至该源极焊盘226s），导线235s的另一端接合至与岛233分离的源极引线232s。导线235g（例如，Al导线）的一端接合至栅极焊盘226g（栅极电极108g连接至该栅极焊盘226g），导线235g的另一端接合至与岛233分离的栅极引线232g。岛233、HEMT芯片210等以模塑树脂231封装，以便向外突出栅极引线232g的一部分、漏极引线232d的一部分以及源极引线232s的一部分。
例如，分立封装可以通过下文步骤来制造。首先，HEMT芯片210使用管芯固着剂234（例如，焊料）接合至引线框的岛233。接下来，利用导线235g、235d以及235s，分别通过导线接合，栅极焊盘226g连接至引线框的栅极引线232g，漏极焊盘226d连接至引线框的漏极引线232d，以及源极焊盘226s连接至引线框的源极引线232s。然后，利用模塑树脂231通过转移模塑工艺进行模塑。然后切除引线框。
（第六实施例）
接下来，将描述第六实施例。第六实施例涉及配备包括GaN基HEMT的化合物半导体器件的PFC（功率因数校正）电路。图17为示出根据第六实施例的PFC电路的布线图。
PFC电路250包括开关元件（晶体管）251、二极管252、扼流圈253、电容254和255、二极管桥256以及AC电源（AC）257。开关元件251的漏极电极、二极管252的阳极端子以及扼流圈253的一个端子彼此连接。开关元件251的源极电极、电容254的一个端子以及电容255的一个端子彼此连接。电容254的另一个端子以及扼流圈253的另一个端子彼此连接。电容255的另一个端子以及二极管252的阴极端子彼此连接。栅极驱动器连接至开关元件251的栅极电极。AC257经由二极管桥256连接在电容254的两个端子之间。DC电源（DC）连接在电容255的两个端子之间。在本实施例中，根据第一实施例至第四实施例的任何一个的化合物半导体器件用作开关元件251。
在PFC电路250的制造工艺中，例如，开关元件251利用例如焊料连接至二极管252、扼流圈253等。
（第七实施例）
接下来，将描述第七实施例。第七实施例涉及配备包括GaN基HEMT的化合物半导体器件的电源装置。图18为示出根据第七实施例的电源装置的布线图。
该电源装置包括高压一次侧电路261、低压二次侧电路262以及布置在一次侧电路261与二次侧电路262之间的变压器263。
一次侧电路261包括根据第六实施例的PFC电路250和逆变器电路，该逆变器电路例如可以是连接在PFC电路250中的电容255的两个端子之间的全桥式逆变器电路260。全桥式逆变器电路260包括多个（在本实施例中为四个）开关元件264a、264b、264c和264d。
二次侧电路262包括多个（在本实施例中，为三个）开关元件265a、265b以及265c。
在本实施例中，根据第一实施例至第四实施例的任何一个的化合物半导体器件用于PFC电路250的开关元件251、全桥式逆变器电路260的开关元件264a、264b、264c以及264d。PFC电路250和全桥式逆变器电路260为一次侧电路261的组件。另一方面，硅基普通MIS-FET（场效应晶体管）用于二次侧电路262的开关元件265a、265b以及265c。
（第八实施例）
接下来，将描述第八实施例。第八实施例涉及配备包括GaN基HEMT的化合物半导体器件的高频放大器。图19为示出根据第八实施例的高频放大器的布线图。
该高频放大器包括数字预失真电路271、混合器（mixer）272a和272b以及功率放大器273。
数字预失真电路271补偿输入信号中的非线性失真。混合器272a将已补偿了非线性失真的输入信号与交流（AC）信号混合。功率放大器273包括根据第一实施例至第四实施例的任何一个的化合物半导体器件，并放大与交流信号混合的输入信号。在本实施例的所示示例中，输出侧的信号可以在切换时（upon switching）通过混合器272b与交流信号混合，并且可以被发送回数字预失真电路271。
根据上述化合物半导体器件等，由于栅极电极电连接至二维电子气抑制层，因而以高阈值电压实现常关操作。

Claims (22)

1.一种化合物半导体器件，包括：
电子渡越层；
电子供应层，形成在所述电子渡越层的上方；
二维电子气抑制层，形成在所述电子供应层的上方；
绝缘膜，形成在所述二维电子气抑制层和所述电子渡越层的上方；以及
栅极电极，形成在所述绝缘膜的上方，
其中，所述栅极电极与所述二维电子气抑制层电连接。
2.根据权利要求1所述的化合物半导体器件，还包括：源极电极和漏极电极，形成在所述电子供应层的上方，在平面图中所述源极电极和所述漏极电极将所述二维电子气抑制层夹在中间，
其中，所述栅极电极在位于所述绝缘膜上方的一部分的源极电极侧的接触表面处与所述二维电子气抑制层电连接。
3.根据权利要求1或2所述的化合物半导体器件，其中，
所述电子渡越层为GaN层，
所述电子供应层为AlGaN层，以及
所述二维电子气抑制层为p型GaN层。
4.根据权利要求3所述的化合物半导体器件，其中，
所述AlGaN层的厚度为5nm或更大以及40nm或更小，以及
所述AlGaN层的Al分数为15%或更大以及小于40%。
5.根据权利要求2所述的化合物半导体器件，还包括：场板，位于所述栅极电极和所述漏极电极之间，且与所述源极电极电连接。
6.根据权利要求5所述的化合物半导体器件，其中，所述场板与所述电子供应层之间沿厚度方向的距离比位于所述绝缘膜上方的该部分与所述二维电子气抑制层之间沿厚度方向的距离短。
7.根据权利要求5或6所述的化合物半导体器件，其中，凹陷形成在所述场板下方的所述电子供应层的表面处。
8.根据权利要求2所述的化合物半导体器件，其中，所述栅极电极覆盖所述源极电极与所述漏极电极之间的整个所述二维电子气抑制层。
9.根据权利要求1或2所述的化合物半导体器件，其中，所述绝缘膜的厚度为20nm或更大以及500nm或更小。
10.一种电源装置，包括：
化合物半导体器件，其包括：
电子渡越层；
电子供应层，形成在所述电子渡越层的上方；
二维电子气抑制层，形成在所述电子供应层的上方；
绝缘膜，形成在所述二维电子气抑制层和所述电子渡越层的上方；以及
栅极电极，形成在所述绝缘膜的上方，
其中，所述栅极电极与所述二维电子气抑制层电连接。
11.一种放大器，包括：
化合物半导体器件，其包括：
电子渡越层；
电子供应层，形成在所述电子渡越层的上方；
二维电子气抑制层，形成在所述电子供应层的上方；
绝缘膜，形成在所述二维电子气抑制层和所述电子渡越层的上方；以及
栅极电极，形成在所述绝缘膜的上方，
其中，所述栅极电极与所述二维电子气抑制层电连接。
12.一种化合物半导体器件的制造方法，包括：
在电子渡越层的上方形成电子供应层；
在所述电子供应层的上方形成二维电子气抑制层；
在所述二维电子气抑制层和所述电子渡越层的上方形成绝缘膜；以及
在所述绝缘膜的上方形成栅极电极，
其中，所述栅极电极与所述二维电子气抑制层电连接。
13.根据权利要求12所述的化合物半导体器件的制造方法，还包括：在所述电子供应层的上方形成源极电极和漏极电极，在平面图中所述源极电极和所述漏极电极将所述二维电子气抑制层夹在中间，
其中，所述栅极电极在所述栅极电极的一部分的源极电极侧与所述二维电子气抑制层电连接，所述部分位于所述绝缘膜的上方。
14.根据权利要求13所述的化合物半导体器件的制造方法，其中，所述形成栅极电极包括：
在所述绝缘膜中形成开口，经由该开口暴露所述二维电子气抑制层的一部分；
形成经由所述开口与所述二维电子气抑制层接触的导电膜；以及
图案化所述导电膜，使得位于所述绝缘膜上方的所述部分处于所述导电膜与所述二维电子气抑制层接触的表面的所述漏极电极侧。
15.根据权利要求12至14中任何一项所述的化合物半导体器件的制造方法，其中，
所述电子渡越层为GaN层，
所述电子供应层为AlGaN层，以及
所述二维电子气抑制层为p型GaN层。
16.根据权利要求15所述的化合物半导体器件的制造方法，其中，
所述AlGaN层的厚度为5nm或更大以及40nm或更小，以及
所述AlGaN层的Al分数为15%或更大以及小于40%。
17.根据权利要求13或14所述的化合物半导体器件的制造方法，还包括：在平面图中于所述栅极电极和所述漏极电极之间形成场板，所述场板与所述源极电极电连接。
18.根据权利要求17所述的化合物半导体器件的制造方法，其中，所述场板与所述电子供应层之间沿厚度方向的距离比所述部分与所述二维电子气抑制层之间沿厚度方向的距离短。
19.根据权利要求18所述的化合物半导体器件的制造方法，还包括，在所述形成场板之前：
在所述绝缘膜中形成第二开口；以及
在所述第二开口中形成薄于所述绝缘膜的第二绝缘膜，
其中，所述场板形成在所述第二绝缘膜的上方。
20.根据权利要求19所述的化合物半导体器件的制造方法，还包括：在所述形成第二开口和所述形成第二绝缘膜之间，在经由所述第二开口暴露的所述电子供应层的表面处形成凹陷。
21.根据权利要求13或14所述的化合物半导体器件的制造方法，其中，形成所述栅极电极以覆盖所述源极电极与所述漏极电极之间的整个所述二维电子气抑制层。
22.根据权利要求12至14中任何一项所述的化合物半导体器件的制造方法，其中，所述绝缘膜的厚度为20nm或更大以及500nm或更小。
CN2013100319099A 2012-01-27 2013-01-28 化合物半导体器件及其制造方法 Pending CN103227198A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-015704 2012-01-27
JP2012015704A JP2013157407A (ja) 2012-01-27 2012-01-27 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103227198A true CN103227198A (zh) 2013-07-31

Family

ID=48837571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100319099A Pending CN103227198A (zh) 2012-01-27 2013-01-28 化合物半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20130193485A1 (zh)
JP (1) JP2013157407A (zh)
CN (1) CN103227198A (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
CN105977296A (zh) * 2015-03-12 2016-09-28 株式会社东芝 半导体装置
CN106328699A (zh) * 2015-07-03 2017-01-11 台达电子工业股份有限公司 半导体装置
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107768438A (zh) * 2016-08-15 2018-03-06 台达电子工业股份有限公司 半导体装置
CN107810559A (zh) * 2015-06-29 2018-03-16 罗伯特·博世有限公司 具有高的电子可运动性的晶体管
TWI653683B (zh) 2017-10-30 2019-03-11 世界先進積體電路股份有限公司 半導體結構和高電子遷移率電晶體的製造方法
CN109755308A (zh) * 2017-11-08 2019-05-14 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
CN109979999A (zh) * 2017-12-28 2019-07-05 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
CN110190116A (zh) * 2019-04-30 2019-08-30 大连理工大学 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
CN112670339A (zh) * 2019-10-16 2021-04-16 珠海格力电器股份有限公司 一种氮化镓功率器件及其制造方法
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
CN115148793A (zh) * 2021-03-30 2022-10-04 三星电子株式会社 功率半导体器件及制造该功率半导体器件的方法
CN115836394A (zh) * 2020-11-27 2023-03-21 华为技术有限公司 一种半导体器件及其制造方法
TWI897812B (zh) * 2025-02-14 2025-09-11 宏汭精測科技股份有限公司 氮化鎵功率半導體裝置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2015122361A (ja) * 2013-12-20 2015-07-02 株式会社東芝 電界効果トランジスタ
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
KR20160012459A (ko) * 2014-07-24 2016-02-03 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
TWI617027B (zh) * 2015-07-03 2018-03-01 台達電子工業股份有限公司 半導體裝置
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
FR3061355A1 (fr) * 2016-12-22 2018-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor hemt normalement bloque a canal contraint
CN111183523A (zh) * 2018-01-12 2020-05-19 英特尔公司 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
US11370669B2 (en) * 2018-01-14 2022-06-28 Applied Materials, Inc. Amorphous silicon doped yttrium oxide films and methods of formation
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
JP7137947B2 (ja) * 2018-03-22 2022-09-15 ローム株式会社 窒化物半導体装置
JP7368107B2 (ja) * 2019-05-22 2023-10-24 株式会社東芝 半導体装置
JP7348760B2 (ja) * 2019-06-28 2023-09-21 株式会社東芝 半導体装置
KR102767849B1 (ko) * 2019-12-12 2025-02-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2021230283A1 (ja) * 2020-05-13 2021-11-18 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
TW202221799A (zh) * 2020-07-16 2022-06-01 日商賽奧科思股份有限公司 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US12408403B2 (en) 2020-10-27 2025-09-02 Macom Technology Solutions Holdings, Inc. Field effect transistor with stacked unit subcell structure
US11502178B2 (en) * 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US12266721B2 (en) 2020-10-27 2025-04-01 Wolfspeed, Inc. Field effect transistor with multiple stepped field plate
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
CN114520263A (zh) 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
US11646351B2 (en) * 2021-01-12 2023-05-09 Globalfoundries U.S. Inc. Transistor with multi-level self-aligned gate and source/drain terminals and methods
JP7679925B2 (ja) * 2021-03-29 2025-05-20 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
EP4342001A4 (en) * 2021-05-20 2025-04-23 Wolfspeed, Inc. FIELD EFFECT TRANSISTOR WITH FIELD PLATE CONNECTED TO A SOURCE
KR20230000718A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
CN113725297B (zh) * 2021-08-24 2024-10-01 厦门大学 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法
US12148820B2 (en) 2021-12-20 2024-11-19 Nxp B.V. Transistors with source-connected field plates
US12349433B2 (en) * 2021-12-20 2025-07-01 Nxp Usa, Inc. Transistors with self-aligned source-connected field plates
US12342560B2 (en) 2021-12-20 2025-06-24 Nxp Usa, Inc. Transistors with source-connected field plates
JPWO2023157452A1 (zh) * 2022-02-17 2023-08-24
WO2023239666A1 (en) * 2022-06-07 2023-12-14 Wolfspeed, Inc. Field effect transistor with multiple stepped field plate
WO2024127935A1 (ja) * 2022-12-14 2024-06-20 ローム株式会社 半導体装置、半導体モジュール、および半導体装置の製造方法
US20240304702A1 (en) * 2023-03-06 2024-09-12 Wolfspeed, Inc. Field Reducing Structures for Nitrogen-Polar Group III-Nitride Semiconductor Devices
IT202300004551A1 (it) * 2023-03-10 2024-09-10 St Microelectronics Int Nv Dispositivo hemt avente migliorate prestazioni in stato acceso e relativo processo di fabbricazione
IT202300004566A1 (it) * 2023-03-10 2024-09-10 St Microelectronics Int Nv Dispositivo hemt avente resistenza di accensione ridotta e relativo procedimento di fabbricazione
CN119108411A (zh) * 2023-06-08 2024-12-10 联华电子股份有限公司 GaN半导体器件
WO2025251241A1 (zh) * 2024-06-06 2025-12-11 厦门市三安集成电路有限公司 功率半导体器件和功率半导体器件的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20070228422A1 (en) * 2006-03-31 2007-10-04 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
US20100155741A1 (en) * 2008-12-19 2010-06-24 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法
US20110272740A1 (en) * 2009-01-22 2011-11-10 Panasonic Corporation Field effect transistor and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349095A (ja) * 1999-06-04 2000-12-15 Sony Corp 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP2013074128A (ja) * 2011-09-28 2013-04-22 Sharp Corp スイッチング素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20070228422A1 (en) * 2006-03-31 2007-10-04 Sanken Electric Co., Ltd. Monolithic integrated circuit of a field-effect semiconductor device and a diode
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
US20100155741A1 (en) * 2008-12-19 2010-06-24 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法
US20110272740A1 (en) * 2009-01-22 2011-11-10 Panasonic Corporation Field effect transistor and method of manufacturing the same
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
US10229978B2 (en) 2014-06-06 2019-03-12 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
US11296195B2 (en) 2014-06-06 2022-04-05 Delta Electronics, Inc. Semiconductor device manufacturing method
US10854720B2 (en) 2014-06-06 2020-12-01 Delta Electronics, Inc. Semiconductor device manufacturing method
CN105977296A (zh) * 2015-03-12 2016-09-28 株式会社东芝 半导体装置
CN107810559A (zh) * 2015-06-29 2018-03-16 罗伯特·博世有限公司 具有高的电子可运动性的晶体管
CN106328699B (zh) * 2015-07-03 2020-04-14 台达电子工业股份有限公司 半导体装置
CN106328699A (zh) * 2015-07-03 2017-01-11 台达电子工业股份有限公司 半导体装置
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11011380B2 (en) 2015-11-06 2021-05-18 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US10811261B2 (en) 2015-11-06 2020-10-20 Taiwan Semiconductor Manufacturing Company Ltd. Manufacturing method for high-electron-mobility transistor
CN107768438A (zh) * 2016-08-15 2018-03-06 台达电子工业股份有限公司 半导体装置
TWI653683B (zh) 2017-10-30 2019-03-11 世界先進積體電路股份有限公司 半導體結構和高電子遷移率電晶體的製造方法
CN109755308A (zh) * 2017-11-08 2019-05-14 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
CN109755308B (zh) * 2017-11-08 2022-04-29 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
US11682713B2 (en) 2017-12-28 2023-06-20 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures with two-step etching
CN109979999A (zh) * 2017-12-28 2019-07-05 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构
CN110190116A (zh) * 2019-04-30 2019-08-30 大连理工大学 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US12284818B2 (en) 2019-04-30 2025-04-22 Dalian University Of Technology High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
CN112670339A (zh) * 2019-10-16 2021-04-16 珠海格力电器股份有限公司 一种氮化镓功率器件及其制造方法
CN115836394A (zh) * 2020-11-27 2023-03-21 华为技术有限公司 一种半导体器件及其制造方法
CN115148793A (zh) * 2021-03-30 2022-10-04 三星电子株式会社 功率半导体器件及制造该功率半导体器件的方法
TWI897812B (zh) * 2025-02-14 2025-09-11 宏汭精測科技股份有限公司 氮化鎵功率半導體裝置

Also Published As

Publication number Publication date
US20130193485A1 (en) 2013-08-01
JP2013157407A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
CN103227198A (zh) 化合物半导体器件及其制造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
TWI452696B (zh) 化合物半導體裝置及其製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
TWI594431B (zh) 化合物半導體裝置及其製造方法
CN102651386B (zh) 化合物半导体器件
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
CN103035701B (zh) 半导体器件及其制造方法
US9349828B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
TWI466291B (zh) 半導體裝置及用於製造半導體裝置的方法
JP2012174714A (ja) 半導体装置及びその製造方法、電源装置
CN107658334A (zh) 半导体器件和制造半导体器件的方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103367425A (zh) 化合物半导体器件及其制造方法
CN103943675A (zh) 半导体装置及其制造方法、电源装置和高频放大器
US10243049B2 (en) Nitride semiconductor device
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
JP6859646B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP5932368B2 (ja) 化合物半導体装置及びその製造方法
TWI820820B (zh) 半導體裝置
JP2017162917A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: Fujitsu Semiconductor Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130731