[go: up one dir, main page]

CN103077895A - Ldmos晶体管及其形成方法 - Google Patents

Ldmos晶体管及其形成方法 Download PDF

Info

Publication number
CN103077895A
CN103077895A CN2012105573087A CN201210557308A CN103077895A CN 103077895 A CN103077895 A CN 103077895A CN 2012105573087 A CN2012105573087 A CN 2012105573087A CN 201210557308 A CN201210557308 A CN 201210557308A CN 103077895 A CN103077895 A CN 103077895A
Authority
CN
China
Prior art keywords
region
forming
semiconductor substrate
conductivity type
ldmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105573087A
Other languages
English (en)
Inventor
刘正超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012105573087A priority Critical patent/CN103077895A/zh
Publication of CN103077895A publication Critical patent/CN103077895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种LDMOS晶体管及其形成方法，所述LDMOS晶体管的形成方法包括：提供半导体衬底，并在所述半导体衬底内形成第一导电类型的阱区；在所述阱区内形成第一导电类型的重掺杂区，并在所述重掺杂区两侧的阱区内形成第二导电类型的漂移区；在所述漂移区内形成第二导电类型的漏极区域；在所述重掺杂区内形成第一导电类型的隔离件，并在所述隔离件两侧的重掺杂区内形成第二导电类型的源极区域；在半导体衬底上形成与源极区域连接的金属插塞。本发明所形成的LDMOS晶体管安全工作范围较大，相同面积下导通电阻小、内耗小。

Description

LDMOS晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及LDMOS晶体管及其形成方法。
背景技术
横向双扩散金属氧化物半导体（lateral double diffusion MOS,LDMOS）晶体管，由于具备高击穿电压，与互补金属氧化物半导体（CMOS）工艺兼容的特性，被广泛应用于功率器件中。
传统MOS晶体管的源极区域和漏极区域相对于栅极对称；而LDMOS晶体管中的漏极区域比源极更远离栅极，在漏极区域与栅极之间有一个较长的轻掺杂区域，被称为漂移区。LDMOS晶体管在源漏接高压时，通过漂移区来承受较高的电压降，获得高击穿电压的目的。
参考图1，为现有工艺中N型LDMOS晶体管的示意图，包括：
半导体衬底101；
位于半导体衬底101内的P型阱区103；
位于P型阱区103内的P型重掺杂区105；
位于P型阱区103内的N型漂移区107，所述N型漂移区107与所述P型重掺杂区105相邻；
位于P型重掺杂区105内的N型源极区域111；位于N型漂移区107内的N型漏极区域113；
位于N型漂移区107内的浅沟槽隔离结构115，所述浅沟槽隔离结构115位于N型源极区域111和N型漏极区域113之间且与所述N型漏极区域113相邻；
位于半导体衬底101上表面的栅极结构117，所述栅极结构117覆盖部分P型重掺杂区105和部分浅沟槽隔离结构115；
其中，所述栅极结构117包括位于半导体衬底101上表面的栅介质层117a、位于所述栅介质层117a上的栅极117b以及位于栅介质层117a和栅极117b两侧半导体衬底101上表面的侧墙117c。
当N型LDMOS晶体管开启时，向N型源极区域111和N型漏极区域113施加电压，电流可由N型源极区域111经过P型重掺杂区105、N型漂移区107，并聚集于N型漏极区域113。由于浅沟槽隔离结构115的存在，N型漂移区107中的电场分布改变，浅沟槽隔离结构115承受了较大的电场，进而可以获得较高的LDMOS击穿电压。
然而，上述结构的LDMOS晶体管所占的面积大、工艺复杂。
在公开号为CN101266930A的中国专利申请中还可以发现更多与LDMOS晶体管相关的信息。
发明内容
本发明解决的问题是提供一种LDMOS晶体管及其形成方法，减小所形成LDMOS晶体管的导通电阻，降低LDMOS晶体管的内耗。
为解决上述问题，本发明提供了一种LDMOS晶体管的形成方法，包括：提供半导体衬底，并在所述半导体衬底内形成第一导电类型的阱区；在所述阱区内形成第一导电类型的重掺杂区，并在所述重掺杂区两侧的阱区内形成第二导电类型的漂移区；在所述漂移区内形成第二导电类型的漏极区域；在所述重掺杂区内形成第一导电类型的隔离件，并在所述隔离件两侧的重掺杂区内形成第二导电类型的源极区域；在半导体衬底上形成与源极区域连接的金属插塞。
可选的，在半导体衬底上形成与源极区域连接的金属插塞包括：在半导体衬底上形成连接隔离件两侧源极区域的金属插塞。
可选的，在所述漂移区内形成第二导电类型的漏极区域之前，还包括：在所述漂移区内形成浅沟槽隔离结构，所述浅沟槽隔离结构位于所述漏极区域靠近重掺杂区一侧的漂移区内。
可选的，在形成浅沟槽隔离结构之后，还包括：在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分重掺杂区和部分浅沟槽隔离结构。
可选的，所述栅极结构包括：位于半导体衬底上的栅介质层、位于所述栅介质层上栅极以及位于栅介质层和栅极两侧半导体衬底上表面的侧墙；在半导体衬底上形成连接隔离件两侧源极区域的金属插塞之前，还包括：形成覆盖所述半导体衬底上表面以及栅极顶部的功能层。
可选的，所述功能层的材料为硅化钴、硅化钛或者硅化镍。
可选的，所述金属插塞的材料为铜或者钨。
可选的，所述第一导电类型为N型或者P型，所述第一导电类型与第二导电类型不同。
相应的，本发明还提供了一种LDMOS晶体管，包括：半导体衬底；位于半导体衬底内的第一导电类型的阱区；位于所述阱区内的第一导电类型的重掺杂区；位于所述重掺杂区两侧阱区内的第二导电类型的漂移区；位于所述重掺杂区内的第一导电类型的隔离件；位于所述隔离件两侧重掺杂区内的第二导电类型的源极区域；位于所述漂移区内的第二导电类型的漏极区域；位于所述源极区域和漏极区域之间漂移区内的浅沟槽隔离结构，所述浅沟槽隔离结构与漏极区域相邻；位于所述半导体衬底上的栅极结构，所述栅极结构覆盖部分重掺杂区105和部分浅沟槽隔离结构；位于半导体衬底上连接所述源极区域的金属插塞。
可选的，所述金属插塞至少连接隔离件两侧的源极区域。
可选的，所述栅极结构包括：位于半导体衬底上的栅介质层、位于所述栅介质层上栅极以及位于栅介质层和栅极两侧半导体衬底上表面的侧墙，所述LDMOS晶体管还包括：覆盖所述半导体衬底上表面和栅极顶部的功能层。
可选的，所述功能层的材料为硅化钴、硅化钛或者硅化镍。
可选的，所述金属插塞的材料为铜或者钨。
可选的，所述第一导电类型为N型或者P型，所述第一导电类型与第二导电类型不同。
与现有技术相比，本发明技术方案具有以下优点：
通过使两个相同的LDMOS晶体管的源极区域共用一个第一导电类型的重掺杂区，节约LDMOS晶体管所占的面积，同时，简化了LDMOS晶体管的形成工艺。
进一步的，在源极区域共用一个第一导电类型的重掺杂区的两个LDMOS晶体管形成后，在半导体衬底上形成连接隔离件两侧源极区域的金属插塞，使两个LDMOS晶体管共用一个金属插塞，在不违反设计规范的同时，尽量缩小重掺杂区中隔离件与源极区域之间的距离，在半导体衬底中电流相同的条件下，加大了半导体衬底中寄生三极管开启的难度，使所形成的LDMOS晶体管具有更大的安全工作范围。
另外，由于增大了与源极区域连接的金属插塞的横截面积，单个金属插塞的电阻减小，在半导体衬底面积相同的情况下，可增加设置于LDMOS晶体管源极区域上金属插塞的数量，减小了LDMOS晶体管的导通电阻，降低了所形成LDMOS晶体管的内耗。
附图说明
图1为现有工艺中LDMOS晶体管的剖面结构示意图；
图2为本发明LDMOS晶体管的形成方法一实施方式的流程示意图；
图3～图9、图11～图13为本发明LDMOS晶体管的形成方法一个实施例的示意图；
图10为图7、图8和图12中N型LDMOS晶体管的安全工作范围的示意图；
图14～19为本发明LDMOS晶体管的形成方法另一个实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
在下文中，为示范目的，产品实施例参照方法实施例描述。然而，应该理解本发明中产品和方法的实现互相独立。也就是说，所公开的产品实施例可以依照其他方法制备，所公开的方法实施例不仅限于实现产品实施例。
正如背景技术部分所述，现有工艺形成的LDMOS晶体管的所占的面积大、工艺复杂。
针对上述缺陷，本发明提供了一种LDMOS晶体管的形成方法，通过使相同LDMOS晶体管的源极区域共用一个第一导电类型的重掺杂区来节约LDMOS晶体管所占的面积；而且，在形成相同个数的相同LDMOS晶体管情况下，能够减少了形成重掺杂区的个数，简化了LDMOS晶体管的形成工艺。
参考图2，为本发明LDMOS晶体管的形成方法的流程示意图，包括：
步骤S1，提供半导体衬底，并在所述半导体衬底内形成第一导电类型的阱区；
步骤S2，在所述阱区内形成第一导电类型的重掺杂区，并在所述重掺杂区两侧的阱区内形成第二导电类型的漂移区；
步骤S3，在所述漂移区内形成浅沟槽隔离结构，所述浅沟槽隔离结构位于所述漏极区域靠近重掺杂区一侧的漂移区内；
步骤S4，在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分重掺杂区和部分浅沟槽隔离结构；
步骤S5，在所述漂移区内形成第二导电类型的漏极区域；
步骤S6，在所述重掺杂区内形成第一导电类型的隔离件，并在所述隔离件两侧的重掺杂区内形成第二导电类型的源极区域；
步骤S7，形成覆盖所述半导体衬底上表面以及栅极顶部的功能层；
步骤S8，在半导体衬底上形成与源极区域连接的金属插塞。
需要说明的是，本发明并不限制步骤S5和步骤S6的先后顺序，在其他实施方式中，还可先进行步骤S6再进行步骤S5，其不影响本发明的保护范围。
实施例一
本实施例以形成N型LDMOS晶体管为例（即，第一导电类型为P型，第二导电类型为N型），对本发明LDMOS晶体管的形成方法进行说明。
参考图3，首先，提供半导体衬底201，并在所述半导体衬底201内形成P型的阱区203；接着，在所述阱区203内形成P型的重掺杂区205，并在所述重掺杂区205两侧的阱区203内形成N型的漂移区207；再接着，在所述漂移区207内形成浅沟槽隔离结构215，所述浅沟槽隔离结构215位于靠近重掺杂区205一侧的漂移区207内；再接着，在所述半导体衬底上201形成栅极结构217，所述栅极结构217覆盖部分重掺杂区205和部分浅沟槽隔离结构215，所述栅极结构217进一步包括位于所述半导体衬底201上表面的栅介质层217a、位于所述栅介质层217a上的栅极217b以及位于栅介质层217a和栅极217b两侧半导体衬底201上表面的侧墙217c；再接着，在所述漂移区207内形成N型的漏极区域213，在所述重掺杂区205内形成P型的隔离件209，并在所述隔离件209两侧的重掺杂区205内形成N型的源极区域211，所述隔离件209用于连接LDMOS晶体管的半导体衬底201。
具体地，所述半导体衬底201可以为体硅衬底、锗硅衬底或绝缘体上硅衬底。本实施例中，所述半导体衬底201为体硅衬底。
所述P型的阱区203、重掺杂区205和隔离件209可通过对半导体衬底201进行导电类型为P型的离子掺杂形成；所述N型的漂移区207、源极区域211和漏极区域213可通过对半导体衬底201进行导电类型为N型的离子掺杂形成。所述导电类型为P型的离子可包括硼离子、二氟化硼离子等，所述导电类型为N型的离子可包括磷离子、砷离子等。所述离子掺杂工艺已为本领域人员所熟知，在此不再赘述。
参考图4，形成覆盖所述半导体衬底201上表面以及栅极217b顶部的功能层219。
本实施例中，所述功能层219的材料为硅化钴、硅化钛或者硅化镍，形成所述功能层219的方法为化学气相沉积工艺。所述功能层219能够降低源极区域211与后续形成于源极区域211上方的金属插塞之间的接触电阻，进而降低LDMOS晶体管的导通电阻。
继续参考图4，在所述功能层219上形成介质层221，所述介质层221的上表面不低于所述栅极结构217的顶部。
本实施例中，所述介质层221的材料可为低k材料或者超低k材料，形成所述介质层221可为化学气相沉积工艺。
参考图5，形成贯穿图4中介质层221厚度的开口220，所述开口220与重掺杂区205内的源极区域211正对。
本实施例中，在所述介质层221内形成开口220可包括如下步骤：
在所述介质层221上形成光刻胶层（图未示）；
图形化所述光刻胶层，在所述光刻胶层中形成光刻图形，所述光刻图形分别与半导体衬底201中各个源极区域211正对，所述光刻图形的形状与后续形成于介质层221内的金属插塞的形状对应；
以所述光刻胶层为掩模，沿光刻图形刻蚀所述介质层221，形成贯穿所述述介质层221厚度的开口220；
去除所述光刻胶层。
参考图6，在所述开口220内填充金属材料，形成金属插塞218。
本实施例中，所述金属插塞218的材料为铜或者钨，在所述开口222内填充金属材料的方法可为物理气相沉积工艺。
参考图7，为形成有多个图6中LDMOS晶体管的半导体衬底的俯视图，图6为图7沿AA方向的剖视图。
本实施例中，相邻两行LDMOS晶体管中重掺杂区205内的隔离件209为延伸方向与栅极结构217的延伸方向相同的一个条形区域，隔离件209两侧源极区域211分别通过金属插塞218与外部电源连接，以向LDMOS晶体管的源极区域211施加电压。
如图6所示，为了降低金属插塞与源极区域211、漏极区域213以及栅极217b之间的接触电阻，所述栅极217b顶部以及半导体衬底201上表面还形成有功能层219。所述功能层219的材料为金属硅化物，如硅化钴、硅化钛或者硅化镍。
对于图7中的隔离件209，其通过隔离件209表面的金属硅化物与源极区域211上的金属插塞218相连，以向其施加电压。
在其他实施例中，形成有多个上述LDMOS晶体管的半导体衬底的俯视图还可如图8所示，相邻两行LDMOS晶体管中重掺杂区内的隔离件209为沿栅极结构217的延伸方向排列的若干个长方形区域。图8沿BB方向的剖视图如图9所示。
对于图8中的隔离件209，则需在每个隔离件209上均设置至少一个金属插塞225，以向其施加电压。
参考图10，分别示出了图7和图8中N型LDMOS晶体管栅极结构217与源极区域211之间的电压Vgs为5伏（V）时，图7和图8中N型LDMOS晶体管的安全工作范围，图7和图8中N型LDMOS晶体管漏极区域213与源极区域211之间电流Ids（单位：安/厘米）和电压Vds（单位：伏）的关系分别满足曲线331和333，图7和图8中N型LDMOS晶体管漏极区域213与源极区域211之间所能承受的最大电压Vds分别为22伏和14伏。
由图10可知，上述形成LDMOS晶体管的方法尽管减小了单个LDMOS晶体管所占的面积，简化了LDMOS晶体管的形成工艺，但其安全工作范围较小。
发明人经过研究发现，上述工艺形成的LDMOS晶体管的安全工作范围较小是由于设置于LDMOS晶体管上方金属插塞218的横截面积较小、电阻较大造成的；而且，由于金属插塞218之间的距离需要大于一定的阈值（以0.18um工艺为例，相邻金属插塞之间距离应大于0.25um，否则金属插塞之间可能短路），受此限制，设置于半导体衬底201上的金属插塞218的数量有限，无法通过设置足够多的金属插塞218来降低LDMOS晶体管的导通电阻，导致LDMOS晶体管的导通电阻较大，所形成LDMOS晶体管的内耗较大。
鉴于上述原因，发明人在本实施例中对上述LDMOS晶体管的形成工艺做了进一步改进。在形成图4中LDMOS晶体管之后，参考图11，在图4中所述介质层221内形成开口222，所述开口222与重掺杂区205内的隔离件209以及隔离件209两侧的源极区域211正对。
本实施例中，图5介质层221内开口220的位置与图11介质层221内开口222的位置不同，但形成工艺类似，在此不再赘述。
参考图12，在图11中所述开口222内填充金属材料，形成金属插塞223。
本实施例中，所述金属插塞223的材料为铜或者钨，在所述开口222内填充金属材料的方法可为物理气相沉积工艺。
所述隔离件209以及隔离件209两侧的源极区域211通过一个金属插塞223连接，使两个LDMOS晶体管共用一个金属插塞223，在不违反设计规范的同时，缩小了重掺杂区205中隔离件209与源极区域211之间的距离，在半导体衬底201中电流相同的条件下，加大了半导体衬底201中寄生三极管开启的难度，使所形成的LDMOS晶体管具有更大的安全工作范围。
另外，由于与源极区域211连接的金属插塞223的横截面积较大，单个金属插塞223的电阻减小，在向相同数量个LDMOS晶体管的源极区域211施加电压时，所需形成金属插塞223的数量减半，以空出更大面积的半导体衬底201表面，在满足设计规范的前提下，可在相同半导体衬底201面积中增加设置于LDMOS晶体管源极区域211上金属插塞223的数量，进一步减小了LDMOS晶体管的导通电阻，降低了所形成LDMOS晶体管的内耗。
参考图13，为形成有多个图12中LDMOS晶体管的半导体衬底的俯视图，图13中共用一个金属插塞223的两行LDMOS晶体管源极区域211之间的隔离件209为与栅极结构217延伸方向相同的一个条形区域，隔离件209可通过其上方的功能层219与金属插塞223连接，进而与外部电源连接。
图12为图13沿CC方向的剖视图。参考图10，还示出了图12中N型LDMOS晶体管的栅极结构217与源极区域211之间的电压Vgs为5伏（V）时，图12中N型LDMOS晶体管漏极区域213与源极区域211之间电流Ids（单位：安/厘米）和电压Vds（单位：伏）的关系满足图10中曲线335，图12中N型LDMOS晶体管漏极区域213与源极区域211之间所能承受的最大电压Vds能达到48伏左右。
由此可知，通过使两个LDMOS晶体管共用一个金属插塞223，增大了LDMOS晶体管的安全工作范围，LDMOS晶体管的性能有了很大的改善。
如图12所示，本实施例所形成的N型LDMOS晶体管包括：
半导体衬底201；
位于半导体衬底201内的P型的阱区203；
位于所述阱区内的P型的重掺杂区205；
位于所述重掺杂区205两侧阱区203内的N型的漂移区207；
位于所述重掺杂区205内的P型的隔离件209；
位于所述隔离件209两侧重掺杂区205内的N型的源极区域211；
位于所述漂移区207内的N型的漏极区域213；
位于所述源极区域211和漏极区域213之间漂移区207内的浅沟槽隔离结构215，所述浅沟槽隔离结构215与漏极区域213相邻；
位于所述半导体衬底201上的栅极结构217，所述栅极结构217覆盖部分重掺杂区205和部分浅沟槽隔离结构215；
位于半导体衬底201上连接隔离件209及其两侧源极区域211的金属插塞223。
其中，所述栅极结构217包括位于所述半导体衬底201上表面的栅介质层217a、位于所述栅介质层217a上的栅极217b以及位于栅介质层217a和栅极217b两侧半导体衬底201上表面的侧墙217c。
本实施例中，所述半导体衬底201上表面以及栅极217b的顶部还形成有功能层219，所述功能层219的材料为硅化钴、硅化钛或者硅化镍，用以减小金属插塞223与源极区域211之间的接触电阻，进而减小LDMOS晶体管的导通电阻。
需要说明的是，本实施例中，所述金属插塞223还通过功能层219与所述隔离件209连接，用以向隔离件209施加电压。
还需要说明的是，所述栅极结构217、漏极区域213上还形成有金属插塞（图未示），用以向栅极结构217、漏极区域213施加电压。位于栅极结构217、漏极区域213上的金属插塞可与金属插塞223同时形成，也可以分别形成，其不限制本发明的保护范围。
在其他实施例中，还可以将上述阱区203、重掺杂区205和隔离件209的导电类型由P型改为N型，将漂移区207、源极区域211和漏极区域213的导电类型改为P型，以形成P型LDMOS晶体管。
本实施例中技术方案，通过将相邻两个相同的LDMOS晶体管（N型LDMOS晶体管或者P型LDMOS晶体管）的源极区域形成于同一重掺杂区内，节约了单个LDMOS晶体管的面积，且减少了形成重掺杂区的工艺步骤，简化了形成LDMOS晶体管的形成工艺。
较佳的，将重掺杂区205中隔离件209以及位于隔离件209两侧的源极区域211通过一个金属插塞223与外部电源连接，在不违反设计规范的同时，缩小了重掺杂区205中隔离件209与源极区域211之间的距离，使所形成LDMOS晶体管的安全工作范围更大。而且，由于连接隔离件209以及其两侧的源极区域211的金属插塞223的横截面积更大，有效减小了单个金属插塞223的电阻，增加了可设置于单位面积半导体衬底201上金属插塞的数量，降低了LDMOS晶体管的导通电阻，使LDMOS晶体管的内耗较低。
实施例二
本实施例以形成P型LDMOS晶体管为例（即，第一导电类型为N型，第二导电类型为P型），对本发明LDMOS晶体管的形成方法进行说明。
参考图14，首先，提供半导体衬底301，并在所述半导体衬底301内形成N型的阱区303；接着，在所述阱区303内形成N型的重掺杂区305，并在所述重掺杂区305两侧的阱区303内形成P型的漂移区307；再接着，在所述漂移区307内形成浅沟槽隔离结构315，所述浅沟槽隔离结构315位于靠近重掺杂区305一侧的漂移区307内；再接着，在所述半导体衬底上301形成栅极结构307，所述栅极结构307覆盖部分重掺杂区305和部分浅沟槽隔离结构315，所述栅极结构317进一步包括位于所述半导体衬底301上表面的栅介质层317a、位于所述栅介质层317a上的栅极317b以及位于栅介质层317a和栅极317b两侧半导体衬底301上表面的侧墙317c；再接着，在所述漂移区307内形成P型的漏极区域313，在所述重掺杂区305内形成N型的隔离件309，并在所述隔离件309两侧的重掺杂区305内形成P型的源极区域311。
具体地，所述半导体衬底301可以为体硅衬底、锗硅衬底或绝缘体上硅衬底。本实施例中，所述半导体衬底301为体硅衬底。所述N型的阱区303、重掺杂区305和隔离件309可通过对半导体衬底301进行导电类型为N型的离子掺杂形成；所述P型的漂移区307、源极区域311和漏极区域313可通过对半导体衬底301进行导电类型为P型的离子掺杂形成。所述导电类型为P型的离子可包括硼离子、二氟化硼离子等。所述导电类型为N型的离子可包括磷离子、砷离子等。所述离子掺杂工艺已为本领域人员所熟知，在此不再赘述。
参考图15，为形成有多个图14中LDMOS晶体管的半导体衬底的俯视图，图15为图14沿DD方向的剖视图，图15沿EE方向的剖视图如图16所示。
参考图17至图19，在图15中所述半导体衬底301和栅极结构317上形成介质层321，并在所述介质层321中形成与隔离件309连接的金属插塞325和与源极区域311连接的金属插塞323。图18和图19分别为图17沿DD方向和EE方向的剖视图。
需要说明的是，在形成与隔离件309连接的金属插塞325和与源极区域311连接的金属插塞323的同时，还可形成与栅极结构317以及漏极区域313连接的金属插塞（图未示），以向栅极结构317以及漏极区域313施加电压。
在其他实施例中，与栅极结构317以及漏极区域313连接的金属插塞还可在金属插塞323形成之前或者之后形成，其不限制本发明的保护范围。
在其他实施例中，所述半导体衬底301和栅极结构317上形成介质层321之前，还包括：在所述半导体衬底301上表面和栅极317b顶部形成功能层（图未示），以降低后续形成的金属插塞323与源极区域311、金属插塞325与隔离件309之间的接触电阻，进一步降低所形成LDMOS晶体管的导通电阻。所述功能层的材料以及形成方法请参考实施例一中功能层219的材料以及形成方法，在此不再赘述。
本实施例中，所述介质层321的材料可为低k材料或者超低k材料，所述金属插塞323和325的材料为铜或者钨，所述金属插塞323与金属插塞325的位置不重合。所述介质层321以及金属插塞323和325的形成方法与实施例一中介质层221和金属插塞223的方法类似，在此不再赘述。所述金属插塞323用于向源极区域311施加电压，所述金属插塞325用以向隔离件309施加电压。
如图17至19所示，本实施例所形成的P型LDMOS晶体管包括：
半导体衬底301；
位于半导体衬底301内的N型的阱区303；
位于所述阱区内的N型的重掺杂区305；
位于所述重掺杂区305两侧阱区303内的P型的漂移区307；
位于所述重掺杂区305内的N型的隔离件309；
位于所述隔离件309两侧重掺杂区305内的P型的源极区域311；
位于所述漂移区307内的P型的漏极区域313；
位于所述源极区域311和漏极区域313之间漂移区307内的浅沟槽隔离结构315，所述浅沟槽隔离结构315与漏极区域313相邻；
位于所述半导体衬底301上的栅极结构317，所述栅极结构317覆盖部分重掺杂区305和部分浅沟槽隔离结构315；
位于半导体衬底301上连接隔离件309两侧源极区域311的金属插塞323。
其中，所述栅极结构317进一步包括位于半导体衬底301上表面的栅介质层317a、位于所述栅介质层317a上的栅极317b以及位于栅介质层317a和栅极317b两侧半导体衬底301上表面的侧墙317c。所述半导体衬底301上表面以及栅极317b顶部还可形成有功能层（图未示），所述功能层的材料为硅化钴、硅化钛或者硅化镍，用以减小金属插塞323与源极区域311之间的接触电阻，进而减小LDMOS晶体管的导通电阻。
还需要说明的是，所述栅极结构317、漏极区域313上还形成有金属插塞（图未示），用以向栅极结构317、漏极区域313施加电压。位于栅极结构317、漏极区域313上的金属插塞可与金属插塞323同时形成，也可以分别形成，其不限制本发明的保护范围。
在其他实施例中，还可以将上述阱区303、重掺杂区305和隔离件309的导电类型由N型改为P型，将漂移区307、源极区域311和漏极区域313的导电类型由P型改为N型，以形成N型LDMOS晶体管。
与实施例一图13中共用一个金属插塞223的两行LDMOS晶体管相比，本实施例图17中共用一个金属插塞323两行LDMOS晶体管源极区域311之间的隔离件309为沿栅极结构317延伸方向间隔排列的若干个长方形区域，每个隔离件309上均形成有金属插塞325，进而与外部电源连接。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，并在所述半导体衬底内形成第一导电类型的阱区；
在所述阱区内形成第一导电类型的重掺杂区，并在所述重掺杂区两侧的阱区内形成第二导电类型的漂移区；
在所述漂移区内形成第二导电类型的漏极区域；
在所述重掺杂区内形成第一导电类型的隔离件，并在所述隔离件两侧的重掺杂区内形成第二导电类型的源极区域；
在半导体衬底上形成与源极区域连接的金属插塞。
2.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，在半导体衬底上形成与源极区域连接的金属插塞包括：在半导体衬底上形成连接隔离件两侧源极区域的金属插塞。
3.如权利要求2所述的LDMOS晶体管的形成方法，其特征在于，在所述漂移区内形成第二导电类型的漏极区域之前，还包括：在所述漂移区内形成浅沟槽隔离结构，所述浅沟槽隔离结构位于所述漏极区域靠近重掺杂区一侧的漂移区内。
4.如权利要求3所述的LDMOS晶体管的形成方法，其特征在于，在形成浅沟槽隔离结构之后，还包括：在所述半导体衬底上形成栅极结构，所述栅极结构覆盖部分重掺杂区和部分浅沟槽隔离结构。
5.如权利要求4所述的LDMOS晶体管的形成方法，其特征在于，所述栅极结构包括：位于半导体衬底上的栅介质层、位于所述栅介质层上栅极以及位于栅介质层和栅极两侧半导体衬底上表面的侧墙；在半导体衬底上形成连接隔离件两侧源极区域的金属插塞之前，还包括：形成覆盖所述半导体衬底上表面以及栅极顶部的功能层。
6.如权利要求5所述的LDMOS晶体管的形成方法，其特征在于，所述功能层的材料为硅化钴、硅化钛或者硅化镍。
7.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述金属插塞的材料为铜或者钨。
8.如权利要求1至7任一项所述的LDMOS晶体管的形成方法，其特征在于，所述第一导电类型为N型或者P型，所述第二导电类型与第一导电类型不同。
9.一种LDMOS晶体管，其特征在于，包括：
半导体衬底；
位于半导体衬底内的第一导电类型的阱区；
位于所述阱区内的第一导电类型的重掺杂区；
位于所述重掺杂区两侧阱区内的第二导电类型的漂移区；
位于所述重掺杂区内的第一导电类型的隔离件；
位于所述隔离件两侧重掺杂区内的第二导电类型的源极区域；
位于所述漂移区内的第二导电类型的漏极区域；
位于所述源极区域和漏极区域之间漂移区内的浅沟槽隔离结构，所述浅沟槽隔离结构与漏极区域相邻；
位于所述半导体衬底上的栅极结构，所述栅极结构覆盖部分重掺杂区和部分浅沟槽隔离结构；
位于半导体衬底上连接所述源极区域的金属插塞。
10.如权利要求9所述的LDMOS晶体管，其特征在于，所述金属插塞至少连接隔离件两侧的源极区域。
11.如权利要求10所述的LDMOS晶体管，其特征在于，所述栅极结构包括：位于半导体衬底上的栅介质层、位于所述栅介质层上栅极以及位于栅介质层和栅极两侧半导体衬底上表面的侧墙，所述LDMOS晶体管还包括：覆盖所述半导体衬底上表面和栅极顶部的功能层。
12.如权利要求11所述的LDMOS晶体管，其特征在于，所述功能层的材料为硅化钴、硅化钛或者硅化镍。
13.如权利要求10所述的LDMOS晶体管，其特征在于，所述金属插塞的材料为铜或者钨。
14.如权利要求9至13任一项所述的LDMOS晶体管，其特征在于，所述第一导电类型为N型或者P型，所述第二导电类型与第一导电类型不同。
CN2012105573087A 2012-12-19 2012-12-19 Ldmos晶体管及其形成方法 Pending CN103077895A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105573087A CN103077895A (zh) 2012-12-19 2012-12-19 Ldmos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105573087A CN103077895A (zh) 2012-12-19 2012-12-19 Ldmos晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN103077895A true CN103077895A (zh) 2013-05-01

Family

ID=48154390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105573087A Pending CN103077895A (zh) 2012-12-19 2012-12-19 Ldmos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN103077895A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599974A (zh) * 2015-02-13 2015-05-06 杰华特微电子（杭州）有限公司 半导体结构及其形成方法
CN105845730A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 Ldmos器件
CN107452800A (zh) * 2016-05-24 2017-12-08 马克西姆综合产品公司 Ldmos晶体管及相关系统和方法
CN111816705A (zh) * 2019-04-12 2020-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112820778A (zh) * 2021-03-29 2021-05-18 厦门芯一代集成电路有限公司 一种新型的高压vdmos器件及其制备方法
CN113447786A (zh) * 2020-03-26 2021-09-28 长鑫存储技术有限公司 晶体管的模型参数测试结构及其制备方法
CN114975609A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 横向双扩散的金属氧化物半导体场效晶体管及其制作方法
CN117317023A (zh) * 2023-11-23 2023-12-29 北京智芯微电子科技有限公司 抗辐射半导体器件、工艺、电路、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773726A (zh) * 2004-10-21 2006-05-17 株式会社瑞萨科技 半导体集成电路和半导体器件
EP1890335A1 (en) * 2006-08-16 2008-02-20 Austriamicrosystems AG Lateral DMOS device and method of making the same
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN102280481A (zh) * 2011-08-01 2011-12-14 上海宏力半导体制造有限公司 横向双扩散金属氧化物半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773726A (zh) * 2004-10-21 2006-05-17 株式会社瑞萨科技 半导体集成电路和半导体器件
EP1890335A1 (en) * 2006-08-16 2008-02-20 Austriamicrosystems AG Lateral DMOS device and method of making the same
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN102280481A (zh) * 2011-08-01 2011-12-14 上海宏力半导体制造有限公司 横向双扩散金属氧化物半导体器件及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845730B (zh) * 2015-01-15 2019-04-26 中芯国际集成电路制造(上海)有限公司 Ldmos器件
CN105845730A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 Ldmos器件
CN108054202B (zh) * 2015-02-13 2020-11-03 杰华特微电子（杭州）有限公司 一种半导体结构及其形成方法
CN104599974A (zh) * 2015-02-13 2015-05-06 杰华特微电子（杭州）有限公司 半导体结构及其形成方法
CN109273364A (zh) * 2015-02-13 2019-01-25 杰华特微电子（杭州）有限公司 一种半导体结构及其形成方法
CN108054202A (zh) * 2015-02-13 2018-05-18 杰华特微电子（杭州）有限公司 一种半导体结构及其形成方法
CN104599974B (zh) * 2015-02-13 2019-05-03 杰华特微电子（杭州）有限公司 半导体结构及其形成方法
US10833164B2 (en) 2016-05-24 2020-11-10 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods
CN107452800A (zh) * 2016-05-24 2017-12-08 马克西姆综合产品公司 Ldmos晶体管及相关系统和方法
CN107452800B (zh) * 2016-05-24 2021-02-26 马克西姆综合产品公司 Ldmos晶体管及相关系统和方法
CN111816705A (zh) * 2019-04-12 2020-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113447786A (zh) * 2020-03-26 2021-09-28 长鑫存储技术有限公司 晶体管的模型参数测试结构及其制备方法
CN113447786B (zh) * 2020-03-26 2023-05-05 长鑫存储技术有限公司 晶体管的模型参数测试结构及其制备方法
CN114975609A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 横向双扩散的金属氧化物半导体场效晶体管及其制作方法
CN112820778A (zh) * 2021-03-29 2021-05-18 厦门芯一代集成电路有限公司 一种新型的高压vdmos器件及其制备方法
CN117317023A (zh) * 2023-11-23 2023-12-29 北京智芯微电子科技有限公司 抗辐射半导体器件、工艺、电路、芯片及电子设备
CN117317023B (zh) * 2023-11-23 2024-03-29 北京智芯微电子科技有限公司 抗辐射半导体器件、工艺、电路、芯片及电子设备

Similar Documents

Publication Publication Date Title
CN103077895A (zh) Ldmos晶体管及其形成方法
CN101290936B (zh) 半导体器件及其制造方法
US10249721B2 (en) Semiconductor device including a gate trench and a source trench
TWI539577B (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
CN103730449B (zh) 半导体装置用的先进法拉第屏蔽
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
CN104347708A (zh) 多栅vdmos晶体管及其形成方法
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
TWI544578B (zh) 具有金屬層之半導體裝置及其製造方法
KR20140015508A (ko) 반도체 장치
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
CN102263107A (zh) 一种半导体功率器件及其制造方法
CN103681850B (zh) 功率mosfet及其形成方法
CN103594469B (zh) 垂直功率mosfet晶体管及其形成方法
TWI470698B (zh) 超級介面電晶體及其製作方法
CN104241137B (zh) 半导体结构及其制造方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN104112774A (zh) 一种横向双扩散金属氧化物半导体场效应管
CN108470772A (zh) 一种soi半导体器件及其形成方法
CN104701172B (zh) Vdmos场效应晶体管及其形成方法
CN106206720A (zh) 一种低栅漏电容沟槽型功率器件及其制造方法
US10008594B2 (en) High voltage semiconductor device
CN104810398B (zh) 半导体装置及其制造方法
CN105322023A (zh) 结场效晶体管
CN102394246A (zh) 可升级的横向双扩散金属氧化物半导体晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140408

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130501