CN102969288A - 带有埋置电极的半导体器件 - Google Patents

Abstract

本发明涉及带有埋置电极的半导体器件。通过在半导体基板内形成空腔、在被置放在半导体基板上的外延层中形成有源器件区域并且在空腔中在有源器件区域下面形成埋置电极，制造了一种带有埋置电极的半导体器件。从不同于半导体基板的材料的导电材料形成该埋置电极。

Description

带有埋置电极的半导体器件

技术领域

本申请涉及半导体器件，特别地带有埋置电极的半导体器件。

背景技术

垂直半导体器件经常具有在器件的不同侧面上的电连接。在其上制造垂直半导体器件的半导体基板能够在它的后侧处薄化从而结构诸如发射器、金属触点或者其它器件能够在基板的薄化后侧处形成。例如，外延层通常在高掺杂的半导体基板上生长并且在前侧处执行各种工艺以形成包括例如晶体管的有源器件区域。基板的后侧然后薄化并且金属在薄化后侧上沉积以形成电极。然而，保留在前侧处的有源器件区域和后侧金属化之间的硅材料增加了器件的电阻。在另一种传统的方案中，提供了外延层在其上生长的伪（dummy）基板。有源器件区域在外延层中形成并且伪基板被薄化。结构然后在薄化后侧上形成。然而，与基板薄化工艺相关联的非均质性影响关键器件参数诸如击穿电压、正向电压和导通电阻。经历这种后侧处理的、良率关键型（yield-critical）垂直器件对由于与薄化工艺相关联的变化而产生的、在有源区域中的厚度变化是特别敏感的。

在其它方案中，替代薄化基板并且在薄化后侧上沉积电极，电极结构在半导体基板内形成。通过在特定区域中掺杂基板，传统的埋置电极在半导体基板内形成。外延层在基板上生长并且有源器件区域在外延层中形成。沉降（sinker）或者沟槽触点然后在基板中形成从而埋置层能够被电接触。然而，沉降/沟槽触点和埋置层结构这两者均增加了器件的电阻。

发明内容

在这里描述的实施例涉及一种具有埋置电极的半导体器件，该埋置电极被置放于先前在半导体基板中形成的空腔中。电极能够在管芯表面的任何一侧处被电连接。

根据半导体器件的一个实施例，该半导体器件包括在被置放在半导体基板上的外延层中形成的有源器件区域和在半导体基板内形成的空腔中被置放在有源器件区域下面的埋置电极。该埋置电极包括不同于半导体基板的材料的导电材料。

根据制造半导体器件的方法的一个实施例，该方法包括：在半导体基板内形成空腔；在被置放在半导体基板上的外延层中形成有源器件区域；和，在空腔中在有源器件区域下面形成埋置电极。该埋置电极包括不同于半导体基板的材料的导电材料。

在阅读以下详细说明时并且在查看附图时，本领域技术人员将会认识到另外的特征和优点。

附图说明

附图的元件并不是必要地相对于彼此成比例。类似的引用数字标注相应的类似部分。各种示意的实施例的特征能够被组合，除非它们相互排斥。在图中描绘了并且在随后的说明中详述了实施例。

图1-7示意根据不同实施例的、带有埋置电极的半导体器件的透视部分截面图。

图8A-8G示意在基板内形成埋置电极的不同工艺步骤期间半导体基板的透视部分截面图。

图9示意根据另一实施例在基板内形成埋置电极期间半导体基板的透视部分截面图。

图10示意根据又一个实施例在基板内形成埋置电极期间半导体基板的透视部分截面图。

图11A-11C示意在基板内形成局部埋置掺杂层的不同工艺步骤期间半导体基板的透视部分截面图。

图12A-12C示意根据另一实施例在基板内形成局部埋置掺杂层的不同工艺步骤期间半导体基板的透视部分截面图。

图13A-13C示意在从在基板内形成的局部埋置掺杂层形成空腔的不同工艺步骤期间半导体基板的透视部分截面图。

具体实施方式

图1示意半导体器件100的实施例，该半导体器件100具有在被置放在半导体基板120上的外延层110中形成的有源器件区域112和被置放在基板120内的埋置电极130。有源器件区域112能够包括任何类型的有源器件诸如晶体管、二极管、晶闸管等、和从这种器件形成的任何电路。有源器件区域112因此能够包括半导体材料的一个或者多个掺杂区域。基板120能够是任何类型的半导体基板诸如Si晶圆、绝缘体上Si（SOI）晶圆、SiC晶圆、GaAs晶圆、GaN晶圆或者任何其它类型的III-IV化合物半导体晶圆。埋置电极130被较低地但是并不是必要地直接竖直地在有源器件区域112下面地置放于在半导体基板120内形成的空腔140中。

埋置电极130包括不同于半导体基板120的材料的导电材料。在一个实施例中，埋置电极130包括金属。在另一实施例中，埋置电极130包括TiN或者钨。在又一个实施例中，埋置电极130包括多晶硅或者碳。再其它的、不同于基板材料的导电材料能够用于形成埋置电极130。在这里稍后更加详细地描述了在基板120内形成埋置电极130。

还提供了从埋置电极130延伸到半导体基板120的表面的导电埋置触点132。埋置触点132与埋置电极130形成互连。在图1中，埋置触点132从埋置电极130垂直地（方向y）延伸到半导体基板120的、在此处置放外延层110的前侧122。能够在外延层110上方形成另外的触点134、136，该另外的触点通过被置放在外延层110上的绝缘层150以与有源器件区域112和埋置触点132形成相应的连接。

图2示出类似于图1所示实施例的半导体器件100的实施例。然而根据这个实施例，埋置触点132从埋置电极130垂直地（方向y）延伸到在其上置放外延层110的半导体基板120的后侧124处的表面接触区域136。即，埋置触点132从在可以被或者可以不被薄化的基板120的后侧124处形成触点136的埋置电极130延伸。还能够在外延层110的顶部上提供另外的触点134。

图3示出类似于图1所示实施例的半导体器件100的另一实施例。然而根据这个实施例，触点132从埋置电极130横向地（方向x）延伸到半导体基板120的横向侧126。横向侧126被置放在基板120的前侧和后侧122、124之间。这样，能够在基板120的横向侧126而非前侧122或者后侧124处经由表面触点136电接触埋置电极130。

图4示出类似于图3所示实施例的半导体器件100的实施例。根据这个实施例，被连接到埋置触点132的表面触点136沿着半导体基板120的横向侧126垂直（方向y）向下延伸到基板120的后侧124。这样，能够在基板120的后侧124处电接触埋置电极130。

图5示出类似于图3所示实施例的半导体器件100的另一实施例。根据这个实施例，被连接到埋置触点132的表面触点136沿着半导体基板120的横向侧126垂直（方向y）向上延伸到基板120的前侧122。这样，能够在基板120的前侧122处电接触埋置触点132。

图6示出类似于图1所示实施例的半导体器件100的实施例。然而根据这个实施例，与在基板120的、在半导体基板材料的更重掺杂的区域160和有源器件区域112之间的区域162中相比，半导体基板120在邻近于埋置电极130和埋置触点132的区域160中被更重掺杂。更重掺杂的区域160在埋置电极130和周围的基板材料之间提供低欧姆接触，从而避免肖特基接触。更重掺杂的区域160还防止或者限制在阻断状态中形成的空间电荷层到达埋置电极130，从而提供稳健的阻断操作。更重掺杂的区域160能够具有与基板120相同的掺杂类型（例如n型或者p型），或者能够具有与基板120相反的掺杂类型以与基板120形成pn结。在这里参考图8D稍后更加详细地描述了这种区域性掺杂。

图7示出类似于图1所示实施例的半导体器件100的另一实施例。然而根据这个实施例，埋置电极130的导电材料沿着在半导体基板120中形成的空腔140的侧壁置放从而空腔170被置放在埋置电极130的内部部分中。照此，埋置电极130具有内部中空区域170。如果埋置电极130未被完全地填充有导电材料（这能够例如在使用保形CVD（化学汽相沉积）工艺来形成埋置电极130的情况下发生），则内部空腔170降低了在包围埋置电极130的半导体材料上的应力。在这里参考图8G稍后更加详细地描述了内部空腔170的形成。

图8A-8G示意与用于制造半导体器件100的各种实施例相关联的不同步骤，该半导体器件100带有在半导体基板120内形成的空腔140中被置放在有源器件区域112下面的埋置电极130。图8A示出带有在基板120中形成的多孔区域200的半导体基板120。任何传统技术均能够被用于形成多孔区域200。例如，对于Si晶圆，电化学孔形成工艺能够被用于在Si基板120中生长孔。在图8B中，外延层110然后随后在半导体基板120上形成从而提供有源器件区域112。外延层110在足够高以从多孔区域200形成空腔140的温度下生长。即，与外延工艺相关联的升高的温度引起多孔区域200恢复为在基板120内的空腔140。可替代地，能够在1000到1200℃的温度范围中使用几分钟的、所谓的H2烘焙以在外延沉积之前形成空腔140。这样，空腔形成工艺能够从外延生长工艺分离，这对于薄的外延层和/或最小化在外延层110中的掺杂剂扩散效应而言可能是必要的。

图8C示出在沟槽210被蚀刻到基板120中之后的半导体基板120，该沟槽延伸到在基板120内形成的空腔140。能够使用掩模或者选择性工艺以湿法或者干法化学方式执行蚀刻。沟槽210打开空腔140以利用导电材料进行填充。在填充空腔140之前，如在图8D中所示，与在基板120的、在基板材料的更重掺杂的区域160和有源器件区域112之间的区域162中相比，半导体基板120的材料可选地能够在邻近空腔140的区域160中被更重掺杂。根据一个实施例，通过在埋置电极130在空腔140中形成之前通过扩散从工艺气体气氛引入掺杂剂，半导体基板120的、邻近空腔140的这个区域160被更重掺杂。可能需要另外的扩散工艺来激活掺杂剂。

图8E示出在打开的空腔140填充有导电材料以形成在空腔140中的在有源器件区域112下面的埋置电极130和被连接到埋置电极130的埋置触点132之后的半导体基板120。能够通过利用不同于基板120的材料的导电材料例如诸如金属、TiN、钨、多晶硅、碳等来填充打开的空腔140而形成埋置电极130。能够使用CVD工艺、原子层沉积工艺或者湿法工艺诸如熔融金属（其经由毛细管效应至少部分地填充空腔140）而将埋置电极材料沉积到空腔140中。能够通过溅射或者电镀工艺形成与埋置电极130形成互连的埋置触点132。如在这里先前描述地，触点132从埋置电极130延伸到半导体基板120的表面。

图8F示出在使用保形CVD工艺来部分地填充打开的空腔140之后的空腔140。保形CVD工艺产生沿着空腔140的侧壁置放从而埋置电极130的内部部分具有未被填充的空腔的导电材料220。图8G示出在埋置触点132被形成于埋置电极130/220之后的空腔170。能够通过溅射工艺或者任何其它适当的工艺形成埋置触点132。能够在形成埋置电极130和触点132例如以产生图1-7所示半导体器件100之后采用标准处理。

图9示出用于在半导体基板120内形成空腔140的另一实施例。根据这个实施例，通过利用质子300照射半导体基板120的区域以在基板120中形成被照射区域310而形成空腔140。基板120随后在足够高以从被照射区域310形成空腔140的温度下退火。例如几分钟或者几小时的、在400到900℃下的退火工艺引起空腔140在被照射区域310的区域中在基板120内形成。

图10示出用于在半导体基板120内形成空腔140的又一个实施例。根据这个实施例，通过将沟槽400蚀刻到半导体基板120中并且随后在氢气气氛410中在升高的温度下将基板120退火而形成空腔140。在氢气气氛410中的退火引起空腔140在沟槽400的区域中在基板120内形成。

图11A-11C示意与形成局部埋置掺杂层500的方法的实施例相关联的不同步骤，该局部埋置掺杂层在基板120内并且具有与周围半导体材料相反的掺杂类型从而随后在基板120内形成空腔140。在图11A中，经由注入有与周围基板材料相反的导电类型的掺杂剂并且退火（注入工艺由向下箭头指示），实现局部埋置层500的掺杂。如在图11A中所示，能够在外延层110在基板120上形成之后执行补充性注入。可替代地，如在图11B中所示，在外延工艺之前执行补充性注入，并且如在图11C中所示，在注入工艺之后生长外延层110。

图12A-12C示意与形成局部埋置掺杂层500的方法的另一实施例相关联的不同步骤，该局部埋置掺杂层在基板120内并且具有与基板120的周围材料相反的掺杂类型从而随后在基板120内形成空腔140。根据这个实施例，高掺杂的氧化物或者气相掺杂被用于在基板120上提供掩模510并且基板120然后被蚀刻以形成凹进区域512，如在图12A中所示。如在图12B中所示，执行选择性外延工艺以在凹进区域512中形成局部埋置掺杂层500。掩模510然后被移除并且外延层110在基板120和埋置掺杂层500上生长，如在图12C中所示。替代掺杂外延，还能够使用（掺杂或者非掺杂的）SiGe选择性外延以在基板120的顶部上创建化学上不同的半导体区域。至少在扩散或者选择性外延的情形中，基板120的顶部被具有与基板120相同的掺杂类型（导电类型）的外延层110覆盖。

图13A-13C示出通过使用局部埋置掺杂层500而在半导体基板120内形成空腔140的另一实施例。图13A示出在空腔形成之前的基板120，其中例如根据以上参考图11和12描述的实施例，局部埋置掺杂层500在外延层110下面形成。还如上所述地，局部埋置掺杂层500具有与周围的半导体材料相反的掺杂类型。通孔520被蚀刻通过顶部外延层110或者非掺杂基板顶层，以允许蚀刻溶液与局部埋置掺杂层500的湿法化学接触。还能够从基板120的后侧124形成通孔520。如果埋置区域500延伸到被切割管芯的边缘，则（在产生多个管芯的晶圆切割之后）还能够从基板120的侧壁形成用于蚀刻的接触区域。如在图13C中所示，随后执行在埋置掺杂层500和周围半导体材料之间形成的pn结处停止的蚀刻工艺以在基板120内形成空腔140。在SiGe埋置层区域500的情形中，能够使用在Si和SiGe之间具有高选择性的蚀刻溶液。被用于蚀刻通路（access）的通孔520能够根据需要在蚀刻之后被封闭（例如使用电介质或者外延工艺）或者能够被用于先前在这里描述的随后空腔填充工艺。

在每一种情形中，埋置电极130均具有低电阻和/或热阻并且向埋置电极130提供了低阻连接。而且，在有源器件区域112中的低厚度变化在埋置电极130的处理中很晚出现并且实现在有源器件区域112中陡峭的掺杂轮廓。

为了易于说明使用了空间相对术语诸如“在…下面”、“以下”、“更低”、“之上”、“上”等以解释一个元件相对于第二元件的定位。除了不同于在图中描绘的那些定向的定向，这些术语旨在涵盖器件的不同定向。此外，术语诸如“第一”、“第二”等还被用于描述各种元件、区域、部分等，并且也并非旨在是限制性的。贯穿说明书，类似的术语指代类似的元件。

如在这里所使用地，术语“具有”、“包含”、“包括”等是指示所陈述的元件或者特征的存在但是并不排除另外的元件或者特征的开放式术语。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另有指示。

要理解在这里描述的各种实施例的特征可以被相互组合，除非具体地另有指出。

虽然已经在这里示意并且描述了具体实施例，但是本领域普通技术人员将会理解，在不偏离本发明的范围的情况下各种可替代的和/或等价的实现可以替代所示出和描述的具体实施例。该申请旨在覆盖在这里讨论的具体实施例的任何调整或者变化。因此，本发明意在仅由权利要求及其等价形式限制。

Claims (25)

1.一种半导体器件，包括：

在被置放在半导体基板上的外延层中形成的有源器件区域；和

在所述半导体基板内形成的空腔中被置放在所述有源器件区域下面的埋置电极，所述埋置电极包括不同于所述半导体基板的材料的导电材料。

2.根据权利要求1所述的半导体器件，其中所述埋置电极包括金属材料。

3.根据权利要求2所述的半导体器件，其中所述埋置电极包括TiN或者钨。

4.根据权利要求1所述的半导体器件，其中所述埋置电极包括多晶硅。

5.根据权利要求1所述的半导体器件，其中所述埋置电极包括碳。

6.根据权利要求1所述的半导体器件，进一步包括从所述埋置电极延伸到所述半导体基板的表面的导电触点。

7.根据权利要求6所述的半导体器件，其中所述触点从所述埋置电极垂直地延伸到在其上置放所述外延层的所述半导体基板的表面。

8.根据权利要求6所述的半导体器件，其中所述触点从所述埋置电极垂直地延伸到在其上置放所述外延层的所述半导体基板的相对表面。

9.根据权利要求6所述的半导体器件，其中所述触点从所述埋置电极横向地延伸到所述半导体基板的被置放在所述半导体基板的顶表面和底表面之间的侧表面。

10.根据权利要求1所述的半导体器件，其中与在所述半导体基板的、在半导体基板材料的更重掺杂的区域和所述有源器件区域之间的区域中相比，所述半导体基板的材料在邻近于所述埋置电极的区域中被更重掺杂。

11.根据权利要求1所述的半导体器件，其中所述埋置电极的导电材料沿着在所述半导体基板中形成的空腔的侧壁被置放从而空腔被置放在所述埋置电极的内部部分中。

12.一种制造半导体器件的方法，包括：

在半导体基板内形成空腔；

在被置放在所述半导体基板上的外延层中形成有源器件区域；和

在所述空腔中在所述有源器件区域下面形成埋置电极，所述埋置电极包括不同于所述半导体基板的材料的导电材料。

13.根据权利要求12所述的方法，包括至少部分地利用金属材料填充所述空腔。

14.根据权利要求13所述的方法，包括至少部分地利用TiN或者钨填充所述空腔。

15.根据权利要求12所述的方法，包括至少部分地利用多晶硅填充所述空腔。

16.根据权利要求12所述的方法，包括至少部分地利用碳填充所述空腔。

17.根据权利要求12所述的方法，进一步包括形成触点，所述触点从所述埋置电极延伸到所述半导体基板的表面并且与所述埋置电极形成互连。

18.根据权利要求12所述的方法，其中通过保形化学汽相沉积工艺、原子层沉积工艺或者湿法工艺来形成所述埋置电极，并且通过溅射或者电镀工艺来形成所述触点。

19.根据权利要求12所述的方法，进一步包括与在所述半导体基板的、在半导体基板材料的更重掺杂的区域和所述有源器件区域之间的区域中相比，在邻近于所述空腔的区域中更重掺杂所述半导体基板的材料。

20.根据权利要求19所述的方法，其中通过在埋置电极在空腔中形成之前将具有气态形式的掺杂剂引入到所述空腔中并且执行扩散工艺以激活所述掺杂剂，邻近于所述空腔的所述半导体基板的材料被更重掺杂。

21.根据权利要求12所述的方法，包括沿着所述空腔的侧壁置放所述埋置电极的导电材料从而所述埋置电极的内部部分具有未被填充的空腔。

22.根据权利要求12所述的方法，其中通过在所述半导体基板中形成多孔区域并且随后在足够高以从所述多孔区域形成所述空腔的温度下在所述半导体基板上形成所述外延层，在所述半导体基板内形成所述空腔。

23.根据权利要求12所述的方法，其中通过利用质子照射所述半导体基板的区域并且随后在足够高以从被照射区域形成所述空腔的温度下将所述半导体基板退火，在所述半导体基板内形成所述空腔。

24.根据权利要求12所述的方法，其中通过将沟槽蚀刻到所述半导体基板中并且随后在氢气气氛中在升高的温度下将所述半导体基板退火，在所述半导体基板内形成所述空腔。

25.根据权利要求12所述的方法，其中通过在所述半导体基板内形成具有与所述半导体基板的周围材料相反的掺杂类型的埋置掺杂层并且随后执行在所述埋置掺杂层和所述半导体基板的周围材料之间形成的结处停止的蚀刻工艺，在所述半导体基板内形成所述空腔。

Images