CN102566254B - 用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法 - Google Patents
用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法 Download PDFInfo
- Publication number
- CN102566254B CN102566254B CN201210031236.2A CN201210031236A CN102566254B CN 102566254 B CN102566254 B CN 102566254B CN 201210031236 A CN201210031236 A CN 201210031236A CN 102566254 B CN102566254 B CN 102566254B
- Authority
- CN
- China
- Prior art keywords
- feature
- sraf
- mask
- sub
- features
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
本发明公开一种用以产生有效的基于模型的亚分辨辅助特征(MB-SRAF)的方法。产生SRAF引导图,其中每个设计目标边缘位置为给定场点表决有关布置在该场点上的单像素SRAF将改善还是弱化整个过程窗口的空间图像。在一个实施例中,SRAF引导图被用于确定SRAF布置规则和/或用于微调已经布置的SRAFs。SRAF引导图可以直接用于在掩模布局中布置SRAFs。可以产生包括SRAFs的掩模布局数据,其中根据SRAFs引导图布置SRAFs。SRAF引导图可以包括这样的图像:即,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,每个像素值指示所述像素将是否对所述掩模布局中的特征的边缘行为提供正面贡献。
Description
本申请是申请日为2008年6月3日、申请号为200880018349.0、名称为“用于实施基于模型的光刻引导的布局设计的方法”的专利申请的分案申请。
相关应用的交叉引用
本申请要求于2007年6月4日递交的名称为“用于基于模型的亚分辨辅助特征产生的方法和系统”的美国专利申请11/757,805的优先权,同时还要求于2007年8月28日递交的美国临时申请第60/935,713号的优先权。
技术领域
本发明涉及一种用于光刻的分辨率增强技术,更具体地,涉及一种用于基于模型的光刻引导的布局的系统和方法。
背景技术
例如,可以将光刻设备用在集成电路(IC)的制造中。在这种情况下,掩模可以包含对应于所述IC的单层的电路图案,并且可以将该图案成像到已经涂覆了一层辐射敏感材料(抗蚀剂)的衬底(硅晶片)上的目标部分(例如,包括一个或多个管芯)上。通常,单个晶片将包含相邻目标部分的整个网络,所述相邻目标部分通过投影系统被一次一个地连续辐射。在一种类型的光刻投影设备中,通过将整个掩模图案一次曝光到所述目标部分上来辐射每一目标部分;这样的设备通常称作为晶片步进机。在可选的设备中,通常称为步进-扫描设备,通过沿给定的参考方向(“扫描”方向)在投影束下面逐步扫描掩模图案的同时,沿与该方向平行或反向平行的方向同步地扫描所述衬底台来辐射每一目标部分。因为,通常情况下,投影系统将具有放大因子(magnification factor)M(通常M<1),衬底台扫描的速度V将是掩模台扫描的速度的M倍。这里所述的更多有关光刻设备的信息可以从例如US 6,046,792中得到,在这里以参考的方式将其内容并入本文中。
在使用光刻投影设备的制造过程中,掩模图案被成像到至少部分地由 一层辐射敏感材料(抗蚀剂)覆盖的衬底上。在该成像步骤之前,衬底可以经过多种工序,例如涂底料、抗蚀剂涂覆和软烘烤。在曝光之后,衬底可以经过其它工序,例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图案化的基础。然后,这样的图案化层可以经过多种处理,例如蚀刻、离子注入(掺杂)、金属化、氧化、化学-机械抛光等,所有这些处理用于完成一个单层。如果需要几层,则对于每个新的层必须重复整个工序或其变体。最后,在衬底(晶片)上将形成器件的阵列。然后,这些器件通过例如划片(dicing)或切割等技术彼此分割开,然后独立的器件可以安装到连接到插脚等的载体上。
为了简化起见,下文中投影系统可被称为“透镜”;然而,这个术语应该被广义地解释为包括各种类型的投影系统,包括例如折射式光学系统、反射式光学系统和反射折射式系统。辐射系统还可以包括根据用于引导、成形或控制投影辐射束的这些设计类型中的任意类型来操作的部件,并且这些部件在下文中还可以被统称为或单独地称为“透镜”。而且,光刻设备可以是具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多台”的装置中,附加的台可以并行地使用,或者可以在一个或更多个台上执行预备步骤的同时使用一个或更多个其它的台进行曝光。例如,在US 5,969,441中描述了双台光刻设备,在这里以参考的方式将其内容并入本文中。
上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。用来形成这种掩模的图案使用CAD(计算机辅助设计)程序来生成,这种过程通常被称为EDA(电子设计自动化)。大多数CAD程序依照一系列预定的设计规则以便产生功能化掩模。这些规则通过工艺和设计限制来设定。例如,设计规则限定电路器件(例如栅极、电容等)或互连线之间的空间容许量,以便确保电路器件或线不会彼此以不希望的方式相互影响。通常,设计规则限制被称为“临界尺寸”(CD)。电路的临界尺寸可以被定义成线或孔的最小宽度或两条线或两个孔之间的最小空间。因此,CD决定所设计的电路的总的尺寸和密度。当然,集成电路制造的目标之一是在晶片上(通过掩模)忠实地复制原始电路设计。
通过以更低的成本推动增强的器件功能,集成电路工业自从其开始就具有相当高的增长速度。实现这种增长的主要因素之一是光刻技术能够稳定地减小形成为集成电路图案的一部分的最小特征尺寸。特征尺寸与成本的稳定下降与相应的每个电路所印刷的特征的密度的增长通常被称为“摩尔定律”或光刻“路标”。
光刻过程包括在掩模或掩模版(这里掩模和掩模版可互换使用)上形成主图像,然后将图像从掩模投影到涂覆有抗蚀剂的半导体晶片上,以便在晶片上形成与意图限定功能元件(例如晶体管栅极、触点等)的设计相匹配的图案。越多次地成功地在设计规格内将主图案复制到晶片上,则每个最终的器件或“芯片”的成本将越低。到目前为止,掩模图案已经与晶片水平上所需的图案几乎精确地完全相同,除了由于曝光工具的成像缩小比率,掩模水平图案比晶片水平图案大几倍。通常,掩模通过在石英或其他透明衬底上沉积和图案化光吸收材料而形成。然而,掩模被放置在已知为“步进机”或“扫描器”的曝光工具中,在此将具有特定曝光波长的光引导通过掩模照射到晶片上。光被传播通过掩模的空白区域,而在由吸收层覆盖的区域被衰减所需的量,通常在90-100%之间。通过掩模某些区域的光还会相移预期的相移角,通常是180度的整数倍。在由曝光工具的投影光学元件收集之后,最终的空间图像图案被聚焦到晶片上。沉积在晶片表面上的光敏材料(光致抗蚀剂或抗蚀剂)与光相互作用,以在晶片上形成所需的图案,并且随后所述图案被转移到晶片上的基本层,以便根据熟知的工艺形成功能电路。
在近几年,被图案化的特征尺寸已经显著地变得小于用于将掩模图案转移到晶片上的光的波长。这种朝向“亚波长光刻”的倾向已经导致难以在光刻工艺中保持充分的工艺裕量。当特征尺寸与波长的比率减小,由掩模和曝光工具形成的空间图像丧失对比度和锐度。该比率由k1因子量化,定义为曝光工具的数值孔径(NA)乘以最小特征尺寸Wf除以波长λ,即k1=NA·Wf/λ。在选择曝光波长时存在受限的应用灵活性,同时曝光工具的数值孔径接近物理极限。结果,器件特征尺寸的持续减小需要光刻过程中的k1因子的越来越迅速的减小,即在光学成像系统的经典分辨率限制处或以下成像。
能够实现低-k1光刻的新的方法已经使用掩模上的主图案,这种主图案不再是对最终的晶片水平图案的精确复制。掩模图案通常在图案特征的尺寸和位置(作为图案密度或间距的函数)方面进行调整。其他技术包括:已知为光学临近效应校正或OPC的在掩模图案(“衬线”、“锤头(hammerhead)”以及其他图案)上附加或减去额外的角部;和附加根本不希望在晶片上复制的其他几何形状。这些非印刷的“辅助特征”(也已知为亚分辨辅助特征(SRAFs)或散射条)的唯一目的是为了提高“主特征”的可印刷性。通常,SRAFs是位于主特征附近的小条,使得主特征的可印刷性对焦距和/或剂量的变化有较强的稳定性。所有这些方法通常被统称为分辨率增强技术(RET)。随着k1的减小,邻近效应的幅度显著增大。在目前高端设计中,越来越多的器件层需要RET,并且几乎每一个特征边缘都需要一定量的调整、以确保所印刷的图案将合理地类似想要的图案。这种大量的RET应用的实施和检验仅可能由详细的全芯片计算光刻过程建模来实现,并且这个过程通常被称为基于模型的RET。(见C.Spence在Proc.SPIE,Vol.5751,pp 1-14(2005)上的文章“Full-Chip Lithography Simulation and Design Analysis-How OPC Is Changing IC Design和P.Martin et al.在Proc.SPIE,5853,pp 114-123(2005)上的文章“Exploring new high speed,mask aware RET verification flows”)。
制造先进的掩模组的成本不断地上升。目前,对于先进器件成本已经超过每个掩模组一百万美元。此外,运转(turn-around)时间总是重要因素。结果,帮助减小成本和运转时间的光刻驱动的RET设计已经变成半导体制造过程的组成部分。
图1是用于将分辨率增强技术应用到设计布局中的现有技术方法中的流程图。在步骤110中,获得描述对应于半导体器件的功能元件(例如扩散层、金属轨迹、接触点和场效应晶体管的栅极)的图案的形状和尺寸的设计布局。这些图案表示需要通过光刻过程复制到晶片上、以便获得最终器件的特定电功能和规格的物理形状和尺寸的“设计意图”。该设计布局还被称为“预RET”布局或目标图案。
正如上面所述,需要对这种设计布局进行大量的修正,以在用于印刷所需结构的掩模或掩模版上形成图案。在步骤112中,多种RET方法被 应用到所述设计布局,以便近似在实际印刷的图案中想要的设计。最终的“RET后”的掩模布局通常与“预RET”的设计布局显著不同。预RET和RET后的布局两者都以基于多项式的分级数据文件的形式,例如但不限于GDS或OASIS的形式,被提供给光刻模拟系统。
在步骤114中,作为一个示例,晶片上的抗蚀剂轮廓采用RET后布局和光刻过程的模型进行模拟。这个模型包括描述从RET后布局到空间图像(AI)的转化的光学模型分量和描述从AI到最终抗蚀剂图像(RI)的转化的抗蚀剂模型分量。在步骤116中,从RI中提取出模拟的抗蚀剂轮廓并与目标设计布局进行比较,和在步骤118中确定是否所模拟的抗蚀剂轮廓是可接受的(即,在预定的误差容许量内)。如果它们是不可接受的,则所述方法返回到步骤112,在步骤112处将RET方法的其他反复应用到预RET布局上。如果所模拟的抗蚀剂轮廓是可接受的,则输出RET后的布局并用于制造实际的掩模(步骤120)。
光刻模拟的中心部分是光刻过程的模型的光学模型分量,其模拟曝光工具中的投影和图像形成过程。光学模型需要并入照射系统和投影系统的临界参数,例如但不限于,数值孔径和空间相干设置、照射波长、照射器源形状以及可能的系统缺陷(例如像差或反射光斑)。投影系统和多种光学效应(例如高NA衍射、标量或矢量、偏振以及薄膜多次反射)可以采用传递交叉系数(Transmission Cross Coefficient)(TCCs)进行模型化。TCCs可以采用本征级数展开分解成卷积核。考虑到计算速度,级数通常基于本征值的秩被截断,得到核的有限集。保持越多的核,则由截断引入的误差越少。在美国专利第7,003,758号中描述的光刻模拟系统在不会对计算时间产生负面影响的情况下采用极大量的卷积核实现光学模拟,因而实现高精确的光学模型化。
当光刻工艺进入到65nm节点以下,前沿的芯片设计具有小于在先进曝光工具中使用的光波长的最小特征尺寸。亚分辨辅助特征(SRAFs)变得不可缺少,即使OPC技术提供好的结果。通常,OPC将修正设计布局,使得抗蚀剂图像(RI)轮廓足够接近名义条件下的设计目标。然而,在没有任何额外的特征的情况下,过程窗口(PW)相当小。需要SRAFs来提高在更宽的散焦范围内以及德尔他(Δ)剂量情形下主特征的可印刷性, 以便在光刻过程中保持充分的加工裕量。
对于布局本身,主特征图案的相对位置也在PW尺寸中起重要作用。例如,对于一维图案,设计必须避免禁用的间距,这些禁用的间距是重复图案的一周期,会导致非常低的可印刷性。对于特定的禁用的间距,没有SRAF或OPC能够帮助形成所需的PW。对于一维图案(例如线和间隔图案),相对易于确定一组规则来避免布局设计中的禁用间距。然而,通常的芯片设计由具有复杂的二维几何形状的许多图案构成,并且没有简单的规则能够提供避免布局的错误位置(例如由于禁用间距)并有效地利用空间的设计。
因此,除了采用已知的OPC技术校正外,非常需要一种用于改善掩模形成过程以便进一步改善最终成像性能的方法和/或工艺,其可以适用于复杂的和不同的二维目标图案。
发明内容
由于上面的原因,本发明涉及一种用于确定掩模布局内的主特征或目标特征(即,将要成像的特征)的优选位置的基于模型的方法。总的来说,本发明的方法执行反复过程,其中一个或更多个目标特征被布置在掩模设计中并然后执行模拟过程,例如但不限于,生成如美国专利申请第11/757,805号所述的SRAF引导图(SGM),并且所述SGM被用来辅助确定下一个将要在掩模设计中布置的目标特征的优选位置。一旦一个或更多个附加特征被布置在掩模设计中,其他模拟过程被运行,其利用了当前掩模设计中所有的特征,然后该模拟的结果被用来将附加的特征设置在掩模设计中。这种反复的模拟和特征布置过程被连续执行,直到所有特征已经布置在所述掩模设计中为止。前面的过程被称为基于模型的光刻引导布局(LGL)。一旦设计完成,则可以对掩模进行OPC和RET处理。要注意的是,给定特征在掩模布局中可以移动或重新定位的量通常由控制全部掩模布局的设计规则来确定。
更具体地,本发明的基于模型的LGL方法包括生成多个布局引导图(LGM)。利用合适的模拟模型生成的每个LGM表示用来生成给定LGM的相关掩模的成像性能。在一个实施例中,LGM是二维(2D)图像,其 通过与给定掩模的成像性能对应的像素值表示,其中LGM的每个像素值指示给定的像素是否适于新的线或特征(即图案)的布置:如果新的图案被布置在该像素上,像素值越高,对已有的图案的可印刷性的贡献越大;如果新的图案被布置在该像素上,像素值越低,对已有图案的可印刷性的负面相反影响越大。换句话说,一旦为给定掩模生成LGM,通过LGM分析将要布置新的特征的区域,以确定布置在这个新的位置上的特征是否将加强已经存在于掩模上的特征的印刷,或是否将负面地影响已经存在于掩模上的特征的印刷。如果是前者,新的特征被布置在所指示的位置上,如果是后者,随后确定是否可以将新的特征的布置偏移(在允许的限度内),使得该特征加强掩模中的特征的成像,或者至少减小对印刷的负面影响。一旦这个步骤完成,被考虑的新的特征被加入到掩模设计中,并且运行新的LGM(即,模拟)用于掩模修正,以包括所述新的特征,随后对下一个特征(或特征组)重复这个过程以被加入到掩模中。正如提到的,重复这个过程直到所有目标特征都被处理。
根据LGL过程,对应过程窗口和通过焦距以及通过Δ剂量最优化LGM。通过加权边缘点,LGM还允许边缘点,由此允许临界主特征的最优化。在本发明的一个实施例中,以与US专利申请出版物第11/757,805中公开的SRAF引导图(SGM)相同的方式计算LGM。然而,任何能够模拟成像过程的合适的模拟模型可以用在本发明的过程中。在另一实施例中,利用例如在美国专利第7,247,574号中公开的干涉图形成LGM,该专利全文并入。
正如上面提到的,在本发明的过程的一个实施例中,在掩模设计中形成目标图案的图案的布置以连续的方式进行。具体地,在每一次反复中,一个或一些主图案被布置在掩模设计中并且计算所有已有的图案(即,那些已经布置在掩模设计中的图案)的新SGM。这种SGM生成有关掩模设计中将要被布置的下一个主图案或特征的最佳或最差位置的信息,并且随后基于SGM的结果,这些特征被布置在掩模设计中。重复这个过程,所有图案/特征被加入到掩模设计中(即,掩模布局)。
本发明提供超过现有技术方法的明显的优点。最重要的是,本发明提供系统的、快捷的并且成本有效的基于模型的用于在掩模设计中最优化主 特征(即,目标特征)的布置的方法。此外,本发明超过已有工艺或过程改善了设计可制造性(design for manufacturability)(DFM)能力,并且可以提供亚波长光刻过程中改善的工艺裕量。
虽然在本文中详述了将本发明用于制造ICs(集成电路),但是应该明确地理解到本发明可以有其它可能的应用。例如,本发明可以用于制造集成光学系统、磁畴存储器的引导和检测图案、液晶显示面板、薄膜磁头等。本领域技术人员应该认识到,在这种替代应用的情况中,可以将本文使用的任何术语“掩模版”、“晶片”或“管芯”分别认为是可以由更上位的术语“掩模”、“衬底”或“目标部分”替换。。
术语“辐射”和“束”用于包含全部类型的电磁辐射,包括:紫外辐射(例如具有约365、248、193、157或126nm的波长)和EUV(极紫外辐射,例如具有5-20nm范围的波长)。
本文采用的术语“掩模”可以广义地解释为可以用于将与将要在衬底的目标部分上形成的图案相对应的图案化横截面赋予入射的辐射束的一般图案形成装置;术语“光阀”也可以用在本文中。除了传统的掩模(透射型的或反射型的;二元型的、相移型的、混合型的掩模等),其它这样的图案形成装置的示例包括:
●可编程反射镜阵列。这种器件的一个示例是具有粘弹性(viscoelastic)控制层和反射表面的矩阵可寻址表面。这种装置所依据的基本原理在于例如反射表面的寻址区域将入射光反射成衍射光,而非寻址区域将入射光反射成非衍射光。使用适当的滤光片,从反射束中过滤掉所述非衍射光,仅留下衍射光;以这种方式,辐射束根据所述矩阵可寻址表面的所述寻址图案被图案化。所需的矩阵寻址可以使用合适的电子装置来执行。有关这种反射镜阵列的更多信息可以例如从美国专利US 5,296,891和US5,523,193中收集到,这里以参考的方式将其内容并入本文。
●可编程LCD阵列。这种结构的示例在美国专利US 5,229,872中给出,这里以参考的方式将其内容并入本文。
本发明本身,以及另外的目标和有益效果可以参照下面的详细描述和示意附图更好地进行理解。
附图说明
图1是用于将分辨率增强技术应用于设计布局的现有技术方法的流程图;
图2是示出根据本发明一个实施例的用于执行光刻引导布局过程的步骤的示例的流程图;
图3是用于触点层的设计布局的SRAF引导图(SGM)的示例性实施例;
图4是示出用于形成SRAF引导图(SGM)的第一方法的示例性流程图;和
图5是示出用于产生SRAF引导图(SGM)的第二方法步骤的示例性流程图;
图6A示出根据本发明的用于使用SGM产生SRAF布置规则的测试特征和坐标系统的一个实施例;
图6B示出根据本发明的用于使用SGM产生SRAF布置规则的测试触点特征和坐标系统的一个实施例;
图6C示出根据本发明的用于使用SGM产生SRAF布置规则的测试特征和坐标系统的一个实施例;
图7是根据本发明一个实施例的使用SGM用于SRAFs的不受规则约束的布置的方法步骤流程图;
图8是根据本发明一个实施例的用于将产生基于模型的SRAF与应用OPC校正结合的方法步骤的流程图;
图9示出应用现有技术的SRAF布置规则之后布局中的特征的临界尺寸图;和
图10示出根据本发明一个实施例的应用采用SGM产生的SRAF布置规则之后布局中的特征的临界尺寸图;
图11是根据本发明一个实施例的一种用于产生基于模型的亚分辨特征的方法的流程图。
具体实施方式
图2是示出本发明的LGL过程的示例性过程的示例性流程图。在所述过程的第一步骤中(步骤210),采用目标设计,包含在目标设计中的一个或更多个特征根据它们在目标图案中相应的位置被布置在掩模图案中。注意的是,每一次反复中从目标图案中将要加入到掩模图案中的特征的数量可以通过例如操作者确定,或被限定为某个固定数量,或者可以通过被采用的过程和在目标设计中被认为是重要的特征的数量进行控制。在其他变体中,可能每次反复仅加入一个特征。
在步骤220处,执行给定光刻过程(也就是,用于照射目标图案的过程)的当前掩模图案的照射的模拟,以便形成空间图像(或其等价物),其示出当前掩模图案的成像性能,包括示出当前掩模上的特征邻近区域和周围区域是否正面或负面地影响当前掩模上的特征的成像。正如上面提到的,可以采用提供上述信息的任何合适的模型。在给定的实施例中,所采用的模型是用于产生上述的SGM的其中之一。参考图2,在步骤220和230中,采用例如单核或多核计算模拟对应于当前掩模的空间图像,然后以例如下面详细描述的方式来确定SGM。正如所述的,SGM基于像素-像素提供如果附加特征位于给定像素的位置上时、所述给定像素将是否正面地有利于已有掩模图案的通过焦距和通过剂量边缘行为的指示。换句话说,如果SGM值是正的,则布置在那里的假定单元源(hypothetical unit source)将改善已有图案的整个通过焦距和通过剂量边缘行为;SGM值越大,改进越显著。如果SGM值是负的,则布置在那里的假定单元源将负面地影响或弱化已有图案的整个通过焦距和通过剂量边缘行为。
一旦产生SGM,其对应于“表决图(vote map)”或布局引导图(LGM),并且表示在当前掩模的场区域(即,其上还没有设置特征的区域)中对于每个像素在掩模上的当前特征的所有边缘点的集成,以及提供在场区域内的每个像素是适于在其上施加特征(即,像素有利于当前掩模特征的成像)还是如果可以、则应该避免(即,像素不利于当前掩模特征的成像)的指示。
在过程的下一步骤(步骤240)中,LGM或表决图被用来确定将要在掩模设计中布置的下一个特征或下一组特征的优选位置。作为一个可能的示例(下面公开一种可选的方法),这可以通过以下方式来实现:即,例 如将其中下一特征在初始时已经被指定的LGM的区域内的像素的值积分,并且随后如果在这个区域的像素的和的值高于某一预定阈值(表示可以正确地成像的特征),所述特征被加到指定空间/位置中的掩模设计。然而,如果像素的和低于预定阈值,则LGM被用于确定是否可以在所述掩模设计内重新定位所述特征,使得在对应于所述特征的调整后的位置的所述区域内的像素的和高于预定阈值。通过在掩模设计内部沿一个或更多个方向偏移特征的位置,可以增大像素的和的值,并且由此最优化将要添加的特征对已有特征的影响。
一旦当前考虑的特征被布置在掩模设计内,过程进行到步骤250,其确定是否目标图案或设计中的所有特征都已经被处理。如果答案是“是”,过程进行到步骤260并且完成布局。如果答案是“不是”,过程回到步骤220并且重新计算新的SGM,该新的SGM包括当前布置在掩模设计内的所有特征(包括在前面的反复过程中增加的那些特征),然后重新执行步骤220-250,直到所有目标图案内的特征已经被处理。
图11是示出根据本发明一个实施例的用于产生基于模型的亚分辨辅助特征的一种方法的流程图。在步骤1110中,获得掩模布局。所述掩模布局通常是预OPC(设计)布局。在步骤1112中,产生SRAF引导图(SGM)用于掩模布局。所述SGM是图像,其中如果像素被包括作为SRAF的一部分,则每个像素值指示所述像素将是否有利于掩模布局中的特征的通过焦距和通过剂量边缘行为。如果每个像素的SGM值是正的,则在那个像素位置的单元源(即,单个像素SRAF)将改善整个通过焦距和通过剂量边缘行为且SGM值越大,改善越显著。下面结合图4和5进一步详细描述SGM的形成。在步骤1114中,使用SGM产生掩模布局的SRAF布置规则。下面结合图6A、6B以及6C进一步描述基于SGM的SRAF布置规则的产生。在步骤1116中,采用SRAF布置规则将SRAF布置在OPC后的布局中。在可选的步骤1118中,采用SGM微调已布置的SRAFs。例如,SGM可以指示已布置的SRAF应该稍微比由所述规则指出的宽度宽。
图3示出触点层的SGM的示例,其中方块表示触点310。如果没有考虑掩模规则检查和SRAF可印刷性问题,在给定的例性SGM中,在不位于特征内部或邻近特征的亮区域(例如区域312)内的像素具有正的 SGM值,因此对于新的图案的布置将是合适的。在暗的区域内的像素,其是具有负的SGM值的像素,如果可以将应该相对于新图案的布置被避免。注意的是,可以为任何包括暗场和清洁掩模的掩模层的掩模布局产生SGM。
注意的是,通过焦距和通过剂量边缘行为可以采用设计目标边缘位置处的空间图像的边缘斜率进行描述。对于剂量和散焦的变化,更高的边缘斜率改善特征的过程窗口稳定性。剂量变化基本上是阈值变化,而散焦可以较好地通过低通模糊效应(low-pass blurring effect)来近似。高的边缘斜率同时改善对抗剂量和散焦变化的稳定性,这改善整个过程窗口。因而改善过程窗口稳定性的目标转变为增大设计目标边缘位置处的边缘斜率的目标。
图4是用于产生SRAF引导图(SGM)的第一方法的示例性流程图。图4中的方法是单核近似,其中假定曝光工具的光学路径是“接近”相干的,并且仅考虑曝光工具的TCC的第一项。
部分相干空间图像强度可以用公式表示如下:
其中:M是掩模图像;n是传递交叉系数(TCCs)的特征值的数目;F0到Fn是对应于每个TCC项的真实空间的滤波器;L0到Ln是每个TCC项的对应的特征值; 表示卷积,而“*”是正规倍乘(regular multiplication)。
在图4的单核近似中,重点在于来自对应于具有最大绝对值的特征值的核的空间图像振幅,则:
对于边缘,其边缘矢量 被定义如下:其方向垂直于边缘,并且指向空间图像A中的具有正边缘斜率的方向。现在,从一个边缘位置,边缘的环境被看成场。假定单元源位于场位置(x,y)处,则对于任意点(x1,y1)的空间图像振幅是F(x1-x,y1-y)。这个单元源对位于(x′,y′)处的边缘点的斜率的贡献成比例为:
其中“*”表示内矢量倍乘,因此结果是标量S(x,y,x′,y′)。因此,对于每一个边缘点,每个场位置对其斜率的贡献都是可以计算的。在一些场位置处的单元源将给出正的贡献,一些是负的。随后,这种贡献可以看成这个边缘点“表决”在掩模布局中的场点是否应该被布置以单元源。
接下来,对于每个场点,来自所有边缘点的“表决”被结合起来以产生对这个场点的结合的最终表决。这个最终表决是关于这个场点是否应该被布置以单元源。因而,将阈值应用到这个表决场以决定在何处布置下一个图案。
如果使用这种滤波操作将出现一个问题,也就是其在每个边缘点被应用。因为边缘点可以非常不规则,这种操作会是非常耗费计算量。这种强力表决计数方案的其他缺点是:(1)边缘被采样,因而来自连续的边缘的影响没有被考虑;(2)角的边缘位置是来自预-OPC布局的尖锐的角,这实际上不是所需的轮廓目标位置。角的真实的目标轮廓实际上是圆角,并且在该圆轮廓上的斜率应该被提高。
为了解决这个问题,上述的表决计数(vote count)操作被转换成经典的图像处理算法,采用三次快速傅里叶变换(FFT)操作实现表决计数。通过采用FFT操作用公式表示表决计数处理,在有或没有硬件加速(例如在美国专利第7,003,758中公开的全芯片光刻模拟系统中应用的)的情况下,极大地提高了计算速度。而且,采用FFT计算自动地克服了上面提到的两个缺点。所有的边缘被连续地考虑,并且角是圆的(倒圆量依赖于像素尺寸)。
在步骤418中,获得预-OPC掩模布局M(x,y)。预-OPC掩模布局的梯度图 是矢量图,由组成 组成。这样,精确的边缘点是所有具有梯度的点。对特定场点的表决来自具有非零梯度的掩模图像中的每个点,基于在那个场点上的单元源是否将提高梯度。对于在场点(x,y)处的单元源,其对在(x′,y′)处的梯度值的贡献为:
再次,“*”表示内矢量倍乘。“v”值可以为从(x,y)处的梯度到场点(x′,y′)的表决,因而来自场点(x,y)处单元源的总的表决和是
Gx和Gy是M(x,y)的两个梯度分量图像,Dx和Dy是已知的滤波器。求和操作是在规则图像格栅上的标准卷积滤波。因而,V可以通过两个滤波操作进行计算。如果在真实空间中操作的话,这两个滤波操作是非常昂贵的,因为Dx和Dy是不可分离的大的滤波器。因此,为了使这两个滤波操作可控,在频率域内对它们执行。
在频率域中,不需要清楚地计算Gx和Gy。代替地,可以直接从M(x,y)计算Gx和Gy。
如果Z(x)是任意函数,FFT(Z(x))是其傅里叶变换,并且F(x)=dZ/dx是其导数,而Z(x)的傅里叶变换是
FFT(Z′(x))=ifFFT(Z(x)
其中i是虚数单位,f是频率。结果,
FFT(Gx)=ifxFFT(M),FFT(Gy)=ifyFFT(M)
FFT(Dx)=ifxFFT(F),FFT(Dy)=ifyFFT(F)
因而,在场点(x,y)处的总的表决和,SGM值是
其中IFFT()表示反快速傅里叶变换, 表示卷积,而“*”表示正规倍乘。由于 可以预计算IFFT(F),因为光学模型对任何掩模都是相同的,因此,在每个场点处SGM值的实时计算仅包括两个FFT计算:FFT(M)和一个IFFT。在步骤420中,FFT被应用到预OPC掩模布局以产生FFT(M)。采用对于计算速度和存储的本征级数展开,将TCC分解为卷积核。因此,在步骤410中,引入TCC的分解形式,然后在步骤412和414中,FFT(F)被转化成IFFT(F)。在步骤416中,计算 随后,在步骤420中, 乘以FFT(M),并且在步骤422中,对于所述乘积结果采用IFFT,以产生整个预OPC设计布局的SGM。
图5是用于产生SRAF引导图(SGM)的第二方法的示例性流程图。图5实施例是多核近似,其中曝光工具的光学路径不假定为接近相干。为了易于讨论,下面的等式写成好像只有一个空间维度。
掩模透射率M(x)被分离成预OPC分量(T)、SRAF分量(A)和OPC校正分量(C):
M(x)=MT(x)+MA(x)+MC(x)
如果
MK(x)=MT(x)+MC(x)
表示OPC后布局透射率,则空间图像(AI)强度为
其中W(x,y)为TCC的空间域表示,而IT(x)是没有SRAF的AI强度。
为了得出SGM表达式,在掩模布局的SRAF部分中在x′处的单元源(unit source)被假定,即MA(x)=δ(x-x′)。在x′处的该单元源贡献下面的量给x处的图像斜率:
从场点x到源点x′的表决的加权等于预OPC图像的梯度,
因而在x′处的SGM值等于
上面的最后步骤使用了分部积分法。这种表示即使在相干照射的限制条件下也不会减小上面的单核SGM表示,因为单核SGM基本上看成对振幅的梯度的贡献而不是对强度的贡献。
最后,变量名改变:
如果x1由第二项中的x2代替,观察到SGM双线性核的厄米矩阵性(Hermiticity)。
SGM双线性核(SGM)可以与频率域中的TCC关联。当MT是实数的,并且OPC校正分量(MC)被忽略,
上面的厄米矩阵性容易确认。
实际的困难在于如果直接应用这个关系式,同时出现两个原始的TCCS,如果TCC很大这可能是不可用的(例如,如果TCC的每个维度是具有浮动数据类型的107,则总的存储需求超过2G字节)。因而,期望使得计算“同址/置换”。为了达到这个目的,SGM双线性核可以分解成
TCC1(k1,k2)=TCC(-k2,k1)
其中每一步骤是同址的。
另一种实际的考虑在于,采用用于计算速度和存储的本征级数展开,TCC通常被分解成卷积核。因而,在步骤510中,TCC的分解形式被引入,然后在步骤512中,TCC的分解形式再构成原始形式。在步骤514-518中,SGM双线性核(SGK(k1,k2))被同址计算,然后在步骤520中将SGM双线性核分解成本征值和本征向量。在步骤522中,采用掩模布局、分解的SGM双线性核以及已有的快速双线性操作计算部分SGM。在图5的方法中,假定
在步骤524和526中,计算SGM线性核。SGM线性项核的范围/谱(spectrum)被表示为:
W(ξ1,ξ2)也是TCC(k1、k2)的逆傅里叶变换。因而
这个表达式是为了连续的函数分析。然而,当在应用中采用DFT(离散傅里叶变换),常数2π应该由DFT的序列长度替代。在步骤528中,另一部分SGM通过卷积具有SGM线性核的掩模布局来计算。在步骤530中,部分SGM被结合产生SGM。注意的是,可以对每个光学模型预执行图4中的步骤410-416和图5中的步骤510-520以提高运行时的速度。
对于用以最优化过程窗口的新的特征,当边缘斜率最弱时其布置应该被最优化。总的来说,在散焦处边缘斜率较低,因而在散焦和/或剂量改变(Δ剂量)处的TCC应该被用于计算SGM,使得边缘斜率在那些最弱的PW点被最大化。
在SGM计算中不同的权重可以分配给不同的目标边缘位置,因为不同的边缘点可以具有不同的重要性(importance)。例如,更高的权重可以 分配给多栅极边缘点的表决,而更低的权重分配给来自大图案和线端的表决。这种加权方法实现对过程窗口行为的不同重要性的图案的不同处理。分配权重给边缘点的附加考虑在于边缘的已有的斜率,使得更高的权重被给予那些具有低边缘斜率的边缘位置,因为它们是热点(即,经过过程窗口变化的布局中的弱点)。由于这个原因,没有SRAFs的OPC校正可以被应用到掩模布局、计算的空间图像以及计算的每个边缘位置处的空间图像的边缘斜率。边缘位置的ILS(图像对数斜率)的倒数可以用作那个边缘位置的权重。这两个加权方法,即基于特征重要性的权重和基于ILS的权重还可以进行结合给出结合的权重。其他可能的加权方案落在本发明的范围内。
为了将加权应用到SGM计算中,每个边缘评估点的相对重要性基于例如栅极相对于非栅极,线相对于角,线宽等进行确定。非负的加权分配给每个边缘评估点。例如,权重1是标称的,任何1以上的值是附加权重(因此,权重2.0意味着边缘点的表决是标称权重点的重要性的两倍),任何1以下的值具有更低的权重(即,权重0意味着边缘点的表决根本不应该计数,而权重0.5意味着边缘点的表决以标称权重点的50%计数),并且权重永远不会为0.0以下。接下来,假定每个权重是边缘点位置(x,y)处的Δ函数,在预OPC布局M(x,y)的相同的像素格栅得出权重图像Wm(x,y),并且将低通滤波器应用到权重图像以匹配预OPC布局的采样频率的通带。最终的权重图图像与预OPC布局M(x,y)的梯度相乘,并且结果被用作计算SGM时的加权目标图像。
对于单核SGM,表决图被转变成
对于多核SGM,表决图被转变成
再一次,具有变量的改变,
第一三个积分类似具有相同核的无加权SGM。唯一的区别在于掩模图像MR由WmMK替换。当MT是实数的,并且OPC校正(MC)被忽略,第四和第五个积分的核是
最后一个积分的核变成
正如上面讨论的,SGM(这里也称为LGM)可以用作用于引导后续图案的基础,以加强布局上的已有图案的PW行为。
特别地,可以以连续的方式引导芯片设计。在每个后续的步骤中,一组新的图案被加入到布局中,由常规软件选择。然后,对所有布局中的已有的图案计算LGM,随后新的LGM被用于引导将后续特征加入到布局中。在一个实施例中,阈值T被应用到LGM中,使得所有具有低于阈值的LGM值的像素被标记成下一个线或图案的禁用或不希望的位置。这些禁用的或不希望的位置和设计规则检查(DRC)一起为下一个线或图案指示可用的和不可用的区域。对于可用的区域,LGM中的亮区域(即,具有大LGM值的团簇像素的区域)对应于适于容纳下一个线或特征的区域。还可以限定包括由下一个线或图案、线的长度等覆盖的总的LGM的目标函数,然 后最大化(或最小化,这依赖于目标函数的实际定义)所述目标函数,以求出所述下一个线或特征将要布置在掩模布局中的最佳位置。
其中 表示 的路径长度, 表示由具有线宽w的该线 覆盖的总的LGM值,α和β是用户指定的在线长度和LGM最优化之间平衡的拉格朗日乘子(权重),并且它们应该具有不同的符号。假定α<0并且β>0。结果,线布置问题变成最优化问题:
限制条件为,在这个路径中没有点具有低于阈值T的LGM值或违反任何DRC规则。这些限制条件还可以增加到在对已有图案的PW性能具有大的反面影响或违反DRC规则的点上的具有极大负权重的目标函数。
可选地,LGM还可以用作线布局中路线长度上的(反的)权重,然后问题可以转变成最优(权重的)路线搜索问题。路线搜索算法的示例包括但不限于宽度优先搜索、Dijkstra算法、Viterbi算法以及Floyd-Warshall算法。
然后,正如上面提到的,这个包括LGM的过程连续以新的图案更新,直到所有线或特征都加入到布局中。
这种连续布置的每一步骤通过采用LGM作为连续图案布置的引导来加强已经布置的图案/特征的总的对比度。因此,在最终的布局中,图案是相互构成的,并且在小的额外花费的情况下极大地改善总的PW性能,这是DFM方法的最终目标。这种方法还具有低计算成本以及考虑两维几何形状的优点。
LGM可以容易地用于需要在布局过程中同时一起考虑(例如聚合(poly)和扩散,或金属和触点)的多层。对于每个单电路层,对层本身单独地计算LGM,因为对不同的层在不同的时间进行光刻图案化。在不同层之间的电路水平的联系和依赖性将由布局软件来维持。
进一步,LGM可以用于提供引导给自动布置-路线软件,或实施例如标准单元的手动布局的人类用户。除了提供有关下一图案应该布置在哪里 的建议,所述方法还可以基于LGM提供评价,指示用于光刻的设计的稳定性的水平。
此外,这里公开的LGL方法可以与OPC以及OPC验证软件结合使用,以使设计的稳定性有效。
进一步地,LGL的应用可以用在IC电路布局的布置或路线路程,或者两者。具体地,可以应用LGL方法提供引导给预定标准单元的布置,以便提高光刻性能。在这种应用中,整个预定的标准单元作为单个固定的图形进行处理,并且LGM将通过将由标准单元覆盖的所有LGM像素值加起来给出所述布置的评价。LGM还可以通过发现由标准单元覆盖的最低LGM值来估计在布置中是否存在任何特殊的弱点。
对于易于在空间上重复多次的标准单元的设计,LGM不仅可以用于指导所述单元本身的布局,而且还可以在光刻情形中计算所述单元的有利间距。具有更小的有利间距的设计将能够提供更小的电路面积,如果所述单元重复多次这是显著的。
在一个实施例中,SGM可以用于产生一组SRAF布置规则。一组SRAF布置规则的示例在下面的表1中示出。
表1
第一栏确定图案的类型,其中类型1是类似栅极的适合SRAF的图案,而类型2是类似金属线的不适合SRAF的图案。栏2确定布局中的主特征之间的间距。在表1中示出了三种类型的SRAF布置规则。第一种规则(栏3-6)是用于在相同类型的图案之间布置SRAFs(即散射条或SB)。第二种规则(栏7-10)是用于在适于SRAF的图案和不适于SRAF的图案之间布置SRAFs。第三种规则(栏11-14)是用于在适于SRAF或不适于SRAF 的图案和无SRAF图案(例如非常大的图案)之间布置SRAFs。对于触点层,所有三种规则可以是相同的。表1的每一行指定将要布置的SRAFs的数目、每个SRAF的宽度、SRAF和主特征之间的间距以及根据主特征之间的间距的SRAFs之间的间距。对于多(poly)(金属)层,采用SGM和一系列一维测试特征产生SRAF布置规则。
图6A是根据本发明的用于采用SGM产生多(金属)层的SRAF布置规则的测试特征和坐标系统的一个实施例的图。对于主特征之间的指定间距,产生由重复的线测试特征构成的测试图案,其中线测试特征和SRAFs两者都被假定相对于其宽度具有无限长度。图6A示出是相同类型的(例如两个特征都是栅极)两个线测试特征610a和610b。因而,下面的讨论描述了产生第一种SRAF布置规则。线测试特征的宽度等于布局的最重要的线宽并且任何两个相邻线测试特征之间的间距是主特征之间的被指定间距值。然后,产生SGM用于这种测试图案。
如图6A所示,在测试图案上施加了坐标系统,其中y轴线与任意线测试特征的边界重合,而x轴线垂直于所述线测试特征。在图6A中,x=0(612)和x=间距(space)(614)对应于相邻的线测试特征610a和610b的边界。对于一维规则,任何两个相邻线图案S(x)之间的SGM值等于SGM(x,0)和x=[0,1,...space]。然后,这些线测试特征的SRAF布置规则产生问题转变成将区间[0,间距]分成n个更小的区间[x1s,x1e],[x2s,x2e],...[xns,xne]的问题,其中0≤x1s<x1e<x2e<xns...<xns<xne≤space(间距)。每个区间表示SRAF,使得第i个SRAF(1≤i≤n)可以被表示成xis≤x≤xie。
确定最优SRAF布置规则相当于最大化由受到MRC规则和SRAF可印刷性限制条件限制的SRAF覆盖的总的SGM值。让Si作为由第i个SRAF(1≤i≤n)覆盖的SGM值,然后总的由SRAFs覆盖的SGM值是
有关在布局中布置SRAF的五个限制条件为:
1.最小化SRAF宽度(Wmin),即,对于任何i∈{1,2,...,n},xie-xis≥Wmin
2.最大化SRAF宽度(Wmax),即,对于任何i∈{1,2,...,n},xie-xis≥Wmin
3.最小化SRAF和主特征(Smain)之间的间距,即x1s≥Smain和xne≤space-Smain。
4.最小化任何两个相邻的SRAF之间的间距(SSRAF),即对于任何i∈{2,...,n,xis-x(i-1)e≥SSRAF
5.对于任何i∈{1,2,...,n},Si≥0(不需要给SRAFs布置负的SGM值,即使其值是最大的可能)。
假定在限制条件(Wmin,Wmax,Smain,SSRAF)下对于[0,间距(space)]全局最优化解(分段)为Ruleopt={[x1s,x1e],[x2s,x2e],...[xns,xne]},则第i个SRAF(1≤i≤n)覆盖[xis,xie]。而且,对于任何i∈{2,...,n,在相同的限制条件下{[x1s,x1e],[x2s,x2e],...[x(i-1)s,x(i-1)e]}也是[0,xis-SSRAF]的最优分段(partition)(否则,如果存在对于[0,xis-SSRAF]的更好的分段,则其可以与Ruleopt中的第i、i+1、...第n个SRAF布置结合,并且得到比Ruleopt更好的规则而仍然满足所述限制条件,这与Ruleopt的最优性相矛盾)。
因此,区间[0,间距(space)]被分成更小的区间,并且基于动态编程构造一种算法。假定间距≥2Smain+Wmin,这种算法的和遵循:
输入:间距(space)、对于x=[0,1,...,space]的S(x)以及限制条件(Wmin,Wmax,Smain,SSRAF)
中间结果:
NumSRAFArray[x](x=[0,1,...,space-Smain]):具有space-Smain+1的尺寸的阵 列,并且NumSRAFArray[x]存储对应[0,x]的最优分段的SRAFs的数目;
SRAFSGMArray[x](x=[0,1,...,space-Smain]:具有space-Smain+1的尺寸的阵列,并且SRAFSGMArray[x]存储由对应[0,x]的最优分段的SRAFs覆盖的总的SGM;
SRAFLeftEndArray[x](x=[0,1,...,space-Smain]):具有space-Smain+1的尺寸的阵列,并且SRAFLeftEndArray[x]存储对应[0,x]的最优分段的最右的SRAF左端(the right most SRAF’s left end)的坐标(对应最大的xis使得xie≤x);
SRAFRightEndArray[x](x=[0,1,...,space-Smain]):具有space-Smain+1的尺寸的阵列,并且SRAFLeftEndArray[x]存储对应[0,x]的最优分段的最右的SRAF右端的坐标(对应最大的xie使得xie≤x);
初始化:
对于所有x=[0,1,...,space-Smain]设定NumSRAFArray[x]和SRAFSGMArray[x]为零。
SRAF计算:
图6B是根据本发明的用于采用SGM产生SRAF布置规则的触点测试特征和坐标系统的一个实施例的图。触点测试特征620a和620b是重复的正方形特征。因为每个触点测试特征620a、620b的重要性是相同的,下面的讨论描述产生第一种SRAF布置规则。任何两个相邻触点之间的间距是主特征之间的指定间距。产生这种测试图案的SGM。在触点测试特征上施加坐标系统,其中y轴线与任意触点测试特征的边界重合,原点位于触点测试特征的所述边缘的中间。在图6B中,x=0(622)和x=间距space)(624)对应于相邻的触点测试特征620a和620b的边界。
对于触点层,主特征的长度通常与宽度相等,因此考虑由特征的有限长度引起的两维效应。对于布置在触点层中的SRAFs,SRAF长度通过参数“sbEndExtension”626来指定。如果触点测试特征620a、620b的长度为L,则SRAF628的长度为L=2*sbEndExtension。由于仅由SRAFs覆盖的SGM值是令人感兴趣的,因此,SGM值函数S(x)被重新限定为:
确定触点的第一种SRAF布置规则与上面对线特征所述的一样,除了S(x)的定义不同。
确定第二种SRAF布置规则(即,用于在适于SRAF的图案和不适于SRAF的图案之间布置SRAF的规则)与确定第一种SRAF布置规则相同,除了给相邻的图案分配不同的权重。例如,适于SRAF的图案的边缘将会比不适于SRAF的图案的边缘被分配给一个更高的权重。
图6C示出根据本发明的用于采用SGM产生SRAF布置规则的测试特 征和坐标系统的一个实施例的图。图6C的测试特征被用于确定第三种SRAF布置规则(即,用于在适于SRAF的图案或不适于SRAF的图案和无SRAF的特征之间布置SRAFs的规则)。中心线测试特征632具有设计布局中的最重要的线宽的宽度,并且线测试特征630a和630b(非SRAF特征)被假定为是无限宽。SRAF布置规则可以如上面结合图6A所述的来确定,除了线测试特征632被分配大的权重,而线测试特征630、630b分配非常小的权重。
在根据布置规则布置SRAFs之后,每个SRAF的布置、宽度和长度采用SGM进行微调以考虑掩模布局的二维效应。对于多(金属)层,假定主特征的长度比它们的宽度更长的情况下产生SRAF布置规则。然而,这种假设不总是有效的。例如,对于线端附近的区域,SGM可以指示已布置的SRAF应稍微比由规则指示的宽度宽。然后,这个SRAF被加厚。由每个SRAF覆盖的SGM值也可以用作SRAF的优先值来解决潜在的矛盾。例如,如果来自不同的主特征段的SRAFs重叠,则首先修正具有更低优先级的SRAF以去除所述重叠。
图7是根据本发明的一个实施例的用于采用SGM的SRAFs的无规则布置的方法步骤的流程图。在图7的实施例中,代替首先产生SRAF布置规则,SRAFs直接从SGM中得出。在这个实施例中,SGM的区域被转换成SRAF多边形。每个SRAF多边形需要是细杆形状,水平地或垂直地取向,并且具有在范围[Wmin,Wmax]内的宽度。
在步骤710中,界定SGM以确定正的区域,即希望是SRAFs的区域。所述界定产生二元图像,SGMB。在步骤712中,标准图像加工方法被用于在SGMB内确定相关/连接的(connected)的正的区域。在步骤714中,SBM乘以SGMB以产生SGMC,使得SGMB的每个正的像素被分配其在SGM中对应的值。在步骤716中,计算每个相关/连接的区域的SGMC的一维x和y投影。在步骤718中,通过应用用于产生规则的上述动态编程方法给一维投影,提取所有SRAF坐标(即,所有SRAFs应该布置的位置)。在步骤720中,布置SRAFs之间的任何冲突可以采用由每个SRAF覆盖的总的SGM值作为其优先值进行解决。布置SRAFs之间的可能的冲突包括允许的SRAFs之间的端到端距离的最小值和允许的SRAFs之间的 角到角距离的最小值。在步骤722中,SRAFs被布置在布局中。
图8是根据本发明的一个实施例的用于将基于模型的SRAF的产生与应用OPC校正相结合的方法步骤的流程图。通常,相对于预OPC掩模图像数据(MT)OPC校正图像数据(MC)相当小,因而OPC后的掩模图像MK(x)=MT(x)+MC(x)≈MT(x)并且SGM仅依赖于预OPC布局。因而,可以产生SGM,并且应用在OPC校正之前布置在布局中的SRAFs。然而,如果OPC校正不可以被忽略,则SGM产生和SRAF布置可以与OPC校正的应用结合。
在步骤810中,首先采用设计(预OPC)布局产生SGM,并且采用使用SGM产生的布置规则或直接来自SGM的布置规则将SRAFs布置在所述设计布局中,正如上面所述。在步骤812中,OPC、掩模规则检查(MRC)、以及SRAF可印刷性校正被应用到具有SRAFs的设计布局中。在步骤814中,采用OPC后布局产生新的SGM和/或SRAF被重新布置在OPC后的布局中。在步骤814中重新生成SGM是可选的。在步骤816中,如果结束条件满足,则所述方法结束,但是如果结束条件不满足,所述方法返回到步骤812,在那里应用另一次OPC、MRC以及SRAF可印刷性校正的反复。结束条件可以是最大的反复数目或决定模拟的抗蚀剂图像轮廓是否足够接近设计目标。
在每一次OPC反复和其他校正之后调整SRAFs的布置可以是相当有效的。例如,在OPC校正的一次反复之后,可以不根据SGM布置特定SRAFs,因为MRC限制条件不和所期望的一样宽或根本不能被布置。然后,在另一次OPC校正的反复之后,可能会存在这些SRAFs的将要被布置的空间。
图9示出具有根据现有技术SRAF布置规则布置的SRAFs的设计目标布局的图。图9还示出模拟的OPC后布局的抗蚀剂轮廓。在热点910测量的临界尺寸(即线宽)为49.6nm,在热点912临界尺寸为40nm,在热点914临界尺寸为44nm,在热点916临界尺寸为29.3nm,以及在热点918临界尺寸为35.5nm。特别地,热点916示出公知的“缩颈”,在这个位置模拟的抗蚀剂轮廓比设计的线宽更窄。
图10示出相同的具有根据采用SGM产生的SRAF布置规则布置的SRAFs的设计目标布局。图10还示出这种OPC后布局的模拟的抗蚀剂轮廓。在热点1010处测量的临界尺寸为49.77nm,在热点1012临界尺寸为47.44nm,在热点1014临界尺寸为44.75nm,在热点1016处临界尺寸为41.24nm,以及在热点1018处临界尺寸为40.72nm。正如在比较图9和图10中所测的临界尺寸时看到的,具有采用SGM布置的SRAFs的OPC后布局导致所模拟的抗蚀剂轮廓更匹配布局并且改善了热点处的临界尺寸。
除了布置SRAFs,SGM可以用于其他应用。SGM可以用于确定预OPC(设计目标)布局中的热点。如果主特征属于具有在没有该特征的情况下计算的很低的SGM值的区域中,该特征将反面地影响相邻图案的边缘的过程窗口和总的设计的过程窗口稳定性。SGM还可以用于通过将热点偏移到具有更高SGM值的区域来修复热点。SGM可以用在双曝光设计中,其中全芯片设计被分成按次序进行曝光的两组图案。在将所有图案分成两组的过程中,一些图案是不确定的,即如果该图案布置在任一组中,其不会干扰任何规则。对于这种图案,通过选择具有更高SGM值的布局,SGM可以用于确定图案应该布置在哪个组中。SGM还可以用于确定布局的总的偏斜规则,即图案应该放大或收缩多少。
本发明特定方面的附加的描述
本发明的特定实施例提供用于在掩模布局中布置亚分辨辅助特征的系统和方法。这些实施例中的一些包括产生用于所述掩模布局的SRAF引导图,其中所述SRAF引导图是图像,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,则每个像素值指示所述像素将是否为所述掩模布局中的特征的边缘行为提供正面贡献,和根据所述SRAF引导图在所述掩模布局中布置亚分辨辅助特征。在这些实施例的一些实施例中,产生SRAF引导图包括:计算所述掩模布局的图像梯度图;对于在所述掩模布局中的每一个场点,采用所述图像梯度图计算在所述场点处的单元源的总表决和;和在所述SRAF引导图中分配值,其中在所述SRAF引导图中的像素处的所述值是在所述掩模布局中对应的场点处的总的表决和。在这些实施例中的一些实施例中,计算在所述场点处的单元源的总的表决和是在频率域中执行的并且包括:计算表示曝光工具的光学路径的传递交叉系数 的最重要的本征向量的逆傅里叶变换;计算所述掩模布局的所述傅里叶变换;将所述逆傅里叶变换乘以频率的平方和(sum square of frequency)和所述掩模布局的傅里叶变换以产生乘积结果;和计算所述乘积结果的逆傅里叶变换以产生所述SRAF引导图。在这些实施例中的一些实施例中,其中产生SRAF引导图包括:采用表示曝光工具的光学路径的所述传递交叉系数计算双线性SRAF引导图核;采用所述传递交叉系数计算线性SRAF引导图核;采用所述双线性SRAF引导图核和所述掩模布局计算部分SRAF引导图;采用所述线性SRAF引导图核和所述掩模布局计算第二部分SRAF引导图;和将所述部分SRAF引导图和所述第二部分SRAF引导图结合。在这些实施例中的一部分实施例中,所述方法和系统可以包括采用所述SRAF引导图产生SRAF布置规则。在这些实施例中的一些实施例中,所述掩模布局包括光学邻近效应校正。在这些实施例中的一些实施例中,所述方法可以存储在计算机可读介质中作为用于在计算设备上执行的指令。
这些实施例中的一些实施例还包括或产生包括亚分辨辅助特征的掩模布局数据,其中所述亚分辨辅助特征根据SRAF引导图进行布置,其中所述SRAF引导图是图像,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,每个像素值指示所述像素将是否对所述掩模布局中的特征的边缘行为提供正面贡献。在这些实施例中的一些实施例中,所述SRAF引导图通过下列步骤产生:计算表示曝光工具的光学路径的传递交叉系数的最重要的本征向量的逆傅里叶变换;计算所述掩模布局的所述傅里叶变换;将所述逆傅里叶变换乘以频率的平方和和所述掩模布局的傅里叶变换以产生乘积结果;和计算所述乘积结果的逆傅里叶变换以产生所述SRAF引导图。在这些实施例中的一些实施中,所述初始掩模布局包括光学邻近效应校正。在这些实施例中的一些实施例中,所述SRAF引导图通过下列步骤产生:采用表示曝光工具的光学路径的所述传递交叉系数计算双线性SRAF引导图核;采用所述传递交叉系数计算线性SRAF引导图核;采用所述双线性SRAF引导图核和所述掩模布局计算部分SRAF引导图;采用所述线性SRAF引导图核和所述掩模布局计算第二部分SRAF引导图;和将所述部分SRAF引导图和所述第二部分SRAF引导图结合。在这些实施 例中的一些实施例中,所述初始掩模布局包括光学邻近效应校正。
这些实施例中的一部分还包括或产生具有包括亚分辨辅助特征的掩模布局的掩模,其中所述亚分辨辅助特征根据SRAF引导图进行布置,其中所述SRAF引导图是图像,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,每个像素值指示所述像素将是否对所述掩模布局中的特征的通过焦距和通过剂量边缘行为提供正面贡献。在这些实施例中的一些实施例中,所述SRAF引导图由下面的步骤产生:计算表示曝光工具的光学路径的传递交叉系数的最重要的本征向量的逆傅里叶变换;计算所述掩模布局的所述傅里叶变换;将所述逆傅里叶变换乘以频率的平方和和所述掩模布局的傅里叶变换以产生乘积结果;和计算所述乘积结果的逆傅里叶变换以产生所述SRAF引导图。在这些实施例中的一些实施例中,所述初始掩模布局包括光学邻近效应校正。在这些实施例中的一些实施例中,所述SRAF引导图通过下面步骤产生:采用表示曝光工具的光学路径的所述传递交叉系数计算双线性SRAF引导图核;采用所述传递交叉系数计算线性SRAF引导图核;采用所述双线性SRAF引导图核和所述掩模布局计算部分SRAF引导图;采用所述线性SRAF引导图核和所述掩模布局计算第二部分SRAF引导图;和将所述部分SRAF引导图和所述第二部分SRAF引导图结合。在这些实施例中的一些实施例中,所述初始掩模布局包括光学邻近效应校正。
本发明的特定实施例,包括某些后面的实施例,提供用于确定掩模布局内的一个或更多个特征的位置的系统和方法,包括在所述掩模布局内布置第一特征,基于所述第一特征的布置执行掩模模拟,其中执行所述掩模模拟包括产生SRAF引导图和基于从所述模拟中获得的结果确定用于在所述掩模布局中布置第二特征的位置。这些实施例中的一些实施例还包括在所确定的位置布置所述第二特征和基于前面布置的特征反复地重复执行掩模模拟的步骤,确定用于在所述掩模布局内布置另一特征的位置,并且布置所述另一特征直到所需数目的特征已经布置在所述掩模设计中。这些实施例中的一些实施例还包括采用OPC最优化所述掩模布局。这些实施例中的一些实施例还包括采用分辨率增强技术最优化所述掩模布局。这些实施例中的一些实施例还包括多个布局引导图,其中每个布局引导图表示 掩模布局的模拟的成像性能。在这些实施例中的一些实施例中,每个LGM包括具有多个像素值的两维图像,基于一个或更多个所述像素值计算特征的所述布置。在这些实施例中的一些实施例中,每个所述像素值表示对布置在所述像素上的一部分特征的所述掩模布局内的一个或更多个图案的可印刷性的影响。在这些实施例中的一些实施例中,所述对可印刷性的影响是负面的影响。在这些实施例中的一些实施例中,布置在所述像素上的所述一部分特征提高所述一个或更多个图案的可印刷性。
上面本发明已经参照特定实施例进行描述。然而,很明显在不脱离权利要求设定的本发明的更宽的精神和范围的情况下可以进行多种修改和改变。因而,前面的说明和附图应看作示例性的而不是限制性的。
Claims (11)
1.一种用于在掩模布局中布置亚分辨辅助特征的方法,包括步骤:
产生用于所述掩模布局的亚分辨辅助特征引导图,其中所述亚分辨辅助特征引导图是这样的图像:即,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,则每个像素值指示所述像素将是否对所述掩模布局中的特征的边缘行为提供正面贡献;和
根据所述亚分辨辅助特征引导图在所述掩模布局中布置亚分辨辅助特征;
其中,产生亚分辨辅助特征引导图的步骤包括:
采用表示曝光工具的光学路径的传递交叉系数计算双线性亚分辨辅助特征引导图核;
采用所述传递交叉系数计算线性亚分辨辅助特征引导图核;
采用所述双线性亚分辨辅助特征引导图核和所述掩模布局计算部分亚分辨辅助特征引导图;
采用所述线性亚分辨辅助特征引导图核和所述掩模布局计算第二部分亚分辨辅助特征引导图;和
将所述部分亚分辨辅助特征引导图和所述第二部分亚分辨辅助特征引导图结合。
2.一种具有包括亚分辨辅助特征的掩模布局的掩模,其中所述亚分辨辅助特征根据亚分辨辅助特征引导图进行布置,其中所述亚分辨辅助特征引导图是这样的图像:即,在所述图像中如果所述被包括作为亚分辨辅助特征的一部分,则每个像素值指示所述像素将是否对所述掩模布局中的特征的通过焦距和通过剂量边缘行为提供正面贡献。
3.一种用于在掩模布局内确定一个或更多个特征的位置的方法,包括步骤:
在所述掩模布局内布置第一特征;
基于所述第一特征的布置执行掩模模拟,其中执行所述掩模模拟的步骤包括产生亚分辨辅助特征引导图,所述亚分辨辅助特征引导图是这样的图像:即,在所述图像中如果像素被包括作为亚分辨辅助特征的一部分,则每个像素值指示所述像素将是否对所述掩模布局中的特征的通过焦距和通过剂量边缘行为提供正面贡献;和
基于从所述模拟中获得的结果确定用于在所述掩模布局中布置第二特征的位置。
4.根据权利要求3所述的方法,还包括步骤:
在所确定的位置布置所述第二特征;和
基于前面布置的特征反复地重复执行掩模模拟的步骤,确定用于在所述掩模布局内布置另一特征的位置,并且布置所述另一特征直到所需数目的特征已经布置在所述掩模布局中。
5.根据权利要求4所述的方法,还包括步骤:采用OPC最优化所述掩模布局。
6.根据权利要求4所述的方法,还包括步骤:采用分辨率增强技术最优化所述掩模布局。
7.根据权利要求4所述的方法,还包括步骤:产生多个布局引导图,其中每个布局引导图表示掩模布局的模拟的成像性能。
8.根据权利要求7所述的方法,其中,所述每个布局引导图包括具有多个像素值的两维图像,基于一个或更多个所述像素值计算特征的所述布置。
9.根据权利要求8所述的方法,其中,每个所述像素值表示对布置在所述像素上的一部分特征的所述掩模布局内的一个或更多个图案的可印刷性的影响。
10.根据权利要求9所述的方法,其中,对可印刷性的所述影响是负面的影响。
11.根据权利要求9所述的方法,其中,布置在所述像素上的所述部分特征提高所述一个或更多个图案的可印刷性。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/757,805 US7882480B2 (en) | 2007-06-04 | 2007-06-04 | System and method for model-based sub-resolution assist feature generation |
| US11/757,805 | 2007-06-04 | ||
| US93571307P | 2007-08-28 | 2007-08-28 | |
| US60/935,713 | 2007-08-28 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800183490A Division CN101681093B (zh) | 2007-06-04 | 2008-06-03 | 用于实施基于模型的光刻引导的布局设计的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102566254A CN102566254A (zh) | 2012-07-11 |
| CN102566254B true CN102566254B (zh) | 2014-02-26 |
Family
ID=39760473
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800183490A Active CN101681093B (zh) | 2007-06-04 | 2008-06-03 | 用于实施基于模型的光刻引导的布局设计的方法 |
| CN201210031236.2A Active CN102566254B (zh) | 2007-06-04 | 2008-06-03 | 用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800183490A Active CN101681093B (zh) | 2007-06-04 | 2008-06-03 | 用于实施基于模型的光刻引导的布局设计的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8732625B2 (zh) |
| JP (2) | JP5479328B2 (zh) |
| KR (1) | KR101096145B1 (zh) |
| CN (2) | CN101681093B (zh) |
| TW (1) | TWI486801B (zh) |
| WO (1) | WO2008151185A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI692699B (zh) | 2015-04-14 | 2020-05-01 | 南韓商三星電子股份有限公司 | 布局設計系統以及使用該系統製造遮罩圖案的系統 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2040120B1 (en) | 2007-09-19 | 2011-03-02 | Canon Kabushiki Kaisha | Mask data generation method, mask fabrication method, exposure method, device fabrication method, and program |
| US8572517B2 (en) * | 2008-06-10 | 2013-10-29 | Cadence Design Systems, Inc. | System and method for modifying a data set of a photomask |
| NL2003702A (en) | 2008-11-10 | 2010-05-11 | Brion Tech Inc | Pattern selection for lithographic model calibration. |
| KR101113326B1 (ko) * | 2009-07-01 | 2012-03-13 | 주식회사 하이닉스반도체 | 포토마스크의 보조패턴 형성방법 |
| JP2011028098A (ja) * | 2009-07-28 | 2011-02-10 | Toshiba Corp | パターン評価方法、パターン作成方法およびパターン評価プログラム |
| JP5185235B2 (ja) * | 2009-09-18 | 2013-04-17 | 株式会社東芝 | フォトマスクの設計方法およびフォトマスクの設計プログラム |
| US8549458B2 (en) * | 2009-11-09 | 2013-10-01 | Cadence Design Systems, Inc. | Method, system, and program product for routing an integrated circuit to be manufactured by sidewall-image transfer |
| NL2005804A (en) | 2010-01-14 | 2011-07-18 | Asml Netherlands Bv | Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf). |
| NL2006091A (en) * | 2010-03-05 | 2011-09-06 | Asml Netherlands Bv | Design rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions. |
| JP2011242541A (ja) * | 2010-05-17 | 2011-12-01 | Panasonic Corp | 半導体集積回路装置、および標準セルの端子構造 |
| NL2007579A (en) * | 2010-11-10 | 2012-05-14 | Asml Netherlands Bv | Pattern-dependent proximity matching/tuning including light manipulation by projection optics. |
| CN102122111B (zh) * | 2011-03-20 | 2012-11-14 | 北京理工大学 | 一种基于像素的光学邻近效应校正的优化方法 |
| TWI574136B (zh) * | 2012-02-03 | 2017-03-11 | 應用材料以色列公司 | 基於設計之缺陷分類之方法及系統 |
| JP6039910B2 (ja) * | 2012-03-15 | 2016-12-07 | キヤノン株式会社 | 生成方法、プログラム及び情報処理装置 |
| US9298870B1 (en) | 2012-05-16 | 2016-03-29 | International Business Machines Corporation | Method for designing topographic patterns for directing the formation of self-assembled domains at specified locations on substrates |
| US8490030B1 (en) * | 2012-06-01 | 2013-07-16 | Synopsys, Inc. | Distance metric for accurate lithographic hotspot classification using radial and angular functions |
| US9158883B2 (en) * | 2012-08-08 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | System for designing a semiconductor device, device made, and method of using the system |
| KR102009168B1 (ko) * | 2012-08-30 | 2019-08-09 | 삼성전자 주식회사 | 광근접보정 모델링 방법 및 시스템 |
| JP6088803B2 (ja) * | 2012-11-16 | 2017-03-01 | 株式会社日立ハイテクノロジーズ | 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム |
| JP6192372B2 (ja) * | 2013-06-11 | 2017-09-06 | キヤノン株式会社 | マスクパターンの作成方法、プログラムおよび情報処理装置 |
| JP6324044B2 (ja) * | 2013-12-03 | 2018-05-16 | キヤノン株式会社 | セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法 |
| WO2015122932A1 (en) * | 2014-02-12 | 2015-08-20 | Kla-Tencor Corporation | Metrology targets with filling elements that reduce inaccuracies and maintain contrast |
| CN103901713B (zh) * | 2014-03-12 | 2017-01-18 | 北京理工大学 | 一种采用核回归技术的自适应光学邻近效应校正方法 |
| US9459523B2 (en) * | 2014-04-15 | 2016-10-04 | Mentor Graphics Corporation | Pattern optical similarity determination |
| CN103926802B (zh) * | 2014-04-21 | 2015-09-16 | 中国科学院上海光学精密机械研究所 | 光刻机光源与掩模的联合优化方法 |
| US9262578B2 (en) | 2014-04-25 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
| EP2980646B1 (en) * | 2014-07-30 | 2020-09-02 | GenISys GmbH | Process artefact compensation upon transfer of a mask layout onto a mask substrate |
| US9740092B2 (en) | 2014-08-25 | 2017-08-22 | Globalfoundries Inc. | Model-based generation of dummy features |
| KR102193687B1 (ko) * | 2014-09-15 | 2020-12-21 | 삼성전자주식회사 | 슬릿 효과를 반영한 opc 방법과 그 opc 방법을 이용한 euv 마스크 제조방법 및 반도체 소자 제조방법 |
| US9754068B2 (en) | 2014-12-09 | 2017-09-05 | Globalfoundries Inc. | Method, computer readable storage medium and computer system for creating a layout of a photomask |
| US9842185B2 (en) * | 2015-08-21 | 2017-12-12 | Qualcomm Incorporated | Systems and methods for group constraints in an integrated circuit layout |
| KR102477933B1 (ko) * | 2015-12-17 | 2022-12-15 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 장치의 조정 또는 측정 타겟의 특성에 기초한 측정 |
| US10025177B2 (en) * | 2016-03-16 | 2018-07-17 | Samsung Electronics Co., Ltd. | Efficient way to creating process window enhanced photomask layout |
| US10671786B2 (en) * | 2016-11-29 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of modeling a mask by taking into account of mask pattern edge interaction |
| KR102279529B1 (ko) * | 2017-02-25 | 2021-07-21 | 에이에스엠엘 네델란즈 비.브이. | 패턴화 디바이스, 그 제조 방법, 및 패턴화 디바이스 설계 방법 |
| US10599046B2 (en) | 2017-06-02 | 2020-03-24 | Samsung Electronics Co., Ltd. | Method, a non-transitory computer-readable medium, and/or an apparatus for determining whether to order a mask structure |
| US10394116B2 (en) * | 2017-09-06 | 2019-08-27 | International Business Machines Corporation | Semiconductor fabrication design rule loophole checking for design for manufacturability optimization |
| US10678142B2 (en) * | 2017-11-14 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction and photomasks |
| DE102018125109B4 (de) | 2017-11-14 | 2022-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optische Nahbereichskorrektur |
| US10621295B2 (en) | 2018-04-10 | 2020-04-14 | International Business Machines Corporation | Incorporation of process variation contours in design rule and risk estimation aspects of design for manufacturability to increase fabrication yield |
| US10656530B2 (en) * | 2018-05-08 | 2020-05-19 | Asml Us, Llc | Application of FreeForm MRC to SRAF optimization based on ILT mask optimization |
| KR20250005438A (ko) * | 2018-06-25 | 2025-01-09 | 에이에스엠엘 네델란즈 비.브이. | 성능 매칭에 기초하는 튜닝 스캐너에 대한 파면 최적화 |
| TWI794544B (zh) * | 2018-10-09 | 2023-03-01 | 荷蘭商Asml荷蘭公司 | 用於高數值孔徑穿縫源光罩最佳化之方法 |
| US11320742B2 (en) * | 2018-10-31 | 2022-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for generating photomask patterns |
| CN113168085B (zh) * | 2018-11-30 | 2024-08-16 | Asml荷兰有限公司 | 用于基于可制造性确定图案形成装置图案的方法 |
| US10990002B2 (en) | 2019-07-23 | 2021-04-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sub-resolution assist features |
| WO2021034321A1 (en) * | 2019-08-21 | 2021-02-25 | Siemens Industry Software Inc. | Efficient scheduling of tasks for resolution enhancement technique operations |
| KR102847323B1 (ko) * | 2019-09-06 | 2025-08-14 | 삼성전자주식회사 | Opc 방법 및 그 opc 방법을 이용한 마스크 제조방법 |
| US10885262B1 (en) * | 2020-02-20 | 2021-01-05 | X Development Llc | Systems and methods for determining fabrication loss of segmented designs using paintbrush patterns |
| US11321498B2 (en) * | 2020-02-28 | 2022-05-03 | X Development Llc | Techniques for transforming arbitrary designs into manufacturable designs by removing forbidden patterns |
| KR102322886B1 (ko) * | 2020-03-02 | 2021-11-05 | 인하대학교 산학협력단 | 산출 리소그래피를 위한 E-Beam 클러스터 구성 방법 및 장치 |
| US11714951B2 (en) * | 2021-05-13 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Geometric mask rule check with favorable and unfavorable zones |
| KR20240113965A (ko) * | 2021-12-14 | 2024-07-23 | 에이에스엠엘 네델란즈 비.브이. | 일정한 폭의 서브-분해능 어시스트 피처 결정을 위한 방법, 소프트웨어, 및 시스템 |
| CN116360206B (zh) * | 2023-05-30 | 2023-11-03 | 长鑫存储技术有限公司 | 光学邻近修正方法和装置 |
| CN117454831B (zh) * | 2023-12-05 | 2024-04-02 | 武汉宇微光学软件有限公司 | 一种掩模版图形优化方法、系统及电子设备 |
| CN119087738B (zh) * | 2024-08-16 | 2025-09-26 | 浙江创芯集成电路有限公司 | 版图的修正方法、存储介质及终端 |
| CN119376180B (zh) * | 2024-10-29 | 2025-11-25 | 深圳市昇维旭技术有限公司 | 一种用于制造半导体器件的掩膜版布局方法、掩膜版 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266269A (ja) * | 2003-02-28 | 2004-09-24 | Internatl Business Mach Corp <Ibm> | ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 |
| CN1573554A (zh) * | 2003-01-14 | 2005-02-02 | Asml蒙片工具有限公司 | 用于接触孔掩模的光学逼近校正设计的方法 |
| JP2005141241A (ja) * | 2003-10-31 | 2005-06-02 | Asml Masktools Bv | 強化した干渉マッピングリソグラフィを使用するフューチャの最適化 |
| JP2005183981A (ja) * | 2003-12-19 | 2005-07-07 | Asml Masktools Bv | インターフェレンス・マッピング・リソグラフィを使用した画像構造の最適化 |
| CN1664702A (zh) * | 2003-09-05 | 2005-09-07 | Asml蒙片工具有限公司 | 亚波长光刻的实施相平衡散射条放置模型的方法及其装置 |
| JP2006065338A (ja) * | 2004-08-24 | 2006-03-09 | Asml Masktools Bv | 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523193A (en) | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
| WO1991017483A1 (de) | 1990-05-02 | 1991-11-14 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Belichtungsvorrichtung |
| US5229872A (en) | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
| JPH0934098A (ja) | 1995-07-20 | 1997-02-07 | Hitachi Ltd | ホトマスク、ホトマスクの製造方法、パタン形成方法、半導体装置の製造方法及びマスクパタン設計用の装置 |
| DE69717975T2 (de) | 1996-12-24 | 2003-05-28 | Asml Netherlands B.V., Veldhoven | In zwei richtungen ausgewogenes positioniergerät, sowie lithographisches gerät mit einem solchen positioniergerät |
| US6042792A (en) | 1997-09-18 | 2000-03-28 | International Flavors & Fragrances Inc. | Apparatus for preparing a solid phase microparticulate composition |
| US6957410B2 (en) | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US6981235B1 (en) | 2003-01-14 | 2005-12-27 | Cadence Design Systems, Inc. | Nearest neighbor mechanism |
| TWI290262B (en) * | 2003-01-14 | 2007-11-21 | Asml Masktools Bv | Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography |
| US7001693B2 (en) | 2003-02-28 | 2006-02-21 | International Business Machines Corporation | Binary OPC for assist feature layout optimization |
| JP4563746B2 (ja) * | 2003-06-30 | 2010-10-13 | エーエスエムエル マスクツールズ ビー.ブイ. | イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置 |
| US7398508B2 (en) | 2003-11-05 | 2008-07-08 | Asml Masktooks B.V. | Eigen decomposition based OPC model |
| JP4758358B2 (ja) | 2004-01-29 | 2011-08-24 | ケーエルエー−テンカー コーポレイション | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 |
| US7079223B2 (en) * | 2004-02-20 | 2006-07-18 | International Business Machines Corporation | Fast model-based optical proximity correction |
| US7266800B2 (en) | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
| TW200604865A (en) | 2004-07-16 | 2006-02-01 | Hon Hai Prec Ind Co Ltd | System and method for crosstalk checking of nets in a layout |
| US7729529B2 (en) | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
| US7487489B2 (en) * | 2005-02-28 | 2009-02-03 | Yuri Granik | Calculation system for inverse masks |
| US7552416B2 (en) * | 2005-02-28 | 2009-06-23 | Yuri Granik | Calculation system for inverse masks |
| US8037429B2 (en) | 2005-03-02 | 2011-10-11 | Mentor Graphics Corporation | Model-based SRAF insertion |
| US7257784B2 (en) | 2005-03-24 | 2007-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for integrally checking chip and package substrate layouts for errors |
| US7480891B2 (en) | 2005-04-29 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus of model-based photomask synthesis |
| US7506300B2 (en) | 2005-04-29 | 2009-03-17 | Cadence Design Systems, Inc. | Apparatus and method for breaking up and merging polygons |
| US7458059B2 (en) * | 2005-10-31 | 2008-11-25 | Synopsys, Inc. | Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction |
| US7523435B2 (en) | 2005-12-01 | 2009-04-21 | Intel Corporation | Pixelated masks for high resolution photolithography |
| US20080008972A1 (en) | 2006-07-06 | 2008-01-10 | Thomas Muelders | Method for Automatically Generating at Least One of a Mask Layout and an Illumination Pixel Pattern of an Imaging System |
| US7882480B2 (en) * | 2007-06-04 | 2011-02-01 | Asml Netherlands B.V. | System and method for model-based sub-resolution assist feature generation |
| TWI392808B (zh) | 2010-10-05 | 2013-04-11 | Newcera Technology Co Ltd | 高負載軸承 |
-
2008
- 2008-06-03 WO PCT/US2008/065656 patent/WO2008151185A1/en not_active Ceased
- 2008-06-03 US US12/663,121 patent/US8732625B2/en active Active
- 2008-06-03 CN CN2008800183490A patent/CN101681093B/zh active Active
- 2008-06-03 JP JP2010511279A patent/JP5479328B2/ja active Active
- 2008-06-03 CN CN201210031236.2A patent/CN102566254B/zh active Active
- 2008-06-03 KR KR1020097025471A patent/KR101096145B1/ko active Active
- 2008-06-04 TW TW097120749A patent/TWI486801B/zh active
-
2013
- 2013-06-26 JP JP2013133377A patent/JP5658317B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1573554A (zh) * | 2003-01-14 | 2005-02-02 | Asml蒙片工具有限公司 | 用于接触孔掩模的光学逼近校正设计的方法 |
| JP2004266269A (ja) * | 2003-02-28 | 2004-09-24 | Internatl Business Mach Corp <Ibm> | ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 |
| CN1664702A (zh) * | 2003-09-05 | 2005-09-07 | Asml蒙片工具有限公司 | 亚波长光刻的实施相平衡散射条放置模型的方法及其装置 |
| JP2005141241A (ja) * | 2003-10-31 | 2005-06-02 | Asml Masktools Bv | 強化した干渉マッピングリソグラフィを使用するフューチャの最適化 |
| JP2005183981A (ja) * | 2003-12-19 | 2005-07-07 | Asml Masktools Bv | インターフェレンス・マッピング・リソグラフィを使用した画像構造の最適化 |
| JP2006065338A (ja) * | 2004-08-24 | 2006-03-09 | Asml Masktools Bv | 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI692699B (zh) | 2015-04-14 | 2020-05-01 | 南韓商三星電子股份有限公司 | 布局設計系統以及使用該系統製造遮罩圖案的系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101096145B1 (ko) | 2011-12-19 |
| CN101681093A (zh) | 2010-03-24 |
| US8732625B2 (en) | 2014-05-20 |
| WO2008151185A1 (en) | 2008-12-11 |
| US20100203430A1 (en) | 2010-08-12 |
| TWI486801B (zh) | 2015-06-01 |
| JP5658317B2 (ja) | 2015-01-21 |
| KR20100027129A (ko) | 2010-03-10 |
| JP2010531463A (ja) | 2010-09-24 |
| JP5479328B2 (ja) | 2014-04-23 |
| TW200907730A (en) | 2009-02-16 |
| CN102566254A (zh) | 2012-07-11 |
| CN101681093B (zh) | 2012-05-30 |
| JP2013190828A (ja) | 2013-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102566254B (zh) | 用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法 | |
| US7882480B2 (en) | System and method for model-based sub-resolution assist feature generation | |
| US8542340B2 (en) | Illumination optimization | |
| US7747978B2 (en) | System and method for creating a focus-exposure model of a lithography process | |
| US9009647B2 (en) | Methods and systems for lithography calibration using a mathematical model for a lithographic process | |
| US10198549B2 (en) | Three-dimensional mask model for photolithography simulation | |
| US9390206B2 (en) | Methods and systems for lithography process window simulation | |
| US9779186B2 (en) | Methods for performing model-based lithography guided layout design | |
| US20160246168A1 (en) | Method and system for lithography process-window-maximizing optical proximity correction | |
| US20040063000A1 (en) | Chromeless phase mask layout generation | |
| KR20220124829A (ko) | 패터닝 공정을 위한 최적화의 흐름 | |
| US10496780B1 (en) | Dynamic model generation for lithographic simulation | |
| CN118475876A (zh) | 用于确定恒定宽度亚分辨率辅助特征的方法、软件和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |