CN102437174A - 一种可控硅器件 - Google Patents
一种可控硅器件 Download PDFInfo
- Publication number
- CN102437174A CN102437174A CN2011103886985A CN201110388698A CN102437174A CN 102437174 A CN102437174 A CN 102437174A CN 2011103886985 A CN2011103886985 A CN 2011103886985A CN 201110388698 A CN201110388698 A CN 201110388698A CN 102437174 A CN102437174 A CN 102437174A
- Authority
- CN
- China
- Prior art keywords
- well
- implantation region
- region
- implantation
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 5
- 229910052710 silicon Inorganic materials 0.000 title description 5
- 239000010703 silicon Substances 0.000 title description 5
- 238000002513 implantation Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000007943 implant Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 230000002708 enhancing effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种可控硅器件，包括P型衬底，P型衬底上设有紧密相连的N阱与P阱，其中，该N阱包含多个第一P+注入区及一第一N+注入区，除与该P阱相邻的一侧，每个第一P+注入区均被该第一N+注入区包围；该P阱包含多个第二N+注入区及一第二P+注入区，除与该N阱相邻的一侧，每个第二N+注入区均被该第二P+注入区包围，本发明通过将N阱的P+注入区及P阱的N+注入区分割成小块，用N阱或P阱的引出脚将其围起来，以减小N阱与P阱的电阻，从而增加可控硅的保持电流，进而增强其闩锁防护能力。
Description
技术领域
本发明涉及一种可控硅器件，特别是涉及一种可增加可控硅保持电流的可控硅器件。
背景技术
静电放电是在一个集成电路浮接的情况下，大量电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层不受损害十分必要。
一般来说，静电放电现象的模式主要有四种：人体放电模式、机械放电模式、器件充电模式以及电场感应模式。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件出现，如二极管，栅极接地的MOS管，其中公认效果比较好的防护器件是可控硅(Silicon Controlled Rectifier，SCR)。
图1为一种现有可控硅的结构示意图，图2为图1之现有可控硅的横截面示意图。请一并参照图1和图2，可见，现有可控硅的结构如下：P型衬底(P-sub)上为阱区，阱区包括N阱(NW)和P阱(PW)，N阱和P阱上均有两个注入区，分别是N+注入区和P+注入区，其中N阱的N+注入区(N+ACT)设置在远离P阱的一端，P+注入区(P+ACT)设置在靠近P阱的一端，P阱的P+注入区(P+ACT)设置在远离N阱的一端，N+注入区(N+ACT)设置在靠近N阱的一端，所有注入区之间用浅壕沟隔离(STI)进行隔离，N阱的N+注入区和P+注入区接电学阳极(Anode)，P阱的N+注入区和P+注入区接电学阴极(Cathode)，N阱的N+注入区与N阱形成电阻Rnwell，N阱的P+注入区和N阱组成的PN结与N阱及P阱组成的PN结形成三极管T1，P阱的P+注入区与P阱形成电阻Rpwell，N阱和P阱组成的PN结与P阱及P阱的N+注入区组成的PN结形成三极管T2。。
然而，现有的这种可控硅结构却存在如下问题：由于N阱的N+注入区与N阱的接触面较小，导致N阱的电阻较大，同理，由于P阱的P+注入区与P阱的接触面较小，导致P阱的电阻较大，N阱与P阱的电阻较大从而使可控硅得保持(holding)电流较小，进而可控硅的Latch-up(闩锁)保护能力较弱。
综上所述，可知先前技术的可控硅器件存在N阱、P阱电阻大导致可控硅的Latch-up(闩锁)保护能力较弱的问题，因此，实有必要提出改进的技术手段，来解决此一问题。
发明内容
为克服上述现有技术的可控硅器件存在N阱、P阱电阻大导致可控硅的Latch-up(闩锁)保护能力较弱的问题，本发明的主要目的在于提供一种可控硅器件，其可以减小N阱与P阱的电阻，从而增加可控硅器件的保持电流，进而增强可控硅器件的Latch-up(闩锁)防护能力。
为达上述及其它目的，本发明提供一种可控硅器件，包括P型衬底，P型衬底上设有紧密相连的N阱与P阱，其中该N阱包含多个第一P+注入区及一第一N+注入区，除与该P阱相邻的一侧，每个第一P+注入区均被该第一N+注入区包围；该P阱包含多个第二N+注入区及一第二P+注入区，除与该N阱相邻的一侧，每个第二N+注入区均被该第二P+注入区包围。
进一步地，该第一N+注入区形成“E”字形。
进一步地，该第二P+注入区形成“E”字形。
进一步地，该些第一P+注入区与该第一N+注入区连接电学阳极；该些第二N+注入区与该第二P+注入区连接电学阴极。
与现有技术相比，本发明一种可控硅器件通过将N阱的P+注入区及P阱的N+注入区分割成小块，用N阱或P阱的引出脚将其围起来，以减小N阱与P阱的电阻，从而增加可控硅的保持(holding)电流，进而增强其Latch-up(闩锁)防护能力。
附图说明
图1为一种现有可控硅的结构示意图；
图2为图1之现有可控硅的横截面示意图；
图3为本发明一种可控硅器件之较佳实施例的横截面示意图；
图4为本发明一种可控硅器件之较佳实施例的等效电路图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种可控硅器件之较佳实施例的横截面示意图。根据图3所示，本发明一种可控硅器件，包括P型衬底(未示出)，P型衬底上设有紧密相连的N阱31及P阱32。
其中N阱31包含多个第一P+注入区310(P+ACT)及一第一N+注入区311(N+ACT)，除与P阱相邻的一侧，每个第一P+注入区310均被第一N+注入区311包围，第一P+注入区310与第一N+注入区311连接电学阳极(Anode)，在本发明较佳实施例中，N阱31包含两个第一P+注入区310及一第一N+注入区311，第一N+注入区311形成“E”字形，分别将两个第一P+注入区310包含在其中；P阱32包含多个第二N+注入区320(N+ACT)及一第二P+注入区321(P+ACT)，除与N阱相邻的一侧，每个第二N+注入区320均为第二P+注入区321包围，第二N+注入区320及第二P+注入区321连接电学阴极(Cathode)，同样，在本发明较佳实施中，P阱32包含两个第二N+注入区320及一第二P+注入区321，第二P+注入区321形成”E“字形，分别将两个第二N+注入区320包含其中。
图4为本发明一种可控硅器件之较佳实施例的等效电路图。以下将进一步配合图4来说明本发明。其中，第一P+注入区310与N阱形成PN结J1，N阱与P阱形成PN结J2，第一N+注入区311与N阱形成电阻Rnwell，PN结J1及J2形成PNP管Q1；P阱与第二N+注入区320形成PN结J3，P阱与第二P+注入区形成电阻Rpwell，PN结J2及J3形成NPN管Q2，当AC(阴极与阳极)电压足够高时，PNP三极管Q1的漏电流在Rpwell上形成电压Vbe2达到NPN三极管Q2的开通电压，则Q2上产生电流Ic2，电流Ic2流经Rnwell产生电压Vbe1，电压Vbe1足够高时，三极管Q1导通，产生电流Ic1，该Ic1比漏电大，则Rpwell压降升高，Q2导通加深，Ic2加大，如此形成正反馈，使PNPN结构更快导通，从而将AC电压限幅至低压以保护电路；N阱电阻Rnwell与P阱电阻Rpwell小则开通电压更高，相同电压下所泄放的电流将更高，即有效地增加了可控硅器件的holding电流，进而增强了Latch-up(闩锁)防护能力。
可见，本发明一种可控硅器件通过将N阱的P+注入区及P阱的N+注入区分割成小块，用N阱或P阱的引出脚将其围起来，以减小N阱与P阱的电阻，从而增加可控硅的保持(holding)电流，进而增强其Latch-up(闩锁)防护能力。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (4)
1.一种可控硅器件，包括P型衬底，P型衬底上设有紧密相连的N阱与P阱，其特征在于：该N阱包含多个第一P+注入区及一第一N+注入区，除与该P阱相邻的一侧，每个第一P+注入区均被该第一N+注入区包围；该P阱包含多个第二N+注入区及一第二P+注入区，除与该N阱相邻的一侧，每个第二N+注入区均被该第二P+注入区包围。
2.如权利要求1所述的可控硅器件，其特征在于：该第一N+注入区形成“E”字形。
3.如权利要求1或2所述的可控硅器件，其特征在于：该第二P+注入区形成“E”字形。
4.如权利要求1所述的可控硅器件，其特征在于：该些第一P+注入区与该第一N+注入区连接电学阳极；该些第二N+注入区与该第二P+注入区连接电学阴极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103886985A CN102437174A (zh) | 2011-11-29 | 2011-11-29 | 一种可控硅器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103886985A CN102437174A (zh) | 2011-11-29 | 2011-11-29 | 一种可控硅器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437174A true CN102437174A (zh) | 2012-05-02 |
Family
ID=45985154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103886985A Pending CN102437174A (zh) | 2011-11-29 | 2011-11-29 | 一种可控硅器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437174A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449155A (zh) * | 2018-11-16 | 2019-03-08 | 合肥博雅半导体有限公司 | 一种静电泄放电路及装置 |
| CN111725205A (zh) * | 2019-07-18 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种对角线型双向scr结构的esd保护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030218841A1 (en) * | 2002-05-24 | 2003-11-27 | Noriyuki Kodama | Electrostatic discharge protection device |
| US20090206367A1 (en) * | 2008-02-14 | 2009-08-20 | Gauthier Jr Robert J | Design Structure and Method for a Silicon Controlled Rectifier (SCR) Structure for SOI Technology |
| CN101916760A (zh) * | 2010-05-28 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种有效避免闩锁效应的可控硅esd保护结构 |
-
2011
- 2011-11-29 CN CN2011103886985A patent/CN102437174A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030218841A1 (en) * | 2002-05-24 | 2003-11-27 | Noriyuki Kodama | Electrostatic discharge protection device |
| US20090206367A1 (en) * | 2008-02-14 | 2009-08-20 | Gauthier Jr Robert J | Design Structure and Method for a Silicon Controlled Rectifier (SCR) Structure for SOI Technology |
| CN101916760A (zh) * | 2010-05-28 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种有效避免闩锁效应的可控硅esd保护结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449155A (zh) * | 2018-11-16 | 2019-03-08 | 合肥博雅半导体有限公司 | 一种静电泄放电路及装置 |
| CN109449155B (zh) * | 2018-11-16 | 2024-05-24 | 合肥博雅半导体有限公司 | 一种静电泄放电路及装置 |
| CN111725205A (zh) * | 2019-07-18 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种对角线型双向scr结构的esd保护器件 |
| CN111725205B (zh) * | 2019-07-18 | 2023-05-12 | 中国科学院上海微系统与信息技术研究所 | 一种对角线型双向scr结构的esd保护器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981483B2 (en) | ESD protection structure and ESD protection circuit | |
| CN105556667B (zh) | 用于高hbm esd保护能力的横向二极管和垂直scr混合结构 | |
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN107680965B (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN100448007C (zh) | 一种网格状静电放电防护器件 | |
| CN102142440B (zh) | 一种可控硅器件 | |
| CN106328644A (zh) | 一种半导体器件和电子装置 | |
| CN100470803C (zh) | 一种增大静电电流有效流通面积的esd防护电路 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN107393920B (zh) | 半导体器件及其形成方法、半导体封装件 | |
| CN101281910A (zh) | 多晶硅级连二极管 | |
| CN205319155U (zh) | 一种静电保护电路及集成电路 | |
| CN108091647B (zh) | 自偏压双向esd保护电路 | |
| CN104269401B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN102034814B (zh) | 一种静电放电防护器件 | |
| CN102034857B (zh) | 一种pmos场效应晶体管辅助触发的双向可控硅 | |
| CN102064173B (zh) | 一种可控硅整流器静电防护器件 | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN101017819A (zh) | 一种利用多晶硅构建esd泄放通道的防护电路 | |
| CN105390490B (zh) | 一种静电保护电路及集成电路 | |
| CN104538392A (zh) | 一种低触发耐负压的scr器件、工艺方法及应用电路 | |
| CN204792790U (zh) | 一种具有低触发电压强鲁棒性的lvtscr器件 | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN102437174A (zh) | 一种可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140430 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120502 |