CN100470803C - 一种增大静电电流有效流通面积的esd防护电路 - Google Patents
一种增大静电电流有效流通面积的esd防护电路 Download PDFInfo
- Publication number
- CN100470803C CN100470803C CNB2007100675168A CN200710067516A CN100470803C CN 100470803 C CN100470803 C CN 100470803C CN B2007100675168 A CNB2007100675168 A CN B2007100675168A CN 200710067516 A CN200710067516 A CN 200710067516A CN 100470803 C CN100470803 C CN 100470803C
- Authority
- CN
- China
- Prior art keywords
- well
- region
- implantation region
- polysilicon layer
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种静电放电防护电路。现有的可控硅SCR防静电的效果不理想。本发明的阱区上方设置有多晶硅层和SiO2氧化层。多晶硅层和SiO2氧化层的长度大于或等于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离。多晶硅层和SiO2氧化层开有与注入区对应的通孔。本发明可以使中心N+注入区、N+注入区和P+注入区能够穿越通孔注入到对应的阱区，能够显著地提高静电电流泄放的有效面积，更均匀、更分散、更快地泄放掉，从而提高了静电放电防护电路的静电耐受力，有效提高防护静电能力。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种在不改变工艺的条件下，节省布局、增加静电电流泄放有效面积的静电放电防护电路。
背景技术
静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层不受损害是十分必需的。
静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护器件是可控硅SCR(silicon controlled rectifier)。该防护器件的具体结构如图1所示，P型衬底11上为阱区，阱区包括N阱12和P阱16，N阱12和P阱16上均有两个注入区，分别是N+注入区14和P+注入区15。其中N阱12的N+注入区设置在远离P阱16的一端，P+注入区设置在靠近P阱16的一端；P阱16的P+注入区设置在远离N阱12的一端，N+注入区设置在靠近N阱12的一端。一N+注入区设置在N阱12和P阱16连接处上方并跨接在N阱12和P阱16之间，所有注入区之间是用浅壕沟隔离STI 13进行隔离。N阱12的N+注入区和P+注入区接电学阳极Anode，P阱16的N+注入区和P+注入区接电学阴极Cathode。图2是和这个SCR结构相对应的电原理图。在集成电路的正常操作下，静电放电保护器件是处于关闭的状态，不会影响集成电路输入输出接合垫上的电位。而在外部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速地排放掉静电电流。但是该可控硅SCR在恶劣的静电环境下防静电的效果不是非常理想。
发明内容
本发明的目的就是针对现有技术的不足，提供一种在不增加芯片布局面积的前提下，增大SCR衬底内电流泄放的有效面积而有效提高防护静电能力的静电放电防护电路。
本发明的静电放电防护电路包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱，N阱和P阱上均设有两个注入区，分别是N+注入区和P+注入区。其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端；中心N+注入区设置在N阱和P阱连接处上方并跨接在N阱和P阱之间。阱区上方设置有多晶硅层，多晶硅层与阱区之间设置SiO2氧化层。所述的多晶硅层和SiO2氧化层的长度大于或等于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离；多晶硅层和SiO2氧化层开有与注入区对应的通孔。
多晶硅层和SiO2氧化层的长度等于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离时，多晶硅层和SiO2氧化层上开有与中心N+注入区对应的通孔，通孔的位置和形状与中心N+注入区相同。
多晶硅层和SiO2氧化层的长度大于N阱的P+注入区靠近P阱的侧而与P阱N+注入区靠近N阱的侧面之间的距离时，所有对应中心N+注入区、N+注入区和P+注入区位置的多晶硅层和SiO2氧化层上开有通孔，中心N+注入区、N+注入区和P+注入区与对应的通孔的位置和形状相同。
本发明中的P型衬底、N阱和P阱采用现有的可控硅SCR对应的结构和工艺，SiO2氧化层采用现有通用的淀积等工艺即可实现。
本发明的多晶硅版图层是镂空的，这样不仅能使中心N+注入区能够穿越多晶硅的通孔，跨接在N型阱和P型阱之间，在多晶硅层和SiO2氧化层的长度大于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离时，N阱和P阱中的相应的N+注入区和P+注入区能够穿越多晶硅的通孔注入到对应的阱区，这样便能够显著地提高静电电流泄放的有效面积。如此就能够在不额外增加芯片面积的情况下，利用现有的工艺条件来增大SCR衬底内的有效面积使得在静电电流通过这个SCR器件的时候，能够更均匀，更分散，更快地泄放掉，从而提高了静电放电防护电路的静电耐受力，有效提高防护静电能力。
附图说明
图1为现有技术的可控硅SCR静电放电防护器件的剖面图；
图2为图1的等效电原理图；
图3为本发明一实施例的剖面图；
图4为图3的俯视图；
图5为本发明另一实施例的剖面图；
图6为图5的俯视图；
图7为本发明又一实施例的剖面图；
图8为图7的俯视图。
具体实施方式
以下结合说明书附图和实施例对本发明做进一步说明。
实施例1：
如图3和图4所示，增大静电电流有效流通面积的ESD防护电路包括P型衬底31，P型衬底31上为阱区，阱区包括N阱32和P阱39，N阱32和P阱39上均设有两个注入区，分别是N+注入区33和P+注入区35，两个注入区通过浅壕沟隔离STI 34进行隔离。其中N阱32的N+注入区设置在远离P阱39的一端，P+注入区设置在靠近P阱39的一端；P阱39的P+注入区设置在远离N阱32的一端，N+注入区设置在靠近N阱32的一端；中心N+注入区36设置在N阱32和P阱39连接处上方并跨接在N阱32和P阱39之间。阱区上方设置有多晶硅层37，多晶硅层37与阱区之间设置SiO2氧化层38。多晶硅层37和SiO2氧化层38的长度等于N阱32的P+注入区靠近P阱39的侧面与P阱39的N+注入区靠近N阱32的侧面之间的距离。多晶硅层37和SiO2氧化层38上开有与中心N+注入区36对应的通孔41，通孔41的位置和形状与中心N+注入区36相同。
实施例2：
如图5和图6所示，增大静电电流有效流通面积的ESD防护电路包括P型衬底51，P型衬底51上为阱区，阱区包括N阱52和P阱59，N阱52和P阱59上均设有两个注入区，分别是N+注入区53和P+注入区55，两个注入区通过浅壕沟隔离STI 54进行隔离。其中N阱52的N+注入区设置在远离P阱59的一端，P+注入区设置在靠近P阱59的一端；P阱59的P+注入区设置在远离N阱52的一端，N+注入区设置在靠近N阱52的一端；中心N+注入区56设置在N阱52和P阱59连接处上方并跨接在N阱52和P阱59之间。阱区上方设置有多晶硅层57，多晶硅层57与阱区之间设置SiO2氧化层58。多晶硅层57和SiO2氧化层58的长度等于N阱52的P+注入区远离P阱59的侧面与P阱59的N+注入区远离N阱52的侧面之间的距离。多晶硅层57和SiO2氧化层58上开有与中心N+注入区56对应的通孔61，以及与N阱52中P+注入区和P阱59中N+注入区对应的凹槽62，通孔61的位置和形状与中心N+注入区56相同，凹槽62的位置和形状与对应的N+注入区和P+注入区相同。
实施例3：
如图7和图8所示，增大静电电流有效流通面积的ESD防护电路包括P型衬底71，P型衬底71上为阱区，阱区包括N阱72和P阱78，N阱72和P阱78上均设有两个注入区，分别是N+注入区73和P+注入区74。其中N阱72的N+注入区设置在远离P阱78的一端，P+注入区设置在靠近P阱78的一端；P阱78的P+注入区设置在远离N阱72的一端，N+注入区设置在靠近N阱72的一端；中心N+注入区75设置在N阱72和P阱78连接处上方并跨接在N阱72和P阱78之间。阱区上方设置有多晶硅层76，多晶硅层76与阱区之间设置SiO2氧化层77。多晶硅层76和SiO2氧化层77的长度等于N阱72的N+注入区远离P阱78的侧面与P阱78的P+注入区远离N阱72的侧面之间的距离。多晶硅层76和SiO2氧化层77上开有与中心N+注入区75、N阱72的P+注入区和P阱78的N+注入区对应的通孔81，以及与N阱72中N+注入区和P阱78中P+注入区对应的凹槽82。通孔81的位置和形状与中心N+注入区、N阱的P+注入区和P阱的N+注入区相同，凹槽82的位置和形状与对应的N+注入区和P+注入区相同。
Claims (3)
1、一种增大静电电流有效流通面积的ESD防护电路，包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱，N阱和P阱上均设有两个注入区，分别是N+注入区和P+注入区，其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端，P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端，中心N+注入区设置在N阱和P阱连接处上方并跨接在N阱和P阱之间，其特征在于所述的阱区上方设置有多晶硅层，多晶硅层与阱区之间设置SiO2氧化层；所述的多晶硅层和SiO2氧化层的长度大于或等于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离；多晶硅层和SiO2氧化层开有与注入区对应的通孔。
2、如权利要求1所述的一种增大静电电流有效流通面积的ESD防护电路，其特征在于多晶硅层和SiO2氧化层的长度与N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离相同，多晶硅层和SiO2氧化层上开有与中心N+注入区对应的通孔，通孔的位置和形状与中心N+注入区相同。
3、如权利要求1所述的一种增大静电电流有效流通面积的ESD防护电路，其特征在于多晶硅层和SiO2氧化层的长度大于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离，所有对应中心N+注入区、N+注入区和P+注入区位置的多晶硅层和SiO2氧化层上开有通孔，中心N+注入区、N+注入区和P+注入区与对应的通孔的位置和形状相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100675168A CN100470803C (zh) | 2007-03-05 | 2007-03-05 | 一种增大静电电流有效流通面积的esd防护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100675168A CN100470803C (zh) | 2007-03-05 | 2007-03-05 | 一种增大静电电流有效流通面积的esd防护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101017818A CN101017818A (zh) | 2007-08-15 |
| CN100470803C true CN100470803C (zh) | 2009-03-18 |
Family
ID=38726696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100675168A Expired - Fee Related CN100470803C (zh) | 2007-03-05 | 2007-03-05 | 一种增大静电电流有效流通面积的esd防护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100470803C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211968B (zh) * | 2007-12-21 | 2011-09-21 | 上海宏力半导体制造有限公司 | 一种用于静电放电的晶闸管的制作方法 |
| CN101814498B (zh) * | 2010-03-10 | 2011-09-07 | 浙江大学 | 一种内嵌nmos辅助触发可控硅结构 |
| CN101834180B (zh) * | 2010-04-22 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 一种scr静电保护器件 |
| CN102110686B (zh) * | 2010-12-17 | 2012-11-28 | 无锡华润上华半导体有限公司 | 一种基于scr的集成电路静电保护器件 |
| CN102148242B (zh) * | 2010-12-30 | 2012-11-21 | 浙江大学 | 一种具有双导通路径的可控硅器件 |
| CN103745976A (zh) * | 2014-01-15 | 2014-04-23 | 帝奥微电子有限公司 | 一种静电放电保护结构 |
| CN108878416A (zh) * | 2018-06-28 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 静电放电保护电路 |
| CN111725206B (zh) * | 2019-07-29 | 2023-11-21 | 中国科学院上海微系统与信息技术研究所 | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 |
| CN114121944B (zh) * | 2022-01-27 | 2022-05-17 | 江苏应能微电子有限公司 | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 |
-
2007
- 2007-03-05 CN CNB2007100675168A patent/CN100470803C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101017818A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100470803C (zh) | 一种增大静电电流有效流通面积的esd防护电路 | |
| US7786504B2 (en) | Bidirectional PNPN silicon-controlled rectifier | |
| CN100448007C (zh) | 一种网格状静电放电防护器件 | |
| CN100583429C (zh) | Pmos管嵌入式双向可控硅静电防护器件 | |
| US20120153437A1 (en) | Esd protection structure for 3d ic | |
| CN100590875C (zh) | 多晶硅级连二极管 | |
| CN101281909A (zh) | Nmos管嵌入式双向可控硅静电防护器件 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN101834181B (zh) | 一种nmos管辅助触发的可控硅电路 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN100470804C (zh) | 一种利用多晶硅构建esd泄放通道的防护电路 | |
| CN104347621A (zh) | 一种多电源系、多封装形式的芯片静电放电保护方法 | |
| CN108091647B (zh) | 自偏压双向esd保护电路 | |
| CN102376761B (zh) | Ldmos esd结构 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN102064173B (zh) | 一种可控硅整流器静电防护器件 | |
| CN100530652C (zh) | 一种用于静电放电保护的可控硅 | |
| CN101236967A (zh) | 一种反相器内嵌的可控硅 | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| WO2007146642A2 (en) | Semiconductor dual guard ring arrangement | |
| CN101047180A (zh) | 一种分散静电泄放电流的静电放电防护器件 | |
| CN102244076A (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN102938403B (zh) | 一种用于esd保护的低压触发scr器件 | |
| CN201041804Y (zh) | 一种静电放电防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090318 Termination date: 20120305 |