[go: up one dir, main page]

CN101853815A - 制造非易失性存储器件的方法 - Google Patents

制造非易失性存储器件的方法 Download PDF

Info

Publication number
CN101853815A
CN101853815A CN200910215651A CN200910215651A CN101853815A CN 101853815 A CN101853815 A CN 101853815A CN 200910215651 A CN200910215651 A CN 200910215651A CN 200910215651 A CN200910215651 A CN 200910215651A CN 101853815 A CN101853815 A CN 101853815A
Authority
CN
China
Prior art keywords
layer
etching process
charge blocking
conductive layer
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910215651A
Other languages
English (en)
Inventor
金泰亨
金明玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101853815A publication Critical patent/CN101853815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P50/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种制造具有其中依次堆叠浮置栅极、电荷阻挡层及控制栅极的堆叠栅极结构的非易失性存储器件的方法是。所述方法包括：在衬底上形成用于浮置栅极的第一导电层；在包含所述第一导电层的所得结构上形成电荷阻挡层及用于控制栅极的第二导电层；在所述第二导电层上形成蚀刻掩模图案；对所述第二导电层实施第一蚀刻工艺，直到暴露所述电荷阻挡层；在通过所述第一蚀刻工艺暴露的所述第二导电层的侧壁上形成钝化层；以及对所述电荷阻挡层和所述第一导电层实施第二蚀刻工艺。

Description

制造非易失性存储器件的方法
相关申请
本发明主张2009年3月30日提交的韩国专利申请10-2009-0026860的优先权，在此通过引用将其全文并入本文。
技术领域
本发明涉及半导体集成电路的制造技术，更具体涉及制造具有其中依次堆叠浮置栅极、电荷阻挡层、和控制栅极的堆叠栅极结构的非易失性存储器件的方法。
背景技术
众所周知，诸如快闪存储器件的非易失性存储器件的单元晶体管具有堆叠栅极结构，其中隧道绝缘层、浮置栅极、电荷阻挡层以及控制栅极是依次堆叠在半导体衬底上。
当半导体器件的集成单元尺寸变得较小时，单元晶体管的栅极图案的临界尺寸(CD)也减小，且图案的深宽比增加。
图1A到1C是说明在快闪存储器件中形成单元晶体管栅极图案的蚀刻工艺的立体视图。参照图1A，浮置栅极导电层104形成在衬底102上。第一隧道绝缘层103形成在第一浮置栅极导电层104与衬底102之间。第一浮置栅极导电层104的顶部及侧面被第一氧化物-氮化物-氧化物(ONO)层105覆盖，其中第一ONO层用作电荷阻挡层。第一ONO层105包括氧化物层1051、氮化物层1052、以及氧化物层1053。第一控制栅极导电层106形成在第一浮置栅极导电层104上。一般来说，第一浮置栅极导电层104与第一控制栅极导电层106由多晶硅形成。
在此状态下，实施用于栅极图案化的蚀刻工艺。图1A说明第一控制栅极导电层106，其被蚀刻直到暴露第一ONO层105，在此状态下，形成第一蚀刻掩模107。通常，第一蚀刻掩模107包含原硅酸四乙酯(TEOS)薄膜。
图1B说明在蚀刻第一ONO层105后剩余的第一控制栅极导电层106也被蚀刻的状态。通过该蚀刻工艺，第一ONO层成为包括第一蚀刻氧化物图案1051A、第一蚀刻氮化物图案1052A以及第一蚀刻氧化物图案1053A的第二ONO层105A。第一控制栅极导电层106变成侧壁损失的第二控制栅极导电层106A。第一蚀刻掩模107也被部分蚀刻成为第二蚀刻掩模107A。此外，第一浮置栅极导电层104A变成上部被蚀刻的第二浮置栅极导电层104B。图1C说明通过蚀刻被第二ONO层105A所包围的第二浮置栅极导电层104A而形成的最终浮置栅极图案104B。通过此蚀刻工艺，第二ONO层105A成为包括第二蚀刻氧化物图案1051B、第二蚀刻氮化物图案1052B、以及第二蚀刻氧化物图案1053B的第三ONO层105B。第二控制栅极导电层106A成为下部被蚀刻的第三控制栅极导电层106B。第二蚀刻掩模107A也被部分蚀刻为第三蚀刻掩模107B。
然而，第一控制栅极导电层106的侧壁在随后的蚀刻工艺中损失，其中所述蚀刻工艺用以蚀刻第一控制栅极导电层106直到暴露第一ONO层105。因此，形成具有正斜率外形的栅极图案，并且控制栅极的顶部CD变小，造成片电阻(Rs)的降低。
图2A到2C为显示传统快闪存储器件的单元晶体管的栅极图像，具体是显示根据设计规则的栅极图案外形。更具体地，图2A显示依照41nm设计规则的栅极图案外形。TEOS蚀刻掩模(硬掩模)的CD为41nm，但是控制栅极(CG)P2(Poly 2)的顶部CD为34nm。即，可看出控制栅极(CG)P2的顶部的CD损失约为7nm。图2B显示依照32nm设计规则的栅极图案外形。可看出控制栅极(CG)P2的顶部的CD损失约为10nm。图2C显示依照24nm设计规则的栅极图案外形。可看出控制栅极(CG)P2的顶部的CD损失约为11nm。
当器件变得愈来愈小时，控制栅极的顶部的CD损失更严重。当器件变得高度集成时，会增加对于控制栅极的电阻值的顾虑。
第一蚀刻掩模通常由TEOS来形成。在蚀刻具有类似蚀刻率的ONO层期间，TEOS蚀刻掩模的厚度损失变大。因此，第一TEOS蚀刻掩模107较厚地形成以获得高蚀刻掩蔽能力。当第一TEOS蚀刻掩模107较厚地形成时，图案变得较高，造成图案严重呈波浪形。
发明内容
本发明的实施方案提供一种用以防止在非异失性存储器中的单元晶体管在栅极图案化期间栅极图案的CD损失的方法。
本发明的实施方案还提供一种用以制造非易失性存储器件的方法，即使在非异失性存储器中的单元晶体管在栅极图案化期间蚀刻掩模(硬掩模)形成为相对小的厚度，该方法仍能够通过确保掩模容限(margin)防止图案的变形。
依照本发明的一方面，提供一种制造非易失性存储器件的方法，该方法包括：在衬底上形成用于浮置栅极的第一导电层；在包括第一导电层的所得结构上形成电荷阻挡层以及用于控制栅极的第二导电层；在第二导电层上形成蚀刻掩模图案；对第二导电层实施第一蚀刻工艺，直到暴露电荷阻挡层；在通过第一蚀刻工艺暴露的第二导电层的侧壁上形成钝化层；以及对电荷阻挡层和第一导电层上实施第二蚀刻工艺。
依照本发明的另一方面，提供一种制造非易失性存储器件的方法，该方法包括：在衬底上形成用于浮置栅极的第一多晶硅层，其中第一多晶硅层被图案化以沿着纵向延伸；在包括第一多晶硅层的所得结构上形成电荷阻挡层以及用于控制栅极的第二多晶硅层；在第二多晶硅层上形成沿着横向延伸的蚀刻掩模图案；对第二多晶硅层实施第一蚀刻工艺，直到暴露电荷阻挡层；在通过第一蚀刻工艺暴露的第二多晶硅层的侧壁上形成钝化层；以及对电荷阻挡层、剩余的第二多晶硅层以及第一多晶硅层实施第二蚀刻工艺。
依照本发明的另一方面，提供一种制造非易失性存储器件的方法，该方法包括：在浮置栅极上形成电荷阻挡层；在电荷阻挡层上形成用于控制栅极的第二导电层；对第二导电层实施第一蚀刻工艺，直到暴露电荷阻挡层；在通过第一蚀刻工艺暴露的第二导电层上形成钝化层；以及对电荷阻挡层、第二导电层和第一导电层实施第二蚀刻工艺，其中通过钝化层防止在第二蚀刻工艺期间在电荷阻挡层上延伸的第二多晶硅层的侧壁的损失。
依照本发明的另一方面，钝化层防止顶部CD因在第二蚀刻工艺中控制栅极的损失而减小。钝化层可通过沉积工艺而不是氧化工艺来形成，以防止CD损失。第一蚀刻工艺、形成钝化层的工艺以及第二蚀刻工艺可在相同设备内原位实施，而不用将晶片暴露在大气中。钝化层可包括由沉积工艺所形成的聚合物薄膜，或者可包括由沉积工艺所形成的氧化物层(例如，SiO2薄膜)。钝化层可沉积在第二导电层(或第二多晶硅层)的侧壁上和在蚀刻掩模图案上。
附图说明
图1A到1C是说明在快闪存储器件中形成单元晶体管的栅极图案的蚀刻工艺的立体视图。
图2A到2C为显示由传统方法所制造的快闪存储器件的单元晶体管的图像。
图3A到3C为说明依照本发明的实施方案形成单元晶体管栅极的方法的立体视图。
图4A及4B为通过依照现有技术的方法以及依照本发明实施方案的方法在相同设计规则下形成栅极图案时，显示确保控制栅极的较大顶部CD的图案。
具体实施方式
本发明的其它目的以及优点可通过下列说明来了解，并且参照本发明的实施方案而变得显而易见。
参照附图，所图示的层与区域的厚度是示例性的，其可能不精确。当第一层称作在第二层的”上”或在衬底”上”时，其可能意指第一层是直接形成在第二层或衬底上，或者其也可能意指第三层可存在于第一层与衬底之间。此外，相同或类似的附图标记代表相同或相似的组成元件，但是它们可能出现在本发明的不同实施方案或附图中。
图3A到3C为说明依照本发明的实施方案形成单元晶体管栅极的方法的立体视图。参照图3A，用于浮置栅极的第一多晶硅层303被图案化而沿着纵向延伸。衬底为硅衬底301和隧道绝缘层302形成在第一多晶硅层303与衬底301之间。第一ONO电荷阻挡层304与第二多晶硅层305形成在包括用于浮置栅极的第一多晶硅层303的所得结构上。第一ONO电荷阻挡层304包括氧化物层3041、氮化物层3042和氧化物层3043。第一ONO电荷阻挡层304在用于图案化浮置栅极的第一多晶硅层303的侧壁与顶部上形成为一定厚度，并且形成第二多晶硅层305以覆盖所得结构。第二多晶硅层305为经第一蚀刻直到暴露第一ONO电荷阻挡层304的层。沿着横向延伸的TEOS蚀刻掩模图案306形成在第二多晶硅层305上。
参照图3B，钝化层307形成在通过对第二多晶硅层305的第一蚀刻工艺而暴露的第二多晶硅层/导电层305的侧壁上。钝化层307通过沉积工艺来形成而相对于第一蚀刻的第二多晶硅层305的顶部没有CD损失。即，在钝化层307通过氧化或氮化工艺来形成的情况下，第二多晶硅层305可能会损失。因此，第二多晶硅层305通过代替氧化或氮化工艺的沉积工艺来形成。
通过沉积工艺所形成的钝化层307可包括聚合物或氧化物，并且可在与实施第一蚀刻工艺的相同设备中原位(in-situ)形成。
钝化层307可通过使用选自SiCl4、SiF4、COS及SO2中的一种气体进行处理而由聚合物来形成。
在第一蚀刻工艺后，钝化层307可通过使用SiCl4及O2的混合气体而由氧化物来形成，或者可通过使用SiCl4、O2及CH4的混合气体来形成。这种氧化物的形成通过沉积工艺而非氧化工艺来实现。
通过沉积工艺所形成的钝化层307也沉积在TEOS蚀刻掩模图案306上。
参照图3C，最终浮置栅极图案303A通过蚀刻第二电荷阻挡层304A、剩余的第二多晶硅层305及第一多晶硅层303而形成。第二电荷阻挡层304A包括氧化物图案3041A、氮化物图案3042A及氧化物图案3043A，其中这些图案是在钝化层307被蚀刻的状态下通过蚀刻工艺而形成。在此第二蚀刻工艺期间，钝化层307防止第二多晶硅层305的侧壁损失且起到增强TEOS蚀刻掩模图案306的掩蔽能力的作用。因此，可抑制控制栅极的顶部的CD损失，并且即使TEOS薄膜薄也可维持蚀刻掩蔽能力。同时，钝化层307可通过第二蚀刻工艺来蚀刻和移除，或者可通过随后的清洗工艺来移除。第一蚀刻工艺、形成钝化层的工艺以及第二蚀刻工艺均可在原位实施。
图4A及4B为通过依照现有技术的方法以及依照本发明实施方案的方法在相同设计规则下形成栅极图案时，显示确保控制栅极(poly2)的较大顶部CD的图像。相比较在图4A(现有技术)与图4B(本发明的实施方案)可看出，本发明实施方案中控制栅极(poly2)的顶部CD远大于现有技术。而且，在第二蚀刻工艺后所剩余的TEOS层(蚀刻掩模)也保留较厚，由此确保掩模容限。图4B为显示其中在第一蚀刻工艺后通过SiCl4、O2和CH4的混合气体形成钝化层的样品的图像。
在上述实施方案中，当在用于浮置栅极的第一多晶硅层被图案化而沿着纵向延伸的状态下用于控制栅极的第二多晶硅层被图案化而沿着横向延伸时，最后图案化第一多晶硅层。然而，本领域技术人员可以容易理解的是，除了上述结构之外，本发明的技术精神可应用于其中三层薄膜均被蚀刻并图案化为依次堆叠的浮置栅极、电荷阻挡层及控制栅极的状态的任何工艺。
此外，虽然已在上述实施方案中说明控制栅极及浮置栅极是由多晶硅所形成，但其它们也可以由除多晶硅以外的其他导电材料来形成。电荷阻挡层也可由除ONO层外的薄膜来形成，蚀刻掩模也可由除TEOS薄膜外的薄膜来形成。
此外，除了第一导电层、电荷阻挡层以及第二导电层的堆叠结构外，本发明也可应用于其它包括三层薄膜以及诸如在薄膜之间的阻挡层的其它薄膜的堆叠结构。
依据本发明的实施方案，当在其中堆叠浮置栅极、电荷阻挡层以及控制栅极的非异失性存储器中形成单元晶体管的栅极图案时，可抑制浮置栅极的顶部CD损失并可防止浮置栅极的片电阻(Rs)的降低。因此，可实现单元晶体管在高度集成器件(其单元尺寸变得较小)内的高速操作与稳定操作。
此外，由于蚀刻掩模图案的高度即TEOS薄膜的高度可被相对降低，因此可防止诸如图案呈波浪形的工艺缺陷。
虽然本发明已说明了特定实施方案，但对于本领域技术人员来说显而易见的是，各种改变及修改可在不脱离如所附权利要求限定本发明的精神及范围下作出。

Claims (23)

1.一种制造非易失性存储器件的方法，所述方法包括：
在衬底上形成用于浮置栅极的第一导电层；
在包括所述第一导电层的所得结构上形成电荷阻挡层以及用于控制栅极的第二导电层；
在所述第二导电层上形成蚀刻掩模图案；
对所述第二导电层实施第一蚀刻工艺，直到暴露所述电荷阻挡层；
在由所述第一蚀刻工艺暴露的所述第二导电层的侧壁上形成钝化层；以及
对所述电荷阻挡层和所述第一导电层实施第二蚀刻工艺。
2.权利要求1所述的方法，其中通过沉积工艺形成所述钝化层。
3.权利要求1所述的方法，其中原位实施所述第一蚀刻工艺和所述第二蚀刻工艺。
4.权利要求3所述的方法，其中在所述第一蚀刻工艺之后原位形成所述钝化层。
5.权利要求1所述的方法，其中所述钝化层包括通过沉积工艺形成的聚合物薄膜。
6.权利要求1所述的方法，其中所述钝化层包括通过沉积工艺形成的氧化物薄膜。
7.权利要求1所述的方法，其中所述电荷阻挡层包括氧化物-氮化物-氧化物(ONO)层。
8.权利要求1所述的方法，其中在所述第二导电层的侧壁上以及所述蚀刻掩模图案上沉积所述钝化层。
9.权利要求1所述的方法，其中所述电荷阻挡层包括ONO层，所述第一导电层和所述第二导电层包括多晶硅层，所述蚀刻掩模图案包括原硅酸四乙酯(TEOS)层，以及所述钝化层包括通过沉积工艺形成的SiO2层。
10.权利要求1所述的方法，其中所述电荷阻挡层包括ONO层，所述第一导电层和所述第二导电层均包括多晶硅层，所述蚀刻掩模图案包括TEOS层，以及所述钝化层包括聚合物层。
11.一种用于制造非易失性存储器件的方法，所述方法包括：
在衬底上形成用于浮置栅极的第一多晶硅层，所述第一多晶硅层被图案化以沿纵向延伸；
在包括所述第一多晶硅层的所得结构上形成电荷阻挡层和用于控制栅极的第二多晶硅层；
在所述第二多晶硅层上形成沿横向延伸的蚀刻掩模图案；
对所述第二多晶硅层实施第一蚀刻工艺，直到暴露所述电荷阻挡层；
在由所述第一蚀刻工艺暴露的所述第二多晶硅层的侧壁上形成钝化层；以及
对所述电荷阻挡层、剩余的第二多晶硅层以及所述第一多晶硅层实施第二蚀刻工艺。
12.权利要求11所述的方法，其中通过沉积工艺形成所述钝化层。
13.权利要求11所述的方法，其中所述钝化层包括聚合物薄膜。
14.权利要求13所述的方法，其中在所述第一蚀刻工艺之后，通过使用选自SiCl4、SiF4、COS及SO2中的气体形成所述钝化层。
15.权利要求11所述的方法，其中所述钝化层包括氧化物。
16.权利要求15所述的方法，其中在所述第一蚀刻工艺之后，通过使用SiCl4和O2的混合气体形成所述钝化层。
17.权利要求15所述的方法，其中在所述第一蚀刻工艺之后，通过使用SiCl4、O2和CH4的混合气体形成所述钝化层。
18.权利要求11所述的方法，其中在所述第一蚀刻工艺之后原位形成所述钝化层。
19.权利要求11所述的方法，其中在所述第二多晶硅层的侧壁上以及所述蚀刻掩模图案上沉积所述钝化层。
20.权利要求11所述的方法，其中所述电荷阻挡层包括ONO层，所述蚀刻掩模图案包括TEOS层，以及所述钝化层包括通过沉积工艺形成的SiO2层。
21.权利要求11所述的方法，其中所述电荷阻挡层包括ONO层，所述蚀刻掩模图案包括TEOS层，以及所述钝化层包括聚合物层。
22.一种制造非易失性存储器件的方法，所述方法包括：
在浮置栅极上形成电荷阻挡层；
在所述电荷阻挡层上形成用于控制栅极的第二导电层；
对所述第二导电层实施第一蚀刻工艺，直到暴露所述电荷阻挡层；
在由所述第一蚀刻工艺暴露的所述第二导电层上形成钝化层；以及
对所述电荷阻挡层、所述第二导电层和所述第一导电层实施第二蚀刻工艺，其中在所述第二蚀刻工艺期间通过所述钝化层来防止在所述电荷阻挡层上延伸的所述第二多晶硅层的侧壁的损失。
23.权利要求22所述的方法，其中通过沉积工艺形成所述钝化层。
CN200910215651A 2009-03-30 2009-12-30 制造非易失性存储器件的方法 Pending CN101853815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0026860 2009-03-30
KR1020090026860A KR20100108715A (ko) 2009-03-30 2009-03-30 비휘발성 메모리 장치의 제조방법

Publications (1)

Publication Number Publication Date
CN101853815A true CN101853815A (zh) 2010-10-06

Family

ID=42784798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910215651A Pending CN101853815A (zh) 2009-03-30 2009-12-30 制造非易失性存储器件的方法

Country Status (4)

Country Link
US (1) US20100248467A1 (zh)
KR (1) KR20100108715A (zh)
CN (1) CN101853815A (zh)
TW (1) TW201036111A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535993B2 (en) 2010-09-17 2013-09-17 Infineon Technologies Ag Semiconductor device and method using a sacrificial layer
KR20120085360A (ko) * 2011-01-24 2012-08-01 삼성전자주식회사 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법
DE102018128193B4 (de) * 2018-10-26 2023-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-Schnitt-Prozesse, insbesondere für Metall-Gates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355524B1 (en) * 2000-08-15 2002-03-12 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
CN1430264A (zh) * 2001-12-31 2003-07-16 台湾茂矽电子股份有限公司 非挥发性存储器结构及其制造方法
US6861698B2 (en) * 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
CN101252133A (zh) * 2007-02-22 2008-08-27 富士通株式会社 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US6703269B2 (en) * 2002-04-02 2004-03-09 International Business Machines Corporation Method to form gate conductor structures of dual doped polysilicon
US7358192B2 (en) * 2004-04-08 2008-04-15 Applied Materials, Inc. Method and apparatus for in-situ film stack processing
US20070020925A1 (en) * 2005-07-22 2007-01-25 Chao-Ching Hsieh Method of forming a nickel platinum silicide
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
KR100753138B1 (ko) * 2006-09-29 2007-08-30 주식회사 하이닉스반도체 반도체 소자 제조방법
US20090130808A1 (en) * 2007-11-20 2009-05-21 Chao-Yuan Lo Method of fabricating flash memory
US8512582B2 (en) * 2008-09-15 2013-08-20 Micron Technology, Inc. Methods of patterning a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355524B1 (en) * 2000-08-15 2002-03-12 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
CN1430264A (zh) * 2001-12-31 2003-07-16 台湾茂矽电子股份有限公司 非挥发性存储器结构及其制造方法
US6861698B2 (en) * 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
CN101252133A (zh) * 2007-02-22 2008-08-27 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20100108715A (ko) 2010-10-08
US20100248467A1 (en) 2010-09-30
TW201036111A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
CN100583390C (zh) 在半导体器件中形成微图案的方法
CN102136447B (zh) 半导体集成电路器件制造方法
CN102956462B (zh) 双栅极式闪存
US7732338B2 (en) Method of fabricating semiconductor device with reduced pitch
US8629035B2 (en) Method of manufacturing semiconductor device
CN101140903A (zh) 半导体器件的制造方法
CN107833891B (zh) 半导体器件及其制造方法
TWI765576B (zh) 半導體結構與其製作方法
US11812608B2 (en) Semiconductor device and manufacturing method thereof
CN101312214B (zh) 半导体装置及其制造方法
CN101853815A (zh) 制造非易失性存储器件的方法
CN101325157A (zh) 一种存储器结构及其制作方法
CN100394586C (zh) 分离栅极快闪元件与其制造方法
US20090142914A1 (en) Method for Manufacturing Semiconductor Device
US7015148B1 (en) Reduce line end pull back by exposing and etching space after mask one trim and etch
TWI571975B (zh) 半導體元件及其製造方法
JP2005513800A (ja) 不揮発性メモリセルの製造
JP2002368077A (ja) 半導体装置及びその製造方法
TWI899484B (zh) 半導體結構的製造方法
CN101728361A (zh) 一种半导体元件结构
CN100346471C (zh) 闪存存储元件的制造方法
TWI449085B (zh) 半導體元件的製程方法
US7071085B1 (en) Predefined critical spaces in IC patterning to reduce line end pull back
CN111725213A (zh) 半导体存储元件及其制造方法
KR100664789B1 (ko) 플래시 메모리의 부유 게이트 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101006