CN101855831A - 快速切换低噪声电荷泵 - Google Patents
快速切换低噪声电荷泵 Download PDFInfo
- Publication number
- CN101855831A CN101855831A CN200880115573A CN200880115573A CN101855831A CN 101855831 A CN101855831 A CN 101855831A CN 200880115573 A CN200880115573 A CN 200880115573A CN 200880115573 A CN200880115573 A CN 200880115573A CN 101855831 A CN101855831 A CN 101855831A
- Authority
- CN
- China
- Prior art keywords
- transistor
- charge pump
- coupled
- switching transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
在本发明的一个实施例中,揭示一种用于电荷泵的方法。所述方法包含:加偏压于多个晶体管;切换一对主晶体管开关以经由所述经偏压晶体管在输出端子上施加净电荷或移除所述输出端子上的净电荷;以及当所述主晶体管开关断开时,接通辅助晶体管开关。所述辅助晶体管开关在接通时在所述主晶体管开关与所述经偏压晶体管之间提供到达节点的辅助均衡路径。所述辅助均衡路径均衡中间节点之间的电压,以快速断开所述经偏压晶体管,并减少所述电荷泵的所述输出端子上的噪声。
Description
优先权
本申请案主张2007年11月13日申请的标题为“快速切换低噪声电荷泵(FAST-SWITCHING LOW-NOISE CHARGE PUMP)”的第60/987,678号美国临时申请案的权益,此申请案的整个揭示内容被视为本申请案的揭示内容的一部分。
技术领域
本发明的实施例涉及电荷泵、压控振荡器、锁相回路和频率合成器。
背景技术
电荷泵被用作许多较大电路或系统中的积木式部件(building block)或子电路。一些电路或系统可能或多或少对由电荷泵产生的噪声敏感。在对噪声较敏感的那些系统中,需要减少原本由电荷泵产生的噪声。即,较低噪声电荷泵可改进电路或系统(电荷泵是所述电路或系统的一部分)的性能。
发明内容
本发明的实施例由所附权利要求书概括。
附图说明
图1是图2中的电荷泵可用于其中的锁相回路(PLL)的功能框图。
图2是包含辅助开关以减少噪声的电荷泵的示意图。
图3A是说明不具有辅助开关的电荷泵的瞬态波形的图。
图3B是说明具有辅助开关的电荷泵的瞬态波形的图。
图4是用以对具有辅助开关与不具有辅助开关的电荷泵的输出噪声进行比较的波形图。
图5是图2中的电荷泵可用于其中的无线电系统的功能框图。
具体实施方式
在本发明实施例的以下详细描述中,陈述大量具体细节以便提供全面理解。然而,本发明的实施例可在无这些具体细节的情况下实践。在其它例子中,未详细描述众所周知的方法、程序、组件和电路,以免不必要地模糊本发明实施例的方面。
电荷泵电路通常被用作压控振荡器(VCO)、锁相回路(PLL)或频率合成器中的积木式部件。
现在参看图1,说明锁相回路(PLL)100的功能框图。PLL 100包含如图1所示耦合在一起的相位频率检测器102、电荷泵110、低通滤波器112、压控振荡器(VCO)114和分频器118。
出于比较的目的,参考时钟Vref 101作为来自分频器118的分频器输出FDO 119耦合到相位频率检测器102。相位频率检测器102产生上升脉冲信号UP 104和下降脉冲信号DN 106。上升脉冲信号UP 104与下降脉冲信号DN 106之间的脉冲持续时间差异表示在参考时钟Vref 101与来自分频器118的输出信号之间检测到的相位差。上升脉冲信号UP 104、下降脉冲信号DN 106以及其相应的补充物UP′、DN′耦合到电荷泵110中,且可在本文中统称为频率控制信号。
受上升脉冲信号104、下降脉冲信号106及其补充物驱动,电荷泵110将电流供应到低通滤波器112中或从低通滤波器112吸收电流,以在电荷泵110的输出Vcp 108处产生控制电压信号。电荷泵110的电荷泵输出信号Vcp 108含有DC分量,其与参考时钟Vref与分频器118的分频器输出FDO 119之间的相位差成比例。将本文中进一步揭示的电荷泵(见图2的电荷泵200)的实施例用作PLL 100中的电荷泵110。电荷泵110的输出Vcp 108耦合到低通滤波器112中。
低通滤波器112在将作为DC控制电压Vcv 113的经滤波的Vcp信号耦合到VCO 114中之前,将不合需要的AC分量从电荷泵110的输出信号Vcp大体上移除(滤出)。
根据VCO 114的DC控制电压Vcv 113,VCO 114产生具可变频率的输出时钟信号Vo 120。较高的DC控制电压Vcv 113可增加输出时钟信号Vo 120的频率,而较低的控制电压可降低所述频率。或者,较低的DC控制电压Vcv 113可增加输出时钟信号Vo 120的频率,而较高的控制电压可降低所述频率。输出时钟信号Vo 120耦合到在PLL 100的反馈路径中的分频器118。
分频器118对输出时钟信号Vo 120中的若干时钟周期进行分频,且偏移输出时钟信号Vo 120的相位以更好地与参考时钟信号Vref 101的相位匹配。当参考时钟信号Vref101和分频器输出信号FDO 119在相位和频率上被锁在一起时,PLL 100处于锁定状态。
在锁相回路中,带内相位噪声在很大程度上是通过具有非理想电荷泵来确定。已观测到,来自电荷泵的显著噪声贡献是归因于电荷泵的输出级中的输出晶体管的长切断时间。即,电荷泵噪声与输出晶体管的切换时间成比例。因此,对于低带内相位噪声锁相回路来说,需要具有快速切换能力的电荷泵。
现在参看图2,说明电荷泵电路200的示意图。电荷泵电路200包含如图所示在正电源端子VDD与接地端子GND之间耦合在一起的P沟道场效应晶体管(PFET)M1到M2、M5、M7到M8;N沟道场效应晶体管(NFET)M3到M4、M6、M9到M10、M11到M12;参考电流源Iref;电阻器R;电容器C;以及运算放大器OA。NFET和PFET中的每一者具有栅极(控制)、源极和漏极端子。
晶体管M1到M4形成电荷泵的输出晶体管支线,而晶体管M7到M10形成电荷泵的与输出晶体管支线并行的另一晶体管支线(并行晶体管支线)。具有反馈回路中串行耦合的电阻器R和电容器C的运算放大器OA在输出晶体管支线与并行晶体管支线之间起作用,以加偏压于晶体管M2和M8。电流源Iref以及晶体管M11和M12向晶体管M3和M9提供偏压。
晶体管M1到M4分别与晶体管M7到M10成对,每对之间的比例因子是相同的。比例因子是成对晶体管之间的晶体管纵横比的比率。给定晶体管的晶体管纵横比是通过将其晶体管宽度除以其晶体管长度来确定的。当晶体管M4接通时,晶体管M3和M9为晶体管电流镜对,但可具有不同纵横比。当晶体管M1接通时,晶体管M2和M8也为晶体管电流镜对,但可具有不同纵横比。
晶体管M10和M12使其栅极连结到电源端子Vdd,且晶体管M7使其栅极连结到接地端子GND,使得所述晶体管可始终接通。晶体管M7、M10和M12在本文中可被称作恒定接通晶体管(constantly on transistor)。晶体管M11、M9和M3是电流镜晶体管,且使其栅极耦合到同一节点。晶体管M9和M11通常是接通的,以在MOSFET的饱和区域中操作。晶体管M3响应于晶体管M4接通和切断而切换到饱和中和切换出饱和。当晶体管M4切断时,由于减小的栅极到源极电压,晶体管M3退出饱和,且理想上还被断开。晶体管M11使其栅极端子耦合到其漏极端子。晶体管M11在本文中可被称作二极管接法晶体管(diode-connected transistor)。施加到晶体管M3和M9的栅极的电压是相同的以设法对其加偏压以使其接通,但晶体管M3的栅极到源极电压可变化。假定晶体管M4由为高的DN 106接通,晶体管M3、M9和M11可具有相同的栅极到源极电压。如果是这样的话,那么每一支线中的电流可由成对晶体管之间的比例因子、成对晶体管的纵横比(由W/L界定)以及由参考电流源Iref供应的电流的电平确立。与晶体管M3、M9以及M4、M10分别相比,晶体管M11和M12的纵横比可相对较小。这可减少流经晶体管M11到M12的参考电流Iref的量以及电荷泵的功率消耗。晶体管M3和M9在电荷泵的每一支线中提供压控电流源。因此,晶体管M3和M9在本文中可被称作压控电流源晶体管,或简称为经偏压晶体管。
参考电流源Iref结合晶体管M7到M12形成偏压电路,以在晶体管M8与M9之间的连接节点210处产生参考电压Vref 210。在运算放大器OA及其反馈的协助下,参考电压Vref210跟踪电荷泵输出Vcp 108处的电荷泵输出电压。参考电压Vref210保证:当晶体管M1接通时从Vdd经由晶体管M1和M2供应到电荷泵输出Vcp 108的升电流大体上与当晶体管M4接通时经由晶体管M3和M4从电荷泵输出Vcp 108拉到接地的降电流匹配。
运算放大器OA使其正输入端子耦合到Vref节点210,且使其负输入端子耦合到电荷泵输出节点Vcp 108。运算放大器OA的输出端子耦合到匹配的晶体管M2和M8的栅极端子。晶体管M2和M8的栅极由运算放大器OA的电压输出同等地加偏压。
电阻器R和电容器C在运算放大器OA的正输入端子与输出端子之间串行耦合在一起,以形成负反馈回路。负反馈回路中的运算放大器OA以及电阻器R和电容器C形成另一偏压电路,其用于加偏压于晶体管M2和M8。在负反馈回路中使用运算放大器OA是为了实现输出晶体管支线中的经由晶体管M1到M2的升电流源与经由晶体管M3到M4的降电流源之间的良好匹配。
运算放大器OA产生用于晶体管M2和M8的偏压栅极电压,其可变化以维持所述晶体管接通。晶体管M2和M8在本文中可被称为电流镜,或简称为经偏压晶体管。
通常,Vref与Vcp的电压电平是相似的,且耦合到运算放大器OA。然而,如果电荷泵输出Vcp 108处的电压变低,那么运算放大器OA设法通过稍稍增加输出电压来做出补偿,使得参考电压Vref210接近于电荷泵输出Vcp 108处的电压。相反地,如果电荷泵输出Vcp 108处的电压变高,那么运算放大器OA也设法通过稍稍减小输出电压来做出补偿,使得参考电压Vref210接近于电荷泵输出Vcp 108处的电压。
晶体管M1和M4使其栅极分别耦合到UP′信号104′和DN信号106,使其源极端子分别耦合到电源端子VDD和接地端子GND,且使其漏极端子分别耦合到中间节点X 204和中间节点Y 206(其分别耦合到晶体管M2和M3的源极)。晶体管M1和M4是电荷泵200中的主切换晶体管。当接通时,晶体管M1将来自电源VDD的电荷供应到节点X204中。当接通时,晶体管M4将来自节点Y 206的电荷排出到接地GND中。
晶体管M5和M6是主切换晶体管M1和M4的辅助切换晶体管。晶体管M5和M6使其漏极端子耦合在一起、使其源极端子分别耦合到节点X 204(晶体管M1的漏极)和节点Y 206(晶体管M4的漏极),且使其栅极端子分别耦合到UP信号104和DN′信号106′。当晶体管M5和M6接通时,节点X 204与Y 206之间形成辅助路径,以更快地断开晶体管M2和M3。晶体管M5和M6还可被视为均衡晶体管,因为其在电荷泵200切换离开供应或耗散电荷泵输出Vcp 108上的电荷时均衡节点X与Y之间的电压。
如果电荷泵200是PLL或频率合成器中的子电路,那么控制信号UP 104、DN 106及其相应的补充物UP′104′、DN′106′可由相位频率检测器产生。补充信号UP′104′、DN′106′在逻辑上分别与控制信号UP 104、DN 106反相。
如果电荷泵输出Vcp 108上的电压将增加,那么UP 104脉冲信号的前沿比DN 106脉冲信号的前沿先产生,以在接通下拉晶体管M4之前接通上拉晶体管M1。然而,UP 104脉冲信号和DN 106脉冲信号两者的后沿大体上同时产生,使得晶体管M1和M4两者同时切断。因此,UP 104脉冲信号比DN 106脉冲信号宽,使得电荷泵向电荷泵输出Vcp108供应净电荷以增加电压输出。
如果电荷泵输出Vcp 108上的电压将降低,那么DN 106脉冲信号的前沿比UP 104脉冲信号的前沿先产生,以在上拉晶体管M2之前接通下拉晶体管M4。然而,UP 104脉冲信号和DN 106脉冲信号两者的后沿大体上同时产生,使得晶体管M1和M4两者同时切断。因此,DN脉冲信号106比UP脉冲信号104宽,使得电荷泵耗散来自电荷泵输出Vcp 108的净电荷以降低电压输出。
如果电荷泵输出Vcp 108上的电压具有适当电平,那么可不产生UP 104或DN 106控制信号以进一步对电荷泵输出Vcp 108进行充电或放电。UP 104和DN 106控制信号大体上类似地产生,使得主开关M1和M4两者大体上同时接通和切断。因此,UP 104和DN 109脉冲信号具有相同的宽度,使得无净电荷耦合到电荷泵输出Vcp 108上或从电荷泵输出Vcp 108耦合出,以增加或减小电压输出,这有时被称作锁定状态。图3A和图3B中所说明的波形说明锁定状态,其中UP 104和DN 109脉冲信号大体上同时产生,且具有大体相同的脉冲宽度。
DN脉冲信号106耦合到主切换晶体管M4的栅极。DN′脉冲信号106′耦合到均衡切换晶体管M6的栅极。在DN脉冲信号期间,主切换晶体管M4接通,且均衡切换晶体管M6断开。在DN脉冲信号之后,主切换晶体管M4切断,且均衡切换晶体管M6接通。
UP′脉冲信号104′耦合到主切换晶体管M1的栅极。UP脉冲信号104耦合到均衡切换晶体管M5的栅极。在UP′脉冲信号期间,主切换晶体管M1接通,且均衡切换晶体管M5断开。在UP′脉冲信号之后,主切换晶体管M1切断,且均衡切换晶体管M5接通。
当主切换晶体管M1和M4两者均接通时,辅助切换晶体管M5和M6两者均断开。在主切换晶体管M1和M4两者均接通的情况下,内部节点X 204经由晶体管M1快速向上充电到Vdd,且内部节点Y 206经由晶体管M4快速向下放电到接地。
当主切换晶体管M1和M4两者均断开时,辅助切换晶体管M5和M6两者均接通。在辅助切换晶体管M5和M6两者均接通的情况下,在节点X 204与节点Y 206之间建立均衡路径。节点Y 206上缺乏电荷有助于使内部节点X 204快速放电,而内部节点X204上的电荷有助于使内部节点Y 206快速充电。结果,晶体管M2和M3快速断开,且内部节点X 204和内部节点Y 206上的电压介于电源Vdd与接地之间。
在无辅助切换晶体管M5到M6的情况下,当UP′104′逻辑上为高且DN 106逻辑上为低时,晶体管M2和M3在内部节点X 204和内部节点Y 206达到适当的电压电平之前不断开。在无辅助切换晶体管M5到M6的情况下,由于当主切换晶体管M1和M4断开时内部节点X 204和内部节点Y 206所经历的高阻抗,切断晶体管M2和M3的时间显著长于接通晶体管M2和M3的时间。
现在参看图3A到图3B,分别在不具有和具有具相同装置大小且在相同条件(电源电压、温度和工艺拐点(process corner))下的电荷均衡晶体管M5和M6的情况下,说明输入信号DN 106、UP′104′的瞬态波形以及电荷泵中的节点X 204、Y 206的模拟结果。
如先前所提及,图3A和图3B所说明的波形说明锁定状态,其中UP 104和DN 109脉冲信号大体上同时产生,且具有大体相同的脉冲宽度。因此,图3A到图3B中分别说明的DN信号106和UP′信号的波形106和104′是相同的。UP′脉冲301和DN脉冲302分别形成于波形104′和106中。图3A与图3B之间的模拟结果针对节点X 204与Y 206相异。在图3A中,波形204A和206A分别表示不具有均衡晶体管M5和M6的情况下节点X 204和Y 206的模拟结果。在图3B中,波形204B和206B分别表示在具有均衡晶体管M5和M6以及节点之间所添加的均衡路径的情况下节点X 204和Y 206的模拟结果。
由于许多因素,节点X 204和Y 206处存在寄生电容,所述因素包含半导体衬底上的集成电路内的电荷泵的半导体制造。在图3A的波形204A和206A中,可看到节点X204和Y 206上的寄生电容的效应以及缺乏用以放电或充电的任何额外辅助路径。在点306A处,节点Y 206的电压逐渐增加以克服完全放电的寄生电容而完全断开晶体管M3。在点304A处,节点X 204的电压逐渐降低以克服完全充电的寄生电容而完全断开晶体管M2。当辅助晶体管M5和M6接通时,节点X 204与Y 206之间形成均衡路径,使得所述节点分别得以快速放电和快速充电。
当分别在点304B和304A处比较波形204B和204A时,可看到由于电压均衡晶体管M5和M6正接通以提供均衡路径,所以节点X 204被快速拉向接地,以快速切断晶体管M2。在施加到晶体管M1的栅极的电压正增加以将其断开的同时快速减小节点X204和晶体管M1的漏极上的电压会更快地关断晶体管M2。
当分别在点306B和306A处比较波形206B和206A时,可看到由于电压均衡晶体管M5和M6正接通以提供均衡路径,所以节点Y 206更快地被拉向正电源Vdd,以快速切断晶体管M3。在施加到晶体管M4的栅极的电压正减小以将其断开的同时快速增加节点Y 206和晶体管M4的漏极上的电压会更快地关断晶体管M3。
因此,在具有辅助切换晶体管M5和M6的情况下,切断晶体管M2和M3的时间减少。电荷泵所产生的噪声与输出端子上的充电周期的脉冲宽度成比例。预期较早切断晶体管M2和M3将减少电荷泵所产生的噪声。
现在参看图4,说明来源于模拟的噪声功率波形400和401。波形400展示不具有辅助切换晶体管M5和M6的电荷泵的输出噪声功率。波形401展示具有辅助切换晶体管M5和M6的电荷泵的输出噪声功率,其比波形400的输出噪声功率减少。在具有辅助切换晶体管M5和M6的电荷泵200中,可实现大约三分贝(3dB)的噪声功率减小。因此,电荷泵电路200具有快速切换和低噪声的特征。电荷泵电路200可用于锁相回路或其它电路中。
现在参看图5,说明其中可使用本文中所述的电荷泵200的无线电系统500。举例来说,所述无线电系统500可为移动蜂窝式电话。电荷泵200可用作锁相回路中的子电路以产生时钟信号,或提供频率合成器以提供可与一个或一个以上混频器一起使用以升频转换或降频转换射频电路中的RF信号的各种载波频率信号。
无线电系统500包含耦合到天线504的射频RF电路502。RF电路502可包含耦合到天线504的RF发射器506和RF接收器510中的一者或两者。一个或一个以上电荷泵200可用于RF发射器506和/或RF接收器510中。电荷泵200可耦合到RF发射器506中的混频器512。电荷泵200可耦合到RF接收器510中的混频器514。
尽管已描述并在附图中展示了某些示范性实施例,但将理解,由于所属领域的技术人员可想到各种其它修改,因此此些实施例仅仅是说明本发明而不是限制本发明,且本发明的实施例不限于所展示并描述的具体构造和布置。代替的是,应根据所附权利要求书来解释本发明的实施例。
Claims (24)
1.一种电荷泵,其包括:
运算放大器,其具有负反馈回路、耦合到参考电压的正输入端子,以及耦合到电荷泵输出端子的负输入端子;
第一主切换晶体管,其耦合在正电源与第一中间节点之间,其中控制端子耦合到第一经反相控制信号;
第一经偏压晶体管,其耦合在所述第一中间节点与所述电荷泵输出端子之间,其中控制端子耦合到所述运算放大器的输出;
第二主切换晶体管,其耦合在接地与第二中间节点之间,其中控制端子耦合到第二控制信号;
第二经偏压晶体管,其耦合在所述第二中间节点与所述电荷泵输出端子之间,其中控制端子耦合到参考电流源;以及
第一辅助切换晶体管和第二辅助切换晶体管,其耦合在所述第一中间节点与所述第二中间节点之间,其中控制端子分别耦合到第一控制信号和第二经反相控制信号。
2.根据权利要求1所述的电荷泵,其中:
当所述第一主切换晶体管和所述第二主切换晶体管分别被所述第一经反相控制信号和所述第二控制信号断开时,所述第一辅助切换晶体管和所述第二辅助切换晶体管在所述第一中间节点与所述第二中间节点之间提供均衡路径。
3.根据权利要求1所述的电荷泵,其中:
所述第一主切换晶体管、所述第一辅助切换晶体管和所述第一经偏压晶体管为P沟道场效应晶体管;且
所述第二主切换晶体管、所述第二辅助切换晶体管和所述第二经偏压晶体管为N沟道场效应晶体管。
4.根据权利要求1所述的电荷泵,其中:
所述第一主切换晶体管、所述第一经偏压晶体管、所述第二主切换晶体管和所述第二经偏压晶体管形成第一晶体管支线,且所述电荷泵进一步包含:
与所述第一晶体管支线并行的第二晶体管支线,所述第二晶体管支线包含:第一连续接通晶体管,其耦合在所述正电源与第三中间节点之间,其中控制端子耦合到接地;
第三经偏压晶体管,其耦合在所述第三中间节点与参考节点之间,其中控制端子耦合到所述运算放大器的所述输出;
第二连续接通晶体管,其耦合在所述接地与第四中间节点之间,其中控制端子耦合到所述正电源;以及
第四经偏压晶体管,其耦合在所述第四中间节点与所述参考节点之间,其中控制端子耦合到所述参考电流源。
5.根据权利要求4所述的电荷泵,其中:
所述第一主切换晶体管、所述第一辅助切换晶体管、所述第一经偏压晶体管、所述第一连续接通晶体管和所述第三经偏压晶体管为P沟道场效应晶体管;且
所述第二主切换晶体管、所述第二辅助切换晶体管、所述第二经偏压晶体管、所述第二连续接通晶体管和所述第四经偏压晶体管为N沟道场效应晶体管。
6.根据权利要求4所述的电荷泵,其进一步包括:
所述参考电流源,其耦合到所述正电源;
第三连续接通晶体管,其耦合在接地与第五中间节点之间,其中控制端子耦合到所述正电源;以及
二极管接法晶体管,其耦合在所述第五中间节点与所述参考电流源之间。
7.一种用于电荷泵的方法,其包括:
加偏压于一对主晶体管开关之间的多个晶体管;
早于所述对主晶体管开关中的一者而接通另一主晶体管开关,以经由所述多个经偏压晶体管向输出端子添加净电荷或从输出端子减去净电荷;以及
当所述对主晶体管开关断开时,接通辅助晶体管开关,以在所述主晶体管开关与所述经偏压晶体管之间提供到达节点的辅助均衡路径,以均衡电荷且快速断开所述经偏压晶体管。
8.根据权利要求7所述的方法,其进一步包括:
当所述对主晶体管开关接通时,断开所述辅助晶体管开关。
9.根据权利要求7所述的方法,其进一步包括:
更改所述经偏压晶体管的偏压控制端子上的偏压控制电压。
10.根据权利要求7所述的方法,其进一步包括:
将参考电压与所述输出端子上的电压进行比较;以及
更改所述经偏压晶体管的一对偏压控制端子上的偏压控制电压。
11.根据权利要求7所述的方法,其进一步包括:
大体上同时接通且大体上同时切断所述对主晶体管开关,以不向所述输出端子添加净电荷且不从所述输出端子减去净电荷。
12.一种电荷泵,其包括:
输出晶体管支线,其具有在正电源与接地之间串行耦合在一起的第一多个晶体管,所述输出晶体管支线包含耦合到所述正电源的第一主切换晶体管以及耦合到所述接地的第二主切换晶体管,以周期性地对所述输出晶体管支线的电荷泵输出端子进行充电;
第一辅助切换晶体管和第二辅助切换晶体管,其在所述输出晶体管支线的第一中间节点与第二中间节点之间串行耦合在一起;且
其中,当所述第一主切换晶体管和所述第二主切换晶体管断开时,所述第一辅助切换晶体管和所述第二辅助切换晶体管接通,以在所述第一中间节点与所述第二中间节点之间提供均衡路径。
13.根据权利要求12所述的电荷泵,其进一步包括:
并行晶体管支线,其具有在所述正电源与所述接地之间串行耦合在一起的第二多个晶体管,所述第二多个晶体管与所述第一多个晶体管类似地按比例缩放;以及
一个或一个以上偏压电路,其耦合到所述输出晶体管支线和所述并行晶体管支线,所述一个或一个以上偏压电路用以加偏压于所述第一多个晶体管和所述第二多个晶体管中的一个或一个以上晶体管的控制端子。
14.根据权利要求12所述的电荷泵,其中
第一经偏压晶体管耦合在所述电荷泵输出端子与所述第一主切换晶体管之间,且
第二经偏压晶体管耦合在所述电荷泵输出端子与所述第二主切换晶体管之间。
15.根据权利要求14所述的电荷泵,其中
所述第一辅助切换晶体管和所述第二辅助切换晶体管在所述第一中间节点与所述第二中间节点之间提供均衡路径,以更快速地断开所述第一经偏压晶体管和所述第二经偏压晶体管,并减少所述电荷泵输出端子上的噪声。
16.一种电路,其包括:
压控振荡器,其用以响应于直流控制电压而产生具可变频率的输出时钟信号;
分频器,其耦合到所述压控振荡器以接收所述输出时钟信号,所述分频器用以对所述输出时钟信号中的若干时钟周期进行细分,且偏移所述输出时钟信号的相位以更好地与参考时钟信号的相位匹配,以产生分频输出信号;
相位频率检测器,其耦合到所述分频器以接收所述分频输出信号,所述相位频率检测器用以将所述参考时钟信号的所述相位和频率与所述分频输出信号的相位和频率进行比较以产生频率控制信号,以增加或降低所述压控振荡器所产生的所述输出时钟信号的所述频率;以及
电荷泵,其耦合在所述压控振荡器与所述相位频率检测器之间以接收所述频率控制信号,所述电荷泵用以响应于所述频率控制信号而产生耦合到所述压控振荡器中的输出控制电压,所述电荷泵具有第一辅助切换晶体管和第二辅助切换晶体管,其在输出晶体管支线中的多个串行耦合晶体管的第一中间节点与第二中间节点之间串行耦合在一起,所述第一辅助切换晶体管和所述第二辅助切换晶体管用以周期性地接通以在所述第一中间节点与所述第二中间节点之间提供均衡路径,以减少所述电荷泵的输出中的噪声。
17.根据权利要求16所述的电路,其进一步包括:
低通滤波器,其耦合在所述电荷泵与所述压控振荡器之间,所述低通滤波器用以在所述电荷泵所产生的所述输出控制电压耦合到所述压控振荡器中之前大体上滤出所述输出控制电压中不合需要的交流分量。
18.根据权利要求16所述的电路,其中:
所述电路为无线电系统的频率合成器。
19.根据权利要求16所述的电路,其中:
所述电荷泵的所述输出支线包含:
第一主切换晶体管,其耦合到正电源,
第二主切换晶体管,其耦合到接地,
第一经偏压晶体管,其耦合在电荷泵输出端子与所述第一主切换晶体管之间,
第二经偏压晶体管,其耦合在所述电荷泵输出端子与所述第二主切换晶体管之间,且
其中所述第一主切换晶体管和所述第二主切换晶体管用以周期性地对所述输出晶体管支线的所述电荷泵输出端子进行充电。
20.一种电荷泵,其包括:
用于加偏压于一对主晶体管开关之间的多个晶体管的装置;
用于早于所述对主晶体管开关中的一者而接通另一主晶体管开关以经由所述多个经偏压晶体管向输出端子添加净电荷或从输出端子减去净电荷的装置;以及
用于在所述对主晶体管开关断开时接通辅助晶体管开关以在所述主晶体管开关与所述经偏压晶体管之间提供到达节点的辅助均衡路径以均衡电荷且快速断开所述经偏压晶体管的装置。
21.根据权利要求20所述的电荷泵,其进一步包括:
用于在所述对主晶体管开关接通时断开所述辅助晶体管开关的装置。
22.根据权利要求20所述的电荷泵,其进一步包括:
用于更改所述经偏压晶体管的偏压控制端子上的偏压控制电压的装置。
23.根据权利要求20所述的电荷泵,其进一步包括:
用于将参考电压与所述输出端子上的电压进行比较的装置;以及
用于更改所述经偏压晶体管的一对偏压控制端子上的偏压控制电压的装置。
24.根据权利要求20所述的电荷泵,其进一步包括:
用于大体上同时接通所述对主晶体管开关且用于大体上同时切断所述对主晶体管开关以既不向所述输出端子添加净电荷也不从所述输出端子减去净电荷的装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US98767807P | 2007-11-13 | 2007-11-13 | |
| US60/987,678 | 2007-11-13 | ||
| US11/953,575 | 2007-12-10 | ||
| US11/953,575 US8018269B2 (en) | 2007-11-13 | 2007-12-10 | Fast-switching low-noise charge pump |
| PCT/US2008/083261 WO2009064801A1 (en) | 2007-11-13 | 2008-11-12 | Fast-switching low-noise charge pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101855831A true CN101855831A (zh) | 2010-10-06 |
| CN101855831B CN101855831B (zh) | 2013-03-20 |
Family
ID=40623123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880115573.1A Active CN101855831B (zh) | 2007-11-13 | 2008-11-12 | 快速切换低噪声电荷泵 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8018269B2 (zh) |
| EP (1) | EP2212998A1 (zh) |
| JP (1) | JP5139536B2 (zh) |
| KR (1) | KR101256272B1 (zh) |
| CN (1) | CN101855831B (zh) |
| TW (1) | TW200937817A (zh) |
| WO (1) | WO2009064801A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102185473A (zh) * | 2011-03-28 | 2011-09-14 | 复旦大学 | 一种低电流失配、低电流变化的电荷泵电路 |
| CN102195639A (zh) * | 2011-04-18 | 2011-09-21 | 上海信朴臻微电子有限公司 | 低噪声偏置电路及宽带压控振荡电路 |
| CN104137420A (zh) * | 2012-03-01 | 2014-11-05 | 高通股份有限公司 | 用于pll环路滤波器电容器的电容器漏泄补偿 |
| CN106469979A (zh) * | 2015-08-14 | 2017-03-01 | 飞思卡尔半导体公司 | 具有共用电容器振荡器的低电压纹波电荷泵 |
| CN113557667A (zh) * | 2019-05-23 | 2021-10-26 | 华为技术有限公司 | 一种锁相环 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007000712A1 (en) * | 2005-06-29 | 2007-01-04 | Nxp B.V. | Synchronization scheme with adaptive reference frequency correction |
| US9833184B2 (en) * | 2006-10-27 | 2017-12-05 | Adidas Ag | Identification of emotional states using physiological responses |
| US8018269B2 (en) | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
| CN101572481B (zh) * | 2009-06-11 | 2014-03-26 | 四川和芯微电子股份有限公司 | 一种电荷泵电路 |
| TWI407705B (zh) | 2009-11-10 | 2013-09-01 | Realtek Semiconductor Corp | 電流形式的無線接收系統及無線接收方法 |
| CN101895192A (zh) * | 2010-07-30 | 2010-11-24 | 苏州科山微电子科技有限公司 | 一种可解决电荷分配和电流失配问题的电荷泵 |
| CN101888181B (zh) * | 2010-08-02 | 2012-09-05 | 中国电子科技集团公司第二十四研究所 | 基于反馈的电荷泵电路 |
| US8482340B2 (en) * | 2011-11-04 | 2013-07-09 | Texas Instruments Incorporated | Master-slave low-noise charge pump circuit and method |
| TWI499215B (zh) * | 2012-10-17 | 2015-09-01 | Mstar Semiconductor Inc | 充放電電路以及使用此充放電電路的鎖相迴路電路 |
| CN103346784B (zh) * | 2013-06-18 | 2016-04-13 | 成都嘉纳海威科技有限责任公司 | 一种用于锁相环的匹配型电荷泵电路 |
| CN103490626B (zh) * | 2013-09-30 | 2016-08-17 | 中国科学技术大学 | 一种基于并联反馈的电荷泵 |
| TWI547097B (zh) * | 2014-07-24 | 2016-08-21 | 登豐微電子股份有限公司 | 延時電路 |
| US10186942B2 (en) * | 2015-01-14 | 2019-01-22 | Dialog Semiconductor (Uk) Limited | Methods and apparatus for discharging a node of an electrical circuit |
| US9490696B2 (en) | 2015-02-09 | 2016-11-08 | Qualcomm Incorporated | Charge pump with switching gate bias |
| US9455723B2 (en) | 2015-02-27 | 2016-09-27 | Qualcomm Incorporated | Leakage compensation circuit for phase-locked loop (PLL) large thin oxide capacitors |
| US10193560B2 (en) | 2016-12-28 | 2019-01-29 | Analog Bits Inc. | Method and circuits for charge pump devices of phase-locked loops |
| JP6768617B2 (ja) | 2017-09-19 | 2020-10-14 | 株式会社東芝 | チャージポンプ回路 |
| CN110611504A (zh) * | 2018-06-16 | 2019-12-24 | 徐州稻源龙芯电子科技有限公司 | 一种改进动态匹配性能的电荷泵电路 |
| US20250317055A1 (en) * | 2024-04-04 | 2025-10-09 | Qualcomm Incorporated | Duty cycle corrector systematic offset reduction |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860073A (en) * | 1982-11-29 | 1989-08-22 | General Electric Company | Solid state imaging apparatus |
| US4792705A (en) * | 1986-03-14 | 1988-12-20 | Western Digital Corporation | Fast switching charge pump |
| JPH01293718A (ja) * | 1988-05-20 | 1989-11-27 | Hitachi Ltd | 位相同期回路 |
| JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
| JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
| US5825640A (en) * | 1997-06-30 | 1998-10-20 | Motorola, Inc. | Charge pump circuit and method |
| JP3619352B2 (ja) * | 1997-08-28 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2933070B2 (ja) * | 1997-09-03 | 1999-08-09 | 日本電気株式会社 | チャ−ジポンプ回路 |
| US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| DE19910113C1 (de) | 1999-03-08 | 2000-08-31 | Siemens Ag | Ladungspumpenschaltung (Charge Pump) in einer elektrischen Phasenregelschleife (PLL) |
| JP3250540B2 (ja) * | 1999-03-15 | 2002-01-28 | 日本電気株式会社 | Pll回路 |
| JP3959886B2 (ja) * | 1999-03-24 | 2007-08-15 | 松下電工株式会社 | 照明器具 |
| KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
| JP4608153B2 (ja) * | 2001-09-10 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | チャージポンプ電流補正回路 |
| US6472915B1 (en) * | 2001-09-19 | 2002-10-29 | Cypress Semiconductor Corp. | Method for charge pump tri-state and power down/up sequence without disturbing the output filter |
| JP2003298414A (ja) * | 2002-04-03 | 2003-10-17 | Toshiba Corp | 半導体集積回路 |
| US6731145B1 (en) * | 2002-08-09 | 2004-05-04 | Rf Micro Devices, Inc. | Phase-locked loop having loop gain and frequency response calibration |
| US6744292B2 (en) * | 2002-10-25 | 2004-06-01 | Exar Corporation | Loop filter capacitor multiplication in a charge pump circuit |
| JP4059077B2 (ja) * | 2002-12-26 | 2008-03-12 | ソニー株式会社 | チャージポンプ及びそれを用いたpll回路 |
| US7020793B1 (en) * | 2003-01-31 | 2006-03-28 | Lsi Logic Corporation | Circuit for aligning signal with reference signal |
| US6894529B1 (en) * | 2003-07-09 | 2005-05-17 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control |
| CN100593908C (zh) | 2003-12-11 | 2010-03-10 | 睦塞德技术公司 | 用于pll/dll的高输出阻抗电荷泵 |
| US7161401B2 (en) * | 2004-02-27 | 2007-01-09 | Broadcom Corporation | Wide output-range charge pump with active biasing current |
| US7102400B1 (en) * | 2004-08-30 | 2006-09-05 | Sitel Semiconductor B.V. | Phase locked loop charge pump and method of operation |
| WO2006087508A1 (en) | 2004-10-11 | 2006-08-24 | Frontier Silicon Limited | Charge pump circuits |
| JP4673613B2 (ja) * | 2004-12-02 | 2011-04-20 | エルピーダメモリ株式会社 | Pll回路 |
| US7190231B2 (en) * | 2005-04-11 | 2007-03-13 | Ana Semiconductor | High-performance charge-pump circuit for phase-locked loops |
| JP4539555B2 (ja) * | 2005-12-28 | 2010-09-08 | 三菱電機株式会社 | チャージポンプ回路 |
| WO2008030182A1 (en) * | 2006-09-07 | 2008-03-13 | Agency For Science, Technology And Research | A charge pump circuit |
| US7439784B2 (en) * | 2006-12-29 | 2008-10-21 | Mediatek Inc. | Charge pump for reducing current mismatch |
| US8018269B2 (en) | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
-
2007
- 2007-12-10 US US11/953,575 patent/US8018269B2/en not_active Expired - Fee Related
-
2008
- 2008-11-12 JP JP2010534148A patent/JP5139536B2/ja not_active Expired - Fee Related
- 2008-11-12 WO PCT/US2008/083261 patent/WO2009064801A1/en not_active Ceased
- 2008-11-12 EP EP08849103A patent/EP2212998A1/en not_active Withdrawn
- 2008-11-12 CN CN200880115573.1A patent/CN101855831B/zh active Active
- 2008-11-12 KR KR1020107013004A patent/KR101256272B1/ko not_active Expired - Fee Related
- 2008-11-13 TW TW097143950A patent/TW200937817A/zh unknown
-
2011
- 2011-08-12 US US13/208,456 patent/US8552774B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102185473A (zh) * | 2011-03-28 | 2011-09-14 | 复旦大学 | 一种低电流失配、低电流变化的电荷泵电路 |
| CN102195639A (zh) * | 2011-04-18 | 2011-09-21 | 上海信朴臻微电子有限公司 | 低噪声偏置电路及宽带压控振荡电路 |
| CN104137420A (zh) * | 2012-03-01 | 2014-11-05 | 高通股份有限公司 | 用于pll环路滤波器电容器的电容器漏泄补偿 |
| CN104137420B (zh) * | 2012-03-01 | 2017-08-08 | 高通股份有限公司 | 用于pll环路滤波器电容器的电容器漏泄补偿 |
| CN106469979A (zh) * | 2015-08-14 | 2017-03-01 | 飞思卡尔半导体公司 | 具有共用电容器振荡器的低电压纹波电荷泵 |
| CN113557667A (zh) * | 2019-05-23 | 2021-10-26 | 华为技术有限公司 | 一种锁相环 |
| CN113557667B (zh) * | 2019-05-23 | 2024-06-04 | 华为技术有限公司 | 一种锁相环 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101256272B1 (ko) | 2013-04-18 |
| TW200937817A (en) | 2009-09-01 |
| US20110291716A1 (en) | 2011-12-01 |
| EP2212998A1 (en) | 2010-08-04 |
| CN101855831B (zh) | 2013-03-20 |
| US8018269B2 (en) | 2011-09-13 |
| KR20100080859A (ko) | 2010-07-12 |
| US20090121759A1 (en) | 2009-05-14 |
| US8552774B2 (en) | 2013-10-08 |
| JP2011504051A (ja) | 2011-01-27 |
| JP5139536B2 (ja) | 2013-02-06 |
| WO2009064801A1 (en) | 2009-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101256272B1 (ko) | 고속-스위칭 저잡음 전하 펌프 | |
| JP3250540B2 (ja) | Pll回路 | |
| US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| US5362990A (en) | Charge pump with a programmable pump current and system | |
| US6844762B2 (en) | Capacitive charge pump | |
| US7005896B2 (en) | High-speed low-noise charge pump | |
| US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
| US9407137B2 (en) | Charge pump circuit and PLL circuit | |
| KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
| Tang et al. | A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique | |
| CN101567690B (zh) | 用低电压输入驱动的快速响应锁相回路充电泵 | |
| US8917126B1 (en) | Charge pump operating voltage range control using dynamic biasing | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| CN114301452A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| US10879798B2 (en) | Charge pump circuit with capacitor swapping technique and associated method | |
| US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
| US8493115B2 (en) | Phase locked loop circuit and system having the same | |
| JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
| US7498885B2 (en) | Voltage controlled oscillator with gain compensation | |
| US7777541B1 (en) | Charge pump circuit and method for phase locked loop | |
| US20080150596A1 (en) | Charge pump circuit | |
| TWI657664B (zh) | 電路開關的二階段開關方法 | |
| JP2025042416A (ja) | チャージポンプ回路及びpll回路 | |
| KR20130032455A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |