TWI547097B

TWI547097B - 延時電路

Info

Publication number: TWI547097B
Application number: TW103127943A
Authority: TW
Inventors: 李立民; 邵超; 楊瑩瑩; 張歡歡
Original assignee: 登豐微電子股份有限公司
Priority date: 2014-07-24
Filing date: 2014-08-14
Publication date: 2016-08-21
Also published as: TW201618466A; US9467131B2; CN105281727B; CN105281727A; TW201605173A; US20160028386A1; TWI552530B

Description

延時電路

本發明係關於一種延時電路，尤指一種具有自我調整的延時電路。

傳統的延時電路主要可以分成兩種：通過數位控制充電型延時電路及電流充電型延時電路。請參見圖1，為傳統的數位控制充電型延時電路之電路示意圖。一震盪器10週期性產生一震盪訊號Sclk控制一充電開關SW的導通與截止。充電開關SW連接一充電電流源I0與一延時電容Cs，而充電電流源I0連接一驅動電壓Vdd。請同時參見圖2，為震盪訊號及電容準位的波形示意圖。每當充電開關SW導通時，充電電流源I0對延時電容Cs充電，使延時電容Cs的一準位訊號Ss的準位跳升一階，而每當充電開關SW截止時，準位訊號Ss的準位維持。一放電開關Q0並聯延時電容Cs，於接收一重設訊號Senx時，對延時電容Cs放電，使準位訊號Ss的準位歸零。震盪器10所需的晶片面積大，因此增加晶片面積成本。再者，延時電容Cs每次充電，準位訊號Ss的波形就會產生一個準位階梯，在這個過程中，容易造成小的過衝現象。另外，晶片在高溫時容易出現漏電現象，造成準位訊號Ss的準位不容易上升。

請參見圖3，為傳統的電流充電型延時電路之電路示意圖。充電電流源I0連接驅動電壓Vdd及延時電容Cs，並提供電流對延時電容Cs進行充電使準位訊號Ss隨著時間持續上升。放電開關Q0並聯延時電容Cs，於接收重設訊號Senx時，對延時電容Cs放電，使準位訊號Ss的準位歸零。電流充電型延時電路若要產生較大延時需要較小的電流和較大的電容。然而，晶片的漏電情況在高溫時會出現或變大，使較小的電流不容易啟動系統，例如：準位訊號Ss作為軟啟動訊號。另外，較大的電容會增加晶片的成本。

請參見圖4，為台灣專利證號I272611號所揭露的延時電路之電路示意圖。一電流源22連接在一驅動電壓Vdd及一節點24之間供應一電流I。一電流鏡26包含一電晶體M1及一電晶體M2。電晶體M1產生一電流I1，而電晶體M2鏡射電流I1產生一電流I2。所以，電流的關係為：I=I1+I2。一電容C連接在節點24及電流鏡26的電晶體M1之間。一開關SW1連接在節點24及接地之間。當開關SW1導通時，電容C放電歸零；當開關SW1截止時，對電容C充電的電流為I1。一電壓準位平移電路28連接節點24，用以修正節點24上的一電壓VA的準位。

電流鏡26的電晶體M1與電晶體M2的電晶體尺寸比為1：N，故可得電流I2=N×I1。藉由這樣的電路架構，可以使電容C的等效電容值變為(N+1)倍。換言之，與上述的延時電路相比，此架構的電容C的電容量只需延時電路10的1/(N+1)，即可達成相同的效果，因此能大大地減少電容所需的晶片面積。

雖然圖4所示的延時電路宣稱不會因電晶體的漏電而導致系統無法啟動現象。理論分析並非如此，說明如下：首先由於電晶體M1及M2的尺寸比為1：N；那麼意味著，若電晶體M1存在IX的漏電電流，那麼電晶體M2將存在N*IX漏電電流情形。若電晶體M2的漏電電流N*IX大於I，即電晶體M1的漏電電流IX大於電流I1，則延時電路還是無法正常啟動。簡而言之：單顆電晶體(電晶體M1有1顆電晶體，電晶體M2有N顆電晶體)的漏電能力大於電容C的充電電流(I1=I/(1+N))時，該延時電路就會失效。

其次，電晶體M1一般也會並聯一個電晶體開關，該電晶體開關的存在會影響延時時間，甚至導致延時電路失效。

先前技術中的延時電路的電容所需的晶片面積較大，且受漏電流的影響系統有無法啟動及延時時間不精準之問題。本發明有鑑於此，提出一種較為精簡的延時電路，利用自調節電路來產生更小及更精準的充電電流，並避免漏電流對充電電流之影響，而達到電路的晶片面積小，及延遲精準不易受漏電電流影響之優點。

為達上述目的，本發明提供一種延時電路，包含一電流電路、一第一電流鏡電路、一第二電流鏡電路、一自調節電路以及一延時電容。電流電路提供一第一電流及一第二電流，而第一電流與第二電流具有一固定比例關係。第一電流鏡電路耦接電流電路，用以根據第一電流產生一第一鏡射電流。第二電流鏡電路耦接於電流電路及第一電流鏡電路之間。當流經第二電流之部分為一基本電流時，第二電流鏡電路根據基本電流產生一第二鏡射電流。自調節電路耦接第二電流鏡電路，用以根據第二鏡射電流產生一回饋電流。延時電容耦接第二電流鏡電路及電流電路，以接收一充電電流而產生一延時訊號。其中，充電電流為第二電流減去基本電流，且第一鏡射電流為基本電流、第二鏡射電流及回饋電流之和。

以上的概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點，將在後續的說明與圖示加以闡述。

先前技術：

10‧‧‧震盪器

22‧‧‧電流源

24‧‧‧節點

26‧‧‧電流鏡

28‧‧‧電壓準位平移電路

Cs‧‧‧延時電容

C‧‧‧電容

I0‧‧‧充電電流源

I、I1、I2‧‧‧電流

M1、M2‧‧‧電晶體

Q0‧‧‧放電開關

Sclk‧‧‧震盪訊號

Senx‧‧‧重設訊號

Ss‧‧‧準位訊號

SW‧‧‧充電開關

SW1‧‧‧開關

VA‧‧‧電壓

Vdd‧‧‧驅動電壓

本發明：

110、210、310‧‧‧第一電流鏡電路

120、220、320‧‧‧第二電流鏡電路

130、230、330‧‧‧自調節電路

140、240、340‧‧‧電流電路

C1、QC1‧‧‧延時電容

C2、QC2‧‧‧緩衝電容

ENX‧‧‧致能訊號

I3‧‧‧充電電流

Ib‧‧‧基本電流

Ic1‧‧‧第一電流源

Ic2‧‧‧第二電流源

If‧‧‧回饋電流

Ii1‧‧‧第一電流

Ii2‧‧‧第二電流

Im1‧‧‧第一鏡射電流

Im2‧‧‧第二鏡射電流

Q1、Q3、Q5‧‧‧基本電晶體

Q2、Q4、Q6‧‧‧鏡射電晶體

QD‧‧‧虛設電晶體

QEN1、QEN2‧‧‧致能電晶體

Ss1‧‧‧延時訊號

Ss2‧‧‧緩衝訊號

t0、t1、t2‧‧‧時間點

Vdd‧‧‧驅動電壓

圖1為傳統的數位控制充電型延時電路之電路示意圖。

圖2為震盪訊號及電容準位的波形示意圖。

圖3為傳統的電流充電型延時電路之電路示意圖。

圖4為台灣專利證號I272611號所揭露的延時電路之電路示意圖。

圖5為根據本發明之一第一較佳實施例之延時電路之電路示意圖。

圖6為圖5所示延時電路的延時訊號及緩衝訊號的波形圖。

圖7為根據本發明之一第二較佳實施例之延時電路之電路示意圖。

圖8為根據本發明之一第三較佳實施例之延時電路之電路示意圖。

請參見圖5，為根據本發明之一第一較佳實施例之延時電路之電路示意圖。延時電路包含一第一電流鏡電路110、一第二電流鏡電路120、一自調節電路130、一延時電容C1以及一電流電路140。電流電路耦接一驅動電壓Vdd，包含一第一電流源Ic1及一第二電流源Ic2，用以分別提供一第一電流Ii1及一第二電流Ii2，而第一電流Ii1與第二電流Ii2具有一固定比例關係，在本實施例為1：1。第一電流鏡電路110耦接電流電路140，根據第一電流Ii1產生一第一鏡射電流Im1。第二電流鏡電路120耦接於電流電路140及第一電流鏡電路110之間，並流經第二電流Ii2之部分為一基本電流Ib。第二電流鏡電路120根據基本電流Ib產生一第二鏡射電流Im2。自調節電路130耦接第二電流鏡電路120，根據第二鏡射電流Im2產生一回饋電流If。延時電容C1耦接第二電流鏡電路120及電流電路140，以接收一充電電流I3而產生一延時訊號Ss1。其中，充電電流I3為第二電流Ii2減去基本電流Ib，且第一鏡射電流Im1為基本電流Ib、第二鏡射電流Im2及回饋電流If之和。

第一電流鏡電路110包含一基本電晶體Q1及一鏡射電晶體Q2，其閘極彼此連接，而源極也彼此連接並接地。基本電晶體Q1的閘極連接汲極，而汲極同時耦接電流電路140中的第一電流源Ic1以接收第一電流Ii1；鏡射電晶體Q2鏡射第一電流Ii1以產生第一鏡射電流Im1。第一電流鏡電路110之電流鏡射比例為K1，則Ii1*K1=Im1。

第二電流鏡電路120包含一基本電晶體Q3及一鏡射電晶體Q4，其閘極彼此連接，而源極也彼此連接並耦接第一電流鏡電路110中的鏡射電晶體Q2的汲極。基本電晶體Q3閘極連接汲極，而汲極同時耦接電流電路140中的第二電流源Ic2，使第二電流Ii2的部分電流，即基本電流Ib流過；鏡射電晶體Q4鏡射基本電流Ib以產生第二鏡射電流Im2。第二電流鏡電路120之電流鏡射比例為K2，則Ib*K2=Im2。

延時電容C1耦接第二電流源Ic2及基本電晶體Q3的汲極，以接收充電電流I3。因此充電電流I3為第二電流Ii2減去基本電流Ib。充電電流I3在充電過程為持續的電流，因此延時電容C1所產生的延時訊號Ss1的準位在充電過程持續隨時間上升。

在本實施例，自調節電路130為一電流鏡電路，包含基本電晶體Q5及鏡射電晶體Q6。基本電晶體Q5及鏡射電晶體Q6的閘極彼此連接，而源極也彼此連接並連接驅動電壓Vdd。基本電晶體Q5的閘極連接汲極，而汲極同時耦接第二電流鏡電路120的鏡射電晶體Q4，以接收第二鏡射電流Im2；鏡射電晶體Q6鏡射第二鏡射電流Im2以產生回饋電流If。回饋電流If與第二鏡射電流Im2之比例為K3，因此可表示為：Im2*K3=If。

鏡射電晶體Q6耦接鏡射電晶體Q4的源極。因此，根據克希荷夫定律(Kirchhoff Circuit Laws)，第一鏡射電流Im1為基本電流Ib、第二鏡射電流Im2及回饋電流If之和。

另外，可選擇性地增加一緩衝電容C2，其一端耦接自調節電路130以產生一緩衝訊號Ss2，而另一端接地。緩衝電容C2的加入，可以使自調節電路130的自調節作用更為穩定。回饋電流If之部分為一緩衝充電電流對該緩衝電容充電，因此，此時的電流關係為第一鏡射電流Im1與緩衝充電電流之和等於基本電流Ib、第二鏡射電流Im2及回饋電流If之和。

接著，請參見圖6，為圖5所示延時電路的延時訊號及緩衝訊號的波形圖。請同時參見圖5，於時間點t0，自調節電路130開始運作，充電電流I3對延時電容C1充電，使延時訊號Ss1的準位由零上升。在時間點t1之前，由於第二電流鏡電路120之一輸入端及一輸出端的跨壓，即基本電晶體Q3的汲極(閘極)與源極之間的跨壓，未達到基本電晶體Q3的導通臨界電壓。此時，基本電晶體Q3為截止，基本電流Ib為零，充電電流I3等於第二電流Ii2。同時，第二鏡射電流Im2也為零，自調節電路130停止操作。在時間點t1，該延時訊號Ss1之準位上升至使第二電流鏡電路120之輸入端及輸出端之跨壓達一預定準位(即基本電晶體Q3的導通臨界電壓)時，第二電流鏡電路120及自調節電路130開始操作。在時間點t1至時間點t2之間，基本電流Ib不為零，因此，充電電流I3較小，延時訊號Ss1之準位上升速率小於時間點t1之前的上升速率。另外，在時間點t1之前，第二電流鏡電路120未開始操作而未導通任何電流。此時，由於鏡射電晶體Q4為導通，所以強制第二電流鏡電路120的輸出端，即基本電晶體Q3和鏡射電晶體Q4的源極之電壓為零。因此，在時間點t1之前，緩衝訊號Ss2的準位為零。在時間點t1，第二電流鏡電路120開始操作，而維持輸入端到輸出端的跨壓約略在導通臨界電壓附近。因此，延時訊號Ss1的準位與緩衝訊號Ss2的準位差在此時維持在導通臨界電壓左右。

根據上述說明可知，當第一電流Ii1與第二電流Ii2為1：1時，圖5所示的延時電路會滿足下列條件：

K1>(1+K2)...............(1)

K1<(1+K2+K2*K3).....(2)

條件(1)可確保在時間點t1之前，即延時訊號Ss1的準位小於導通臨界電壓時，緩衝訊號Ss2的準位被維持在零。當延時訊號Ss1的準位大於、等於導通臨界電壓時，自調節電路130開始操作，因此延時電路處於一個自調節回饋狀態。在自調節回饋狀態下，當延時訊號Ss1上升時，基本電晶體Q3的基本電流Ib增大，鏡射電晶體Q6所產生的回饋電流If=K2*K3*Ib也增大而使緩衝訊號Ss2以更快的速率上升。這造成延時訊號Ss1與緩衝訊號Ss2的準位差，即基本電晶體Q3的閘極-源極跨壓縮小而抑制基本電流Ib的上升。所以，自調節電路130的自調節功能能穩定延時電路的電流，以確保延時電路的延時時間的精準。

當電路處於自調節回饋狀態下，根據克希荷夫定律，電流關係可表示為：Im1=Ii1*K1...............(3)

Im1=Ib+Im2+If=Ib*(1+K2+K2*K3)...............(4)

I3=Ii2-Ib...............(5)

根據第3式及第4式，可得：Ib=Ii1*K1/(1+K2+K2*K3)=Ii2*K1/(1+K2+K2*K3)...(6)

根據第5式及第6式，可得：I3=Ii2*(1-K1/(1+K2+K2*K3))...............(7)

根據上述條件(2)，可確保充電電流I3大於零。在K1小於且接近(1+K2+K2*K3)下，可得到相當小的充電電流I3，而使延時訊號Ss1的準位會緩慢上升，緩衝訊號Ss2的準位會跟隨延時訊號Ss1的準位緩慢上升。

本發明的延時電路不易因為電晶體的漏電流而使電路失效。舉例來說，假設K1=4、K2=4、K3=18。根據第7式，可得充電電流I3=Ii2*1/7，而基本電流Ib=6/7*Ii2，因此基本電流Ib接近第二電流Ii2。倘若Ib的汲極和基極間存在漏電電流為IX，則流經基本電晶體Q3的汲極至源極的電流為Ii2*6/7-Ix。在基本電流Ib接近第二電流Ii2下，相較於先前技術中圖4所示的延時電路，本發明之延時電路可更確保Ii2*6/7-Ix>0，即可維持第二電流鏡電路120之正常操作。對充電電流I3而言，第二電流Ii2流經第二電流鏡電路120的電流仍為基本電流(包含了基本電晶體Q3的漏電電流)。因此，第7式之關係式：I3=Ii2*(1-K3/(1+K1+K1*K2))仍成立。所以，漏電電流並不易影響本發明的延時電路的正常啟動，也不會造成延時電路的延時偏長。

請參見圖7，為根據本發明之一第二較佳實施例之延時電路之電路示意圖。延時電路包含一第一電流鏡電路210、一第二電流鏡電路220、一自調節電路230、一延時電容C1以及一電流電路240。相較於圖5所示實施例，主要差異說明如下。首先，第二電流鏡電路220額外增加一致能電晶體 QEN1。致能電晶體QEN1並聯基本電晶體Q3，並根據一致能訊號ENX導通或截止。當致能電晶體QEN1導通時，第二電流鏡電路220的電晶體Q3之閘極-源極壓差為零。此時，第二電流鏡電路220停止操作，而延時電容QC1上的電荷會透過致能電晶體QEN1及鏡射電晶體Q2釋放至零，因此延時訊號Ss1的準位也為零。當致能電晶體QEN1截止時，第二電流鏡電路220的電晶體Q3之閘極-源極壓差則從零開始並隨延時電容QC1的充電而上升，詳見圖5所示實施例對應的說明。藉由致能電晶體QEN1，使用者可控制是否啟動延時電路。

再者，也可以增加一致能電晶體QEN2與緩衝電容C2並聯，以根據致能訊號ENX決定是否對緩衝電容QC2放電。當致能電晶體QEN2導通時，緩衝電容QC2被放電。此時，緩衝訊號Ss2的準位被箝制於零。藉由自調節電路230的自調節作用，延時訊號Ss1的準位亦被箝制在導通臨界電壓上，使延時電路處於復位狀態。實際應用上，致能電晶體QEN1及QEN2之任一或同時存在，均可以達到致能及禁能延時電路之功能。

另外，本發明的延時電容C1及緩衝電容C2所需的電容值可以很小。因此，在本實施例中，延時電容QC1及緩衝電容QC2為MOS電容。

請參見圖8，為根據本發明之一第三較佳實施例之延時電路之電路示意圖。延時電路包含一第一電流鏡電路310、一第二電流鏡電路320、一自調節電路330、一延時電容C1以及一電流電路340。相較於圖7所示的實施例，主要差異說明如下。首先，電流電路的第一電流Ii1及第二電流Ii1的電比例關係為：Ii1：Ii2=1：N。此時，延時電路操作的條件修改為：K1>N*(1+K2).........(8)

K1<N*(1+K2+K2*K3).........(9)

另外，為了減小致能電晶體QEN1的漏電對延時電路造成的影響，可對應增加一虛設電晶體QD。虛設電晶體QD並聯鏡射電晶體Q4，並與致能電晶體QEN1之電晶體尺寸比成一定比例K4。此時條件(9)可修改如下：N*(1+((K2+K4)+(K2+K4))*K3)/2>K1

.這樣即可保證延時電路不會因致能電晶體QEN1的漏電造成失效。

綜上所述，本發明的延時電路可以減少晶片的面積，並提供較長的延時效果。而且，本發明的延時電路不易受電晶體漏電的影響，因此不會因高溫漏電而電路無法啟動。另外，相較於先前技術圖4的延時電路，本發明的延時電路並不需電壓準位平移電路來修正訊號準位。

如上所述，本發明完全符合專利三要件：新穎性、進步性和產業上的利用性。本發明在上文中已以實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。

110‧‧‧第一電流鏡電路

120‧‧‧第二電流鏡電路

130‧‧‧自調節電路

140‧‧‧電流電路

C1‧‧‧延時電容

C2‧‧‧緩衝電容

I3‧‧‧充電電流

Ib‧‧‧基本電流

Ic1‧‧‧第一電流源

Ic2‧‧‧第二電流源

If‧‧‧回饋電流

Ii1‧‧‧第一電流

Ii2‧‧‧第二電流

Im1‧‧‧第一鏡射電流

Im2‧‧‧第二鏡射電流

Q1、Q3、Q5‧‧‧基本電晶體

Q2、Q4、Q6‧‧‧鏡射電晶體

Ss1‧‧‧延時訊號

Ss2‧‧‧緩衝訊號

Vdd‧‧‧驅動電壓

Claims

一種延時電路，包含：一電流電路，用以提供一第一電流及一第二電流，該第一電流與該第二電流具有一固定比例關係；一第一電流鏡電路，耦接該電流電路，用以根據該第一電流產生一第一鏡射電流；一第二電流鏡電路，耦接於該電流電路及該第一電流鏡電路之間，並於流經該第二電流之部分為一基本電流時，該第二電流鏡電路根據該基本電流產生一第二鏡射電流；一自調節電路，耦接該第二電流鏡電路，用以根據該第二鏡射電流產生一回饋電流；以及一延時電容，耦接該第二電流鏡電路及該電流電路，以接收一充電電流而產生一延時訊號；其中，該充電電流為該第二電流減去該基本電流，且該第一鏡射電流為該基本電流、該第二鏡射電流及該回饋電流之和。
如申請專利範圍第1項所述之延時電路，更包含一緩衝電容，其中該緩衝電容耦接該自調節電路，該回饋電流之部分為一緩衝充電電流對該緩衝電容充電，且該第一鏡射電流與該緩衝充電電流之和等於該基本電流、該第二鏡射電流及該回饋電流之和。
如申請專利範圍第2項所述之延時電路，更包含一致能電晶體，耦接該緩衝電容，其中該致能電晶體根據一致能訊號決定是否對該緩衝電容放電。
如申請專利範圍第1項或第2項所述之延時電路，其中當該延時訊號之一準位上升至使該第二電流鏡電路之一輸入端及一輸出端之跨壓達一預定準位時，該第二電流鏡電路開始操作。
如申請專利範圍第1項或第2項所述之延時電路，其中該第二電流鏡電路包含一基本電晶體及一鏡射電晶體，該基本電晶體耦接該電流電路及該延時電容，以流經該基本電流，該鏡射電晶體耦接該第一電流鏡電路並產生該第二鏡射電流。
如申請專利範圍第5項所述之延時電路，其中該第二電流鏡電路更包含一致能電晶體，並聯該基本電晶體，並根據一致能訊號決定是否停止該第二電流鏡電路操作。
如申請專利範圍第6項所述之延時電路，其中該第二電流鏡電路更包含一虛設電晶體，並聯該鏡射電晶體。
如申請專利範圍第7項所述之延時電路，其中該第一電流鏡電路之電流鏡射比例為K1、該第二電流鏡電路之電流鏡射比例為K2、該自調節電路之該回饋電流與該第二鏡射電流之比例為K3、該第二電流及該第一電流之比例為N、以及該虛設電晶體與該致能電晶體之電晶體尺寸比為K4，並滿足以下條件：N*(1+((K2+K4)+(K2+K4))*K3)/2>K1。
如申請專利範圍第1項所述之延時電路，其中該自調節電路為一電流鏡電路，根據該第二鏡射電流鏡射產生該回饋電流。
如申請專利範圍第9項所述之延時電路，其中該第一電流鏡電路之電流鏡射比例為K1、第二電流鏡電路之電流鏡射比例為K2、該自調節電路之電流鏡射比例為K3、以及該第二電流及該第一電流之比例為N，並滿足以下條件：K1>N*(1+K2)；以及K1<N*(1+K2+K2*K3)。